JP2831691B2 - Graphic data processing device for mask ROM - Google Patents

Graphic data processing device for mask ROM

Info

Publication number
JP2831691B2
JP2831691B2 JP1105675A JP10567589A JP2831691B2 JP 2831691 B2 JP2831691 B2 JP 2831691B2 JP 1105675 A JP1105675 A JP 1105675A JP 10567589 A JP10567589 A JP 10567589A JP 2831691 B2 JP2831691 B2 JP 2831691B2
Authority
JP
Japan
Prior art keywords
graphic
data
merging
unit
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1105675A
Other languages
Japanese (ja)
Other versions
JPH02282864A (en
Inventor
薫 斉藤
弘哉 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1105675A priority Critical patent/JP2831691B2/en
Publication of JPH02282864A publication Critical patent/JPH02282864A/en
Application granted granted Critical
Publication of JP2831691B2 publication Critical patent/JP2831691B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マスクROM(リード・オンリ・メモリ)の
プログラム用レイアウトデータをビットパターンから自
動生成するためのマスクROM用図形データ処理装置に関
するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a graphic data processing apparatus for a mask ROM (Read Only Memory) for automatically generating layout data for a program from a bit pattern. It is.

(従来の技術) 読出し専用のROMのうち、マスクROMは、メーカがROM
の生産時に用いるマスク(記憶データにより異なるパタ
ーンをもつ薄い膜)を変えることにより作られる。この
マスクROMは、製造工程の中で使われるマスクに情報を
書込んでおいてROMに記憶していくため、再書込みが不
可能であるが、メモリセルを1トランジスタで作ること
ができるので集積密度が高く、大容量チップが可能であ
る。
(Prior art) Among read-only ROMs, mask ROMs are manufactured by manufacturers.
It is made by changing the mask (thin film having a different pattern depending on the stored data) used in the production of the device. In this mask ROM, information is written in a mask used in the manufacturing process and stored in the ROM, so rewriting is not possible. However, since a memory cell can be made with one transistor, integration is performed. High density and large capacity chips are possible.

第2図は、一般的なMOS形マスクROMのメモリセルマト
リクスを示す図である。メモリセルがMOSトランジスタ
1,2……で構成される場合、例えばそのMOSトランジスタ
1,2……のゲート部分の酸化膜の厚さを変えることによ
り、MOSトランジスタの有無、つまり“1",“0"(MOSト
ランジスタ1は“1"、MOSトランジスタ2は“0")を決
定するもので、このパターン(即ち、レイアウトデー
タ)で記憶内容が決定される。
FIG. 2 is a diagram showing a memory cell matrix of a general MOS type mask ROM. Memory cells are MOS transistors
If it is composed of 1,2 ..., for example, its MOS transistor
By changing the thickness of the oxide film in the gate portion of 1, 2,..., The presence or absence of the MOS transistor, that is, “1”, “0” (MOS transistor 1 is “1”, MOS transistor 2 is “0”) The storage content is determined by this pattern (ie, layout data).

このようなレイアウトデータを生成するための従来の
マスクROM用図形データ処理装置の構成ブロック図を第
3図に示す。
FIG. 3 is a block diagram showing the configuration of a conventional mask ROM graphic data processing apparatus for generating such layout data.

この図形データ処理装置は入力部9を有し、その入力
部9の出力側に処理装置本体10が接続され、さらにその
処理装置本体10の出力側に、外部メモリ等の出力部16が
接続されている。処理装置本体10は、メモリからなる付
加データ蓄積部11と、プログラム格納用メモリ、カウン
タ及び演算回路等を有する演算部12と、メモリからなる
ビットデータ蓄積部13と、比較器14と、メモリや演算回
路等を有する出力データ生成部15とを、備えている。
This graphic data processing device has an input unit 9, an output side of the input unit 9 is connected to a processing unit body 10, and an output side of the processing unit body 10 is connected to an output unit 16 such as an external memory. ing. The processing device body 10 includes an additional data storage unit 11 including a memory, an operation unit 12 including a program storage memory, a counter and an operation circuit, a bit data storage unit 13 including a memory, a comparator 14, a memory An output data generation unit 15 having an arithmetic circuit and the like.

第4図は第2図の図形処理フローチャートであり、こ
の図を参照しつつ第2図の動作を説明する。
FIG. 4 is a flowchart of the graphic processing of FIG. 2, and the operation of FIG. 2 will be described with reference to FIG.

入力部9より生成図形情報A1及び図形生成座標算出式
A2が処理装置本体10に入力されると、生成図形情報A1は
付加データ蓄積部11へ送られると共に(ステップ20)、
図形生成座標算出式A2が演算部12内のメモリへ格納され
る(ステップ21)。メモリに格納された図形生成座標算
出式A2は、外部定義サブルーチンとなる。次に、ビット
パターンA3が1ワード分づつ入力部9より入力され、ビ
ットデータ蓄積部13へ送られる。ビットパターンA3が1
ワード分づつ入力される毎に、ステップ23を通して、ビ
ット位置を示す演算部12内のカウンタがカウントアップ
し(ステップ24,25)、ビット位置が最大値よりも小さ
くなるまで(ステップ26)、ビットパターンA3が1ワー
ド分づつ入力されていく。
Generated graphic information A1 and graphic generation coordinate calculation formula from input unit 9
When A2 is input to the processing device main body 10, the generated graphic information A1 is sent to the additional data storage unit 11 (step 20).
The figure generation coordinate calculation formula A2 is stored in the memory in the calculation unit 12 (step 21). The graphic generation coordinate calculation formula A2 stored in the memory becomes an externally defined subroutine. Next, the bit pattern A3 is input from the input unit 9 for each word, and sent to the bit data storage unit 13. Bit pattern A3 is 1
Each time a word is input, the counter in the arithmetic unit 12 indicating the bit position is counted up through step 23 (steps 24 and 25), and the bit position is reduced until the bit position becomes smaller than the maximum value (step 26). The pattern A3 is input one word at a time.

入力された1ワード分のビットパターンデータは、比
較器14によって逐次、図形生成ビット(“1"または
“0")か否か比較、判定される(ステップ27)。図形生
成ビットが“1"の場合、比較器14は演算部12をアクセス
し(ステップ28)、ビットデータ蓄積部13に蓄積されて
いるアドレス、ビット位置の情報により、演算部12が演
算を開始し、図形生成座標データA4を算出してそれを出
力データ生成部15へ送る(ステップ21,29)。この作業
をステップ22〜29を通して全ワードについて繰り返し、
全図形生成座標データDを出力データ生成部15に蓄積す
る。
The input bit pattern data for one word is sequentially compared and determined by the comparator 14 as to whether it is a graphic generation bit (“1” or “0”) (step 27). If the figure generation bit is "1", the comparator 14 accesses the operation unit 12 (step 28), and the operation unit 12 starts operation based on the information of the address and bit position stored in the bit data storage unit 13. Then, figure generation coordinate data A4 is calculated and sent to the output data generation unit 15 (steps 21, 29). Repeat this for all words through steps 22-29,
All figure generation coordinate data D is stored in the output data generation unit 15.

全ワードの入力が終了すると(ステップ23)、付加デ
ータ蓄積部11に格納された生成図形情報A1と全図形生成
座標データA4とが出力データ生成部15で合成され、完全
な座標付きの図形データが生成される。その後、図形デ
ータは、出力データ生成部15により、マスク処理に使用
する標準フォーマット(以下、GDS IIという)等のレイ
アウトデータに変換され(ステップ30)、外部にある出
力部16へ送り出され(ステップ31)、一連の作業が完了
する。
When the input of all the words is completed (step 23), the generated graphic information A1 stored in the additional data storage unit 11 and the all graphic generation coordinate data A4 are combined in the output data generation unit 15, and the graphic data with complete coordinates is obtained. Is generated. Thereafter, the graphic data is converted into layout data such as a standard format (hereinafter, referred to as GDS II) or the like used for mask processing by the output data generation unit 15 (step 30) and sent to the external output unit 16 (step 30). 31), a series of work is completed.

そして、出力部16内のレイアウトデータにより、マス
クが作られ、そのマスクを用いてメモリセルマストリク
スへの書込み、つまりプログラムを行うことにより、第
2図のようなマスクROMが得られる。
Then, a mask is created based on the layout data in the output unit 16, and writing to the memory cell matrix, that is, programming is performed using the mask, thereby obtaining a mask ROM as shown in FIG.

(発明が解決しようとする課題) しかしながら、上記構成の装置では、マスクROMの大
容量化に伴って、生成されるレイアウトデータが膨大な
量となり、出力データ生成部15や出力部16のメモリのハ
ード容量が非常に大きなものとなり、装置の小型化を図
ることが困難であった。
(Problems to be Solved by the Invention) However, in the apparatus having the above configuration, the layout data to be generated becomes enormous with the increase in the capacity of the mask ROM, and the memory of the output data generation unit 15 and the output unit 16 The hardware capacity becomes very large, and it is difficult to reduce the size of the device.

本発明は、前記従来技術が持っていた課題として、マ
スクROMの大容量化によるレイアウトデータ量の増大に
より、処理データを蓄積するメモリのハード量が膨大な
ものになるという点について解決したマスクROM用図形
データ処理装置を提供するものである。
SUMMARY OF THE INVENTION The present invention solves the problem of the prior art that the mask ROM has a large memory capacity for storing processing data due to an increase in the amount of layout data due to an increase in the capacity of the mask ROM. The present invention provides a graphic data processing device.

(課題を解決するための手段) 本発明は前記課題を解決するために、ビットデータか
らマスクROMのプログラム用レイアウトデータを生成す
るマスクROM用図形データ処理装置を、少なくとも、ビ
ットデータ及び演算式を入力する入力部と、前記ビット
データに基づき、生成すべき図形のx・y座標、方形
(直方形つまり矩形、または正方向)の幅・高さ、x方
向図形併合ピッチ、及びy方向図形併合ピッチを算出す
る演算部と、付加データ処理部と、前記付加データ処理
部の出力を図形フォーマットに変換してプログラム用レ
イアウトデータを出力する出力データ生成部とで、構成
したものである。ここで、付加データ処理部は、y座標
方形の高さ、及びy方向図形併合ピッチの等しい図形間
においてx座標の間隔が前記x方向図形併合ピッチの範
囲内にある隣接図形を同一図形に併合すると共に、x座
標、方形の幅、及びx方向図形併合ピッチの等しい図形
間においてy座標の間隔が前記y方向図形併合ピッチの
範囲内にある隣接図形を同一図形に併合する機能を有し
ている。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides a mask ROM graphic data processing apparatus for generating mask ROM program layout data from bit data by using at least bit data and an arithmetic expression. Based on the input unit to be input and the x and y coordinates of the figure to be generated based on the bit data, the width and height of a square (rectangular, that is, a rectangle, or a positive direction), the pitch in the x direction, and the figure in the y direction An arithmetic unit for calculating a pitch, an additional data processing unit, and an output data generating unit for converting an output of the additional data processing unit into a graphic format and outputting program layout data. Here, the additional data processing unit merges adjacent graphics having the same x-coordinate interval within the range of the x-direction graphic merging pitch into the same graphic between figures having the same y-coordinate rectangle height and y-direction graphic merging pitch. And a function of merging adjacent graphics whose intervals of the y coordinate are within the range of the y-direction graphic merging pitch between figures having the same x coordinate, rectangular width, and x-direction graphic merging pitch into the same graphic. I have.

(作 用) 本発明によれば、以上のようにマスクROM用図形デー
タ処理装置を構成したので、演算部は、入力されたビッ
トデータに基づき、所望の図形データを生成してそれを
付加データ処理部に与える。付加データ処理部は併合ピ
ッチ以内の隣接図形を併合して図形データを出力データ
生成部へ出力する。出力データ生成部は、図形データを
プログラム用レイアウトデータに変換して出力する。こ
れにより、大幅なデータ量が圧縮され、それを格納する
ための装置内のメモリハード量の削減化が図れる。従っ
て、前記課題を解決できるのである。
(Operation) According to the present invention, since the graphic data processing device for a mask ROM is configured as described above, the arithmetic unit generates desired graphic data based on the input bit data and generates Give to the processing unit. The additional data processing unit merges adjacent graphics within the merge pitch and outputs graphic data to the output data generation unit. The output data generation unit converts the graphic data into program layout data and outputs the program layout data. As a result, a large amount of data is compressed, and the amount of memory hardware in the device for storing the data can be reduced. Therefore, the above problem can be solved.

(実施例) 第1図は、本発明の実施例を示すマスクROM用図形デ
ータ処理装置の構成ブロック図である。
(Embodiment) FIG. 1 is a block diagram showing a configuration of a mask ROM graphic data processing apparatus according to an embodiment of the present invention.

この図形データ処理装置は、ビットパターンB1及び図
形生成座標算出式B2等を入力するためのキーボード等か
らなる入力部39を有し、その入力部19の出力側に処理装
置本体40が接続され、さらにその処理装置本体40の出力
側に、外部メモリやディスプレイ等の出力部46が接続さ
れている。
This graphic data processing device has an input unit 39 including a keyboard or the like for inputting a bit pattern B1, a graphic generation coordinate calculation formula B2, and the like, and a processing device main body 40 is connected to an output side of the input unit 19, Further, an output unit 46 such as an external memory or a display is connected to an output side of the processing device main body 40.

処理装置本体40は、ワードごとのビットデータ、つま
りビットパターンB1を蓄積するためのメモリからなるビ
ットデータ蓄積部41と、プログラム格納用メモリ、カウ
ンタ、演算回路等を有しビットパターンB1を置く座標を
決定する演算部43とを備え、そのビットデータ蓄積部41
の出力側が、図形生成ビット判定用の比較器42を介して
演算部43に接続されている。演算部43の出力側には、メ
モリ及び演算回路等を有し図形併合機能をもった付加デ
ータ処理部44が接続され、さらにその出力側に出力デー
タ生成部45が接続されている。出力データ生成部45は、
付加データ処理部44の出力をGDS II等の図形フォーマッ
トに変換してレイアウトデータを生成するフォーマット
変換機能を有し、メモリ及び演算回路等で構成されてお
り、その出力側に出力部46が接続されている。
The processing device body 40 has bit data for each word, that is, a bit data storage unit 41 including a memory for storing the bit pattern B1, a program storage memory, a counter, an arithmetic circuit, and the like. And a calculation unit 43 for determining the bit data storage unit 41.
Is connected to a calculation unit 43 via a comparator 42 for judging figure generation bits. An output side of the operation unit 43 is connected to an additional data processing unit 44 having a memory, an operation circuit and the like and having a graphic merging function, and an output data generation unit 45 is connected to the output side. The output data generation unit 45 includes:
It has a format conversion function of converting the output of the additional data processing unit 44 into a graphic format such as GDS II to generate layout data, and is composed of a memory and an arithmetic circuit, and the output unit 46 is connected to the output side Have been.

第5図は第1図の図形処理フローチャート、第6図は
第1図の演算部43で処理する図形データの内容を示す
図、及び第7図(a),(b)は隣接生成図形の併合方
法(併合手順)を示す説明図であり、これらを参照しつ
つ第1図の動作を説明する。
FIG. 5 is a flowchart of the graphic processing of FIG. 1, FIG. 6 is a diagram showing the contents of graphic data processed by the arithmetic unit 43 of FIG. 1, and FIGS. FIG. 3 is an explanatory diagram showing a merging method (merging procedure), and the operation of FIG. 1 will be described with reference to these figures.

第5図のフローチャートにおいて、入力部39により、
1ワード分のビットパターンB1、及び図形生成座標算出
式B2が処理装置本体40に入力されると、その1ワード分
のビットパターンB1がビットデータ蓄積部41へ入力され
ると共に(ステップ50)、図形生成座標算出式B2が演算
部43中のメモリに格納される(ステップ51)。このメモ
リに格納された図形生成座標算出式B2は、外部定義サブ
ルーチンとなる。次に、ビットデータ蓄積部41に入力さ
れた1ワード分のビットパターンB1は、全ワードの入力
終了判定ステップ52を通して、比較器42により図形生成
データか否かの判定が行われ、その判定結果に基づき演
算部43がアクセスされる。演算部43では、前記判定結果
をもとに、メモリに格納された外部定義サブルーチンを
呼出し(ステップ53)、アドレス、ビットパターンを与
えて図形の各々について図形生成ビットを抽出し(ステ
ップ51−1)、図形生成座標(X,Y)の算出(ステップ5
1−2)、方形として例えば矩形の幅と高さ(W,H)の決
定(ステップ51−3)、さらに図形圧縮用処理データで
あるx方向図形併合ピッチPX及びy方向図形併合ピッチ
PYを決定する処理を行う(ステップ51−4)。その演算
部43の図形データ出力(X,Y,W,H,PX,PY)は、付加デー
タ処理部44へ送られる(ステップ54)。
In the flowchart of FIG.
When the bit pattern B1 for one word and the graphic generation coordinate calculation formula B2 are input to the processing device body 40, the bit pattern B1 for one word is input to the bit data storage unit 41 (step 50). The graphic generation coordinate calculation formula B2 is stored in the memory in the calculation unit 43 (step 51). The graphic generation coordinate calculation formula B2 stored in this memory becomes an externally defined subroutine. Next, the bit pattern B1 for one word input to the bit data storage unit 41 is subjected to the input end determination step 52 for all words to determine whether or not the bit pattern B1 is graphic generation data by the comparator 42. The arithmetic unit 43 is accessed based on the. The operation unit 43 calls the external definition subroutine stored in the memory based on the result of the determination (step 53), and gives an address and a bit pattern to extract a graphic generation bit for each graphic (step 51-1). ), Calculation of figure generation coordinates (X, Y) (Step 5
1-2), for example, a rectangular width and height as a square (W, determination of H) (step 51-3), x-direction graphic merged pitch P X and y directions graphic merging pitch is more graphic compression process data
A process for determining P Y is performed (step 51-4). The graphic data output (X, Y, W, H, P X , P Y ) of the arithmetic unit 43 is sent to the additional data processing unit 44 (Step 54).

演算部43で処理する図形データが第6図に図示されて
いる。第6図において、Xは生成する図形の例えば左下
x座標、Yは生成する図形の例えば左下y座標、Wは矩
形の幅、Hは矩形の高さ、PXはx方向の図形併合ピッ
チ、PYはy方向の図形併合ピッチを示す。
FIG. 6 shows graphic data processed by the arithmetic unit 43. In Figure 6, X is for example the lower left x coordinate of the graphic to be generated, Y is for example the lower left y coordinate of the graphic to be generated, W is the width of the rectangle, H is the height of the rectangle, P X is the x-direction of the figure merging pitch, P Y indicates the figure merging pitch in the y direction.

第5図の図形処理フローチャートにおいて、全ワード
のデータ入力が終了すると(ステップ52)、付加データ
処理部44では、演算部43の図形データ出力に基づき、併
合ピッチ以内の隣接図形の併合を行い(ステップ55)、
その併合処理後、図形データ出力(X,Y,W,H)を出力デ
ータ生成部45へ送出する(ステップ56)。この付加デー
タ処理部44での隣接生成図形の併合手順が第7図
(a),(b)に示されている。
In the graphic processing flowchart of FIG. 5, when data input of all words is completed (step 52), the additional data processing unit 44 merges adjacent graphics within the merging pitch based on the graphic data output of the arithmetic unit 43 (step 52). Step 55),
After the merging process, the graphic data output (X, Y, W, H) is sent to the output data generator 45 (step 56). FIGS. 7 (a) and 7 (b) show the procedure for merging adjacent generated graphics in the additional data processing section 44. FIG.

第7図(a),(b)に示すように、図形データの併
用、つまり圧縮は、2つのステップによって行われる。
第7図(a)に示すステップ1では、生成図形をx方向
について併合し、第7図(b)に示すステップ2では、
x方向について併合した図形をさらにy方向について併
合する。
As shown in FIGS. 7 (a) and 7 (b), the combined use of graphic data, ie, compression, is performed in two steps.
In step 1 shown in FIG. 7A, the generated graphics are merged in the x direction, and in step 2 shown in FIG.
The figures merged in the x direction are further merged in the y direction.

即ち、第7図(a)のステップ1では、図形データ
を、図形生成の例えば左下y座標を第1キー、図形生成
の例えば左下x座標を第2キーとしてソートし、i番目
とi+1番目の図形について次の(1)〜(4)式の条
件が満たされる時、両図形を併合してx方向の図形間の
間隔をつめる。
That is, in step 1 of FIG. 7 (a), the graphic data is sorted using, for example, the lower left y coordinate of the graphic generation as the first key and the lower left x coordinate of the graphic generation as the second key. When the following conditions (1) to (4) are satisfied for the figures, the two figures are merged to reduce the space between the figures in the x direction.

Yi=Yi+1 ……(1) Hi=Hi+1 ……(2) PYi=PYi+1 ……(3) Xi+PXi≧Xi+1 ……(4) 即ち、Y,H,PYがそれぞれ等しく、Xの間隔がPXの範囲内
にある隣接図形を併合する。併合後図形は図形生成座標
(Xi,Yi)、矩形の幅と高さを(Xi+1−Xi+Wi+1,Hi)、
x方向図形併合ピッチとy方向図形併合ピッチを(Xi+1
−Xi+PXi+1,PYi)とし、次の図形との間で前記の併合
操作を繰返す。第7図(a)に示す左側の併合前の図形
は4個、それが併合によって右側の2個の図形となって
いる。
Y i = Y i + 1 ... (1) H i = H i + 1 ... (2) P Yi = P Yi + 1 ... (3) X i + P Xi ≥X i + 1 ... (4) That is, adjacent figures whose Y, H, and P Y are equal and whose X interval is within the range of P X are merged. After the merging, the figure generation coordinates (X i , Y i ) and the width and height of the rectangle (X i + 1 −X i + W i + 1 , H i )
The figure merging pitch in the x direction and the figure merging pitch in the y direction are (X i + 1
−X i + P Xi + 1 , P Yi ), and the above-described merging operation is repeated with the next figure. FIG. 7 (a) shows four figures before merging on the left side, and these figures become two figures on the right side by merging.

第7図(b)のステップ2では、ステップ1でx方向
について併合した図形データを、図形生成の例えば左下
x座標を第1キー、図形生成の例えば左下y座標を第2
キーとして再度ソートする。そしてj番目とj+1番目
の図形について次の(5)〜(8)式の条件が満たされ
る時、両図形を併合してy方向の図形間の間隔をつめ
る。
In step 2 of FIG. 7 (b), the figure data merged in the x direction in step 1 is converted to a first key by, for example, a lower left x coordinate for generating a figure, and a second key is converted to a second y coordinate, for example, by lower left.
Sort again as key. When the conditions of the following equations (5) to (8) are satisfied for the j-th and j + 1-th graphics, the two graphics are merged to reduce the space between the graphics in the y direction.

Xj=Xj+1 ……(5) Wj=Wj+1 ……(6) PXj=PXj+1 ……(7) Yj+PYj≧Yj+1 ……(8) 即ち、X,W,PXがそれぞれ等しく、Yの間隔がPYの範囲内
にある隣接図形を併合する。併合後図形は図形生成座標
を(Xj,Yj)、矩形の幅と高さを(Wj,Yj+1−Yj
Hj+1)、x方向図形併合ピッチとy方向図形併合ピッチ
を(PXj,Yj+1−Yj+PYj+1)とし、次の図形との間で前
記の併合操作を繰返す。第7図(b)に示す左側の併合
前の図形は4個、それが併合によって右側の2個の図形
となっている。
X j = X j + 1 (5) W j = W j + 1 (6) P Xj = P Xj + 1 (7) Y j + P Yj ≧ Y j + 1 (8) That is, adjacent graphics whose X, W, and P X are equal and whose Y interval is within the range of P Y are merged. For the figure after merging, the figure generation coordinates are (X j , Y j ), and the width and height of the rectangle are (W j , Y j + 1 −Y j +
Hj + 1 ), the x-direction figure merging pitch and the y-direction figure merging pitch are set to (P Xj , Y j + 1 −Y j + P Yj + 1 ), and the above merging operation is repeated with the next figure. FIG. 7 (b) shows four figures before merging on the left side and two figures on the right side due to merging.

以上のような併合処理後、付加データ処理部44の図形
データ出力が出力データ生成部45に送られると、出力デ
ータ生成部45では、第5図のフローチャートに示すよう
に、図形データを、GDS II等のレイアウトに変換し(ス
テップ57)、そのレイアウトデータを外部にある出力部
46へ出力する(ステップ58)。これにより、一連の作業
が完了する。
After the merging process as described above, when the graphic data output of the additional data processing unit 44 is sent to the output data generating unit 45, the output data generating unit 45 converts the graphic data into GDS data as shown in the flowchart of FIG. (Step 57), and the layout data is output to an external output unit.
Output to 46 (step 58). Thus, a series of operations is completed.

第8図は、本実施例のレイアウトデータを用いて形成
されたマスクROMにおけるメモリセルマトリクスの一例
を示す図である。各メモリセル60にはデータ“1"または
“0"が書込まれており、データ“1"が書込まれるメモリ
セル(即ち、MOSトランジスタ)が隣接する領域61を1
つの処理パターンとして認識する。つまり、隣接するデ
ータ“1"の併合パターン領域61は、レイアウトデータ数
が1個であるとみなし、それを処理する。そのため、レ
イアウトデータ数が減少し、出力データ生成部45や出力
部46等におけるメモリのハード量を大幅に削減でき、装
置の小型化が図れる。
FIG. 8 is a diagram showing an example of a memory cell matrix in a mask ROM formed using the layout data of the present embodiment. Data "1" or "0" is written in each memory cell 60, and the area 61 adjacent to the memory cell (ie, MOS transistor) to which data "1" is written is set to 1
Is recognized as one processing pattern. In other words, the merged pattern area 61 of adjacent data “1” is regarded as having one layout data, and is processed. Therefore, the number of layout data is reduced, the amount of hardware of the memory in the output data generation unit 45, the output unit 46, and the like can be significantly reduced, and the device can be downsized.

なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。
Note that the present invention is not limited to the illustrated embodiment, and various modifications are possible. For example, there are the following modifications.

(i) 第7図において、併合手順は、生成図形のy方
向への併合後、x方向への併合処理を行う構成にしても
よい。
(I) In FIG. 7, the merging procedure may be configured to perform merging processing in the x direction after merging the generated graphics in the y direction.

(ii) 第6図及び第7図において、図形は正方形でも
よい。また生成図形の座標原点(X,Y)は、図形の左
上、右上または右下の任意の位置に設定できる。
(Ii) In FIGS. 6 and 7, the figure may be a square. Further, the coordinate origin (X, Y) of the generated graphic can be set at an arbitrary position on the upper left, upper right, or lower right of the graphic.

(iii) 上記実施例は、バイポーラトランジスタを用
いたマスクROM等にも適用できる。
(Iii) The above embodiment can be applied to a mask ROM or the like using a bipolar transistor.

(発明の効果) 以上詳細に説明したように、本発明によれば、付加デ
ータ処理部により、個々のマスクROM用ビットパターン
データ(図形データ)を併合処理するようにしたので、
大幅なデータ量の圧縮が可能となり、装置内のメモリの
ハード量を削減できる。
(Effects of the Invention) As described above in detail, according to the present invention, the individual mask ROM bit pattern data (graphic data) is merged by the additional data processing unit.
A large amount of data can be compressed, and the hardware amount of the memory in the device can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例を示すマスクROM用図形データ
処理装置の構成ブロック図、第2図は一般なMOS形マス
クROMのメモリセルマトリクスを示す図、第3図は従来
のマスクROM用図形データ処理装置の構成ブロック図、
第4図は第3図の図形処理フローチャート、第5図は第
1図の図形処理フローチャート、第6図は第1図の図形
データ、第7図(a),(b)は第1図の隣接生成図形
の併合方法を示す図、第8図は本発明の実施例における
マスクROMのメモリセルマトリクスを示す図である。 39……入力部、40……処理装置本体、41……ビットデー
タ蓄積部、42……比較器、43……演算部、44……付加デ
ータ処理部、45出力データ生成部、46……出力部、X…
…図形生成x座標、Y……図形生成y座標、W……矩形
の幅、H……矩形の高さ、PX……x方向図形併合ピッ
チ、PY……y方向図形併合ピッチ。
FIG. 1 is a block diagram showing the configuration of a mask ROM graphic data processing apparatus according to an embodiment of the present invention, FIG. 2 is a view showing a memory cell matrix of a general MOS type mask ROM, and FIG. Configuration block diagram of a graphics data processing device,
4 is a flowchart of the graphic processing of FIG. 3, FIG. 5 is a flowchart of the graphic processing of FIG. 1, FIG. 6 is the graphic data of FIG. 1, and FIGS. 7 (a) and 7 (b) are those of FIG. FIG. 8 is a diagram showing a method of merging adjacent generated graphics, and FIG. 8 is a diagram showing a memory cell matrix of a mask ROM in an embodiment of the present invention. 39 ... input unit, 40 ... processing device body, 41 ... bit data storage unit, 42 ... comparator, 43 ... arithmetic unit, 44 ... additional data processing unit, 45 output data generation unit, 46 ... Output part, X ...
... Figure generation x coordinate, Y... Figure generation y coordinate, W... Rectangle width, H... Rectangle height, P X ... X direction figure combination pitch, P Y.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ビットデータからマスクROMのプログラム
用レイアウトデータを生成するマスクROM用図形データ
処理装置において、 ビットデータ及び演算式を入力する入力部と、 前記ビットデータに基づき、生成すべき図形のx・y座
標、方形の幅、高さ、x方向図形併合ピッチ、及びy方
向図形併合ピッチを算出する演算部と、 y座標方向の高さ、及びy方向図形併合ピッチの等しい
図形間においてx座標の間隔が前記x方向図形併合ピッ
チの範囲内にある隣接図形を同一図形に併合すると共
に、x座標、方形の幅、及びx方向図形併合ピッチの等
しい図形間においてy座標の間隔が前記y方向図形併合
ピッチの範囲内にある隣接図形を同一図形に併合する付
加データ処理部と、 前記付加データ処理部の出力を図形フォーマットに変換
してプログラム用レイアウトデータを出力する出力デー
タ生成部とを、 備えたことを特徴とするマスクROM用図形データ処理装
置。
1. A mask ROM graphic data processing device for generating mask ROM program layout data from bit data, comprising: an input unit for inputting bit data and an arithmetic expression; an arithmetic unit for calculating xy coordinates, rectangle width and height, x direction figure merging pitch, and y direction figure merging pitch; and x between figures having the same y coordinate direction height and y direction figure merging pitch. Adjacent figures whose coordinate intervals are within the range of the x-direction figure merging pitch are merged into the same figure, and the y-coordinate distance between figures having the same x-coordinate, rectangle width, and x-direction figure merging pitch is the same as the y figure. An additional data processing unit for merging adjacent graphics within the range of the direction graphic merging pitch into the same graphic, and converting the output of the additional data processing unit into a graphic format and A graphic data processing device for a mask ROM, comprising: an output data generation unit that outputs program layout data.
JP1105675A 1989-04-25 1989-04-25 Graphic data processing device for mask ROM Expired - Lifetime JP2831691B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1105675A JP2831691B2 (en) 1989-04-25 1989-04-25 Graphic data processing device for mask ROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1105675A JP2831691B2 (en) 1989-04-25 1989-04-25 Graphic data processing device for mask ROM

Publications (2)

Publication Number Publication Date
JPH02282864A JPH02282864A (en) 1990-11-20
JP2831691B2 true JP2831691B2 (en) 1998-12-02

Family

ID=14414011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1105675A Expired - Lifetime JP2831691B2 (en) 1989-04-25 1989-04-25 Graphic data processing device for mask ROM

Country Status (1)

Country Link
JP (1) JP2831691B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4909230B2 (en) * 2007-10-02 2012-04-04 株式会社ジーダット・イノベーション Analog functional block design system and program

Also Published As

Publication number Publication date
JPH02282864A (en) 1990-11-20

Similar Documents

Publication Publication Date Title
US6532572B1 (en) Method for estimating porosity of hardmacs
US6775796B2 (en) Creation of memory array bitmaps using logical to physical server
US20220391574A1 (en) System and method for diagnosing design rule check violations
US6298469B1 (en) Method and system for allowing an integrated circuit to be portably generated from one manufacturing process to another
Seiler A hardware assisted design rule check architecture
JP2831691B2 (en) Graphic data processing device for mask ROM
JPH0831139B2 (en) Shape hidden line processing method
Bentley et al. Statistics on VLSI designs
JPH06333796A (en) Exposure data processing method and device therefor
US6223327B1 (en) Cell hierarchy verification method and apparatus for LSI layout
JP3059599B2 (en) Manufacturing method of semiconductor integrated circuit
US20040031005A1 (en) Electronic cad system and layout data producing method therefor
CN115828807B (en) Netlist reduction method based on memory unit identification
US6189129B1 (en) Figure operation of layout for high speed processing
JP2921001B2 (en) Pattern extraction method
JP2705549B2 (en) Integrated circuit design data conversion apparatus and hierarchical data expansion method
JPH0696149A (en) Cad device for designing electric circuit
JP3247455B2 (en) Verification device for integrated circuit mask pattern
JPH0628425A (en) Cad system
JPS62192861A (en) Rectangularly dividing system for polygon
JPH0194638A (en) Method of generating block terminal
JPH04675A (en) Circuit graphic processor
JPH06163697A (en) Screen display system for integrated circuit layout design data
JPH09167170A (en) Design method for electronic circuit, design method for semiconductor memory and data processing system
JPH08320892A (en) Character string data management system