JP2821614B2

JP2821614B2 - 画像伝送装置及び画像伝送方法

Info

Publication number: JP2821614B2
Application number: JP8274389A
Authority: JP
Inventors: 秀樹小柳
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-03-31
Filing date: 1989-03-31
Publication date: 1998-11-05
Anticipated expiration: 2013-11-05
Also published as: JPH02260989A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、画像信号をブロック符号化して伝送するよ
うにした画像伝送装置及び画像伝送方法に関する。

〔従来の技術〕

以下に、第５図を参照して、従来の静止画伝送装置に
ついて説明する。（１）はマイクロコンピュータで、CP
U（中央処理装置）（２）、ROM（３）及びRAM（４）か
ら構成される。（５）は、CPU（２）のバス（データバ
ス、アドレスバス、制御バス等から成る）である。この
マイクロコンピュータ（１）は、この静止画伝送装置に
の各部を制御する。（13）は伝送線路で、無線又は有線
が可能であるが、有線伝送線路の場合は、ISDN（インテ
グレイテッド・サービシーズ・デジタル・ネットワー
ク）、高速デジタル回線、アナログ電話回線、DDX（デ
ジタル・データ・エクスチェンジ網（これにはDDXCと、
DDXPの２種類がある）、専用回線等が可能である。

（12）は、この伝送線路（13）とバス（５）との間に
接続された、その伝送線路（13）の静止画信号のプロト
コル及び伝送速度に応じた信号処理を行う通信処理回路
及びインターフェースで、その通信処理は、送信のため
の符号化、変調等及び受信のための復号化、復調等の夫
々の送信処理及び受信処理を意味する。

（６）はフレームメモリ（ビデオメモリ）で、そのデ
ジタル映像信号入出力端子及び制御信号入力端子が、バ
ス（５）に接続され、そのデジタル映像信号入力端子が
A/D変換器（10）の出力端子に接続され、そのデジタル
映像信号出力端子がD/A変換器（７）の入力端子に接続
されると共に、その別の制御信号入力端子が表示タイミ
ング制御回路（11）の出力端子に接続される。そして、
このビデオメモリ（６）は、マイクロコンピュータ
（１）によって、その書き込み及び読み出しが制御され
る。尚、このビデオメモリ（６）は、水平及び垂直アド
レスカウンタ、メモリコントローラ等を含んでいる。

（９）アナログ映像信号の入力端子で、この入力端子
（９）からの映像信号（ビデオカメラ、VTR等からの映
像信号）がA/D変換器（10）に供給されてデジタル映像
信号に変換された後、ビデオメモリ（６）に供給されて
書き込まれる。

（14）は通信用メモリ、即ち、送信及び受信用のバッ
ファメモリである。この通信用メモリ（14）も、マイク
ロコンピュータ（１）によって、その書き込み及び読み
出しが制御される。尚、この通信用メモリ（14）は、水
平及び垂直アドレスカウンタ等を含んでいる。

（15）はデジタル信号処理回路（DSP）で、高速の信
号処理が可能であり、外部RAM（16）及び内部RAM（17）
を備えており、これもマイクロコンピュータ（１）によ
って制御される。

入力端子（９）に供給されたアナログ映像信号は、A/
D変換器（10）に供給されて、デジタル映像信号に変換
された後、ビデオメモリ（６）に供給されて、静止画の
画像データとして書き込まれる。そして、このビデオメ
モリ（６）に記憶されている静止画信号が、マイクロコ
ンピュータ（１）及びデジタル信号処理回路（15）によ
って、ブロック符号化、即ち、離散コサイン変換等の直
交変換及びそれに続く圧縮符号化、即ち、ハフマン符号
化等の可変長符号化）を行い、通信用メモリ（14）に対
する書き込み及び読み出しを経て、通信処理回路及びイ
ンターフェース（12）に供給されて送信処理された後、
伝送線路（13）を通じて、他の静止画像送信装置伝送さ
れる。

又、他の静止画伝送装置から、伝送線路（13）を通じ
て、通信処理回路及びインターフェース（12）に供給さ
れた伝送信号は、ここで受信処理され、得られた直交変
換及び圧縮符号化されたデジタル映像信号は、通信用メ
モリ（14）に書き込まれ、ここでマイクロコンピュータ
（１）及びデジタル信号処理回路（15）によって、ブロ
ック復号化、即ち、伸長復号化及びこれに続く直交逆変
換を行った後、得られた各ブロック信号をビデオメモリ
（６）に書き込んで、静止画信号を形成する。そして、
このビデオメモリ（６）から読み出されたデジタル映像
信号は、D/A変換器（７）に供給されてアナログ映像信
号に変換された後、陰極線管を備えたモニタ受像機
（８）に供給されて、その陰極線管の管面上に静止画と
して映出される。

次に、第６図を参照して、IEEE TRANSACTIONS ON COM
MUNICATION（アイ・イー・イー・イー・トランザクショ
ン・オン・コミュニケイション）,VOL.COM−32,NO.3,MA
RCH 1984のP.225〜P.232等に開示されているアダプティ
ブ・離散コサイン変換（ADCT）による符号化を、上述し
た第５図の静止画伝送装置に適用した場合について説明
する。

第６図Ａに示す如く、ビデオメモリ（フレームメモリ
（６）に記憶されている、１フレーム分のデジタル映像
信号（ここでは、説明の簡単のため、映像信号はモノク
ローム映像信号とする）768行480列の行列を構成する76
8×480個の８ビットの画素信号を、マイクロコンピュー
タ（１）によって、第６図Ｂに示す如く、８行８列の行
列を構成する８×８個の互いに隣接する画素信号から成
るブロック信号に夫々分割すると共に、ブロック信号毎
に読み出して、デジタル信号処理回路（15）の外部RAM
（16）に書き込む。

そして、この外部RAM（16）に書き込まれた各ブロッ
ク信号を、このデジタル信号処理回路（15）によって、
２次元離散コサイン変換（２次元DCT）する。これの一
般化したものを、以下に、数式によって示す。

j,k（但し、j,kは、j,k＝0,1,2,3,・・・・・,N−
１）のシークエンスｆ（j,k）の２次元離散コサイン変
換Ｆ（u,v）は次式のように表される。

しかして、外部RAM（16）に記憶されていた８行８列
の行列を構成する８×８個の画素信号が、２次元離散コ
サイン変換されて得られた８行８列の行列を構成する８
×８個の係数信号（夫々、例えば、12ビットに丸められ
る）は、第６図Ｃに示すように、左上隅部に直流の係数
（DC）（８×８個の画素信号の平均値）信号が来、これ
から水平及び垂直方向に遠ざかるに従って、低から高の
周波数の係数信号が分布することに成る。

そして、マイクロコンピュータ（１）によって、外部
RAM（16）に記憶されている８行８列の行列を構成する
８×８個の係数信号を、予め選定されている８行８列の
量子化行列を構成する量子化除数の対応するもので割算
することによって量子化を行い、その商が８ビットで表
されるように丸める。これによって得られた８行８列の
行列を構成する８×８個の量子化係数信号を第６図Ｄに
示すが、その左上隅の量子化された直流の係数信号（D
C）から遠ざかるにつれて、係数が０と成る係数信号が
頻出し、多い場合には全量子化係数信号の2/3にも達す
る。

そして、第６図Ｄに示す８×８個の量子化係数信号
を、マイクロコンピュータ（１）によって、左上隅の直
流係数信号を除いて（含めるも可）、第６図Ｅに示すよ
うにジグザグ走査した後、圧縮符号可した後、第５図の
通信用メモリ（14）に書き込む。

尚、ADCTにより符号化されたデジタル映像信号のAIDC
T（アダプティブ・逆離散コサイン変換）についての詳
細な説明は省略するが、簡単に説明すれば、通信用メモ
リ（14）に記憶されているADCTにより符号化されたデジ
タル映像信号を、マイクロコンピュータ（１）によっ
て、伸長復号化し、それを逆ジグザグ走査すると共に、
それを逆量子化し、デジタル信号処理回路（15）によっ
て、それを２次元逆コサイン変換してブロック信号を
得、そのブロック信号を、マイクロコンピュータ（１）
によって、ビデオメモリ（６）に書き込み、これを繰り
返すことにより、静止画信号が形成される。

〔発明が解決しようとする課題〕

かかる従来の静止画伝送装置では、マイクロコンピュ
ータが、フレームメモリに記憶されている静止画信号
を、ブロック信号に分割すると共に、ブロック信号毎に
出力し、デジタル信号処理回路が、そのブロック信号を
ブロック符号化して後、伝送するので、マイクロコンピ
ュータでヘッダ信号を形成し、デジタル信号処理回路で
形成した各ブロック符号化を、ヘッダ信号をと共に伝送
するようにした場合、ヘッダ信号及び各ブロック符号化
信号夫々の間の連続性が不確実に成ったり、デジタル信
号処理回路における静止画信号のブロック信号毎のブロ
ック符号化が、不確実に行われたり、効率が悪く成った
りする虞がある。

かかる点に鑑み、本発明は、マイクロコンピュータに
よって、画像メモリに記憶された画像データに関連する
ヘッダ情報を形成すると共に、画像メモリに記憶された
画像データをブロックに分割し、デジタル信号処理回路
によって、そのブロックに分割された画像データをブロ
ック単位で符号化して得られたブロック符号化信号を伝
送するようにした画像伝送装置及び画像伝送方法におい
て、ヘッダ情報及びブロック符号化信号夫々の間の連続
性を確実にすると共に、デジタル信号処理回路における
画像データのブロック符号化を確実且つ効率良く行わせ
ることのできるものを提案しようとするものである。

〔課題を解決するための手段〕

本発明による画像伝送装置は、少なくとも１フレーム
の画像データを記憶する画像メモリと、画像メモリに記
憶された画像データに関連するヘッダ情報を形成すると
共に、画像メモリに記憶さた画像データを所定数の画像
データからなるブロックに分割して、ブロック毎に画素
データを出力するマイクロコンピュータと、マイクロコ
ンピュータから供給される画素データをブロック単位で
圧縮符号化するデジタル信号処理回路とを有し、マイク
ロコンピュータの制御の下で、デジタル信号処理回路に
よって得られた圧縮符号化データをその圧縮符号化デー
タに対応するヘッダ情報と共に伝送するようにした画像
伝送装置であって、マイクロコンピュータは、ヘッダ情
報の終端部を示す位置情報をデジタル信号処理回路に伝
送し、デジタル信号処理回路は、ヘッダ情報に対応する
圧縮符号化データの終端部を示す位置情報をマイクロコ
ンピュータに伝送するようにしたことを特徴とするもの
である。

〔作用〕

かかる本発明画像伝送装置によれば、マイクロコンピ
ュータによって、少なくとも１フレームの画像データを
記憶する画像メモリに記憶された画像データに関連する
ヘッダ情報を形成すると共に、画像メモリに記憶された
画像データを所定数の画像データからなるブロックに分
割して、ブロック毎に画素データを出力し、デジタル信
号処理回路によって、マイクロコンピュータから供給さ
れる画素データをブロック単位で圧縮符号化し、マイク
ロコンピュータの制御の下で、デジタル信号処理回路に
よって得られた圧縮符号化データをその圧縮符号化デー
タに等するヘッダ情報と共に伝送する。そして、マイク
ロコンピュータは、ヘッダ情報の終端部を示す位置情報
をデジタル信号処理回路に伝送し、デジタル信号処理回
路は、ヘッダ情報に対応する圧縮符号化データの終端部
を示す位置情報をマイクロコンピュータに伝送する。

〔実施例〕

以下に、図面を参照して、本発明による静止画伝送装
置の実施例を説明するが、その全体の構成は第５図につ
いて説明した従来の静止画伝送装置と同様なので、重複
説明はこれを省略する。

上述の通信用メモリ（14）は、送信時及び受信時に、
後述するデジタル輝度信号及び２つのデジタル色差信号
の各フレーム毎のヘッダ信号及びそれに続く圧縮符号化
を一時的に記憶するためのメモリであるので、その容量
の最小値は、通信速度に依存し、通常の電話回線を利用
した通信のように通信速度が低い場合には、デジタル映
像信号の１フレーム分より遥かに少ない容量で良い。
又、通信用メモリ（14）の容量を例えば１乃至数フレー
ムと大きくして、大量のデジタル映像信号を蓄積してお
くようにしても良いことは勿論である。

次に、マイクロコンピュータ（１）及びデジタル信号
処理回路（15）によるADCTによる符号化（圧縮）及びAI
DCTによる復号化（伸長）を、主として第５図を参照し
て説明する。

マイクロコンピュータ（１）〔そのCPU（２）〕は、
デジタル信号処理回路（15）の符号処理及び復号化処理
の各当初に、デジタル信号処理回路（15）をリセット状
態にして、デジタル信号処理回路（15）の外部メモリ
（16）の符号化用及び復号化用メモリバンクに、夫々符
号化用及び復号化用プログラム並びに符号化用呼び復号
化用の量子化行列、ハフマンコード表、ジグザグ走査ポ
インタの各データ等をロードする。

又、マイクロコンピュータ（１）の制御によって、ビ
デオメモリ（６）に記憶されている１フレーム分のデジ
タル輝度信号（夫々が８ビットの768×480個の画素信号
から成る）、１フレーム分のデジタル赤色差信号（夫々
が８ビットの384×480個の画素信号から成る）及び１フ
レーム分のデジタル青色差信号（夫々が８ビットの384
×480個の画素信号から成る）が、夫々デジタル輝度信
号、デジタル赤色差信号及びデジタル青色差信号毎に、
夫々ブロック信号に分割されると共に、ブロック信号毎
に出力されて、夫々外部RAM（15）に書き込まれる際、
途中の符号化用及び復号化用の量子化行列、ハフマンコ
ード表及びジグザグ走査ポインタの各データの交換の際
並びにブロック信号毎の符号化及び復号化の終了時点に
おいても、デジタル信号処理回路（15）はリセット状態
にされる。

先ず、ADCTによる符号化について、主とし第１図を参
照して説明する。ここでは、輝度信号の符号化について
説明し、２種類の色差信号の個別の符号化の説明はこれ
と同様なので、その説明を省略する。

マイクロコンピュータ（１）〔そのCPU（２）〕によ
って、第２図に示す如く、予め、フレームのブロック
数、輝度信号、色差信号（又は色信号）の種類等を示す
ヘッダ信号を作って、通信用メモリ（６）に書き込んで
置くと共に、デジタル信号処理回路（15）に伝送して、
第１図に示す如く、デジタル信号処理回路（15）の内部
メモリ（17）の符号化用メモリバンク（以下、同じ）に
設けたワードポインタ用メモリ部WP及びビットポインタ
用メモリ部BPに、そのヘッダ信号のビット長さを、ワー
ド数（ワードポインタ）及びビット数（ビットポイン
タ）で表したものを、初期値として書き込んで置くと共
に、第２図に示す如く、その後、デジタル信号処理回路
（15）で符号化信号が得られる毎に、メモリ部WP、BPの
内容を、前回までの各積算値に加算すると共に、その積
算値（ワードポインタ）で、メモリ部WP、BPを更新する
ようにする。この場合のワードとビットの関係は、後述
する画素信号のワードとビットとの関係、即ち、１ワー
ド＝８ビットとは無関係で、例えば、１ワード＝16ビッ
トしても良いが、ここでは簡単のため、１ワード＝８ビ
ットとして置く。この場合、ワード数はワード０、ワー
ド１、ワード２、・・・と変化し、ビット数は０、１、
２、・・、７と変化する。

そして、後述するように、デジタル信号処理回路（1
5）によって、ブロック信号が２次元離散コサイン変換
乃至ハフマン符号化によって得られた符号化信号は、マ
イクロコンピュータ（１）の制御によって、上記のヘッ
ダ信号に順次連続するように通信用メモリ（14）に書き
込まれる。

この場合、メモリ部WP、ビットBPに夫々記憶されてい
るヘッダ信号のビット長のワード数（ワードポインタ）
及びビット数（ビットポインタ）が記憶されているか
ら、それが例えばワード５、ビット３であれば、それが
ヘッダ信号の終端部のワード数（ワードポインタ）及び
ビット数（ビットポインタ）を表すことに成る。従っ
て、デジタル信号処理回路（15）では、それに続く最初
の符号化信号の始端部は、ワード５、ビット４（夫々を
ワードポインタ、ビットポインタとして上述のメモリ部
WP、BPに記憶させていると共に、マイクロコンピュータ
（１）に伝送しても良い）であることが分かる。そし
て、その最初の符号化信号の終端部（厳密には、ブロッ
クの終端を示す信号の終端部）がワード８、ビット６で
あるとすれば、これが、デジタル信号処理回路（15）か
らマイクロコンピュータ（１）に伝送され、デジタル信
号処理回路（15）では、同様に、それに続く符号化信号
の始端部は、ワード８、ビット７（夫々をワードポイン
タ、ビットポインタとして上述のメモリ部WP、BPに記憶
させると共に、マイクロコンピュータ（１）に伝送して
も良い）であることが分かる。以下に、これを繰り返す
ことに成る。

さて、第３図に示す如く、マイクロコンピュータ
（１）の制御の下に、ビデオメモリ（６）から、１フレ
ーム分の静止画デジタル輝度信号〔768行480列の行列を
構成する768×480個の画素（８ビット）から成る〕を、
８行８列の行列を構成する８×８個の隣接画素信号から
成るブロック信号に分割すると共に、ブロック信号毎に
出力させて、デジタル処理回路（15）の外部RAM（16）
のメモリ部DSPFBに書き込む。そして、このメモリ部DSP
FBに書き込まれたブロック信号を、このデジタル信号処
理回路（15）で、以下に説明するように信号処理する。

先ず、外部RAM（16）のメモリ部DSPFBに記憶されてい
る８行８列の行列を構成する８×８個の画素信号から成
るブロック信号を、次のような２段階の１次源離散コサ
イン変換によって、２次元離散コサイン変換（２次元DC
T）する。

即ち、メモリ部DSPFBの第１行の８個の画素信号を、
内部をRAM（17）のメモリ部FPに移し、この８個の画素
信号を、１次元離散コサイン変換〔DCT（１）〕した
後、得られた８個の係数信号を、内部メモリ（17）のメ
モリ部QEの第１行に移す。同様に、メモリ部DSPFBの第
２行〜第８行の各８個の画素信号を、順次メモリ部FPに
移して夫々１次元離散コサイン変換〔DCT（１）〕した
後、得られた各８個の係数信号を、夫々メモリ部QEの第
２〜第８行に順次移す。

次に、このメモリ部QEに記憶されている８行８列の行
列を構成する８×８個の係数信号（例えば、10ビットに
丸められている）の行と列とを置換した後、上述と同様
に、第１行〜第８行の８個の係数信号を、順次メモリ部
FPに移して夫々１次元離散コサイン変換〔DCT（２）〕
する。

このようにして、外部RAM（16）のメモリ部DSPFBに記
憶されていた８×８個の画素信号の、２次元離散コサイ
ン変換されて得られた８×８個の係数信号（例えば、12
ビットに丸められている）は、第６図Ｃに示したと同様
に、左上隅部に直流の係数信号（８×８個の係数信号の
平均値の信号）（DC）が来、これから水平及び垂直方向
に遠ざかるに従って、低から高の周波数の係数の信号が
分布することに成る。

そして、２回目の１次元離散コサイン変換〔DCT
（２）〕において、メモリ部FPに記憶されている各行毎
の８個の係数信号を、外部RAM（16）のメモリ部QTABLE
に記憶されている８行８列の量子化行列の対応する各行
の対応する列の量子化除数で割算した後、８行８例の量
子化行列の対応する値で割算することによって、量子化
を行い（ここでは、その商が８ビットで表されるように
丸められる）、メモリ部QEに各行毎に順次書き込まれ
る。このメモリ部QEに記憶されている８行８列の行列を
構成する８×８個の量子化係数信号は、その左上隅に量
子化直流係数信号が位置し、この左上隅から遠い部分に
は、係数が０の係数信号が多く（例えば、全体の2/3
も）分布している。

尚、このメモリ部QTABLEの量子化行列は、輝度信号並
びに赤及び青色左信号の別、ビデオメモリ（６）に記憶
されている１フレーム分の静止画デジタル映像信号の画
像の内容の如何、これより抽出されたブロック信号の画
像の内容の如何等によって、マイクロコンピュータ
（１）によって、書き換えるようにする。

メモリ部QEに記憶されている８×８個の２次元離散コ
サイン変換及び量子化された係数信号の内、その左上隅
の量子化直流係数信号は、そのままハフマン符号化して
も良いが、圧縮率を稼ぐために、初期値を例えば係数が
０の係数信号として外部メモリ部（16）のメモリ部PRED
Cに記憶して置き、あるブロック信号の量子化係数信号
からその直前のブロック信号の量子化係数信号を減算し
て得た差の量子化係数信号を、外部RAM（16）のメモリ
部DCHUFFに記憶されているハフマンコード表に従ってハ
フマン符号化した後、外部RAM（16）のメモリ部DSPHBに
書き込む。

又、メモリ部QEに記憶されている量子化直流係数信号
を除く、行列を構成する８×８−１個の交流量子化係数
信号の内右下部分には、０が多く分布しているので、後
述する０のラン長を長くすることによって、圧縮率を稼
ぐために、行列を構成する８×８−１個の量子化係数信
号外部RAM（16）のメモリ部ZTABLEに記憶されているジ
グザグ走査ポインタに基づいて、行列を構成する８×８
−１個の量子化係数信号をジグザグ走査して得た係数信
号の０のラン長及びそれに続く０でない係数の組を、外
部RAM（16）のメモリ部ACHUFFに記憶されている８行８
列の行例を構成するAC用ハフマンコード表に基づいてハ
フマン符号化（エントロピーコーディング）した後、そ
の各符号化信号を、上述の量子化直流係数信号に続け
て、順次にメモリ部DSPHBに書き込む。

このように、ジグザグ走査して得た係数信号の０のラ
ン長及び０でない係数の組をハフマン符号化する場合、
０のラン長及び０でない係数を各別のハフマンコード表
に基づいてハフマン符号化（２つの１次元コーディン
グ）しても良く、又は、０のラン長及び０でない係数
を、縦横の軸に採って統計表を作り、この統計表を１つ
のハフマンコード表に基づいてハフマン符号化（２次元
コーディング）を行っても良い。

尚、このハフマンコード表は、輝度信号及び色差信号
の別、ビデオメモリ（６）に記憶されている１フレーム
分の静止画デジタル映像信号の画像の内容の如何、これ
より抽出されたブロック信号のの画像の内容に如何等に
よって、マイクロコンピュータ（１）からのデータによ
って、書き換えるようにする。

又、そのメモリ部DSPHBに書き込まれた、各ブロック
信号毎の符号化信号の最後には、その終端を示す信号を
そのメモリ部DSPHBに書き込むものとする。

そして、このブロック信号毎の符号化信号のビット長
を、ワード数（１ワードは８ビット）及びビット数で表
し、ヘッダ信号長さ、即ちそのワード数及びビット数に
順次加算して、ブロック信号毎の符号化毎のワード積算
値（ワードポインタ）及びビット積算値（ビットポイン
タ）、即ち、ブロック信号毎の符号化信号の終端部のワ
ード数及びビット数を、その符号化が終了する毎に、メ
モリ部WP及びBPに、更新して書き込むと共に、マイクロ
コンピュータ（１）に伝送する。

マイクロコンピュータ（１）は、このブロック信号毎
の符号化信号の終端部のワード数及びビット数によっ
て、デジタル信号処理回路（15）を制御して符号化処理
を続行させるか、その符号化処理を終了させて、次のフ
レームのヘッダ信号の作成を行うかの判断を行う。

そして、ビデオメモリ（６）に記憶されている１フレ
ーム分のデジタル輝度信号を構成する768×480個の画素
信号から、各ブロック信号を順次抽出し、そのブロック
信号毎に、上述したように２次元離散コサイン変換、量
子化、ジグザグ走査及びハフマン符号化を行って得た、
ブロック信号毎の符号化信号を、マイクロコンピュータ
（１）の制御の下に、メモリ部DSPHBから通信用メモリ
（14））へ、第２図のヘッダ信号に続けて順次に詰めて
書き込まれる如く転送する。

次に、AIDCTによる復号化について説明する。ここで
は、復号化について説明し、２種類の符号化されている
色差信号の個別の復号化の説明はこれと同様なので、そ
の説明を省略する。

第３図に示す如く、マイクロコンピュータ（１）の制
御の下に、通信用メモリ（14）に記憶されている圧縮符
号化されているデジタル輝度信号を、ヘッダ信号の後か
ら順次、外部RAM（16）の復号用メモリバンク（以下、
同じ）のメモリ部DSPHBに書き込むようにする。このメ
モリ部DSPHBはリング状メモリで、その容量は例えば、
ブロック信号毎の符号化信号の最大ビット長の所定整数
倍に設定するが、その容量は、伝送線路（13）における
通信速度や伸長復号化時間等を考慮して決定される。

このリング状メモリ部DSPHBに関連して、ワードポイ
ンタ用メモリ部WP及びビットポインタ用メモリ部BPK
を、外部RAM（16）に設ける。

マイクロコンピュータ（１）は、１フレーム分の圧縮
符号化デジタル輝度信号に対し、そのヘッダ信号のビッ
ト長のワード数（＝８ビット）及びビット数、即ち、そ
の終端部のワード数及びビット数（ここでは、例えばワ
ード５とする）及びそれに続く最初のブロック信号毎の
符号化信号の終端部のワード数及びビット数（ここで
は、例えばワード８とする）、それに続く２番目、３番
目、・・・・・のブロック信号毎の符号化信号の終端部
のワード数及びビット数を記憶している。

第４図を参照するに、ヘッダ信号の終端部がワード５
だとすると、マイクロコンピュータ（１）は、リング状
メモリ部DSPHBに書き込まれる符号化信号の始端部は、
ワード６であることをポインタP₁で表す（第４図Ａ）。

リング状メモリ部DSPHBの容量を仮に８ワード（＝64
ビット）とすると、そのリング状メモリ部DSPHBには、
最初のブロック信号の符号化信号の始端部ワード６から
始まって、ワード13までのブロック符号化信号が書き込
まれると共に、その書き始めがワード６であることを、
ポインタP₂で表すと共に、次に復号化するブロック信号
毎の符号化信号の始端部はワード６であることを、ポイ
ンタP₃で表し、夫々のポインタP₁、P₂の内容は、メモリ
部WP及びメモリ部BP内の、ここではメモリ部WPに書き込
まれる（第４図Ｂ）。このときポインタP₁は変化しない
（第４図Ｃ）。

ワード６〜８のブロック符号化信号の復号化が終了す
ると、次に復号化するブロック信号毎の符号化信号の始
端部はワード９であることを、ポインタP₃で表し、これ
がメモリ部WPにポインタP₃の内容と置換されるように書
き込まれるが、ポインタP₂は変化しない（第４図Ｄ）。
このとき、マイクロコンピュータ（１）は、リング状メ
モリ部DSPHBに書き込まれる符号化信号の始端部は、ワ
ード９であることをポインタP₁が表す（第４図Ｅ）。

そして、マイクロコンピュータ（１）は、リング状メ
モリ部DSPHBに書き込まれている符号化信号のワード６
〜８の代わりに、通信用メモリ（14）からのワード14、
15、16を、ワード13に続くように、リング状メモリ部DS
PHBに書き込むと共に、その書き始めがワード９である
ことを、ポインタP₂で表すと共に、これがメモリ部WPに
ポインタP₂の内容と置換されるように書き込まれるが、
ポインタP₃は変化しない（第４図Ｆ）。

第３図に戻って、デジタル信号処理回路（15）におけ
る信号処理について説明するに、このリング状メモリ部
DSPHBに記憶されているブロック信号毎の符号化信号の
量子化直流係数信号の差のハフマン符号化信号を、外部
RAM（16）のメモリ部DCHUFFに記憶されているDC用ハフ
マンコード表（符号化時のDC用ハフマンコード表の逆変
換コード表）に従って、ハフマン復号化した後、メモリ
部PREDCに記憶されている量子化直流係数信号の初期値
（０）の係数信号を考慮して、そのブロック信号毎の符
号化信号の量子化直流係数信号を得、これを外部メモリ
（16）のメモリ部QTABLEに記憶されている量子化行列
（符号化時の量子化行列に対応する）を構成する逆量子
化乗数（符号化時の量子化除数と同じ）を掛けて逆量子
化した後、内部メモリ（17）のメモリ部QEの左上隅に書
き込むようにする。

リング状メモリ部DSPHBに記憶されているブロック信
号毎の符号化信号（量子化直流係数信号の差のハフマン
符号化信号を除く）を、外部RAM（16）のメモリ部ACHUF
Fに記憶されているAC用ハフマンコード表（符号化時のA
C用ハフマンコード表の逆変換コード表）に従って、ハ
フマン復号化する。

又、外部RAM（16）のメモリ部QTABLEに記憶されてい
る量子化行列を構成する各量子化乗数を、外部RAM（1
6）のメモリ部ZTABLEに記憶されているジグザグ走査ポ
インタによって、ジグザグ走査して得た各量子化乗数
を、ブロック信号毎の符号化信号のハフマン復号化信号
に掛算し、更に、これを外部RAM（16）のメモリ部ZTABL
Eに記憶されているジグザグ走査ポインタによって、ジ
グザグ走査した後、内部RAM（17）のメモリ部QEに、８
行８列の行列（但し、左上隅を除く）を構成するように
行方向に書き込む。

そして、内部RAM（17）のメモリ部QEに記憶されてい
る８×８個の係数信号を、２段階の１次元逆離散コサイ
ン変換によって、２次元逆離散コサイン変換（２次元ID
CT）する。

即ち、メモリ部QEの第１行の８個の係数信号を、内部
RAM（17）のメモリ部FPに移し、この８個の係数信号
を、１次元逆離散コサイン変換〔IDCT（１）〕した後、
得られた８個の係数信号を、内部メモリ（17）のメモリ
部QEの第１行に移す。同様に、メモリ部QEの第２行〜第
８行の各８個の係数信号を、１次元逆離散コサイン変換
〔IDCT（１）〕した後、得られた各８個の係数信号を、
メモリ部QEの第２〜第８行に順次移す。

次に、このメモリ部QEに記憶されている８×８個の係
数信号（例えば、10ビットに丸められている）の行と列
とを変換した後、上述と同様に各行の８個の係数信号
を、メモリ部FPに移して夫々１次元逆離散コサイン変換
〔IDCT（２）〕した後、外部メモリ（16）のメモリ部DS
PFBの各行に移す。

かくして、外部RAM（16）のメモリ部DSPFBには、８行
８列の行列を構成する隣接画素信号から成るブロック信
号が得られることに成る。

かかる静止画伝送装置によれば、マイクロコンピュー
タ（１）及びデジタル信号処理回路（15）を用いて、直
交変換及び圧縮符号化して後、伝送するようにした静止
画伝送装置において、静止画信号のブロック信号毎の直
交変換及び圧縮符号化のための信号処理のマイクロコン
ピュータ（１）に対する負担が軽減されると共に、その
信号処理の速度が高く成る。

かかる静止画伝送装置によれば、マイクロコンピュー
タ（１）が、ヘッダ信号を発生すると共に、フレームメ
モリ（６）に記憶されている静止画信号を、ブロック信
号に分割し、且つ、ブロック信号毎に出力し、デジタル
信号処理回路（15）が、そのブロック信号をブロック符
号化して後、伝送するようにした静止画伝送装置におい
て、ヘッダ信号及び各ブロック符号化信号夫々の間の連
続性を確実にすると共に、デジタル信号処理回路におけ
る静止画信号のブロック信号毎のブロック符号化を、確
実且つ効率良く行わせることのできるものを得ることが
できる。

〔発明の効果〕

第１の本発明によれば、少なくとも１フレームの画像
データを記憶する画像メモリと、画像メモリに記憶され
た画像データに関連するヘッダを情報を形成すると共
に、画像メモリに記憶された画像データを所定数の画像
データからなるブロックに分割して、ブロック毎に画素
データを出力するマイクロコンピュータと、マイクロコ
ンピュータから供給される画素データをブロック単位で
圧縮符号化するデジタル信号処理回路とを有し、マイク
ロコンピュータの制御の下で、デジタル信号処理回路に
よって得られた圧縮符号化データをその圧縮符号化デー
タに対応するヘッダ情報と共に伝送するようにした画像
伝送装置であって、マイクロコンピュータは、ヘッダ情
報の終端部を示す位置情報をデジタル信号処理回路に伝
送し、デジタル信号処理回路は、ヘッダ情報に対応する
圧縮符号化データの終端部を示す位置情報をマイクロコ
ンピュータに伝送するようにしたので、ヘッダ情報及び
ブロック符号化信号夫々の間の連続性を確実とすると共
に、デジタル信号処理回路における画像データのブロッ
ク符号化を確実且つ効率良く行わせることのできる映像
伝送装置を得ることができる。

又、第２の本発明によれば、マイクロコンピュータに
よって、少なくとも１フレームの画像データを記憶する
画像メモリに記憶された画像データに関連するヘッダ情
報を形成すると共に、画像メモリに記憶された画像デー
タを所定数の画素データからなるブロックに分割して、
ブロック毎に画素データを出力し、マイクロコンピュー
タから供給される画素データをデジタル信号処理回路に
よってブロック単位で圧縮符号化し、マイクロコンピュ
ータの制御の下で、デジタル信号処理回路によって得ら
れた圧縮符号化データをその圧縮符号化データに対応す
るヘッダ情報と共に転送するようにしたた画像伝送方法
であって、マイクロコンピュータによって、ヘッダ情報
の終端部を示す位置情報をデジタル信号処理回路に伝送
し、デジタル信号処理回路によって、ヘッダ情報に対応
する圧縮符号化データの終端部を示す位置情報をマイク
ロコンピュータに伝送するようにしたので、ヘッダ情報
及びブロック符号化信号夫々の間の連続性を確実にする
と共に、デジタル信号処理回路における画像データのブ
ロック符号化を確実且つ効率良く行わせることのできる
映像伝送方法を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例の符号化の説明図、第２図は符
号化時のビット及びワードポインタの説明図、第３図は
実施例の復号化の説明図、第４図は復号化時のビット及
びワードポインタの説明図、第５図は従来の静止画伝送
装置を示すブロック線図、第６図は従来の符号化の説明
図である。（１）はマイクロコンピュータ、（２）はCPU、（６）
はビデオメモリ、（14）は通信用メモリ、（15）はデジ
タル信号処理回路、（16）は外部RAM、（17）は内部RAM
である。

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも１フレームの画像データを記憶
する画像メモリと、前記画像メモリに記憶された画像データに関連するヘッ
ダ情報を形成すると共に、前記画像メモリに記憶された
画像データを所定数の画像データからなるブロックに分
割して、ブロック毎に画素データを出力するマイクロコ
ンピュータと、前記マイクロコンピュータから供給される画素データを
ブロック単位で圧縮符号化するデジタル信号処理回路と
を有し、前記マイクロコンピュータの制御の下で、前記デジタル
信号処理回路によって得られた圧縮符号化データをその
圧縮符号化データに対応するヘッダ情報と共に伝送する
ようにした画像伝送装置であって、前記マイクロコンピュータは、前記ヘッダ情報の終端部
を示す位置情報を前記デジタル信号処理回路に伝送し、前記デジタル信号処理回路は、前記ヘッダ情報に対応す
る圧縮符号化データの終端部を示す位置情報を前記マイ
クロコンピュータに伝送するようにしたことを特徴とす
る画像伝送装置。
【請求項２】マイクロコンピュータによって、少なくと
も１フレームの画像データを記憶する画像メモリに記憶
された画像データに関連するヘッダ情報を形成すると共
に、前記画像メモリに記憶された画像データを所定数の
画素データからなるブロックに分割して、ブロック毎に
画素データを出力し、前記マイクロコンピュータから供給される画素データを
デジタル信号処理回路によってブロック単位で圧縮符号
化し、前記マイクロコンピュータの制御の下で、前記デジタル
信号処理回路によって得られた圧縮符号化データをその
圧縮符号化データに対応するヘッダ情報と共に伝送する
ようにしたた画像伝送方法であって、前記マイクロコンピュータによって、前記ヘッダ情報の
終端部を示す位置情報を前記デジタル信号処理回路に伝
送し、前記デジタル信号処理回路によって、前記ヘッダ情報に
対応する圧縮符号化データの終端部を示す位置情報を前
記マイクロコンピュータに伝送するようにしたことを特
徴とする画像伝送方法。