JP2819618B2 - Power supply for arc machining - Google Patents

Power supply for arc machining

Info

Publication number
JP2819618B2
JP2819618B2 JP1141995A JP14199589A JP2819618B2 JP 2819618 B2 JP2819618 B2 JP 2819618B2 JP 1141995 A JP1141995 A JP 1141995A JP 14199589 A JP14199589 A JP 14199589A JP 2819618 B2 JP2819618 B2 JP 2819618B2
Authority
JP
Japan
Prior art keywords
output
circuit
signal
switching
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1141995A
Other languages
Japanese (ja)
Other versions
JPH038578A (en
Inventor
晃 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP1141995A priority Critical patent/JP2819618B2/en
Publication of JPH038578A publication Critical patent/JPH038578A/en
Application granted granted Critical
Publication of JP2819618B2 publication Critical patent/JP2819618B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Arc Welding Control (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は、直流電源の出力をスイッチング素子によっ
てON−OFF制御し、その導通割合によって出力を調整す
る方式アーク加工電源装置の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION <Industrial application field> The present invention relates to an improvement of an arc machining power supply device in which the output of a DC power supply is ON-OFF controlled by a switching element and the output is adjusted by the conduction ratio. is there.

<従来の技術> 直流電源の出力をスイッチング素子によって調整し所
望の出力を得るようにしたアーク加工用電源装置におい
ては、パルス時間幅を調整するもの(PWM方式)やパル
ス時間幅は一定でそのくりかえし周波数を変化させるも
の(PFM方式)等がある。これらはいずれも出力電圧あ
るいは出力電流を検出し、基準信号と比較して差信号を
得、この差信号が減少する方向にパルス時間幅またはパ
ルスくりかえし周波数を調整するものであり、これらの
制御系においては基準信号および検出信号ともにアナロ
グ信号を用いるものであった。
<Prior art> In an arc processing power supply device in which the output of a DC power supply is adjusted by a switching element to obtain a desired output, an apparatus for adjusting a pulse time width (PWM method) or a pulse time width which is constant. There is one that changes the repetition frequency (PFM method). All of them detect an output voltage or an output current, obtain a difference signal by comparing with a reference signal, and adjust a pulse time width or a pulse repetition frequency in a direction in which the difference signal decreases. Has used analog signals for both the reference signal and the detection signal.

一方、制御性能を向上させる目的でこれらの制御をデ
ィジタル化することが考えられて一部実験された。しか
し、アーク溶接においては大電流をスイッチングするこ
とからスイッチング時(ON時およびOFF時)に発生する
ノイズが大きく、また出力に含まれるリップルの含有率
も大きいことから、従来はこれらの影響を除くために、
比較的減衰率の大きなローパスフィルタを通してからA/
D変換する方法が採用されていた。
On the other hand, digitizing these controls for the purpose of improving control performance was considered and some experiments were performed. However, in arc welding, large currents are switched, so the noise generated during switching (ON and OFF) is large, and the ripple content in the output is also large. for,
After passing through a low-pass filter with a relatively large attenuation
The method of D conversion was adopted.

第5図に従来装置の例を示す。同図において、1は直
流電源、2a,2bはダイオード、3a,3bはスイッチング素子
であり図示の例ではトランジスタが用いられている。、
4は変圧器、5a,5bダイオード、6はリアクトル、7は
電極、8は被溶接物であり、ダイオード2a,2bないしダ
イオード5a,5bはフォワードコンバータを構成してい
る。9は出力電流検出器であり、10は出力電流検出器9
の出力Ifの高周波成分を除去するためのローパスフィル
タ、11はローパスフィルタ10の出力をディジタル信号d
に変換するA/D変換回路であり、一定の周波数で発振す
るクロックパルス発振器12の出力パルスに同期してロー
パスフィルタ10の出力をサンプリングしてディジタル信
号を得るものである。13は基準信号発生回路であり、出
力電流値を定めるためにA/D変換回路11の出力に対応し
たディジタル信号Irを発生するものである。14は比較回
路であり基準信号発生回路13の出力IrとA/D変換回路の
出力dとを比較し差信号に応じたアナログ信号ΔIを出
力とする。15は一定の周波数の鋸歯状波を発生する発振
回路であり、16は比較回路14の出力ΔIと鋸歯状波発振
回路15の出力cとを比較しΔI>cのときにスイッチン
グ素子3a,3bを導通させる信号sを出力する比較回路で
あり、鋸歯状波発振回路15と比較回路16とによって公知
のPWM制御回路を構成している。
FIG. 5 shows an example of a conventional apparatus. In the figure, 1 is a DC power supply, 2a and 2b are diodes, 3a and 3b are switching elements, and transistors are used in the illustrated example. ,
4 is a transformer, 5a and 5b diodes, 6 is a reactor, 7 is an electrode, 8 is a work to be welded, and the diodes 2a, 2b to 5a, 5b constitute a forward converter. 9 is an output current detector, and 10 is an output current detector 9
Is a low-pass filter for removing high-frequency components of the output If, and 11 is a digital signal d
The A / D converter circuit converts the output of the low-pass filter 10 into a digital signal in synchronization with the output pulse of the clock pulse oscillator 12 oscillating at a constant frequency. Reference numeral 13 denotes a reference signal generation circuit that generates a digital signal Ir corresponding to the output of the A / D conversion circuit 11 for determining an output current value. A comparison circuit 14 compares the output Ir of the reference signal generation circuit 13 with the output d of the A / D conversion circuit and outputs an analog signal ΔI according to the difference signal. An oscillation circuit 15 generates a sawtooth wave having a constant frequency. An output circuit 16 compares the output ΔI of the comparison circuit 14 with the output c of the sawtooth wave oscillation circuit 15. When ΔI> c, the switching elements 3a and 3b Is a comparison circuit that outputs a signal s for conducting the current. The sawtooth wave oscillation circuit 15 and the comparison circuit 16 constitute a known PWM control circuit.

第5図の装置の動作を第6図の波形図によって説明す
る。第6図において(a)は比較回路14の出力ΔIと鋸
歯状波発振回路15の出力cとを示し、(b)は比較回路
16の出力sを示す。また同図(c)は出力電流検出器の
出力Ifを示し、(d)はクロックパルス発振器12の出力
を示しており、また同図(e)はA/D変換回路11の出力
のディジタル量を模式的に棒線の高さで示したものであ
る。第5図の装置において、出力電流検出値IfはA/D変
換回路11にてディジタル信号に変換されて比較回路14に
て基準信号発生回路13の出力Irと比較されて差信号(Ir
−If)が演算される。この差信号はアナログ信号ΔIに
変換された後に鋸歯状波発振回路15および比較回路16か
らなるPWM制御回路によって信号sとなり、スイッチン
グ素子3a,3bの導通時間幅が決定される。このときPWM制
御回路は差信号ΔIに対してこれが減少する方向に出力
パルス幅が変化するように構成されているので、出力電
流はこれによって基準信号発生回路13の設定値に対応す
る値に保たれることになる。ここで前述のように、スイ
ッチング素子3a,3bはダイオード2aないし5bおよび変圧
器4とともにフォワードコンバータを構成しているの
で、変圧器4の磁気飽和を防止するためにその導通時間
率は50%以下に制限される。また出力電流はリアクトル
6およびダイオード5bによって平滑されて連続した直流
電流となる。
The operation of the apparatus shown in FIG. 5 will be described with reference to the waveform chart of FIG. 6A shows the output .DELTA.I of the comparison circuit 14 and the output c of the sawtooth wave oscillation circuit 15, and FIG. 6B shows the comparison circuit.
16 shows the output s. 2C shows the output If of the output current detector, FIG. 2D shows the output of the clock pulse oscillator 12, and FIG. 2E shows the digital amount of the output of the A / D conversion circuit 11. Is schematically shown by the height of a bar line. In the apparatus shown in FIG. 5, the output current detection value If is converted into a digital signal by the A / D conversion circuit 11 and compared with the output Ir of the reference signal generation circuit 13 by the comparison circuit 14 to obtain a difference signal (Ir
−If) is calculated. This difference signal is converted into an analog signal ΔI, and then converted into a signal s by a PWM control circuit including a sawtooth wave oscillation circuit 15 and a comparison circuit 16, and the conduction time width of the switching elements 3a and 3b is determined. At this time, since the PWM control circuit is configured so that the output pulse width changes in the direction of decreasing the difference signal ΔI, the output current is thereby maintained at a value corresponding to the set value of the reference signal generation circuit 13. You will be drowned. As described above, since the switching elements 3a and 3b form a forward converter together with the diodes 2a to 5b and the transformer 4, the conduction time ratio of the transformer 4 is 50% or less in order to prevent magnetic saturation of the transformer 4. Is limited to The output current is smoothed by the reactor 6 and the diode 5b and becomes a continuous DC current.

<発明が解決しようとする問題点> 上記従来装置においては、主電流回路をスイッチング
により調整するためにスイッチング素子3a,3bのON時お
よびOFF時に大きなエネルギーのノイズを発生し、その
ノイズは第6図(c)に示すように出力電流検出信号
(If)にも混入してくる。このようなノイズの混入した
検出信号Ifを一定の周期で供給されるクロックパルスに
よってサンプリングしてディジタル信号に変換すると、
このノイズによって誤った信号が生成されることがあ
る。即ち、第6図(d)に示すようにサンプリングのた
めのクロックパルスは、スイッチング素子のON−OFFの
タイミングと無関係にクロックパルス発振器12の発振周
期によって定まるので、このクロックパルスのタイミン
グが第6図(d)の時刻t1,t2,t3に示すようにたまたま
スイッチング素子のON時またはOFF時あるいはこれらの
直後に一致したときには、スイッチング時の大きなノイ
ズを含む検出信号をそのままサンプリングして取り込む
ことになり、第6図(e)の斜線部のように真の出力電
流値よりも大きな、あるいは小さな値を認識してしまう
ことになる。このためにPWM制御回路は誤ったパルス幅
信号をスイッチング素子3a,3bに供給することになって
出力電流に大きな乱れが生じることになる。
<Problems to be Solved by the Invention> In the above-described conventional device, a large energy noise is generated when the switching elements 3a and 3b are turned on and off in order to adjust the main current circuit by switching. As shown in FIG. 3C, the noise also mixes in the output current detection signal (If). When the detection signal If containing such noise is sampled by a clock pulse supplied at a constant cycle and converted into a digital signal,
An erroneous signal may be generated by this noise. That is, as shown in FIG. 6D, the clock pulse for sampling is determined by the oscillation cycle of the clock pulse oscillator 12 irrespective of the ON-OFF timing of the switching element. As shown at times t1, t2, and t3 in FIG. 9D, when the switching element happens to be on or off or coincident with the time immediately after that, the detection signal containing large noise at the time of switching is sampled and taken in as it is. That is, a value larger or smaller than the true output current value is recognized as shown by the hatched portion in FIG. 6 (e). For this reason, the PWM control circuit supplies an erroneous pulse width signal to the switching elements 3a and 3b, and a large disturbance occurs in the output current.

このようなスイッチング時のノイズを除去するために
ローパスフィルタ10が設けられているが、このローパス
フィルタの減衰率をあまり大にすると入力信号と出力信
号との間に応答遅れが生じ、負荷の急変や指令値の急変
に十分な速度で応答しなくなる。
The low-pass filter 10 is provided to remove such switching noise.However, if the attenuation factor of the low-pass filter is too large, a response delay occurs between the input signal and the output signal, and a sudden change in the load occurs. And does not respond fast enough to sudden changes in command values.

一方、クロックパルス発振器12の周波数を高くして複
数回のサンプリング結果の平均値を得るようにしてもよ
いが、このためにはサンプリングの周期をスイッチング
素子3a,3bの開閉周期に対して数分の1以下の短かい周
期にする必要が生じる。しかるに、スイッチング素子3
a,3bの開閉の周波数は通常、出力の制御機能を向上さ
せ、かつ耳障りな動作音の発生を防止するために可聴周
波よりも十分に高い周波数、例えば30KHzないし50KHzで
動作させることが望ましい。このためにサンプリングの
周期を短かくする方式においては、サンプリング用のク
ロックパルス発振器12の発振周波数を100KHz以上もの高
い周波数に設定することが必要となり、かつこのような
高い周波数のクロックパルスに応答して入力信号をサン
プリングし、さらに数回のサンプリング結果の平均値を
得るためにA/D変換回路11の構成が複雑になり、高価な
ものとなる。
On the other hand, the frequency of the clock pulse oscillator 12 may be increased to obtain an average value of a plurality of sampling results.However, for this purpose, the sampling cycle is several minutes with respect to the switching cycle of the switching elements 3a and 3b. It is necessary to have a short cycle of 1 or less. However, switching element 3
In general, it is desirable to operate the switching frequencies of a and 3b at a frequency sufficiently higher than the audio frequency, for example, 30 KHz to 50 KHz, in order to improve the output control function and prevent generation of harsh operating noise. Therefore, in the method of shortening the sampling period, it is necessary to set the oscillation frequency of the clock pulse oscillator 12 for sampling to a high frequency of 100 KHz or more, and to respond to such a high frequency clock pulse. In order to sample the input signal and obtain an average value of several sampling results, the configuration of the A / D conversion circuit 11 becomes complicated and expensive.

<問題点を解決するための手段> 本発明は、出力検出信号をサンプリングしてディジタ
ル信号に変換するに際して、サンプリングのタイミング
をスイッチング素子のスイッチングのタイミングからず
らして、望ましくはスイッチングの中間時点で出力検出
信号をサンプリングしてディジタル信号に変換し、上記
従来装置の欠点を解決したものである。
<Means for Solving the Problems> According to the present invention, when the output detection signal is sampled and converted into a digital signal, the sampling timing is shifted from the switching timing of the switching element, and the output is desirably output at an intermediate time point of the switching. The detection signal is sampled and converted into a digital signal to solve the above-mentioned drawbacks of the conventional device.

<作用> 本発明は上記のようにすることによって、大きなノイ
ズの発生するスイッチング時を避けて出力検出信号をサ
ンプリングするので、ローパスフィルタを応答遅れのな
い軽微なものとすることができ、かつサンプリングの周
期をスイッチング周期と同じ周期とすることができるの
で、安価でかつ安定した装置が得られるものである。
<Operation> According to the present invention, as described above, the output detection signal is sampled while avoiding switching at which large noise occurs, so that the low-pass filter can be made small with no response delay, and the sampling can be performed. Can be made the same as the switching cycle, so that an inexpensive and stable device can be obtained.

<実施例> 第1図に本発明の実施例を示す。同図において1ない
し10および13ないし16は第5図の従来装置と同機能のも
のを示している。11は第5図におけるA/D変換回路11と
同様のA/D変換回路であるが、そのサンプリングのタイ
ミングは、遅延回路17の出力によって得るものである。
遅延回路17は鋸歯状波発振回路15の出力cの立下り時点
から一定時間遅れたところでパルスを出力するものであ
る。第2図は第1図の装置の動作を説明するための線図
であり、(a)は鋸歯状波発振回路15の出力cおよび比
較回路14の出力ΔIの変化を示し、(b)は比較回路16
の出力s、(c)は検出器9の出力Ifを示す。また
(d)は遅延回路17の出力を示し、(e)はA/D変換回
路11の出力(d)をその大きさを棒線の高さで模式的に
示している。
<Example> FIG. 1 shows an example of the present invention. In this figure, reference numerals 1 to 10 and 13 to 16 denote elements having the same functions as those of the conventional apparatus shown in FIG. Reference numeral 11 denotes an A / D conversion circuit similar to the A / D conversion circuit 11 in FIG. 5, but the sampling timing is obtained by the output of the delay circuit 17.
The delay circuit 17 outputs a pulse when the output c of the saw-tooth wave oscillating circuit 15 is delayed by a predetermined time from the falling point. 2A and 2B are diagrams for explaining the operation of the apparatus shown in FIG. 1, wherein FIG. 2A shows changes in the output c of the sawtooth wave oscillation circuit 15 and changes in the output ΔI of the comparison circuit 14, and FIG. Comparison circuit 16
The output s of (c) shows the output If of the detector 9. (D) shows the output of the delay circuit 17, and (e) schematically shows the size of the output (d) of the A / D conversion circuit 11 by the height of a bar.

第1図の装置において、鋸歯状波発振回路15の出力信
号cの立下り時点から遅延回路17が起動し、設定時間td
の後にパルスを発生する。このパルスはA/D変換回路11
にサンプリングパルスとして供給される。A/D変換回路1
1は、このサンプリングパルス毎に出力電流検出器9の
出力Ifのローパスフィルタ10を経た信号をサンプリング
して取り込み、ディジタル信号dに変換して比較回路14
に供給する。比較回路14では基準信号発生回路13の出力
IrとA/D変換回路11の出力dとを比較し、差信号を得て
これをアナログ信号に変換して誤差信号ΔIとして出力
する。この誤差信号ΔIは鋸歯状波発振回路15の出力c
と比較回路16にて比較されてΔI>cの期間のみスイッ
チング素子3a,3bを導通させる信号sを出力する。
In the apparatus shown in FIG. 1, the delay circuit 17 is activated from the time when the output signal c of the sawtooth wave oscillation circuit 15 falls, and the set time td
After the pulse. This pulse is output from the A / D conversion circuit 11
Is supplied as a sampling pulse. A / D conversion circuit 1
Reference numeral 1 denotes a sampling circuit for sampling the signal of the output If of the output current detector 9 through the low-pass filter 10 for each sampling pulse, converting the signal into a digital signal d,
To supply. In the comparison circuit 14, the output of the reference signal generation circuit 13
Ir is compared with the output d of the A / D conversion circuit 11 to obtain a difference signal, which is converted into an analog signal and output as an error signal ΔI. This error signal ΔI is the output c of the sawtooth wave oscillation circuit 15.
And a comparison circuit 16 to output a signal s for turning on the switching elements 3a and 3b only during a period of ΔI> c.

ここで遅延回路17は、鋸歯状波発振回路15の出力cの
立下り時点から起動し、設定時間tdだけ遅れてパルスを
発生する。この遅延時間tdとしては、第1図に示すよう
に、主回路をフォワードコンバータによって構成すると
きは、出力変圧器4の鉄心の磁束飽和を防止するために
スイッチング素子3a,3bのONデューティが50%以下に制
限されるので、時間tdをスイッチング周期、即ち、鋸歯
状波発振回路15の発振周期Tの1/2以上1以下の範囲に
決定すればよい。このようにすることによって、A/D変
換回路11はスイッチング素子3a,3bのスイッチング時期
と異なる時期に出力電流検出信号をサンプリングして取
り込むことになり、ノイズの混入が防止できる。この遅
延時間tdの最も望ましい時間はtd≒3/4・Tである。
Here, the delay circuit 17 is activated from the time when the output c of the sawtooth wave oscillation circuit 15 falls, and generates a pulse with a delay of the set time td. As shown in FIG. 1, when the main circuit is constituted by the forward converter, the ON duty of the switching elements 3a and 3b is set to 50% in order to prevent magnetic flux saturation of the core of the output transformer 4 as shown in FIG. %, The time td may be set to a switching period, that is, a range of not less than 1/2 and not more than 1 of the oscillation period T of the saw-tooth wave oscillation circuit 15. By doing so, the A / D conversion circuit 11 samples and takes in the output current detection signal at a time different from the switching time of the switching elements 3a and 3b, thereby preventing noise from being mixed. The most desirable time of the delay time td is td ≒ 3/4 · T.

上記のようにサンプリングのタイミングはスイッチン
グ素子3a,3bのONまたはOFFによって発生するノイズが消
滅した後とすることが必要であるが、サンプリングをス
イッチング周期の1周期に1回として正しい検出値を得
るためには、サンプリング時期を出力電流の略平均値に
等しい時期に決定すればよい。
As described above, the sampling timing needs to be after the noise generated by the ON or OFF of the switching elements 3a and 3b has disappeared. However, sampling is performed once in one switching cycle to obtain a correct detection value. For this purpose, the sampling time may be determined to be a time that is substantially equal to the average value of the output current.

第3図はこのようにした本発明の別の実施例である。
同図の実施例においては、第1図の実施例の遅延回路17
にかえて鋸歯状波発振回路15の出力cと比較回路14の出
力ΔIとを入力として鋸歯状波発振回路15の出力信号の
立下りから遅延時間 td=T on+1/2(T−T on) ……(1) (但し、T onはスイッチング素子3a,3bの導通時間で
あり、信号ΔIに比例する。またTはスイッチング周期
であり、信号cの1周期の長さである。) を計算し、この遅延時間の後にパルスを発生する遅延時
間演算回路18を設けてあり、その他は第1図の装置と同
じである。第4図は第3図の実施例の装置の動作を説明
するための線図であり、同図(a)ないし(c)および
(e)は、それぞれ第2図の(a)ないし(c)および
(e)に対応し、(d)は遅延時間演算回路18の出力を
示す。同図の装置においては、A/D変換回路11のサンプ
リングのタイミングとして遅延時間演算回路18によって
(1)式の値を得るので、出力検出信号のサンプリング
は必ずスイッチング素子3a,3bのOFF期間の中間位置で行
なわれることになる。このためA/D変換回路11は出力電
流検出値の略平均値を得ることができる。これによって
サンプリングは、スイッチング素子のON−OFFの1周期
に1回のサンプリングで正しい値が得られることにな
る。
FIG. 3 shows another embodiment of the present invention.
In the embodiment shown in the figure, the delay circuit 17 of the embodiment shown in FIG.
Instead, the delay time td = Ton + 1/2 (T-Ton) from the fall of the output signal of the sawtooth wave oscillating circuit 15 using the output c of the sawtooth wave oscillating circuit 15 and the output ΔI of the comparison circuit 14 as inputs. (1) (where Ton is the conduction time of the switching elements 3a and 3b and is proportional to the signal ΔI. T is the switching cycle and the length of one cycle of the signal c). A delay time calculating circuit 18 for generating a pulse after the delay time is provided, and the other components are the same as those in the apparatus shown in FIG. FIG. 4 is a diagram for explaining the operation of the apparatus of the embodiment shown in FIG. 3, and FIGS. 4 (a) to 4 (c) and 4 (e) show (a) to (c) of FIG. ) And (e), and (d) shows the output of the delay time calculation circuit 18. In the apparatus shown in FIG. 3, the value of the expression (1) is obtained by the delay time calculation circuit 18 as the sampling timing of the A / D conversion circuit 11, so that the sampling of the output detection signal is always performed during the OFF period of the switching elements 3a and 3b. It will be performed at an intermediate position. Therefore, the A / D conversion circuit 11 can obtain a substantially average value of the output current detection values. As a result, a correct value can be obtained by sampling once in one ON-OFF cycle of the switching element.

第1図および第3図においては、A/D変換回路のサン
プリングタイミングとしてスイッチング素子がOFFの期
間となるように遅延時間を定めたが、本発明は出力検出
値をA/D変換するに際して、検出信号をサンプリングす
るタイミングを主回路のスイッチング素子のONまたはOF
Fスイッチング時と一致しないように定めるものであれ
ばよく、スイッチング素子のON期間の途中でこれを行う
ようにしてもよい。この場合は、例えば第3図の実施例
において遅延時間演算回路18として、td=1/2・T onを
演算するものを用いて、スイッチング素子のONの瞬間か
ら1/2・T on≒1/2・ΔIに相当する時間遅延してサンプ
リングを行なわせればよい。
In FIGS. 1 and 3, the delay time is determined so that the switching element is in the OFF period as the sampling timing of the A / D conversion circuit. However, in the present invention, when the output detection value is A / D converted, The timing at which the detection signal is sampled depends on whether the switching element in the main circuit is ON or OF.
This may be set so as not to coincide with the time of F switching, and this may be performed in the middle of the ON period of the switching element. In this case, for example, in the embodiment of FIG. 3, a circuit that calculates td = 1/2 · Ton is used as the delay time calculation circuit 18, and 1/2 · Ton ≒ 1 from the moment when the switching element is turned on. Sampling may be performed with a time delay corresponding to / 2 · ΔI.

さらに本発明は、スイッチング回路として第1図およ
び第3図に示したフォワードコンバータ方式のもの以外
に直列チョッパ式、ブリッジ式インバータ、ハーフブリ
ッジ式インバータあるいはプッシュプル式インバータ等
公知のスイッチング方式のものに対して適用できる。こ
れらの場合、スイッチング素子のON期間の途中またはOF
F期間の途中にサンプリングのタイミングを定めるもの
であればよく、またはON期間とOFF期間とを比較し、い
ずれか長い方の中間でサンプリングを行なうように切替
えるようにしてもよい。また、ブリッジ式インバータ方
式のように電源の短絡を防止するために正,逆各半波の
スイッチング素子の導通期間の間にスイッチング素子の
OFF期間(デッドタイム)を設ける必要のあるスイッチ
ング方式の場合には、このデッドタイムの間にサンプリ
ングを行なわせるようにしてもよい。
Further, the present invention provides a switching circuit of a known type such as a series chopper type, a bridge type inverter, a half-bridge type inverter or a push-pull type inverter other than the forward converter type shown in FIGS. 1 and 3. Applicable to In these cases, during the ON period of the switching element or during OF
Any method may be used as long as the sampling timing is determined in the middle of the F period, or the ON period and the OFF period may be compared, and switching may be performed so that sampling is performed in the middle of the longer period. Also, in order to prevent a short circuit of the power supply as in the case of the bridge inverter type, the switching element is not connected during the conduction period of the switching element of each of the forward and reverse half waves.
In the case of a switching method that requires an OFF period (dead time), sampling may be performed during this dead time.

さらにまた、本発明は出力検出値として出力電圧を用
いる場合には適用でき、これらいずれの検出値に対して
も実施例に示したPWM方式の制御にかえて導通時間幅
(パルス幅)は一定で導通時間間隔を可変とする方式
(パルス周波数制御:PFM方式)に対しても適用できる。
この場合は、第1図および第3図の実施例において、鋸
歯状波発振回路15に替えて一定時間のパルス幅を設定す
るパルス幅設定器を用い、比較回路16として入力信号Δ
Iに対応した周波数のパルスを発生する電圧制御発振器
(V/F変換回路)を用いればよい。
Furthermore, the present invention can be applied to the case where the output voltage is used as the output detection value, and the conduction time width (pulse width) is constant for any of these detection values instead of the PWM control shown in the embodiment. It is also applicable to a method in which the conduction time interval is made variable (pulse frequency control: PFM method).
In this case, in the embodiment of FIGS. 1 and 3, a pulse width setting device for setting a pulse width for a fixed time is used instead of the sawtooth wave oscillation circuit 15 and the input signal Δ
A voltage-controlled oscillator (V / F conversion circuit) that generates a pulse having a frequency corresponding to I may be used.

<発明の効果> 本発明の装置は上記のように動作するので、出力検出
器とA/D変換器との間に挿入するノイズ吸収用のローパ
スフィルタを省略ないしは簡略化できるので応答遅れが
発生せず、フィードバック系をディジタル化したことの
効果が十分に発揮できるものである。また出力検出値の
サンプリング周期は、主回路のスイッチング周期に等し
い周期でよいので、回路が簡単になり、サンプリング周
期を短かくして平均値を求める方式に比べて安価なA/D
変換回路を用いることができる。
<Effect of the Invention> Since the device of the present invention operates as described above, a low-pass filter for noise absorption inserted between the output detector and the A / D converter can be omitted or simplified, so that a response delay occurs. Instead, the effect of digitizing the feedback system can be fully exhibited. Since the sampling cycle of the output detection value may be equal to the switching cycle of the main circuit, the circuit is simplified, and the A / D is cheaper than the method of shortening the sampling cycle and finding the average value.
A conversion circuit can be used.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例を示す接続図、第2図は第1図
の実施例の装置の動作を説明するための線図、第3図は
本発明の別の実施例を示す接続図、第4図は第3図の実
施例の動作を説明するための線図、第5図は従来の装置
の例を示す接続図、第6図は第5図の従来装置の動作を
説明するための線図である。 1……直流電源、3a,3b……スイッチング素子、4……
変圧器、9……出力電流検出器、10……ローパスフィル
タ、11……A/D変換回路、13……基準信号発生回路、14
……比較回路、15……鋸歯状波発振回路、16……比較回
路、17……遅延回路、18……遅延時間演算回路
FIG. 1 is a connection diagram showing an embodiment of the present invention, FIG. 2 is a diagram for explaining the operation of the apparatus of the embodiment of FIG. 1, and FIG. 3 is a connection showing another embodiment of the present invention. FIG. 4 is a diagram for explaining the operation of the embodiment of FIG. 3, FIG. 5 is a connection diagram showing an example of a conventional device, and FIG. 6 is a diagram explaining the operation of the conventional device of FIG. FIG. 1 DC power supply, 3a, 3b switching element, 4
Transformer, 9 Output current detector, 10 Low-pass filter, 11 A / D converter circuit, 13 Reference signal generation circuit, 14
…… Comparison circuit, 15… Sawtooth wave oscillation circuit, 16 …… Comparison circuit, 17… Delay circuit, 18… Delay time calculation circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】直流電源の出力をスイッチング素子によっ
て調整し、出力を検出して基準値と比較し差信号によっ
て前記スイッチング素子の導通割合を決定して所定の出
力を得るようにしたアーク加工用電源装置において、出
力電流または出力電圧をアナログ信号として検出する検
出器と、前記検出器の出力信号を前記スイッチング素子
のスイッチング周期に同期し、かつスイッチング時期と
異なる時期でサンプリングしてディジタル信号に変換す
るA/D変換部と、前記A/D変換部の出力と基準信号との差
信号によつて前記スイッチング素子の導通割合を制御す
るスイッチング素子制御部とを具備したアーク加工用電
源装置。
1. An arc machining apparatus wherein an output of a DC power supply is adjusted by a switching element, an output is detected and compared with a reference value, and a conduction ratio of the switching element is determined by a difference signal to obtain a predetermined output. In a power supply device, a detector for detecting an output current or an output voltage as an analog signal, and an output signal of the detector is converted into a digital signal by synchronizing with a switching cycle of the switching element and sampling at a time different from the switching time. A power supply device for arc processing, comprising: an A / D conversion unit for performing the switching operation; and a switching element control unit for controlling a conduction ratio of the switching element based on a difference signal between an output of the A / D conversion unit and a reference signal.
【請求項2】前記スイッチング素子制御部は、前記検出
器の出力信号のサンプリング時期を前記スイッチング素
子のON期間またはOFF期間の略中間に定めた特許請求の
範囲第1項に記載のアーク加工用電源装置。
2. The arc machining apparatus according to claim 1, wherein the switching element control section sets a sampling time of an output signal of the detector at substantially a middle of an ON period or an OFF period of the switching element. Power supply.
JP1141995A 1989-06-02 1989-06-02 Power supply for arc machining Expired - Fee Related JP2819618B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1141995A JP2819618B2 (en) 1989-06-02 1989-06-02 Power supply for arc machining

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1141995A JP2819618B2 (en) 1989-06-02 1989-06-02 Power supply for arc machining

Publications (2)

Publication Number Publication Date
JPH038578A JPH038578A (en) 1991-01-16
JP2819618B2 true JP2819618B2 (en) 1998-10-30

Family

ID=15304946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1141995A Expired - Fee Related JP2819618B2 (en) 1989-06-02 1989-06-02 Power supply for arc machining

Country Status (1)

Country Link
JP (1) JP2819618B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62227577A (en) * 1986-03-31 1987-10-06 Kobe Steel Ltd Output controlling method for welding power source

Also Published As

Publication number Publication date
JPH038578A (en) 1991-01-16

Similar Documents

Publication Publication Date Title
US5550498A (en) Method and apparatus for charge pulse-width modulation control
US5513089A (en) Switching power source control circuit for controlling a variable output to be a target value by thinning-out switching pulses
EP0293869B1 (en) Power conversion system
US6009007A (en) Pulse-density-modulated controller with dynamic sequence
JP2819618B2 (en) Power supply for arc machining
US20220255415A1 (en) Control circuit for power converter apparatus provided with pfc circuit operating in current-critical mode
JP2001128462A (en) Inverter device control method
JPH09285137A (en) Capacitor discharge type resistance welding equipment
KR0179096B1 (en) Resonance type hige frequency and voltage generator consisting of dropping type chopper and inverter
JPS58105315A (en) Controlling method of pwm converter
CN116317471A (en) Control method and control circuit of LLC converter
JPH11136950A (en) Output current sampling method of pwm inverter
JP3253822B2 (en) Welding machine control device
JP2676070B2 (en) DC power supply
JP3210200B2 (en) Power conversion method
JP2783721B2 (en) Inverter controlled electric resistance welding machine
JPH0145273Y2 (en)
JPS61244275A (en) Pwm control voltage type inverter
JPH08331855A (en) Inverter apparatus
SU1617563A1 (en) Stabilizing converter
JP2870047B2 (en) Inverter current controller
JP2002064983A (en) Power supply voltage fluctuation canceling pwm circuit
JP2871910B2 (en) DC power supply
JP3168095B2 (en) Automatic frequency control circuit of induction heating inverter
JPH08280169A (en) System for controlling switching power unit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080828

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees