JP2819604B2 - Ｃａｄによる階層配置決定システム - Google Patents
Ｃａｄによる階層配置決定システムInfo
- Publication number
- JP2819604B2 JP2819604B2 JP1103819A JP10381989A JP2819604B2 JP 2819604 B2 JP2819604 B2 JP 2819604B2 JP 1103819 A JP1103819 A JP 1103819A JP 10381989 A JP10381989 A JP 10381989A JP 2819604 B2 JP2819604 B2 JP 2819604B2
- Authority
- JP
- Japan
- Prior art keywords
- arrangement
- hierarchy
- hierarchical
- circuit element
- element set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、CADによる階層的配置決定システムに関す
るものである。
るものである。
従来の技術 電子計算機を利用したプリント回路基板や、半導体基
板のレイアウト設計システムは、通常搭載すべき要素の
配置決定処理の後に、その配置要素間を結線することに
より実現される。そこで取り扱う配置要素の位置決定に
際して、配置要素間の推定総配線長や、配線の分散状況
などが評価される。この配置決定における課題は、取り
扱う配置要素数が膨大になった場合に、処理に要する計
算機コストが膨大になり、実用的な時間内で完了するこ
とが難しくなることである。この問題を解決する手段と
して、特開昭61−97786公報において、「群分け」を用
いた階層的な配置要素の取り扱い手法が提案されてい
る。この方法によれば、配置決定に際して一度に取り扱
う配置要素数が少なくなり、計算機コストの低減化が期
待される。
板のレイアウト設計システムは、通常搭載すべき要素の
配置決定処理の後に、その配置要素間を結線することに
より実現される。そこで取り扱う配置要素の位置決定に
際して、配置要素間の推定総配線長や、配線の分散状況
などが評価される。この配置決定における課題は、取り
扱う配置要素数が膨大になった場合に、処理に要する計
算機コストが膨大になり、実用的な時間内で完了するこ
とが難しくなることである。この問題を解決する手段と
して、特開昭61−97786公報において、「群分け」を用
いた階層的な配置要素の取り扱い手法が提案されてい
る。この方法によれば、配置決定に際して一度に取り扱
う配置要素数が少なくなり、計算機コストの低減化が期
待される。
発明が解決しようとする課題 しかし、従来の「群分け」を用いた階層化技術による
配置決定手段では、一度群分けを行なったならば、以降
の処理で異なる群間における配置要素の交換ができな
い。従って、全体の配置状況から判断して、群分けされ
た階層を越えて配置要素の移動等が良質な配置を求める
うえで不可欠になった場合に、良質な配置決定ができな
いという不都合が起こる。本発明は、従来の群分けを用
いた階層化による配置決定手法の課題を解決するもの
で、階層化を用いることによる計算機コスト削減の長所
を保持しながら、より良質な配置結果を得ることができ
るCADによる階層配置決定システムの提供を目的とす
る。
配置決定手段では、一度群分けを行なったならば、以降
の処理で異なる群間における配置要素の交換ができな
い。従って、全体の配置状況から判断して、群分けされ
た階層を越えて配置要素の移動等が良質な配置を求める
うえで不可欠になった場合に、良質な配置決定ができな
いという不都合が起こる。本発明は、従来の群分けを用
いた階層化による配置決定手法の課題を解決するもの
で、階層化を用いることによる計算機コスト削減の長所
を保持しながら、より良質な配置結果を得ることができ
るCADによる階層配置決定システムの提供を目的とす
る。
課題を解決するための手段 本発明は上記の課題を解決するため、（１）複数の回
路要素から構成される回路接続情報を入力する手段と、
前記回路接続情報において密な接続関係を有する回路要
素を段階的に集合化して回路要素集合を作成し階層情報
を得る手段と、前記回路要素集合の階層情報に基づき、
上位の階層から順次展開して下位階層の回路要素集合の
配置を上位の階層の回路要素集合の範囲を越えて位置関
係を評価して配置改良する手段と、前記配置改良手段を
最下位階層まで繰り返すことにより、すべての回路要素
の最適な配置位置を決める手段を備えたCADによる階層
配置決定システムである。また、（２）回路要素を段階
的に集合化して回路要素集合を作成し階層情報を得る際
に、同一階層における回路要素集合の面積が均等にする
ものである。さらに、（３）上述の階層を上位階層から
順次展開し、下位階層の回路要素集合の配置を改良する
場合において、展開した上位の階層の広がり範囲を中心
に配置改良操作を行なう手段を有するものである。
路要素から構成される回路接続情報を入力する手段と、
前記回路接続情報において密な接続関係を有する回路要
素を段階的に集合化して回路要素集合を作成し階層情報
を得る手段と、前記回路要素集合の階層情報に基づき、
上位の階層から順次展開して下位階層の回路要素集合の
配置を上位の階層の回路要素集合の範囲を越えて位置関
係を評価して配置改良する手段と、前記配置改良手段を
最下位階層まで繰り返すことにより、すべての回路要素
の最適な配置位置を決める手段を備えたCADによる階層
配置決定システムである。また、（２）回路要素を段階
的に集合化して回路要素集合を作成し階層情報を得る際
に、同一階層における回路要素集合の面積が均等にする
ものである。さらに、（３）上述の階層を上位階層から
順次展開し、下位階層の回路要素集合の配置を改良する
場合において、展開した上位の階層の広がり範囲を中心
に配置改良操作を行なう手段を有するものである。
作用 本発明は上述の構成により、（１）階層を上位階層か
ら順次展開することにより、階層割り当てにおける配置
上の不都合を改善することができるので、従来の「群分
け」では得られないような良質な階層配置決定ができ
る。さらに、（２）面積の均等化を図る回路要素集合を
作成することにより、配置改良における回路要素集合の
交換移動処理に際して、配置要素の形状の差から生じる
周囲への影響が少ないため、配置改良処理に要する計算
機コストが少なくなる作用がある。さらに（３）配置決
定処理を、上位の階層の範囲より広い範囲の配置改良範
囲内の配置要素に限定することにより、上位の階層の配
置結果を利用するため、配置改良処理完了の収束がはや
くなるので、計算機コストを減少させる作用がある。
ら順次展開することにより、階層割り当てにおける配置
上の不都合を改善することができるので、従来の「群分
け」では得られないような良質な階層配置決定ができ
る。さらに、（２）面積の均等化を図る回路要素集合を
作成することにより、配置改良における回路要素集合の
交換移動処理に際して、配置要素の形状の差から生じる
周囲への影響が少ないため、配置改良処理に要する計算
機コストが少なくなる作用がある。さらに（３）配置決
定処理を、上位の階層の範囲より広い範囲の配置改良範
囲内の配置要素に限定することにより、上位の階層の配
置結果を利用するため、配置改良処理完了の収束がはや
くなるので、計算機コストを減少させる作用がある。
実施例 本発明の一実施例における階層的配置決定処理の流れ
を第１図に示す。階層的配置決定処理は、以下の各処理
により構成される。入力手段１により回路要素間の接続
情報をシステムに取り込む。階層化手段２により関係の
密な配置要素を数個集めた回路要素集合を作成する。最
上位階層判定３により、全ての回路が含まれた一つの回
路要素集合が作成されたかどうかを判定する。階層展開
手段４により、前述の入力手段１から最上位階層判定３
の処理で作成された階層情報を、上位階層から順に一階
層分だけ階層展開する。階層配置決定手段５により、下
位の階層の回路要素集合の配置を決定する。最下位階層
判定６により、最下位階層に相当する個々の回路要素ま
で展開が行なわれたかどうかを判断する。出力手段７に
より、最終配置情報を出力する。第２図に第１図の階層
化手段２の一処理方法を示す。第２図において、集合作
成手段８により、接続関係が密で、しかも面積が均等に
なる配置要素の集合群の組み合わせを作成する。次に面
積均等評価９により、集合作成手段８によって作成され
た回路要素集合の組み合わせ結果が、均等化要求を満足
できるものかどうかを判定する。もしも、均等化要求が
満足されないものであれば、再び集合作成手段８に戻
る。均等化要求が満足されるならば処理は完了する。第
３図に第１図の階層配置決定手段５の一処理方法を示
す。上位階層を展開して下位階層の配置決定を順次決定
するに際して、上位階層選択手段10により、無作為に上
位階層の境界領域を選択する。配線改良範囲Ｋの決定手
段11により、配置改善処理を行なう領域を設ける。範囲
Ｋ内の配置改良手段12により、限定された領域の配置改
善を行なう。配置改良範囲の検索終了判定13により、回
路全体に配置改善処理がおこなわれたか判断する。もし
も、配置改善処理12が行なわれない領域が存在するなら
ば、上位階層選択手段10に戻る。前記の配置改良範囲の
検索終了判定13が満たされたならば、判定配置改良終了
判定14で配置改善処理を終了するかどうかを判定する。
以下、具体的な情報（第４図）を用いて、本発明による
階層配置決定システムの処理方法の一実施例を説明す
る。第４図（ａ）は、以下の実施例で用いる接続関係を
表わしている。M1からM32は配置要素を示す。各配置要
素M1からM32は面積が同等とする。実線N1からN32が接続
関係である。第４図（ｂ）に、面積均等化を考慮して関
係の密な配置要素の集合を作成した一実施例を示す。本
実施例では、配置要素のM1〜M32の２倍の面積を、面積
均等化集合作成の指標とする。同図において、領域A1か
らA16は、面積均等化による階層化手段２により作成さ
れた回路要素集合（第１階層の要素集合）を示す。同様
に第４図（Ｃ）に、面積均等化を考慮して関係の密な配
置要素の集合を作成した第二の階層作成の一実施例を示
す。同図では、第１階層の要素集合の４倍の面積を面積
均等化集合作成の指標として、第二階層の要素集合B1か
らB4、同様にして得られる最上位階層の要素集合Ｃが生
成される様子を示す。以上の階層化情報作成処理を完了
した後に、平面上へ配置処理を行なう。まず最上位階層
の要素集合Ｃを階層展開手段４により展開し、適当に配
置したものを第４図（ｄ）に示す。同図では、最上位階
層の要素集合Ｃを展開したため、下位階層の要素集合B1
からB4が露出して配置されている。また、B1からB4の各
面積は、均等化されていることがわかる。階層配置決定
手段５において、配置改良範囲Ｋの決定手段11は、上位
階層の範囲Ｊよりも広い範囲をＫとするが、Ｊは最上位
階層であるため、Ｋの範囲はＪと同一となる。配置決定
手段５の10から14の処理後、得られた配置結果を第４図
（ｅ）に示す。次の最下位階層判定６により第二回目の
階層展開手段４に戻る。階層展開手段４の後に、配置決
定手段５における上位階層選択手段10により、選ばれた
上位階層B1の範囲Ｊを破線で、また配置改良範囲決定手
段11より選ばれた範囲Ｋを点線で第４図（ｆ）に示す。
このＫ＞Ｊを設定することにより、上位階層の壁を越え
て交換移動が可能となり、より良い質の配置決定が可能
となる。以下、配置決定手段５の10から13の処理を繰り
返した最後の配置改良終了判定14を終えたときの、上位
階層B3の範囲Ｊの領域と、配置改良範囲Ｋの領域を破線
と点線で第４図（ｇ）に示す。同図では、最下位の階層
ではないので、最下位階層判定手段６により、階層展開
手段４に戻る。第４図（ｈ）は、前述処理の後に、階層
配置決定手段５の10、11が処理された段階を示す図であ
る。階層における配置改善処理後の結果を示す。上位階
層A1の範囲Ｊの領域と配置改良範囲Ｋの領域を破線と点
線で第４図（ｈ）に示す。以下、配置決定手段５の10か
ら13の処理を繰り返した中間段階を、上位階層A14の範
囲Ｊの領域と配置改良範囲Ｋの領域を破線と点線で、第
４図（ｉ）に示す。前述の処理を最下位まで行ない、最
下位階層判定６により、出力手段７にいく。回路要素M1
からM32の配置決定結果を第４図（ｊ）に示す。以上の
ように、階層化と、階層展開を組み合わせることによ
り、群分けでは得られないような質の高い配置結果を得
ることができる。なお本実施例では、大きさの均等な配
置要素を最下位階層に用いたが、面積均等化処理によ
り、一階層目から上では階層集合の面積は均等化される
ため、最下位層の処理以外は、何ら変わりなく作用す
る。また本階層配置決定システムは、接続関係を有する
多体系の最適化問題についても、有効に作用すること
は、いうまでもない。
を第１図に示す。階層的配置決定処理は、以下の各処理
により構成される。入力手段１により回路要素間の接続
情報をシステムに取り込む。階層化手段２により関係の
密な配置要素を数個集めた回路要素集合を作成する。最
上位階層判定３により、全ての回路が含まれた一つの回
路要素集合が作成されたかどうかを判定する。階層展開
手段４により、前述の入力手段１から最上位階層判定３
の処理で作成された階層情報を、上位階層から順に一階
層分だけ階層展開する。階層配置決定手段５により、下
位の階層の回路要素集合の配置を決定する。最下位階層
判定６により、最下位階層に相当する個々の回路要素ま
で展開が行なわれたかどうかを判断する。出力手段７に
より、最終配置情報を出力する。第２図に第１図の階層
化手段２の一処理方法を示す。第２図において、集合作
成手段８により、接続関係が密で、しかも面積が均等に
なる配置要素の集合群の組み合わせを作成する。次に面
積均等評価９により、集合作成手段８によって作成され
た回路要素集合の組み合わせ結果が、均等化要求を満足
できるものかどうかを判定する。もしも、均等化要求が
満足されないものであれば、再び集合作成手段８に戻
る。均等化要求が満足されるならば処理は完了する。第
３図に第１図の階層配置決定手段５の一処理方法を示
す。上位階層を展開して下位階層の配置決定を順次決定
するに際して、上位階層選択手段10により、無作為に上
位階層の境界領域を選択する。配線改良範囲Ｋの決定手
段11により、配置改善処理を行なう領域を設ける。範囲
Ｋ内の配置改良手段12により、限定された領域の配置改
善を行なう。配置改良範囲の検索終了判定13により、回
路全体に配置改善処理がおこなわれたか判断する。もし
も、配置改善処理12が行なわれない領域が存在するなら
ば、上位階層選択手段10に戻る。前記の配置改良範囲の
検索終了判定13が満たされたならば、判定配置改良終了
判定14で配置改善処理を終了するかどうかを判定する。
以下、具体的な情報（第４図）を用いて、本発明による
階層配置決定システムの処理方法の一実施例を説明す
る。第４図（ａ）は、以下の実施例で用いる接続関係を
表わしている。M1からM32は配置要素を示す。各配置要
素M1からM32は面積が同等とする。実線N1からN32が接続
関係である。第４図（ｂ）に、面積均等化を考慮して関
係の密な配置要素の集合を作成した一実施例を示す。本
実施例では、配置要素のM1〜M32の２倍の面積を、面積
均等化集合作成の指標とする。同図において、領域A1か
らA16は、面積均等化による階層化手段２により作成さ
れた回路要素集合（第１階層の要素集合）を示す。同様
に第４図（Ｃ）に、面積均等化を考慮して関係の密な配
置要素の集合を作成した第二の階層作成の一実施例を示
す。同図では、第１階層の要素集合の４倍の面積を面積
均等化集合作成の指標として、第二階層の要素集合B1か
らB4、同様にして得られる最上位階層の要素集合Ｃが生
成される様子を示す。以上の階層化情報作成処理を完了
した後に、平面上へ配置処理を行なう。まず最上位階層
の要素集合Ｃを階層展開手段４により展開し、適当に配
置したものを第４図（ｄ）に示す。同図では、最上位階
層の要素集合Ｃを展開したため、下位階層の要素集合B1
からB4が露出して配置されている。また、B1からB4の各
面積は、均等化されていることがわかる。階層配置決定
手段５において、配置改良範囲Ｋの決定手段11は、上位
階層の範囲Ｊよりも広い範囲をＫとするが、Ｊは最上位
階層であるため、Ｋの範囲はＪと同一となる。配置決定
手段５の10から14の処理後、得られた配置結果を第４図
（ｅ）に示す。次の最下位階層判定６により第二回目の
階層展開手段４に戻る。階層展開手段４の後に、配置決
定手段５における上位階層選択手段10により、選ばれた
上位階層B1の範囲Ｊを破線で、また配置改良範囲決定手
段11より選ばれた範囲Ｋを点線で第４図（ｆ）に示す。
このＫ＞Ｊを設定することにより、上位階層の壁を越え
て交換移動が可能となり、より良い質の配置決定が可能
となる。以下、配置決定手段５の10から13の処理を繰り
返した最後の配置改良終了判定14を終えたときの、上位
階層B3の範囲Ｊの領域と、配置改良範囲Ｋの領域を破線
と点線で第４図（ｇ）に示す。同図では、最下位の階層
ではないので、最下位階層判定手段６により、階層展開
手段４に戻る。第４図（ｈ）は、前述処理の後に、階層
配置決定手段５の10、11が処理された段階を示す図であ
る。階層における配置改善処理後の結果を示す。上位階
層A1の範囲Ｊの領域と配置改良範囲Ｋの領域を破線と点
線で第４図（ｈ）に示す。以下、配置決定手段５の10か
ら13の処理を繰り返した中間段階を、上位階層A14の範
囲Ｊの領域と配置改良範囲Ｋの領域を破線と点線で、第
４図（ｉ）に示す。前述の処理を最下位まで行ない、最
下位階層判定６により、出力手段７にいく。回路要素M1
からM32の配置決定結果を第４図（ｊ）に示す。以上の
ように、階層化と、階層展開を組み合わせることによ
り、群分けでは得られないような質の高い配置結果を得
ることができる。なお本実施例では、大きさの均等な配
置要素を最下位階層に用いたが、面積均等化処理によ
り、一階層目から上では階層集合の面積は均等化される
ため、最下位層の処理以外は、何ら変わりなく作用す
る。また本階層配置決定システムは、接続関係を有する
多体系の最適化問題についても、有効に作用すること
は、いうまでもない。
発明の効果 本発明によれば、（１）複数の回路要素から構成され
る回路接続情報から接続関係の密な回路要素の集合を階
層的に生成し、各階層ごとに配置最適化を進めるため、
膨大な配置要素に対しても計算機コストが少なくてす
み、階層を順次展開していくので、配置要素は異なる階
層集合間を移動して配置改良が可能となり、階層化処理
の弊害が発生しない。また（２）各回路要素集合の面積
を均等化することにより、各配置改善処理における交換
操作が、全体の配置に影響しないため、改善評価の計算
機コストが少なくてすむ。更に（３）配置改善におい
て、上位の階層の広がり範囲を中心に、元の階層広がり
よりも広く改善領域を設定することにより、階層化によ
る弊害を完全に克服することができ、領域を限定するた
め計算機コストが少ない。従って、計算機コストの安
い、良質な配置結果を得ることができる。
る回路接続情報から接続関係の密な回路要素の集合を階
層的に生成し、各階層ごとに配置最適化を進めるため、
膨大な配置要素に対しても計算機コストが少なくてす
み、階層を順次展開していくので、配置要素は異なる階
層集合間を移動して配置改良が可能となり、階層化処理
の弊害が発生しない。また（２）各回路要素集合の面積
を均等化することにより、各配置改善処理における交換
操作が、全体の配置に影響しないため、改善評価の計算
機コストが少なくてすむ。更に（３）配置改善におい
て、上位の階層の広がり範囲を中心に、元の階層広がり
よりも広く改善領域を設定することにより、階層化によ
る弊害を完全に克服することができ、領域を限定するた
め計算機コストが少ない。従って、計算機コストの安
い、良質な配置結果を得ることができる。
第１図は本発明の階層配置決定システム処理の流れを説
明する図、第２図は本発明の面積均等階層作成処理の流
れを説明する図、第３図は本発明の配置改良範囲限定に
よる配置改良処理の流れを説明する図、第４図（ａ）〜
（ｊ）は本発明の一実施例を説明する図である。 １……入力手段、２……階層化手段、３……最上位階層
判定、４……階層展開手段、５……階層配置決定手段、
６……最下位階層判定、７……出力手段、８……集合作
成手段、９……面積均等評価、10……上位階層選択手
段、11……配置改良範囲Ｋの決定手段、12……範囲Ｋ内
の配置改良手段、13……配置改良終了判定。
明する図、第２図は本発明の面積均等階層作成処理の流
れを説明する図、第３図は本発明の配置改良範囲限定に
よる配置改良処理の流れを説明する図、第４図（ａ）〜
（ｊ）は本発明の一実施例を説明する図である。 １……入力手段、２……階層化手段、３……最上位階層
判定、４……階層展開手段、５……階層配置決定手段、
６……最下位階層判定、７……出力手段、８……集合作
成手段、９……面積均等評価、10……上位階層選択手
段、11……配置改良範囲Ｋの決定手段、12……範囲Ｋ内
の配置改良手段、13……配置改良終了判定。
Claims (3)
- 【請求項１】複数の回路要素から構成される回路接続情
報を入力する手段と、前記回路接続情報において密な接
続関係を有する回路要素を段階的に集合化して回路要素
集合を作成し階層情報を得る手段と、前記回路要素集合
の階層情報に基づき、上位の階層から順次展開して下位
階層の回路要素集合の配置を上位の階層の回路要素集合
の範囲を越えて位置関係を評価して配置改良する手段
と、前記配置改良手段を最下位階層まで繰り返すことに
より、すべての回路要素の最適な配置位置を決める手段
を備えたCADによる階層配置決定システム。 - 【請求項２】回路要素を段階的に集合化して回路要素集
合を作成し階層情報を得る際に、同一階層における回路
要素集合の面積が均等になるように集合化することを特
徴とする特許請求の範囲第１項記載のCADによる階層配
置決定システム。 - 【請求項３】階層を上位階層から順次展開し、下位階層
の回路要素集合の配置を決定する場合において、展開し
た上位の階層の広がり範囲を中心に配置改良操作を行な
う手段を有することを特徴とする特許請求の範囲第１項
または第２項記載のCADによる階層配置決定システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1103819A JP2819604B2 (ja) | 1989-04-24 | 1989-04-24 | Ｃａｄによる階層配置決定システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1103819A JP2819604B2 (ja) | 1989-04-24 | 1989-04-24 | Ｃａｄによる階層配置決定システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02281377A JPH02281377A (ja) | 1990-11-19 |
| JP2819604B2 true JP2819604B2 (ja) | 1998-10-30 |
Family
ID=14364020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1103819A Expired - Fee Related JP2819604B2 (ja) | 1989-04-24 | 1989-04-24 | Ｃａｄによる階層配置決定システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819604B2 (ja) |
-
1989
- 1989-04-24 JP JP1103819A patent/JP2819604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02281377A (ja) | 1990-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5640327A (en) | Apparatus and method for partitioning resources for interconnections | |
| US6378115B1 (en) | LSI manufacturing method and recording medium for storing layout software | |
| US5930499A (en) | Method for mixed placement of structured and non-structured circuit elements | |
| US6519749B1 (en) | Integrated circuit partitioning placement and routing system | |
| US5877091A (en) | Multilayer routing method and structure for semiconductor integrated circuit | |
| US6189135B1 (en) | Method of generating electron-beam data for creating a mask | |
| US6996794B2 (en) | Method of designing layout of semiconductor device | |
| JP2819604B2 (ja) | Ｃａｄによる階層配置決定システム | |
| CN115496023A (zh) | 一种基于区块化设计的fpga设计方法 | |
| US20090019404A1 (en) | Method for calculating difficulty level of routing in netlist | |
| CN114492256B (zh) | 集成电路数字后端eco方法、系统及计算机存储介质 | |
| JP2954192B1 (ja) | テスト容易化半導体集積回路の設計方法 | |
| US6671858B2 (en) | Method of designing hierarchical layout of semiconductor integrated circuit, and computer product | |
| JP2800667B2 (ja) | 半導体集積回路の自動レイアウト方法 | |
| JP3182244B2 (ja) | 半導体集積回路における信号伝播遅延時間の最適化方法 | |
| US11144700B1 (en) | Grouping nets to facilitate repeater insertion | |
| JPH05121546A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2914274B2 (ja) | 自動配置処理方法およびその装置 | |
| JPH06310601A (ja) | レイアウト設計方法 | |
| JP3570883B2 (ja) | 半導体集積回路の配線方法 | |
| US20030135837A1 (en) | Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor | |
| JP2938601B2 (ja) | 配置方式 | |
| KR20230014030A (ko) | 제어반 제작 속도를 고속화시키기 위한 fa 장비용 제어반 설계 및 제조 시스템 및 그 동작 방법 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| US5917206A (en) | Gate array system in which functional blocks are connected by fixed wiring |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |