JP2817329B2 - 情報処理装置および半導体補助記憶装置 - Google Patents

情報処理装置および半導体補助記憶装置

Info

Publication number
JP2817329B2
JP2817329B2 JP2069316A JP6931690A JP2817329B2 JP 2817329 B2 JP2817329 B2 JP 2817329B2 JP 2069316 A JP2069316 A JP 2069316A JP 6931690 A JP6931690 A JP 6931690A JP 2817329 B2 JP2817329 B2 JP 2817329B2
Authority
JP
Japan
Prior art keywords
storage device
auxiliary storage
semiconductor auxiliary
semiconductor
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2069316A
Other languages
English (en)
Other versions
JPH03156524A (ja
Inventor
勝幸 池田
博明 立野
省吾 鮫島
順一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2069316A priority Critical patent/JP2817329B2/ja
Publication of JPH03156524A publication Critical patent/JPH03156524A/ja
Application granted granted Critical
Publication of JP2817329B2 publication Critical patent/JP2817329B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパーソナルコンピュータ(パソコン)などの
比較的小型の情報処理装置に関するものであり、特に、
データやプログラムを蓄積しておくための補助記憶装置
の小形化および高速化を図った情報処理装置に関するも
のである。
〔従来の技術〕
この種の情報処理装置は、一般に第14図のように構成
されている。すなわち、システムの中枢である中央処理
装置(CPU)1、補助記憶装置から転送されたプログラ
ムやデータならびに実行中のプログラムの中間結果等が
格納される主記憶装置2、基本入出力システム(BIOS)
を記憶する読出専用メモリ(ROM)3、入力装置として
のキーボード4、出力装置としての表示装置5、プログ
ラムやデータを保存しておく補助記憶装置としてのハー
ドディスク6およびフロッピーディスク7などから構成
される。
この情報処理装置は、電源が投入されるあるいはリセ
ットがかかると初期状態になり、CPU1はBIOS用ROM3に格
納されている初期ロードプログラム(IPL)を実行して
ハードディスク6またはフロッピーディスク7からプロ
グラムを主記憶装置2に転送する。その後は、CPU1が主
記憶装置2に転送されたプログラムを実行することによ
り、そのプログラムが目的とする処理が達成される。
ところで、補助記憶装置として用いられているハード
ディスク6やフロッピーディスク7といった磁気記憶装
置は、小形化、軽量化および低消費電力化に限界があ
る。そのため、磁気記憶装置の存在は、可搬性を重要視
する小型情報処理装置の実現において大きな制約となっ
ていた。
さらに、従来のフロッピーディスク装置やハードディ
スク装置は、機械的な回転部分と磁気メディアに対する
読取または書込ヘッドの移動という機械的な動作を伴う
ために、どうしてもアクセス時間が長くなって装置とし
ての動作が遅いとか、アクセス時に機械的動作を伴うた
めに騒音が発生するといった問題があった。
また、磁気記憶装置は、強磁界、温湿度環境にも相対
的に弱いとされている。
このような磁気記憶装置の問題を避けるために、以下
に示すような第1および第2の方法を用いて補助記憶装
置に半導体記憶装置を採用する試みがなされている。第
1の方法は、アプリケーションプログラム(人が視覚で
結果を確認できるデータ処理プログラム)に直接半導体
による補助記憶装置のバンクを切り換えさせ、その半導
体補助記憶装置を主記憶装置の一部とみなしてアクセス
させるものである。また、第2の方法は、オペレーティ
ングシステム(OS)のパーツとしての特定の補助記憶装
置専用の装置駆動プログラム(デバイスドライバ)を通
じてアクセスさせるものである。
〔発明が解決しようとする課題〕
しかし、第1の方法では、装置依存度、機種依存度の
高いアプリケーションプログラムを必要とする。すなわ
ち、現有のアプリケーションプログラムは一般に補助記
憶装置としてハードディスクあるいはフロッピーディス
クを使用することを前提として作られており、これらの
アプリケーションプログラムのすべてを半導体補助記憶
装置使用のプログラムに修正する必要がある。
また、第2の方法は、OS自体を半導体による補助記憶
装置に記憶させておくことができないとか、OS依存度が
高いためにBIOS依存度の高い媒体複写プログラム等は利
用できないといった欠点がある。
本発明の課題は、このような問題点を解消することに
あり、特に、従来のソフトウエア資産をそのまま利用で
きる小型、軽量、高信頼、高速動作の可能な情報処理装
置を実現することにある。
〔課題を解決するための手段〕
上記課題を解決するために、本発明の情報処理装置
は、補助記憶装置として半導体補助記憶装置が用いら
れ、本体の内部に格納されている基本入出力プログラム
は、上位プログラムの実行により磁気記憶装置で構成さ
れた補助記憶装置に対するアクセス要求を受けたときに
半導体補助記憶装置にアクセスするように構成されてい
るものである。このアクセスは、磁気記憶装置に対する
アドレスを半導体補助記憶装置に対するアドレスに変換
することにより行われる。また、このアドレス変換は、
半導体補助記憶装置に予め書き込まれている磁気記憶装
置用ID情報を利用して行われる。
半導体補助記憶装置は読出専用記憶部と読み書き可能
な記憶部とを有し、情報処理装置は半導体補助記憶装置
の読出専用記憶部の記憶内容の一部を前記読み書き可能
な記憶部に複写する機構を有することが望ましい。ま
た、読出専用記憶部の記憶内容の一部を読み書き可能な
記憶部に複写した半導体補助記憶装置に対してアクセス
する際に、複写元の物理アドレスを複写先の物理アドレ
スに変換する手段を備えることが望ましい。
さらに、半導体補助記憶装置に対してアクセスが行わ
れる際に、当該半導体補助記憶装置がフロッピーディス
ク形式の磁気記憶装置として扱われるべきものかハード
ディスク形式の磁気記憶装置として扱われるべきものか
を当該半導体補助記憶装置の容量に基づいて判別する手
段を備えることもよい。
半導体補助記憶装置は着脱自在に設けられていること
が望ましい。
〔作用〕
アプリケーションソフトウエアやディスクオペレーシ
ョンシステム(DOS)からの磁気記憶装置に対するアク
セス要求を基本入出力プログラムが半導体補助記憶装置
へのアクセス要求に読み替えて実行する。半導体補助記
憶装置に対するアドレスは、磁気記憶装置に対するアド
レス内容に基づいて対応するID情報を読み出し、読み出
されたID情報と磁気記憶装置に対するアドレスとを所定
の数式に代入して得られる。
また、半導体補助記憶装置の読出専用記憶部の記憶内
容の一部を読み書き可能な記憶部に複写した場合には、
複写元領域に対するアクセス要求があると、そのアドレ
スに複写領域の容量に応じた値を加算した値を物理アド
レスとしてアクセスが行われる。これにより複写先の領
域にアクセスが行われる。
〔実施例〕
第1図は、本発明の一実施例である情報処理装置の構
成を示すブロック図である。この情報処理装置は、CPU
1、主記憶装置2、BIOS用ROM3、キーボード4、表示装
置5、半導体補助記憶装置9、拡張用フロッピーディス
ク10、拡張用ハードディスク11から構成される。なお、
ここでいう主記憶装置2とBIOS用ROM3とを併せて主記憶
装置と呼ぶこともあるが、ここでは別けて考えることに
する。
CPU1、主記憶装置2、キーボード4、表示装置5は、
第14図に示されている従来の情報処理装置と同じものが
用いられている。BIOS用ROM3は、その物理的構造は従来
のものと同じである。しかし、格納されているプログラ
ムの内容は、従来装置のハードディスク6やフロッピー
ディスク7の代わりに半導体補助記憶装置9を駆動制御
する必要性から一部異なっている。拡張用フロッピーデ
ィスク10および拡張用ハードディスク11は、半導体補助
記憶装置9を補助する目的で必要に応じて付加されるも
のである。たとえば、補助記憶装置全体の記憶容量とし
て半導体補助記憶装置9だけでは不足である場合等に付
加されるものであり、必ずしも必要なものではない。
第2図は半導体補助記憶装置9の内部構成を示すブロ
ック図である。半導体補助記憶装置9は、半導体集積回
路によって構成される記憶回路部21、データレジスタ2
2、アドレスレジスタ23および制御レジスタ24により構
成される。記憶回路部21は読出専用メモリ(ROM)と読
み書き可能なメモリ(RAM)の2種類の記憶部を持って
いる。半導体補助記憶装置9は、いわゆるICカードと呼
ばれる構造を有する。すなわち、カードのような板状の
外観形状を持ち、コネクタ25に差し込まれることにより
システムバス26に電気的に接続するようになっている。
なお、第2図は簡単のため1台の半導体補助記憶装置を
図示しているが、半導体補助記憶装置間でデータの複写
を行ったり、プログラム用とデータ用に半導体補助記憶
装置を別けて使用する目的で複数台装備するのが一般的
である。
アドレスレジスタ23は、記憶回路部21のアドレスを指
定するものである。アクセスの開始アドレスは、システ
ムバス(I/Oバス)26を介してアドレスレジスタ23にCPU
1により設定される。アドレスレジスタ23に開始アドレ
スが設定された後は、データレジスタ22にデータを書き
込めば自動的に記憶回路部21の当該アドレスにデータが
書き込まれる。続いてデータレジスタ22にデータを書き
込めばアドレスレジスタ23は自動的にインクリメントさ
れ次のアドレスにデータを書き込むことができる。同様
にアドレスレジスタ23に開始アドレスを設定した後、デ
ータレジスタ22からデータを読み出せば自動的に記憶回
路部21の当該アドレスからデータが読み出せる。続いて
データを詠み出せばアドレスレジスタ23は自動的にイン
クリメントされ次のアドレスからデータを読み出すこと
ができる。
制御レジスタ24は、この半導体補助記憶装置の識別コ
ードとか機体情報等をストアしておくレジスタである。
第3図は半導体補助記憶装置の機体情報の一部であるメ
モリ種別容量情報の制御レジスタ24における格納状態を
示すものである。第3図(a)は、記憶回路部21のメモ
リ種別を表す種別レジスタを示している。このレジスタ
の0ビット目(MK0)が「1」であるときは記憶回路部2
1の種別がRAMであることを示す。同様に1ビット目(MK
1)はマスクROM、2ビット目(MK2)はP−ROM、3ビッ
ト目(MK3)はEEPROMであることを示す。同図(b)
は、記憶回路部21の書き込み可能な記憶容量を表したレ
ジスタを示す。このレジスタの0ビット目(WC0)が
「1」であるときは書き込み可能な容量が64キロバイト
(KB)あることを示す。同様に、1ビット目(WC1)は1
28KB、2ビット目(WC2)は256KB、3ビット目(WC3)
は512KB、4ビット目(WC4)は1メガバイト(MB)、5
ビット目(WC5)は2MB、6ビット目(WC6)は4MB、7ビ
ット目(WC7)は8MBであることを示す。同図(c)は、
記憶回路部21の書き込み不能な記憶容量すなわち読出専
用の記憶容量を表したレジスタを示す。このレジスタの
0ビット目(UC0)が「1」であるときは書き込み不能
な容量が64キロバイト(KB)あることを示す。同様に、
1ビット目(UC1)は128KB、2ビット目(UC2)は256K
B、3ビット目(UC3)は512KB、4ビット目(UC4)は1
メガバイト(MB)、5ビット目(UC5)は2MB、6ビット
目(UC6)は4MB、7ビット目(UC7)は8MBであることを
示す。これらのレジスタの内容は、情報処理装置の特定
のI/Oポートアドレスを読むことによりわかり、この内
容により現在挿入されている半導体補助記憶装置9のメ
モリ種別や容量を知ることができる。
この半導体補助記憶装置9はコネクタ25を介すること
により、システムバス26に対して着脱可能な構造となっ
ているため、従来のフロッピーディスクのメディアのよ
うにプログラムやデータごとに差し替えての使用が可能
である。また、半導体集積回路の特質を生かしてカード
形状となっているので可搬性に優れ、取り扱いも容易で
ある。記憶回路部21の全部または一部にROMを用いるこ
とにより、フロッピーディスクでは1枚1枚コピーする
しか方法がなかったのに対し、大量に同一ソフトウエア
の複写製造が可能である。したがって、ソフトウエアの
流通に対して効果がある。
つぎに、ソフトウエアを含めた本実施例の情報処理装
置の動作を説明する。
第4図は、この実施例装置のシステム構成を示す階層
図であり、ファイルアクセス時にどのように動作するか
を示している。一番上の階層にはアプリケーションソフ
トウエア41が存在し、その下には、アプリケーションソ
フトウエア41からのファイル入出力要求に基づく各種ソ
フトウエア割り込みを司どるディスクオペレーションシ
ステム(DOS)42が存在する。DOS42の下には、ファーム
ウエアと呼ばれ、DOSよりもさらに低レベルの入出力処
理を行う基本入出力システム(BIOS)43が在り、さらに
その下にBIOS43の入出力の対象であるハードウエア44が
存在する。
なお、ハードウエア44は第1図に示したものであり、
その中枢であるCPU1としては、米国インテル社製16ビッ
トマイクロプロセッサ8086系のものが一例として挙げら
れる。DOS42としては、例えば米国マイクロソフト社製
のいわゆるMS−DOSが挙げられる。BIOS43は、ディスク
周りの入出力をDOS42からのソフトウエア割り込みINT1B
Hにより依頼されるものが挙げられる。
BIOS43は、BIOS用ROM3にIPL等と共に記憶されておりC
PU1により実行される。DOS42およびアプリケーションソ
フトウエア41は一般に半導体補助記憶装置9に記憶され
ており、主記憶装置2に転送されてからCPU1により実行
される。なお、DOS42はBIOS用ROM3に記憶させてもよ
い。
第1図に示される情報処理装置が起動されると、CPU1
はBIOS用ROM3に記憶されているIPLを実行し、半導体補
助記憶装置9に格納されているDOS42を主記憶装置2に
転送する。続いてCPU1は、半導体補助記憶装置9に格納
されているアプリケーションソフトウエア41をDOS42の
管理下において主記憶装置1上に転送し実行する。
ところで、アプリケーションソフトウエア41やDOS42
は、フロッピーディスクやハードディスクのような磁気
記憶装置を補助記憶装置として使用することを前提に作
られている。したがって、BIOS43は、DOS42やアプリケ
ーションソフトウエア41からフロッピーディスクやハー
ドディスクをアクセスするよう要求される。これに対し
てBIOS43は、以下に述べる方法によって磁気記憶装置へ
のアクセス要求を半導体補助記憶装置9へのアクセス要
求に変換する。したがって、DOS42やアプリケーション
ソフトウエア41からは、補助記憶装置として磁気記憶装
置が設けられているように見えていることになる。換言
すれば、この装置では半導体補助記憶装置9があたかも
磁気記憶装置であるかのように扱われる。そのため、こ
の情報処理装置は、従来のアプリケーションソフトウエ
アの内容を何等変更することなく利用できる。
第5図は、DOS42からのソフトウエア割り込みINT1BH
に対するBIOS43の読み込み処理および書き込み処理のフ
ローチャートである。アプリケーションソフトウエア41
がDOS42に対してファイル入出力要求を出すと、DOS42は
そのファイルがどのドライブにあるかを判定し、BIOS43
に対してソフトウエア割り込みINT1BHを発行する。すな
わち、DOS42はBIOS43に対してフロッピーディスクまた
はハードディスクに対するアクセスを要求する。
そこでBIOS43は、その要求がどの装置に対するものか
を判断する(ステップ101)。すなわち、ドライブ番号
を判別し、その要求があたかもフロッピーディスクまた
はハードディスクとして扱われる半導体補助記憶装置9
に対するものか、あるいは、拡張用フロッピーディスク
10または拡張用ハードディスク11に対するものかどうか
の判別を行う。拡張用フロッピーディスク10または拡張
用ハードディスク11へのアクセスである場合には通常の
ソフトウエア割り込みINT1BHに対する読み込み・書き込
み処理を行う(ステップ106)。半導体補助記憶装置9
へのアクセスである場合には、その半導体補助記憶装置
9に書き込まれているID情報の内容を調べ、正しいID情
報がフォーマットされているかどうかを判定する(ステ
ップ102)。このID情報は磁気補助記憶装置に通常書き
込まれているトラックID情報であり、BIOS43がディスク
アドレスを半導体補助記憶装置9上のアドレスに変換す
るために必要な情報となる。ID情報が未フォーマットで
あればアドレスの変換処理は不能であるためエラー処理
を行う(ステップ105)。なお、ID情報については後で
詳しく説明する。ID情報が正しくフォーマットされてい
る場合には、ディスクアドレス(シリンダ番号、サーフ
ェス番号、セクタ番号)を半導体補助記憶装置9のID情
報の内容によって半導体補助記憶装置9上のアドレスに
変換し(ステップ103)、実際の入出力処理を行う(ス
テップ104)。ステップ103でのアドレス変換については
後で詳しく説明する。
このように、BIOS43が半導体補助記憶装置9へのアク
セス要求であるかどうかの判別機能、ID情報参照による
半導体補助記憶装置9に対するアドレス変換機能および
入出力機能を持つことにより、アプリケーションソフト
ウエア41やDOS42は、補助記憶装置として半導体補助記
憶装置9が用いられていることを意識する必要がない。
すなわち、補助記憶装置としてフロッピーディスクやハ
ードディスクが用いられているものとして扱うことがで
きる。
つぎに、第6図を用いて上述の磁気記憶装置用トラッ
クID情報を説明する。なお、ここでは半導体補助記憶装
置9が640KBタイプのフロッピーディスクとして扱われ
る場合を例にとって説明する。第6図は、半導体補助記
憶装置9の先頭1KBの領域に格納されたID情報の構造で
ある。同図に示すように、ID情報は一トラック毎にシリ
ンダ番号(C)、サーフェス番号(H)、セクタ数
(R)、セクタ長(N)についてそれぞれ1バイトづつ
合計4バイトで示される。シリンダ番号(C)はフロッ
ピーディスクの一トラックの一セクタ中のID部に通常書
き込まれるシリンダ番号であり、サーフェス番号(H)
は同じくフロッピーディスクのID部に書き込まれるサー
フェス番号である。サーフェス番号「00」は表面、「0
1」は裏面を表している。セクタ数(R)はそのトラッ
クに存在するセクタの数を示し、ここでは全トラックに
ついてセクタ数は8個である。セクタ長(N)は表1に
示すセクタ長コードにしたがってセクタ長を示すと共
に、そのビット7で単密度か倍密度かを示しており、こ
こでは全トラックについて単密度で512バイトである。
第6図において、一番左の欄の数字は各トラックID情
報の先頭アドレスを示している。これら一トラック毎の
4バイトのID情報は、仮想されているフロッピーディス
クの全トラック数分存在し、先頭1KBの最後の4バイト
には最終トラックID情報60と同一のデータ内容の総トラ
ックID情報61が書き込まれている。そして、総トラック
ID情報61から最終トラックID情報60の先頭アドレス(こ
こでは、16進数の27C)を (C×2+H)×4 の式により算出することができる。すなわち、上式にC
=4F、H=1を代入して、(4F×2+1)×4=27Cと
なる。
つぎに、ディスクアドレスから半導体補助記憶装置9
のアドレスへの変換について説明する。半導体補助記憶
装置9のメモリ空間は、第7図に示すように割り当てら
れている。すなわち、先頭1KBに第6図に示すID情報が
書き込まれており、その下の領域にトラック番号順にデ
ータが書き込まれている。BIOS43によるディスクアドレ
スから半導体補助記憶装置9のアドレスへの変換は、半
導体補助記憶装置9の先頭1KBに書き込まれたID情報が
上述したように正常にフォーマットされていることを調
べた上で、つぎのように行われる。
まず、ソフトウエア割り込みINT1BHから引き渡された
ディスクアドレスの一部であるシリンダ番号およびサー
フェス番号に関するパラメータCiおよびHiから、対処す
るトラックのID情報の先頭アドレスを (Ci×2+Hi)×4 という式により算出する。たとえば、第3トラックを意
味するCi=1、Hi=1を上式に代入すると、「00C」を
得る。つぎに、ソフトウエア割り込みINT1BHから引き渡
されたディスクアドレスの一部であるセクタ番号に関す
るパラメータRiと、上記の式から求めたID情報の先頭ア
ドレスをアクセスして得たシリンダ番号(C)、サーフ
ェス番号(H)、セクタ数(R)、セクタ長(N)から
当該ディスクアドレスに相当する半導体補助記憶装置9
の入出力アドレスを次式(1)または(2)に基づいて
算出する。
400H+{(C×2+H)×R+Ri−1}×128×2N ・・・・(1) 400H+(C×2+H)×R×128×2N×2+(Ri−
1) ×128×2N ・・・・(2) なお、式(1)は倍密度のとき、式(2)は単密度のと
きにそれぞれ用いる。単密度か倍密度かは上述したよう
にセクタ長のビット7から知り得る。
式(1)(2)中の400H(ここで、Hは16進数を示
す)は、ID情報が書き込まれている先頭1KBを意味す
る。また、(C×2+H)は、サーフェスが2面あるこ
とを前提にして、当該トラックの一つ前までに存在する
トラックの数を意味し、(C×2+H)×Rは当該トラ
ックの一つ前までに存在するセクタの数の合計を意味す
る。128×2Nは、表1に基づいてセクタ長をバイト単位
で示すものである。なお、式(1)と式(2)との相違
は、単密度のセクタ数(R)が倍密度セクタ数(R)の
1/2になっていることに基づくものである。
上述の例は、半導体補助記憶装置9をフロッピーディ
スクとして利用する場合を示したものであるが、同様の
思想に基づいてハードディスクとして利用することも可
能である。すなわち、ハードディスクに対するID情報を
半導体補助記憶装置9に書き込んでおき、BIOS43に対し
ハードディスクへのアクセス要求がきたときBIOS43が半
導体補助記憶装置9へアクセスし、DOS42またはアプリ
ケーションソフトウエア41にハードディスクからのデー
タとして受け渡しをすることも可能である。
半導体補助記憶装置9は、第2図を用いて説明したよ
うにコネクタ25を介して着脱可能となっている。そのた
め、用途に応じて適当な容量の半導体補助記憶装置を選
択的に装着するすることができる。一般にハードディス
クはフロッピーディスクに比べて容量が大きい。そのた
め、比較的容量の大きい半導体補助記憶装置はハードデ
ィスクとして利用し、容量の小さい半導体補助記憶装置
はフロッピーディスクとして利用することになる。そこ
で、BIOS43のソフトウエア割り込みINT1BHの処理の際
に、半導体補助記憶装置9の容量によって、ハードディ
スクとして扱うか、フロッピーディスクとして扱うかを
判別することができる。
第8図は、BIOS43のソフトウエア割り込みINT1BHの処
理のフローチャートである。アプリケーションソフトウ
エア41がDOS42に対してファイル入出力要求を出すと、D
OS42はBIOS43に対してソフトウエア割り込みINT1BHを発
行する。BIOS43はその要求がどの装置に対するものかを
判別し、半導体補助記憶装置9に対する場合とそれ以外
の場合とに振り分ける(ステップ201)。半導体補助記
憶装置9でない場合には、通常のINT1BH処理を行う(ス
テップ205)。半導体補助記憶装置9であった場合はそ
の容量を調べて1MB未満であるか否かを判定する(ステ
ップ202)。1MB未満であった場合には半導体補助記憶装
置9をフロッピーディスクとして取り扱う入出力処理を
行う(ステップ203)。なお、ステップ203は第5図の部
分フロー110に相当する。ステップ202で容量が1MB以上
であった場合は半導体補助記憶装置9をハードディスク
として取り扱う入出力処理を行う(ステップ204)。
第9図は、第8図のステップ202において必要な処理
である半導体補助記憶装置9のメモリ種別容量を求める
ためのフローチャートである。メモリ種別を調べる前処
理としてメモリ種別を示すフラグ、すなわちROMフラグ
およびRAMフラグをそれぞれ0クリアする(ステップ30
1、302)。つぎに、第3図で説明した種別レジスタを調
べ、半導体補助記憶装置9内にRAMがあるか否かを調べ
る(ステップ303)。RAMが実装されていれば、書込可能
容量レジスタ(第3図(b)参照)からRAM容量を求め
(ステップ304)、RAM実装フラグを設定する(ステップ
305)。RAM容量は、書込可能容量レジスタの内容に64KB
を乗じることにより得られる。つぎに、再び種別レジス
タを調べ、半導体補助記憶装置9にROMが存在するか否
か調べる(ステップ306)。ROMが実装されていれば、書
込不能容量レジスタ(第3図(c)参照)からROMの容
量を求め(ステップ307)、ROM実装フラグを設定する
(ステップ308)。以上の手順で半導体補助記憶装置9
のメモリ種別容量を求めることができる。
ところで、半導体補助記憶装置9の記憶回路部21をRO
Mのみで構成した場合には、情報処理装置内で作成した
データを新たに格納することができない。また、RAMの
みで構成した場合には、バックアップ用電池が切れたと
きにデータがすべて消失してしまう。そこで、最低限必
要なプログラムおよびデータをROMに格納しておき、使
用中に変更される可能性のあるプログラムおよびデータ
を初期化の際にRAMに複写する。その後、この半導体補
助記憶装置9を利用する場合には、複写領域については
論理アドレスを複写先の物理アドレスに変換してアクセ
スする。このようにすれば、最低限必要なプログラムお
よびデータが消失することもなく、また、新たに作成し
たデータを格納することもできる。以下、この方法を詳
しく説明する。
第10図は、半導体補助記憶装置9のデータ形式とメモ
リ種別と論理アドレスとの関係を示すものであり、同図
(a)は、OSをマイクロソフト社のMD−DOSとしたとき
のデータ形式を、また、同図(b)(c)はアドレスと
対応させたメモリ種別を示すものである。
同図(a)のデータ形式のうち、予備領域51、ブロッ
ク管理領域52、エントリ管理領域53および読み書き可能
なデータ領域54は内容を変更する可能性があるため、読
み書き可能なメモリ、すなわちRAMである必要がある。
これに対して読みのみ可能なデータ領域55は、ROMで十
分である。
同図(b)において、第1ROM領域56には予備領域51、
ブロック管理領域52、エントリ管理領域53および読み書
き可能なデータ領域54の初期プログラムおよび初期デー
タが予め書き込まれており、第2ROM領域57には読みのみ
可能なデータ領域55のデータが予め書き込まれている。
また、第1ROM領域56には、先頭の1KBにID情報が書き込
まれている。そして、ROM領域からRAM領域58にRAM容量
分だけデータを転送することにより、この半導体補助記
憶装置の初期化がなされる。なお、第1ROM領域56と第2R
OM領域57の境界は、RAM領域58の容量によって決まる。
すなわち、ROM領域全体の中から、RAM領域58と同じ容量
(128KB)の領域を先頭から割り当てた部分が第1ROM領
域56となり、残りが第2ROM領域57となる。
複写は、CPU1がBIOS用ROM3内に格納されている複写プ
ログラムを実行することにより達成される。すなわち、
複写プログラム、CPU1および主記憶装置2によって複写
機構が構成されている。第11図は複写処理を示すフロー
チャートである。まず、RAM領域58の容量を調べる(ス
テップ401)。容量を調べる方法は第9図の説明と共に
既に述べた通りである。ここで、RAM領域58が存在しな
い場合、すなわち、RAM領域58の容量が零である場合に
は、転送処理は行われず終了する。RAM領域58の容量が
わかったら、その容量に基づいて第1ROM領域56の終端の
位置を計算する(ステップ402)。ついで、位置の確定
した第1ROM領域56のデータをRAM領域58に転送(複写)
する(ステップ403)。以上で複写処理は終了し、半導
体補助記憶装置9の初期化が達成されたことになる。
第10図(c)には、メモリ種別と共に論理アドレスお
よび物理アドレスが示されている。ここにいう論理アド
レスとは、複写による初期化が行われた後の半導体補助
記憶装置9に対して情報処理装置が仮定している論理空
間を示すアドレスであり、物理アドレスとは、物理的な
空間を示すアドレスである。すなわち、物理的には4MB
のROM(第1および第2ROM領域56、57)に続いて128KBの
RAM58が配置されているのであるが、BIOS43は、同図の
論理アドレスの欄に示すように、128KBのRAM領域58に続
いて「4MB−128KB」の第2ROM領域57が存在しているかの
ような扱いで処理する。
第12図は、ソフトウエア割り込みINT1BHに応じてBIOS
43が上記初期化された半導体補助記憶装置9にアクセス
し、データの読み込み処理および書き込み処理を行う際
に論理アドレスを物理アドレスに変換する処理を示すフ
ローチャートである。まず、ディスクアドレスを半導体
補助記憶装置9の論理アドレスに変換する(ステップ40
1)。なお、ディスクアドレスから論理アドレスへの変
換方法は、第5図の説明と共に既に述べたのでここでは
省略する。ここで変換されたアドレスは第10図(c)に
描かれたメモリ空間の右側に記載された論理アドレスに
相当する。つぎに、この変換された論理アドレスの値が
RAM容量の値(バイト単位で示した値)以下の値である
か否かを判別する(ステップ402)。ここではRAM容量が
128KBであるので、論理アドレスが128K以下か否かを判
別する。ステップ402で、論理アドレス値がRAM容量値以
下であった場合には、論理アドレスにROM容量(第1お
よび第2ROM領域の総和容量)の値を加えた値を半導体補
助記憶装置9の実際のアドレス、すなわち物理アドレス
とする(ステップ403)。ここでは、ROM容量は4MBであ
るので、4Mを加算する。したがって、この論理アドレス
は実際にはRAM領域58内を指定することになる。一方、
ステップ402において、論理アドレスがRAM容量の値を越
える場合には、その論理アドレスをそのまま物理アドレ
スとする(ステップ404)。このアドレスは第2ROM領域5
7内を指定する。
この方法によれば、基本となるプログラムおよびデー
タを全て不揮発の状態で保持したまま、その一部の変更
を可能とする半導体補助記憶装置を得る。なお、上述の
例では、RAM領域58の論理アドレスが第2ROM領域57の論
理アドレスよりも若い番号となっているが、RAM領域58
の論理アドレスは任意に設定できる。その場合、論理ア
ドレスから物理アドレスへの変換アルゴリズムは、適宜
変更する必要がある。
つぎに、フロッピーディスクやハードディスク対する
フォーマットトラック処理と同様の意味をもつフォーマ
ットトラック処理について説明する。記憶回路部21が例
えばすべてRAMで構成されていて、全く情報が書き込ま
れていない半導体補助記憶装置9に対しては、フォーマ
ットトラック処理を行う必要がある。第13図は一トラッ
ク分のフォーマットトラック処理を示すフローチャート
である。フォーマットトラック処理は第0番目のトラッ
クから最終トラックまで順に行われる。第0トラックに
ついて、DOS43からフォーマットトラック処理の要求を
受けたBIOS43はその要求がどの装置に対するものかを判
別し、半導体補助記憶装置9に対する場合とそれ以外の
場合、例えば拡張用フロッピーディスク10や拡張用ハー
ドディスク11に対する場合とに振り分ける(ステップ50
1)。半導体補助記憶装置9でない場合には、通常のINT
1BHのフォーマットトラック処理を行う(ステップ50
5)。半導体補助記憶装置9であった場合には、第0ト
ラックを示すディスクアドレスより半導体補助記憶装置
9上のアドレスを算出し、そのアドレス以下の一トラッ
ク分の容量に相当する領域を予め指定されたデータパタ
ーンで満たす。第0トラックに相当するアドレスは、第
7図のメモリ空間を例にとればID情報領域の直ぐ後、す
なわち400番地になる。ここでいうデータパターンとし
ては、全ワードに対して「E5」を当てはめるのが一般的
である。これによって、当該領域が情報量の全く無いデ
ータで満たされたことになる。つぎに、当該ディスクア
ドレス(第0トラックを示すディスクアドレス)に対応
するトラックのID情報をID情報領域内に書き込む(ステ
ップ503)。第6図のID情報領域を例にとれば、000番地
から003番地までの4バイト領域に書き込むことにな
る。つぎに、ID情報領域の最後の4バイト領域に、いま
書き込んだ第0トラックのID情報と同じ値を総トラック
ID情報として書き込む(ステップ504)。6図のID情報
領域を例にとれば、3FC番地を先頭とする領域に第0ト
ラックのID情報を書き込む。これで、第0トラックのフ
ォーマットトラック処理が終了し、引き続いて、第1ト
ラックのフォーマットトラック処理が行われる。すなわ
ち、第0トラックのデータ領域のつぎのデータ領域が
「E5」で満たされ、第0トラックのID情報のつぎの4バ
イト領域に第1トラックのID情報が書き込まれ、3FC番
地を先頭とする領域の総トラックID情報が第1トラック
のID情報に書き換えられる。以後、最終トラックに至る
まで同様の処理が行われ、半導体補助記憶装置としての
フォーマットトラック処理が完了する。これによって、
DOSやアプリケーションソフトウエアがハードディスク
やフロッピーディスクと同等に扱うことができる半導体
補助記憶装置となる。
なお、フォーマットトラック処理が上述のように行わ
れるので、フォーマットが正常になされているか否か
は、総トラックID情報と最終トラックID情報との値が一
致しているか否かで判断できる。すなわち、フォーマッ
トトラック処理が途中で中断してしまい、正常に行われ
なかった場合には、総トラックID情報と最終トラックID
情報との値が不一致となるため、これを検出することが
できる。
上記の実施例では、OSとして米国マイクロソフト社製
DOSを例にとって述べたが、これに限定されるものでは
ない。また、ディスク入出力ルーチンとして、ソフトウ
エア割り込みINT1BHで要求されるBIOSを一例に挙げた
が、これに限定されるものではなく、半導体補助記憶装
置9に対して入出力を行うディスク入出力ルーチンであ
ればよい。
〔発明の効果〕
以上説明したように、本発明の情報処理装置によれ
ば、磁気記憶装置に対するアクセスの要求を半導体集積
回路により構成される半導体補助記憶装置へのアクセス
要求に読み替えて実行することで、既存のアプリケーシ
ョンソフトウエアやDOSなどのプログラムを全く変更す
ることなく小型で低消費電力、軽量、高信頼、高速動作
の可能な情報処理装置を実現できる。
また、半導体補助記憶装置の記憶回路部をROMとRAMで
構成し、ROMの一部領域をRAMに複写して利用することに
より、基本となるプログラムやデータを不揮発の状態で
保持しつつ、そのプログラムやデータの変更が可能とな
る。
【図面の簡単な説明】 第1図は本発明の一実施例である情報処理装置の構成を
示すブロック図、第2図は半導体補助記憶装置の内部構
成を示すブロック図、第3図は制御レジスタ24における
メモリ種別容量情報の格納状態を示す図、第4図はこの
実施例装置のシステム構成を示す階層図、第5図はDOS4
2からのソフトウエア割り込みINT1BHに対するBIOS43の
読み込み処理および書き込み処理を示すフローチャー
ト、第6図はID情報の格納状態を示す表図、第7図は半
導体補助記憶装置9のメモリ空間を示す図、第8図はDO
S42からのソフトウエア割り込みINT1BHに対するBIOS43
の読み込み処理および書き込み処理であって半導体補助
記憶装置9の容量の基づいてその処理態様を選択する例
を示すフローチャート、第9図は半導体補助記憶装置9
のメモリ種別容量を求める処理を示すフローチャート、
第10図は半導体補助記憶装置9のメモリ空間内でのデー
タ形式とメモリ種別と論理アドレスとの関係を示す図、
第11図は複写処理を示すフローチャート、第12図は論理
アドレスから物理アドレスへの変換処理を示すフローチ
ャート、第13図はフォーマットトラック処理を示すフロ
ーチャート、第14図は従来の情報処理装置を示すブロッ
ク図である。 1……CPU、2……主記憶装置、3……BIOS用ROM、9…
…半導体補助記憶装置、21……記憶回路部、41……アプ
リケーションソフトウエア、42……DOS、34……BIOS、4
4……ハードウエア、50……最終トラックID情報、51…
…総トラックID情報、56……第1ROM領域、 57……第2ROM領域、58……RAM領域。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平1−221237 (32)優先日 平1(1989)8月28日 (33)優先権主張国 日本(JP) (72)発明者 小林 順一 長野県諏訪市大和3丁目3番5号 セイ コーエプソン株式会社内 (56)参考文献 特開 昭63−101942(JP,A) 特開 昭63−240616(JP,A) (58)調査した分野(Int.Cl.6,DB名) G06F 3/08

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】プログラムを実行する中央処理装置と、前
    記中央処理装置が実行するプログラムやそのプログラム
    の実行によって得られたデータを一時的に格納する主記
    憶装置と、この主記憶装置との間で記憶内容の転送が行
    われる補助記憶装置と、この補助記憶装置のハードウエ
    アを制御するための基本入出力プログラムが格納されて
    いる記憶装置とを備えた情報処理装置において、 前記補助記憶装置が半導体補助記憶装置であり、前記基
    本入出力プログラムは、上位プログラムの実行により磁
    気記憶装置で構成された補助記憶装置に対するアクセス
    要求を受けたときに前記半導体補助記憶装置にアクセス
    するように構成されており、 前記半導体補助記憶装置へのアクセスは、磁気記憶装置
    に対するアドレスを半導体補助記憶装置に対するアドレ
    スに変換することにより行うものであり、 前記半導体補助記憶装置には、磁気記憶装置用トラック
    ID情報が予め書き込まれており、磁気記憶装置に対する
    アドレスから半導体補助記憶装置に対するアドレスへの
    変換はこのトラックID情報を利用して行われることを特
    徴とする情報処理装置。
  2. 【請求項2】プログラムを実行する中央処理装置と、前
    記中央処理装置が実行するプログラムやそのプログラム
    の実行によって得られたデータを一時的に格納する主記
    憶装置と、この主記憶装置との間で記憶内容の転送が行
    われる補助記憶装置と、この補助記憶装置のハードウエ
    アを制御するための基本入出力プログラムが格納されて
    いる記憶装置とを備えた情報処理装置において、 前記補助記憶装置が半導体補助記憶装置であり、前記基
    本入出力プログラムは、上位プログラムの実行により磁
    気記憶装置で構成された補助記憶装置に対するアクセス
    要求を受けたときに前記半導体補助記憶装置にアクセス
    するように構成されており、 半導体補助記憶装置は読出専用記憶部と読み書き可能な
    記憶部とを有し、情報処理装置は前記半導体補助記憶装
    置の読出専用記憶部の記憶内容の一部を前記読み書き可
    能な記憶部に複写する機構を有することを特徴とする情
    報処理装置。
  3. 【請求項3】読出専用記憶部の記憶内容の一部を読み書
    き可能な記憶部に複写した半導体補助記憶装置に対して
    アクセスする際に、複写元の物理アドレスを複写先の物
    理アドレスに変換する手段を備えた請求項2に記載の情
    報処理装置。
  4. 【請求項4】半導体補助記憶装置に対してアクセスが行
    われる際に、当該半導体補助記憶装置がフロッピーディ
    スク形式の磁気記憶装置として扱われるべきものかハー
    ドディスク形式の磁気記憶装置として扱われるべきもの
    かを当該半導体補助記憶装置の容量に基づいて判別する
    手段を備えた請求項1〜3のいずれか一項に記載の情報
    処理装置。
  5. 【請求項5】情報処理装置の主記憶装置との間で記憶内
    容の転送が行われる補助記憶装置であって、読出専用記
    憶部と読み書き可能な記憶部とからなる半導体記憶回路
    部を有し、所望のプログラムやデータと共に磁気記憶装
    置用トラックID情報が前記読出専用記憶部に予め記憶さ
    れている半導体補助記憶装置。
JP2069316A 1989-04-25 1990-03-19 情報処理装置および半導体補助記憶装置 Expired - Fee Related JP2817329B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2069316A JP2817329B2 (ja) 1989-04-25 1990-03-19 情報処理装置および半導体補助記憶装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP1-105008 1989-04-25
JP10500889 1989-04-25
JP1-195867 1989-07-28
JP19586689 1989-07-28
JP19586789 1989-07-28
JP1-195866 1989-07-28
JP22123789 1989-08-28
JP1-221237 1989-08-28
JP2069316A JP2817329B2 (ja) 1989-04-25 1990-03-19 情報処理装置および半導体補助記憶装置

Publications (2)

Publication Number Publication Date
JPH03156524A JPH03156524A (ja) 1991-07-04
JP2817329B2 true JP2817329B2 (ja) 1998-10-30

Family

ID=27524172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2069316A Expired - Fee Related JP2817329B2 (ja) 1989-04-25 1990-03-19 情報処理装置および半導体補助記憶装置

Country Status (1)

Country Link
JP (1) JP2817329B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2290890B (en) * 1994-06-29 1999-03-24 Mitsubishi Electric Corp Information processing system
JP4534336B2 (ja) * 2000-10-13 2010-09-01 ソニー株式会社 メモリ装置におけるデータ管理方法

Also Published As

Publication number Publication date
JPH03156524A (ja) 1991-07-04

Similar Documents

Publication Publication Date Title
US5437018A (en) Emulation of semiconductor and magnetic auxiliary storage devices with semiconductor memory
US4984149A (en) Memory access control apparatus
US6003112A (en) Memory controller and method for clearing or copying memory utilizing register files to store address information
US5787493A (en) Control method and apparatus for direct execution of a program on an external apparatus using a randomly accessible and rewritable memory
US5909592A (en) Method in a basic input-output system (BIOS) of detecting and configuring integrated device electronics (IDE) devices
US20090150588A1 (en) Hard Disk Drive Cache Memory and Playback Device
US8074017B2 (en) On-disk caching for raid systems
US7134006B2 (en) Method and system for changing software access level within or outside a host protected area
US20090157946A1 (en) Memory having improved read capability
EP1804156A2 (en) Unified memory and controller
CA2026412A1 (en) Solid state disk drive emulation
JP2008502084A (ja) 一体化したdmaエンジンを用いて、高性能に揮発性ディスクドライブメモリへのアクセスを行うための装置および方法
JP2001505692A (ja) ディスク・ドライブの予約領域を増加する方法および装置
EP2202643A1 (en) Methods and apparatus for providing user level DMA and memory access management
JPH10207637A (ja) コンピュータをデータ記憶装置と通信させる方法及び構成
EP0777183B1 (en) Computer cache system
US8041849B2 (en) Method for handling small computer system interface (SCSI) commands via a redundant array of inexpensive disks (RAID) device driver
JPH04229329A (ja) パーソナルコンピュータ装置
JP2002099502A (ja) コンピュータシステムおよびデータ転送制御方法
EP3270293B1 (en) Two stage command buffers to overlap iommu map and second tier memory reads
CN115454902A (zh) 一种基于pcie接口的nvme通信系统及方法
JPS60233749A (ja) メモリフアイル装置
JPS6097458A (ja) デ−タ転送装置
JP2817329B2 (ja) 情報処理装置および半導体補助記憶装置
EP0410462B1 (en) Information processing system and semiconductor auxiliary storage for use in the system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070821

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080821

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090821

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees