JP2811425B2 - 運動ベクトル抽出装置 - Google Patents
運動ベクトル抽出装置Info
- Publication number
- JP2811425B2 JP2811425B2 JP18085695A JP18085695A JP2811425B2 JP 2811425 B2 JP2811425 B2 JP 2811425B2 JP 18085695 A JP18085695 A JP 18085695A JP 18085695 A JP18085695 A JP 18085695A JP 2811425 B2 JP2811425 B2 JP 2811425B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- pixel
- input
- motion vector
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/513—Processing of motion vectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/523—Motion estimation or motion compensation with sub-pixel accuracy
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/144—Movement detection
- H04N5/145—Movement estimation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Image Analysis (AREA)
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本願発明は、制限された帯域幅を
有する伝送媒体を介して映像データを実時間で伝送する
ために映像データを圧縮する映像データ圧縮装置におい
て、伝送される映像データから運動ベクトルを抽出する
運動ベクトル抽出装置に関する。
有する伝送媒体を介して映像データを実時間で伝送する
ために映像データを圧縮する映像データ圧縮装置におい
て、伝送される映像データから運動ベクトルを抽出する
運動ベクトル抽出装置に関する。
【０００２】
【従来の技術】最近のディジタル映像伝送システムにお
いては、制限された帯域幅の伝送チャンネルを介して、
ディジタル映像電話機、ディジタル映像会議システム、
ディジタルテレビジョン、高解像度テレビジョンなどの
ようなディジタル映像受信システム側に実時間の映像デ
ータを伝送するために、データ圧縮方法を採用してい
る。
いては、制限された帯域幅の伝送チャンネルを介して、
ディジタル映像電話機、ディジタル映像会議システム、
ディジタルテレビジョン、高解像度テレビジョンなどの
ようなディジタル映像受信システム側に実時間の映像デ
ータを伝送するために、データ圧縮方法を採用してい
る。
【０００３】このデータ圧縮方法は、映像データが有す
る時間及び空間的重複性を除去することにより映像デー
タを圧縮するものである。そして、このような重複性除
去方法のうち、時間的な重複性を除去する方法として
は、運動ベクトル推定及び補償方法がある。この運動ベ
クトル推定及び補償方法は、物体又は物体の一部分に対
する運動ベクトルだけを伝送して実質的な映像データの
伝送効果を達成するものである。すなわち、映像データ
の一連のフレームには動く物体が存在するので、そのよ
うな物体に関して、同じ映像データを重複して伝送せず
に、運動ベクトルだけを伝送すれば、ディジタル映像受
信システム側で映像データを再現でき、伝送データ量を
減少させることができるのである。また、運動ベクトル
の推定方法は、循環的方法（Recursive Method) と整合
（Matching）による方法とに大別され、これら二つの方
法のうち、ブロックの単位に整合して運動ベクトルを推
定するブロック整合アルゴリズムが広く用いられてい
る。
る時間及び空間的重複性を除去することにより映像デー
タを圧縮するものである。そして、このような重複性除
去方法のうち、時間的な重複性を除去する方法として
は、運動ベクトル推定及び補償方法がある。この運動ベ
クトル推定及び補償方法は、物体又は物体の一部分に対
する運動ベクトルだけを伝送して実質的な映像データの
伝送効果を達成するものである。すなわち、映像データ
の一連のフレームには動く物体が存在するので、そのよ
うな物体に関して、同じ映像データを重複して伝送せず
に、運動ベクトルだけを伝送すれば、ディジタル映像受
信システム側で映像データを再現でき、伝送データ量を
減少させることができるのである。また、運動ベクトル
の推定方法は、循環的方法（Recursive Method) と整合
（Matching）による方法とに大別され、これら二つの方
法のうち、ブロックの単位に整合して運動ベクトルを推
定するブロック整合アルゴリズムが広く用いられてい
る。
【０００４】そして、一名“MPEC”という映像圧縮符号
化専門家グループにより提案されたISO/IEC JTC1/SC29/
WG11勧告案は、１６×１６個の画素からなるマクロブロ
ック（Macro Block ）単位に運動ベクトルを探すブロッ
ク整合アルゴリズムを勧告している。また、この勧告案
は、運動ベクトルの正確性を向上させるために、１／２
画素単位の運動ベクトルを推定するよう勧告している。
化専門家グループにより提案されたISO/IEC JTC1/SC29/
WG11勧告案は、１６×１６個の画素からなるマクロブロ
ック（Macro Block ）単位に運動ベクトルを探すブロッ
ク整合アルゴリズムを勧告している。また、この勧告案
は、運動ベクトルの正確性を向上させるために、１／２
画素単位の運動ベクトルを推定するよう勧告している。
【０００５】このような勧告案により、ディジタル映像
伝送システムにおいては、一般に、伝送される映像デー
タの正確性を保障するため、１／４画素単位または１／
２画素単位のような定数画素以下の単位の運動ベクトル
を抽出できる運動ベクトル抽出装置を備えている。
伝送システムにおいては、一般に、伝送される映像デー
タの正確性を保障するため、１／４画素単位または１／
２画素単位のような定数画素以下の単位の運動ベクトル
を抽出できる運動ベクトル抽出装置を備えている。
【０００６】定数画素以下の単位の運動ベクトルを抽出
するための従来の運動ベクトル抽出装置は、探索ブロッ
ク内の任意の定数画素データと、それに隣接する定数画
素データとを用いて補間画素データを生成し、それら補
間画素データと上記任意の定数画素データとの平均絶対
偏差（Mean Absolute Difference：以下“MAD ”とい
う）を算出し、それらMAD を比較して運動ベクトルを算
出する。この従来の運動ベクトル抽出装置においては、
１／４画素単位の運動ベクトルを推定する場合、４９個
の補間画素中、画素の一方の部分に隣接する１６個の補
間画素およびMADを算出しなければならない。また、１
／２画素単位の運動ベクトルを推定する場合、９個の補
間画素中、画素の一方の部分に隣接する４個の補間画素
およびMADを算出しなければならない。
するための従来の運動ベクトル抽出装置は、探索ブロッ
ク内の任意の定数画素データと、それに隣接する定数画
素データとを用いて補間画素データを生成し、それら補
間画素データと上記任意の定数画素データとの平均絶対
偏差（Mean Absolute Difference：以下“MAD ”とい
う）を算出し、それらMAD を比較して運動ベクトルを算
出する。この従来の運動ベクトル抽出装置においては、
１／４画素単位の運動ベクトルを推定する場合、４９個
の補間画素中、画素の一方の部分に隣接する１６個の補
間画素およびMADを算出しなければならない。また、１
／２画素単位の運動ベクトルを推定する場合、９個の補
間画素中、画素の一方の部分に隣接する４個の補間画素
およびMADを算出しなければならない。
【０００７】図５は、１／４画素単位の運動ベクトルを
抽出する従来の運動ベクトル抽出装置のブロック図であ
って、この運動ベクトル抽出装置は、第１補間回路１０
と、第１レジスター１２と、第２レジスター１４と、第
３レジスター１６と、第４レジスター１８と、第５レジ
スター２０と、第２補間回路２２と、第１変異検出部２
４と、第２変異検出部２６と、第３変異検出部２８と、
第４変異検出部３０と、比較器３２とを備えている。第
１補間回路１０の一方の入力端には第１入力ライン１１
が接続されており、第１補間回路１０の他方の入力端に
は第２入力ライン１３が接続されている。第１〜第４変
異検出部２４，２６，２８，３０の一方の入力端には第
３入力ライン１５が接続されており、比較器３２の出力
端には出力ライン１７が接続されている。
抽出する従来の運動ベクトル抽出装置のブロック図であ
って、この運動ベクトル抽出装置は、第１補間回路１０
と、第１レジスター１２と、第２レジスター１４と、第
３レジスター１６と、第４レジスター１８と、第５レジ
スター２０と、第２補間回路２２と、第１変異検出部２
４と、第２変異検出部２６と、第３変異検出部２８と、
第４変異検出部３０と、比較器３２とを備えている。第
１補間回路１０の一方の入力端には第１入力ライン１１
が接続されており、第１補間回路１０の他方の入力端に
は第２入力ライン１３が接続されている。第１〜第４変
異検出部２４，２６，２８，３０の一方の入力端には第
３入力ライン１５が接続されており、比較器３２の出力
端には出力ライン１７が接続されている。
【０００８】第１補間回路１０には、以前フレームすな
わち現在フレームよりも時間的に前のフレームにおける
探索ブロックの任意の画素データ（b(i ，j)）（以下
「現在画素データ」という）が第１入力ライン１１を介
して入力され、また、探索ブロックの次のラインの画素
データ（b(i+1 ，j)）（以下「後続ラインの画素デー
タ」という）が第２入力ライン１３を介して入力され
る。ここで、"i" は画素データの垂直座標を示してお
り、"j" は画素データの水平座標を示している。これに
より第１補間回路１０は、後続ラインの画素データ（b
(i+1 ，j)）と現在画素データ（b(i ，j)）とを用い
て、現在画素データ（b(i ，j)）に対する４個の垂直方
向の補間画素データ（b0 0(i ，j)，b0 1(i ，j)，b0 2(i
，j)，b0 3(i ，j)）を算出し、これらを第１レジスタ
ー１２に順次供給する。これにより第１レジスター１２
は、第１補間回路１０からの垂直方向の補間画素データ
（b0 0(i ，j)，b0 1(i ，j)，b0 2(i ，j)，b0 3(i ，j)）
を第２補間回路２２および第２レジスター１４に供給す
る。第１〜第５レジスター１２，１４，１６，１８，２
０は、順次縦続に接続されており、第２〜第５レジスタ
ー１４，１６，１８，２０は、垂直方向の補間画素デー
タ（b0 0(i ，j)，b0 1(i ，j)，b0 2(i ，j)，b0 3(i ，
j)）を１つの画素期間遅延させる。結果的に、第５レジ
スター２０は、現在画素データ（b(i ，j)）に対する垂
直方向の補間画素データ（b0 0(i ，j)，b0 1(i ，j)，b0
2(i ，j)，b0 3(i ，j)）を順次第２補間回路２２に供給
し、第１レジスター１２は、後続画素データ（b(i ，j+
1)）に対する垂直方向の補間画素データ（b0 0(i，j+
1)，b0 1(i ，j+1)，b0 2(i ，j+1)，b0 3(i ，j+1)）を順
次第２補間回路２２に供給する。これにより第２補間回
路２２は、第１レジスター１２からの後続画素データ
（b(i ，j+1)）に対する垂直方向の補間画素データ（b0
0(i ，j+1)，b0 1(i ，j+1)，b0 2(i ，j+1)，b0 3(i ，j+
1)）と、第５レジスター２０からの現在画素データ（b
(i ，j)）に対する垂直方向の補間画素データ（b0 0(i
，j)，b0 1(i ，j)，b0 2(i ，j)，b0 3(i ，j)）とを組
み合わせて、各垂直方向の補間画素データ（b0 0(i ，
j)，b0 1(i ，j)，b0 2(i ，j)，b0 3(i ，j)）に対するそ
れぞれ４個の水平方向の補間画素データ（b0 k (i，j)，
b1 k (i，j)，b2 k (i，j)，b3 k (i，j)）を各々算出す
る。ここで、ｋ＝０〜３である。
わち現在フレームよりも時間的に前のフレームにおける
探索ブロックの任意の画素データ（b(i ，j)）（以下
「現在画素データ」という）が第１入力ライン１１を介
して入力され、また、探索ブロックの次のラインの画素
データ（b(i+1 ，j)）（以下「後続ラインの画素デー
タ」という）が第２入力ライン１３を介して入力され
る。ここで、"i" は画素データの垂直座標を示してお
り、"j" は画素データの水平座標を示している。これに
より第１補間回路１０は、後続ラインの画素データ（b
(i+1 ，j)）と現在画素データ（b(i ，j)）とを用い
て、現在画素データ（b(i ，j)）に対する４個の垂直方
向の補間画素データ（b0 0(i ，j)，b0 1(i ，j)，b0 2(i
，j)，b0 3(i ，j)）を算出し、これらを第１レジスタ
ー１２に順次供給する。これにより第１レジスター１２
は、第１補間回路１０からの垂直方向の補間画素データ
（b0 0(i ，j)，b0 1(i ，j)，b0 2(i ，j)，b0 3(i ，j)）
を第２補間回路２２および第２レジスター１４に供給す
る。第１〜第５レジスター１２，１４，１６，１８，２
０は、順次縦続に接続されており、第２〜第５レジスタ
ー１４，１６，１８，２０は、垂直方向の補間画素デー
タ（b0 0(i ，j)，b0 1(i ，j)，b0 2(i ，j)，b0 3(i ，
j)）を１つの画素期間遅延させる。結果的に、第５レジ
スター２０は、現在画素データ（b(i ，j)）に対する垂
直方向の補間画素データ（b0 0(i ，j)，b0 1(i ，j)，b0
2(i ，j)，b0 3(i ，j)）を順次第２補間回路２２に供給
し、第１レジスター１２は、後続画素データ（b(i ，j+
1)）に対する垂直方向の補間画素データ（b0 0(i，j+
1)，b0 1(i ，j+1)，b0 2(i ，j+1)，b0 3(i ，j+1)）を順
次第２補間回路２２に供給する。これにより第２補間回
路２２は、第１レジスター１２からの後続画素データ
（b(i ，j+1)）に対する垂直方向の補間画素データ（b0
0(i ，j+1)，b0 1(i ，j+1)，b0 2(i ，j+1)，b0 3(i ，j+
1)）と、第５レジスター２０からの現在画素データ（b
(i ，j)）に対する垂直方向の補間画素データ（b0 0(i
，j)，b0 1(i ，j)，b0 2(i ，j)，b0 3(i ，j)）とを組
み合わせて、各垂直方向の補間画素データ（b0 0(i ，
j)，b0 1(i ，j)，b0 2(i ，j)，b0 3(i ，j)）に対するそ
れぞれ４個の水平方向の補間画素データ（b0 k (i，j)，
b1 k (i，j)，b2 k (i，j)，b3 k (i，j)）を各々算出す
る。ここで、ｋ＝０〜３である。
【０００９】第１〜第４変異検出部２４，２６，２８，
３０には、現在のフレームの画素データ（a(i ，j)）が
第３入力ライン１５を介して入力される。これにより第
１変異検出部２４は、第３入力ライン１５を介して入力
された現在フレームの画素データ（a(i ，j)）と、第２
補間回路２２からの補間画素データ（b0 k (i，j)）とを
用いて、垂直方向に存在する４個のMAD を順次算出し、
それら４個のMAD を比較器３２に順次供給する。第２〜
第４変異検出部２６，２８，３０も、第１変異検出部２
４と同様に、現在のフレームの画素データ（a(i ，j)）
と、第２補間回路２２からの水平方向の補間画素データ
（b1 k (i，j)，b2 k (i，j)，b3 k (i，j)）とを用いて画
素のMAD を算出し、それらのMAD を比較器３２に順次供
給する。これにより比較器３２は、第１〜第４変異検出
部２４，２６，２８，３０からのMAD を相互に比較して
画素の運動ベクトルを検出する。
３０には、現在のフレームの画素データ（a(i ，j)）が
第３入力ライン１５を介して入力される。これにより第
１変異検出部２４は、第３入力ライン１５を介して入力
された現在フレームの画素データ（a(i ，j)）と、第２
補間回路２２からの補間画素データ（b0 k (i，j)）とを
用いて、垂直方向に存在する４個のMAD を順次算出し、
それら４個のMAD を比較器３２に順次供給する。第２〜
第４変異検出部２６，２８，３０も、第１変異検出部２
４と同様に、現在のフレームの画素データ（a(i ，j)）
と、第２補間回路２２からの水平方向の補間画素データ
（b1 k (i，j)，b2 k (i，j)，b3 k (i，j)）とを用いて画
素のMAD を算出し、それらのMAD を比較器３２に順次供
給する。これにより比較器３２は、第１〜第４変異検出
部２４，２６，２８，３０からのMAD を相互に比較して
画素の運動ベクトルを検出する。
【００１０】すなわち、第２補間回路２２と第１〜第４
変異検出部２４，２６，２８，３０と比較器３２とは、
一つの画素に対する運動ベクトルを算出するために４回
動作する。また、第１補間回路１０および第２補間回路
２２が４回動作して１６個の補間画素データを発生する
のであるが、これら１６個の補間画素データは下記数式
１により算出される。
変異検出部２４，２６，２８，３０と比較器３２とは、
一つの画素に対する運動ベクトルを算出するために４回
動作する。また、第１補間回路１０および第２補間回路
２２が４回動作して１６個の補間画素データを発生する
のであるが、これら１６個の補間画素データは下記数式
１により算出される。
【００１１】
【数１】
【００１２】図６は、図５に示した第１補間回路１０の
詳細を示すブロック図である。第１補間回路１０は、第
１減衰器３４と、第２減衰器３６と、第１加算器３８
と、マルチプレクサ４０と、第６レジスター４２と、第
１減算器４４とを備えている。第１減衰器３４の入力端
およびマルチプレクサ４０の一方の入力端には、第１入
力ライン１１が接続されており、第２減衰器３６の入力
端には、第２入力ライン１３が接続されている。マルチ
プレクサ４０の出力端および第６レジスター４２の入力
端には、出力ライン３５が接続されている。
詳細を示すブロック図である。第１補間回路１０は、第
１減衰器３４と、第２減衰器３６と、第１加算器３８
と、マルチプレクサ４０と、第６レジスター４２と、第
１減算器４４とを備えている。第１減衰器３４の入力端
およびマルチプレクサ４０の一方の入力端には、第１入
力ライン１１が接続されており、第２減衰器３６の入力
端には、第２入力ライン１３が接続されている。マルチ
プレクサ４０の出力端および第６レジスター４２の入力
端には、出力ライン３５が接続されている。
【００１３】第１減衰器３４には、現在画素データ（b
(i ，j)）が第１入力ライン１１を介して入力され、第
２減衰器３６には、後続ラインの画素データ（b(i+1 ，
j)）が第２入力ライン１３を介して入力される。これに
より第２減衰器３６は、後続ラインの画素データ（b(i+
1 ，j)）の振幅を１／４に減衰させ、その画素データ
（b(i+1 ，j)/4）を第１加算器３８に供給する。これに
より第１加算器３８は、第２減衰器３６からの減衰した
後続ラインの画素データ（b(i+1 ，j)/4）に第１減算器
４４からの画素データを加算して、垂直方向の補間画素
データ（b0 k (i，j)）を算出し、それらをマルチプレク
サ４０に供給する。マルチプレクサ４０は、第１加算器
３８からの補間画素データ（b0 k (i，j)）と、第１入力
ライン１１を介して供給される現在画素データ（b(i ，
j)）とを、選択的に出力ライン３５に出力する。この出
力は、出力ライン３５を介して図１に示した第１レジス
ター１２に供給される。さらに詳細に説明すると、マル
チプレクサ４０は、初期状態である場合、第１入力ライ
ン１１を介して供給される現在画素データ（b(i ，j)）
を、垂直方向の補間画素データ（b0 k (i，j)）として、
出力ライン３５側に伝送する。また、マルチプレクサ４
０は、正常動作の際には、第１加算器３８からの補間画
素データ（b0 k (i，j)）を出力ライン３５側に送り出
す。
(i ，j)）が第１入力ライン１１を介して入力され、第
２減衰器３６には、後続ラインの画素データ（b(i+1 ，
j)）が第２入力ライン１３を介して入力される。これに
より第２減衰器３６は、後続ラインの画素データ（b(i+
1 ，j)）の振幅を１／４に減衰させ、その画素データ
（b(i+1 ，j)/4）を第１加算器３８に供給する。これに
より第１加算器３８は、第２減衰器３６からの減衰した
後続ラインの画素データ（b(i+1 ，j)/4）に第１減算器
４４からの画素データを加算して、垂直方向の補間画素
データ（b0 k (i，j)）を算出し、それらをマルチプレク
サ４０に供給する。マルチプレクサ４０は、第１加算器
３８からの補間画素データ（b0 k (i，j)）と、第１入力
ライン１１を介して供給される現在画素データ（b(i ，
j)）とを、選択的に出力ライン３５に出力する。この出
力は、出力ライン３５を介して図１に示した第１レジス
ター１２に供給される。さらに詳細に説明すると、マル
チプレクサ４０は、初期状態である場合、第１入力ライ
ン１１を介して供給される現在画素データ（b(i ，j)）
を、垂直方向の補間画素データ（b0 k (i，j)）として、
出力ライン３５側に伝送する。また、マルチプレクサ４
０は、正常動作の際には、第１加算器３８からの補間画
素データ（b0 k (i，j)）を出力ライン３５側に送り出
す。
【００１４】第６レジスター４２には、マルチプレクサ
４０により選択された補間画素データが出力ライン３５
を介して入力される。これにより第６レジスター４２
は、マルチプレクサ４０からの補間画素データ（b
0 k (i，j)）を所定期間遅延させて、第１減算器４４に
供給する。第１減衰器３４は、第１入力ライン１１を介
して供給される現在画素データ（b(i ，j)）の振幅を１
／４に減衰させ、その画素データ（b(i ，j)/4）を第１
減算器４４に供給する。第１減算器４４は、第６レジス
ター４２からの遅延した垂直方向の補間画素データか
ら、第１減衰器３４からの減衰された現在画素データ
（b(i ，j)/4）を減算することにより、減算された画素
データを算出し、その画素データを第１加算器３８に供
給する。
４０により選択された補間画素データが出力ライン３５
を介して入力される。これにより第６レジスター４２
は、マルチプレクサ４０からの補間画素データ（b
0 k (i，j)）を所定期間遅延させて、第１減算器４４に
供給する。第１減衰器３４は、第１入力ライン１１を介
して供給される現在画素データ（b(i ，j)）の振幅を１
／４に減衰させ、その画素データ（b(i ，j)/4）を第１
減算器４４に供給する。第１減算器４４は、第６レジス
ター４２からの遅延した垂直方向の補間画素データか
ら、第１減衰器３４からの減衰された現在画素データ
（b(i ，j)/4）を減算することにより、減算された画素
データを算出し、その画素データを第１加算器３８に供
給する。
【００１５】結果的に、第１補間回路１０から出力され
る４個の垂直方向の補間画素データは、下記数式２によ
り算出されたものとなる。
る４個の垂直方向の補間画素データは、下記数式２によ
り算出されたものとなる。
【００１６】
【数２】
【００１７】図７は、図１に示した第２補間回路２２の
詳細を示すブロック図である。第２補間回路２２は、第
３減衰器４６と、第４減衰器４８と、第２加算器５０
と、第５減衰器５２と、第３加算器５４と、第４加算器
５６とを備えている。第３減衰器４６の入力端には、第
１入力ライン４７が接続されており、第４減衰器４８の
入力端には、第２入力ライン４９が接続されている。第
３加算器５４の出力端には、第１出力ライン５１が接続
されており、第２加算器５０の出力端および第５減衰器
５２の入力端には、第２出力ライン５３が接続されてい
る。第４加算器５６の出力端には、第３出力ライン５５
が接続されている。
詳細を示すブロック図である。第２補間回路２２は、第
３減衰器４６と、第４減衰器４８と、第２加算器５０
と、第５減衰器５２と、第３加算器５４と、第４加算器
５６とを備えている。第３減衰器４６の入力端には、第
１入力ライン４７が接続されており、第４減衰器４８の
入力端には、第２入力ライン４９が接続されている。第
３加算器５４の出力端には、第１出力ライン５１が接続
されており、第２加算器５０の出力端および第５減衰器
５２の入力端には、第２出力ライン５３が接続されてい
る。第４加算器５６の出力端には、第３出力ライン５５
が接続されている。
【００１８】第３減衰器４６には、図５に示した第１レ
ジスター１２からの後続画素データに対する垂直方向の
補間画素データ（b0 k (i，j+1)）が第１入力ライン４７
を介して入力され、第４減衰器４８には、図５に示した
第５レジスター２０からの現在画素データに対する補間
画素データ（b0 k (i，j)）が第２入力ライン４９を介し
て入力される。第３減衰器４６は、入力された後続画素
データに対する垂直方向の補間画素データ（b0 k (i，j+
1)）の振幅を１／２に減衰させ、その補間画素データ
（b0 k (i，j+1)/2）を第２加算器５０および第４加算器
５６に供給する。
ジスター１２からの後続画素データに対する垂直方向の
補間画素データ（b0 k (i，j+1)）が第１入力ライン４７
を介して入力され、第４減衰器４８には、図５に示した
第５レジスター２０からの現在画素データに対する補間
画素データ（b0 k (i，j)）が第２入力ライン４９を介し
て入力される。第３減衰器４６は、入力された後続画素
データに対する垂直方向の補間画素データ（b0 k (i，j+
1)）の振幅を１／２に減衰させ、その補間画素データ
（b0 k (i，j+1)/2）を第２加算器５０および第４加算器
５６に供給する。
【００１９】第４減衰器４８は、第５レジスター２０か
らの現在画素データに対する垂直方向の補間画素データ
（b0 k (i，j)）の振幅を１／２に減衰させ、その補間画
素データ（b0 k (i，j)/2）を第２加算器５０及び第３加
算器５４に供給する。第２加算器５０は、第３および第
４減衰器４６，４８からの減衰した補間画素データ（b0
k (i，j+1)/2，b k (i，j)/2）を合算して水平方向の補
間画素データ（b2 k (i，j)）を発生し、第２出力ライン
５３に出力する。
らの現在画素データに対する垂直方向の補間画素データ
（b0 k (i，j)）の振幅を１／２に減衰させ、その補間画
素データ（b0 k (i，j)/2）を第２加算器５０及び第３加
算器５４に供給する。第２加算器５０は、第３および第
４減衰器４６，４８からの減衰した補間画素データ（b0
k (i，j+1)/2，b k (i，j)/2）を合算して水平方向の補
間画素データ（b2 k (i，j)）を発生し、第２出力ライン
５３に出力する。
【００２０】第５減衰器５２は、第２加算器５０からの
水平方向の補間画素データ（b0 k (i，j+1)/2+ b0 k (i，
j)/2= b2 k (i，j)）の振幅を１／２に減衰させ、その水
平方向の補間画素データ（b0 k (i，j+1)/4+ b0 k (i，j)
/4= b2 k (i，j)/2）を第３加算器５４および第４加算器
５６に供給する。第３加算器５４は、第４減衰器４８か
らの減衰した垂直方向の補間画素データ（b0 k (i，j)/
2）に、第５減衰器５２からの減衰した補間画素データ
（b0 k (i，j+1)/4+ b0 k (i，j)/4= b2 k (i，j)/2）を加
算して、水平方向の補間画素データ（b1 k (i，j)）を発
生し、第１出力ライン５１に出力する。一方、第４加算
器５６は、第３減衰器４６からの減衰した後続画素デー
タに対する垂直方向の補間画素データ（b0 k (i，j+1)/
2）に、第５減衰器５２からの減衰した現在画素に対す
る垂直方向の補間画素データ（b0 k (i，j+1)/4+ b
0 k (i，j)/4= b2 k (i，j)/2）を加算して、水平方向の
補間画素データ（b3 k (i，j)＝3b0 k (i，j+1)/4+ b0 k
(i，j)/4）を発生し、第３出力ライン５５に出力する。
水平方向の補間画素データ（b0 k (i，j+1)/2+ b0 k (i，
j)/2= b2 k (i，j)）の振幅を１／２に減衰させ、その水
平方向の補間画素データ（b0 k (i，j+1)/4+ b0 k (i，j)
/4= b2 k (i，j)/2）を第３加算器５４および第４加算器
５６に供給する。第３加算器５４は、第４減衰器４８か
らの減衰した垂直方向の補間画素データ（b0 k (i，j)/
2）に、第５減衰器５２からの減衰した補間画素データ
（b0 k (i，j+1)/4+ b0 k (i，j)/4= b2 k (i，j)/2）を加
算して、水平方向の補間画素データ（b1 k (i，j)）を発
生し、第１出力ライン５１に出力する。一方、第４加算
器５６は、第３減衰器４６からの減衰した後続画素デー
タに対する垂直方向の補間画素データ（b0 k (i，j+1)/
2）に、第５減衰器５２からの減衰した現在画素に対す
る垂直方向の補間画素データ（b0 k (i，j+1)/4+ b
0 k (i，j)/4= b2 k (i，j)/2）を加算して、水平方向の
補間画素データ（b3 k (i，j)＝3b0 k (i，j+1)/4+ b0 k
(i，j)/4）を発生し、第３出力ライン５５に出力する。
【００２１】第２入力ライン４９は、第５レジスター２
０からの現在画素に対する垂直方向の補間画素データ
（b0 k (i，j)）を、現在画素に対する水平方向の補間画
素データとして、図５に示した第１変異検出部２４に伝
送する。また、第１〜第３出力ライン５１，５３，５５
は、第３、第２、第４加算器５４，５０，５６からの水
平方向の補間画素データ（b1 k (i，j)）、（b2 k (i，
j)）、（b3 k (i，j)）を、図１に示した第２〜第４変異
検出部２６，２８，３０に各々伝送する。
０からの現在画素に対する垂直方向の補間画素データ
（b0 k (i，j)）を、現在画素に対する水平方向の補間画
素データとして、図５に示した第１変異検出部２４に伝
送する。また、第１〜第３出力ライン５１，５３，５５
は、第３、第２、第４加算器５４，５０，５６からの水
平方向の補間画素データ（b1 k (i，j)）、（b2 k (i，
j)）、（b3 k (i，j)）を、図１に示した第２〜第４変異
検出部２６，２８，３０に各々伝送する。
【００２２】図８は、図５に示した第２変異検出部２６
の詳細を示すブロック図である。第２変異検出部２６
は、第２減算器５８と、第７レジスター６０と、絶対値
器６２と、第８レジスター６４と、累算器６６と、第９
レジスター６８と、第１０レジスター７０と、第１１レ
ジスター７２と、第１２レジスター７４とを備えてい
る。第２減算器５８の一方の入力端には、第３入力ライ
ン１５が接続されており、第２減算器５８の他方の入力
端には、第２入力ライン５９が接続されている。第１２
レジスター７４の出力端および累算器６６の入力端に
は、出力ライン６１が接続されている。第２入力ライン
５９は、図７に示した第１出力ライン５１に接続されて
いる。
の詳細を示すブロック図である。第２変異検出部２６
は、第２減算器５８と、第７レジスター６０と、絶対値
器６２と、第８レジスター６４と、累算器６６と、第９
レジスター６８と、第１０レジスター７０と、第１１レ
ジスター７２と、第１２レジスター７４とを備えてい
る。第２減算器５８の一方の入力端には、第３入力ライ
ン１５が接続されており、第２減算器５８の他方の入力
端には、第２入力ライン５９が接続されている。第１２
レジスター７４の出力端および累算器６６の入力端に
は、出力ライン６１が接続されている。第２入力ライン
５９は、図７に示した第１出力ライン５１に接続されて
いる。
【００２３】第２減算器５８には、現在フレームの画素
データ（a(i ，j)）が第３入力ライン１５を介して入力
されると共に、第２補間回路２２から現在画素に対する
水平方向の補間画素データ（b1 k (i，j)）が第２入力ラ
イン５９を介して入力される。第２減算器５８は、現在
のフレームの画素データ（a(i ，j)）から、現在画素に
対する水平方向の補間画素データ（b1 k (i，j)）を減算
して、両画素データ間の差成分を検出し、その差成分を
第７レジスター６０に供給する。これにより第７レジス
ター６０は、第２減算器５８からの画素間の差成分を一
時保管した後、絶対値器６２に供給する。結局、第７レ
ジスター６０は、画素間の差成分を安全に絶対値器６２
側に伝える役割を果たす。絶対値器６２は、第７レジス
ター６０からの画素間の差成分を絶対値に置き換え、そ
の絶対値を第８レジスター６４に供給する。これにより
第８レジスター６４は、絶対値器６２からの画素間の差
成分の絶対値を一時保管した後、累算器６６に供給す
る。これにより累算器６６は、第８レジスター６４から
の画素間の差成分の絶対値と、出力ライン６１からのMA
D とを加算して新たなMAD を算出し、そのMAD を第９レ
ジスター６８に供給する。これにより第９レジスター６
８は、累算器６６からのMAD を、第１０〜第１２レジス
ター７０，７２，７４を介して出力ライン６１に出力す
る。累算器６６と出力ライン６１との間に接続された第
９〜第１２レジスター６８，７０，７２，７４は、４個
の補間画素データと現在のフレームの画素データとの間
に発生された４個のMAD を貯蔵するために用いられてい
る。なお、他の第１変異検出部２４、第３変異検出部２
８、第４変異検出部３０も、第２変異検出部２６と同様
の構成である。
データ（a(i ，j)）が第３入力ライン１５を介して入力
されると共に、第２補間回路２２から現在画素に対する
水平方向の補間画素データ（b1 k (i，j)）が第２入力ラ
イン５９を介して入力される。第２減算器５８は、現在
のフレームの画素データ（a(i ，j)）から、現在画素に
対する水平方向の補間画素データ（b1 k (i，j)）を減算
して、両画素データ間の差成分を検出し、その差成分を
第７レジスター６０に供給する。これにより第７レジス
ター６０は、第２減算器５８からの画素間の差成分を一
時保管した後、絶対値器６２に供給する。結局、第７レ
ジスター６０は、画素間の差成分を安全に絶対値器６２
側に伝える役割を果たす。絶対値器６２は、第７レジス
ター６０からの画素間の差成分を絶対値に置き換え、そ
の絶対値を第８レジスター６４に供給する。これにより
第８レジスター６４は、絶対値器６２からの画素間の差
成分の絶対値を一時保管した後、累算器６６に供給す
る。これにより累算器６６は、第８レジスター６４から
の画素間の差成分の絶対値と、出力ライン６１からのMA
D とを加算して新たなMAD を算出し、そのMAD を第９レ
ジスター６８に供給する。これにより第９レジスター６
８は、累算器６６からのMAD を、第１０〜第１２レジス
ター７０，７２，７４を介して出力ライン６１に出力す
る。累算器６６と出力ライン６１との間に接続された第
９〜第１２レジスター６８，７０，７２，７４は、４個
の補間画素データと現在のフレームの画素データとの間
に発生された４個のMAD を貯蔵するために用いられてい
る。なお、他の第１変異検出部２４、第３変異検出部２
８、第４変異検出部３０も、第２変異検出部２６と同様
の構成である。
【００２４】図９は、図５に示した第１入力ライン１１
および第２入力ライン１３を介して入力される画素デー
タに対して、第１および第２補間回路１０，２２から出
力される補間画素データと、第１〜第４変異検出部２
４，２６，２８，３０から出力されるMAD との説明図で
ある。図９において、Ａは第１入力ライン１１および第
２入力ライン１３を介して第１補間回路１０に入力され
る画素データ、Ｂは第１補間回路１０の出力、Ｃは第２
補間回路２２の出力、Ｄは第１変異検出部２４の出力、
Ｅは第２変異検出部２６の出力、Ｆは第３変異検出部２
８の出力、Ｇは第４変異検出部３０の出力を表してい
る。
および第２入力ライン１３を介して入力される画素デー
タに対して、第１および第２補間回路１０，２２から出
力される補間画素データと、第１〜第４変異検出部２
４，２６，２８，３０から出力されるMAD との説明図で
ある。図９において、Ａは第１入力ライン１１および第
２入力ライン１３を介して第１補間回路１０に入力され
る画素データ、Ｂは第１補間回路１０の出力、Ｃは第２
補間回路２２の出力、Ｄは第１変異検出部２４の出力、
Ｅは第２変異検出部２６の出力、Ｆは第３変異検出部２
８の出力、Ｇは第４変異検出部３０の出力を表してい
る。
【００２５】
【発明が解決しようとする課題】しかし、上記従来の運
動ベクトル抽出装置では、任意の定数画素に対する補間
画素を１つずつ順次算出するようなっているため、運動
ベクトルの算出のため多くの時間を要するという課題が
あった。また、従来の運動ベクトル抽出装置では、運動
ベクトルの算出時間を向上させようとする場合、複雑な
回路構成を有することになるという課題があった。
動ベクトル抽出装置では、任意の定数画素に対する補間
画素を１つずつ順次算出するようなっているため、運動
ベクトルの算出のため多くの時間を要するという課題が
あった。また、従来の運動ベクトル抽出装置では、運動
ベクトルの算出時間を向上させようとする場合、複雑な
回路構成を有することになるという課題があった。
【００２６】すなわち、上記従来の運動ベクトル抽出装
置は、１つの画素に対する運動ベクトルを算出するため
に同様な動作を４回行わなければならないので、運動ベ
クトルの算出速度が非常に遅い。さらに、運動ベクトル
の算出速度を向上させるため、補間画素データおよびMA
D の算出を並列にすると、回路が非常に複雑になってし
まう。
置は、１つの画素に対する運動ベクトルを算出するため
に同様な動作を４回行わなければならないので、運動ベ
クトルの算出速度が非常に遅い。さらに、運動ベクトル
の算出速度を向上させるため、補間画素データおよびMA
D の算出を並列にすると、回路が非常に複雑になってし
まう。
【００２７】本願発明は上記の点に鑑みて提案されたも
のであって、簡素な回路構成で運動ベクトルを高速に算
出できる運動ベクトル抽出装置を提供することを、その
目的としている。
のであって、簡素な回路構成で運動ベクトルを高速に算
出できる運動ベクトル抽出装置を提供することを、その
目的としている。
【００２８】
【課題を解決するための手段】上記の課題を解決するた
め、本願発明では、次の技術的手段を講じている。
め、本願発明では、次の技術的手段を講じている。
【００２９】すなわち、本願の請求項１に記載した発明
は、現在フレームよりも時間的に前のフレームである以
前のフレームの画素データを、１画素の期間遅延させる
第１遅延手段と、以前のフレームの画素データを、探索
ブロックの１水平ラインの期間遅延させる第２遅延手段
と、以前のフレームの画素データを、探索ブロックの１
水平ラインの期間と１画素の期間との合計の期間遅延さ
せる第３遅延手段と、第１〜第３遅延手段からの遅延し
た画素データと、以前のフレームの画素データとを組み
合わせることにより、２つの画素の間に位置する、少な
くとも１つ以上の補間画素データを各々算出する画素補
間手段と、現在フレームの画素データを遅延させて長方
形に配列した現在フレーム画素データを発生させる第４
遅延手段と、第４遅延手段からの現在フレーム画素デー
タから、画素補間手段からの補間画素データを減算する
ことにより、各現在フレーム画素データに対する平均差
成分を各々算出する複数の平均偏差検出手段と、複数の
平均偏差検出手段からの平均差成分を相互に比較するこ
とにより、画素の動き量を検出する比較手段とを備えた
ことを特徴としている。
は、現在フレームよりも時間的に前のフレームである以
前のフレームの画素データを、１画素の期間遅延させる
第１遅延手段と、以前のフレームの画素データを、探索
ブロックの１水平ラインの期間遅延させる第２遅延手段
と、以前のフレームの画素データを、探索ブロックの１
水平ラインの期間と１画素の期間との合計の期間遅延さ
せる第３遅延手段と、第１〜第３遅延手段からの遅延し
た画素データと、以前のフレームの画素データとを組み
合わせることにより、２つの画素の間に位置する、少な
くとも１つ以上の補間画素データを各々算出する画素補
間手段と、現在フレームの画素データを遅延させて長方
形に配列した現在フレーム画素データを発生させる第４
遅延手段と、第４遅延手段からの現在フレーム画素デー
タから、画素補間手段からの補間画素データを減算する
ことにより、各現在フレーム画素データに対する平均差
成分を各々算出する複数の平均偏差検出手段と、複数の
平均偏差検出手段からの平均差成分を相互に比較するこ
とにより、画素の動き量を検出する比較手段とを備えた
ことを特徴としている。
【００３０】
【作用】上記請求項１に記載した発明によれば、第１遅
延手段は、現在フレームよりも時間的に前のフレームで
ある以前のフレームの画素データを、１画素の期間遅延
させる。第２遅延手段は、以前のフレームの画素データ
を、探索ブロックの１水平ラインの期間遅延させる。第
３遅延手段は、以前のフレームの画素データを、探索ブ
ロックの１水平ラインの期間と１画素の期間との合計の
期間遅延させる。画素補間手段は、第１〜第３遅延手段
からの遅延した画素データと、以前のフレームの画素デ
ータとを組み合わせることにより、２つの画素の間に位
置する、少なくとも１つ以上の補間画素データを各々算
出する。第４遅延手段は、現在フレームの画素データを
遅延させて長方形に配列した現在フレーム画素データを
発生させる。複数の平均偏差検出手段は、第４遅延手段
からの現在フレーム画素データから、画素補間手段から
の補間画素データを減算することにより、各現在フレー
ム画素データに対する平均差成分を各々算出する。比較
手段は、複数の平均偏差検出手段からの平均差成分を相
互に比較することにより、画素の動き量を検出する。
延手段は、現在フレームよりも時間的に前のフレームで
ある以前のフレームの画素データを、１画素の期間遅延
させる。第２遅延手段は、以前のフレームの画素データ
を、探索ブロックの１水平ラインの期間遅延させる。第
３遅延手段は、以前のフレームの画素データを、探索ブ
ロックの１水平ラインの期間と１画素の期間との合計の
期間遅延させる。画素補間手段は、第１〜第３遅延手段
からの遅延した画素データと、以前のフレームの画素デ
ータとを組み合わせることにより、２つの画素の間に位
置する、少なくとも１つ以上の補間画素データを各々算
出する。第４遅延手段は、現在フレームの画素データを
遅延させて長方形に配列した現在フレーム画素データを
発生させる。複数の平均偏差検出手段は、第４遅延手段
からの現在フレーム画素データから、画素補間手段から
の補間画素データを減算することにより、各現在フレー
ム画素データに対する平均差成分を各々算出する。比較
手段は、複数の平均偏差検出手段からの平均差成分を相
互に比較することにより、画素の動き量を検出する。
【００３１】
【実施例の説明】以下、本願発明の好ましい実施例を、
図面を参照しつつ具体的に説明する。
図面を参照しつつ具体的に説明する。
【００３２】図１は、本願発明に係る運動ベクトル抽出
装置のブロック図であって、この運動ベクトル抽出装置
は、１／２画素単位の運動ベクトルを抽出するよう構成
されたもので、現在フレームにおける３×３の画素を有
する基準ブロックの画素データに対する、現在フレーム
よりも時間的に前のフレームである以前フレームにおけ
る５×５の画素を有する探索ブロックの画素データを処
理するものと仮定して説明する。
装置のブロック図であって、この運動ベクトル抽出装置
は、１／２画素単位の運動ベクトルを抽出するよう構成
されたもので、現在フレームにおける３×３の画素を有
する基準ブロックの画素データに対する、現在フレーム
よりも時間的に前のフレームである以前フレームにおけ
る５×５の画素を有する探索ブロックの画素データを処
理するものと仮定して説明する。
【００３３】この運動ベクトル抽出装置は、第１〜第５
画素遅延器８０，８２，８４，８６，８８と、補間回路
９０と、第６〜第９画素遅延器９２，９４，９６，９８
と、第１〜第９変異検出部１００，１０２，１０４，１
０６，１０８，１１０，１１２，１１４，１１６と、比
較器１１８とを備えている。第１画素遅延器８０の入力
端には、第１入力ライン８１が接続されており、補間回
路９０の入力端および第１画素遅延器８０の出力端に
は、第１入力ライン８３が接続されている。補間回路９
０の入力端および第２画素遅延器８２の出力端には、第
２入力ライン８５が接続されており、補間回路９０の入
力端および第４画素遅延器８６の出力端には、第３入力
ライン８７が接続されている。補間回路９０の入力端お
よび第５画素遅延器８８の出力端には、第４入力ライン
８９が接続されており、補間回路９０の出力端および第
１変異検出部１００の入力端には、第１出力ライン９３
が接続されている。補間回路９０の出力端および第２，
第５変異検出部１０２，１０８の入力端には、第２出力
ライン９５が接続されており、補間回路９０の出力端お
よび第３，第７変異検出部１０４，１１２の入力端に
は、第３出力ライン９７が接続されている。補間回路９
０の出力端および第４，第９変異検出部１０６，１１６
の入力端には、第４出力ライン９９が接続されており、
比較器１１８の出力端には、出力ライン１０１が接続さ
れている。
画素遅延器８０，８２，８４，８６，８８と、補間回路
９０と、第６〜第９画素遅延器９２，９４，９６，９８
と、第１〜第９変異検出部１００，１０２，１０４，１
０６，１０８，１１０，１１２，１１４，１１６と、比
較器１１８とを備えている。第１画素遅延器８０の入力
端には、第１入力ライン８１が接続されており、補間回
路９０の入力端および第１画素遅延器８０の出力端に
は、第１入力ライン８３が接続されている。補間回路９
０の入力端および第２画素遅延器８２の出力端には、第
２入力ライン８５が接続されており、補間回路９０の入
力端および第４画素遅延器８６の出力端には、第３入力
ライン８７が接続されている。補間回路９０の入力端お
よび第５画素遅延器８８の出力端には、第４入力ライン
８９が接続されており、補間回路９０の出力端および第
１変異検出部１００の入力端には、第１出力ライン９３
が接続されている。補間回路９０の出力端および第２，
第５変異検出部１０２，１０８の入力端には、第２出力
ライン９５が接続されており、補間回路９０の出力端お
よび第３，第７変異検出部１０４，１１２の入力端に
は、第３出力ライン９７が接続されている。補間回路９
０の出力端および第４，第９変異検出部１０６，１１６
の入力端には、第４出力ライン９９が接続されており、
比較器１１８の出力端には、出力ライン１０１が接続さ
れている。
【００３４】第１〜第５画素遅延器８０，８２，８４，
８６，８８は、現在フレームよりも時間的に前のフレー
ムである以前のフレームの画素データを、１画素の期間
遅延させる第１遅延手段と、以前のフレームの画素デー
タを、探索ブロックの１水平ラインの期間遅延させる第
２遅延手段と、以前のフレームの画素データを、探索ブ
ロックの１水平ラインの期間と１画素の期間との合計の
期間遅延させる第３遅延手段とを構成している。補間回
路９０は、第１〜第３遅延手段からの遅延した画素デー
タと、以前のフレームの画素データとを組み合わせるこ
とにより、２つの画素の間に位置する、少なくとも１つ
以上の補間画素データを各々算出する画素補間手段を構
成している。第６〜第９画素遅延器９２，９４，９６，
９８は、現在フレームの画素データを遅延させて長方形
に配列した現在フレーム画素データを発生させる第４遅
延手段を構成している。第１〜第９変異検出部１００，
１０２，１０４，１０６，１０８，１１０，１１２，１
１４，１１６は、第４遅延手段からの現在フレーム画素
データから、画素補間手段からの補間画素データを減算
することにより、各現在フレーム画素データに対する平
均差成分を各々算出する複数の平均偏差検出手段を構成
している。比較器１１８は、複数の平均偏差検出手段か
らの平均差成分を相互に比較することにより、画素の動
き量を検出する比較手段を構成している。
８６，８８は、現在フレームよりも時間的に前のフレー
ムである以前のフレームの画素データを、１画素の期間
遅延させる第１遅延手段と、以前のフレームの画素デー
タを、探索ブロックの１水平ラインの期間遅延させる第
２遅延手段と、以前のフレームの画素データを、探索ブ
ロックの１水平ラインの期間と１画素の期間との合計の
期間遅延させる第３遅延手段とを構成している。補間回
路９０は、第１〜第３遅延手段からの遅延した画素デー
タと、以前のフレームの画素データとを組み合わせるこ
とにより、２つの画素の間に位置する、少なくとも１つ
以上の補間画素データを各々算出する画素補間手段を構
成している。第６〜第９画素遅延器９２，９４，９６，
９８は、現在フレームの画素データを遅延させて長方形
に配列した現在フレーム画素データを発生させる第４遅
延手段を構成している。第１〜第９変異検出部１００，
１０２，１０４，１０６，１０８，１１０，１１２，１
１４，１１６は、第４遅延手段からの現在フレーム画素
データから、画素補間手段からの補間画素データを減算
することにより、各現在フレーム画素データに対する平
均差成分を各々算出する複数の平均偏差検出手段を構成
している。比較器１１８は、複数の平均偏差検出手段か
らの平均差成分を相互に比較することにより、画素の動
き量を検出する比較手段を構成している。
【００３５】第１画素遅延器８０は、第１入力ライン８
１を介して入力された現在画素データ（b(i ，j)）を、
第２画素遅延器８２および補間回路９０の第１入力ライ
ン８３に供給する。第２画素遅延器８２は、１つの画素
期間遅延された画素データ（b(i ，j-1)）を第３画素遅
延器８４および補間回路９０の第２入力ライン８５に供
給する。第４画素遅延器８６は、現在画素データ（b(i
，j)）に比べて探索ブロックの１水平ライン期間（す
なわち、５個の画素期間）遅延された画素データ（b(i-
1 ，j)）を、第５画素遅延器８８および補間回路９０の
第３入力ライン８７に供給する。第５画素遅延器８８
は、現在画素データ（b(i ，j)）に比べて探索ブロック
の１水平ラインおよび１画素の期間（すなわち、６個の
画素期間）遅延された画素データ（b(i-1 ，j-1)）を、
補間回路９０の第４入力ライン８９に供給する。したが
って、第３画素遅延器８４は、第２画素遅延器８２から
の遅延された画素データ（b(i ，j-1)）を３個の画素期
間遅延させることになる。
１を介して入力された現在画素データ（b(i ，j)）を、
第２画素遅延器８２および補間回路９０の第１入力ライ
ン８３に供給する。第２画素遅延器８２は、１つの画素
期間遅延された画素データ（b(i ，j-1)）を第３画素遅
延器８４および補間回路９０の第２入力ライン８５に供
給する。第４画素遅延器８６は、現在画素データ（b(i
，j)）に比べて探索ブロックの１水平ライン期間（す
なわち、５個の画素期間）遅延された画素データ（b(i-
1 ，j)）を、第５画素遅延器８８および補間回路９０の
第３入力ライン８７に供給する。第５画素遅延器８８
は、現在画素データ（b(i ，j)）に比べて探索ブロック
の１水平ラインおよび１画素の期間（すなわち、６個の
画素期間）遅延された画素データ（b(i-1 ，j-1)）を、
補間回路９０の第４入力ライン８９に供給する。したが
って、第３画素遅延器８４は、第２画素遅延器８２から
の遅延された画素データ（b(i ，j-1)）を３個の画素期
間遅延させることになる。
【００３６】補間回路９０は、自己の第１〜第４入力ラ
イン８３，８５，８７，８９を介して供給される、現在
画素データ（b(i ，j)）と、遅延された画素データ（b
(i ，j-1)）、（b(i-1 ，j)）、（b(i-1 ，j-1)）とを
組み合わせて、４個の補間画素データ（b0 0(i ，j)，b
-1 0(i ，j)，b0 -1(i，j)，b -1 -1(i，j)）を発生する。
これら４個の補間画素データ（b0 0(i ，j)，b -1 0(i ，
j)，b0 -1(i，j)，b -1 -1(i，j)）は、下記数式３〜数式
６に基づいて生成される。
イン８３，８５，８７，８９を介して供給される、現在
画素データ（b(i ，j)）と、遅延された画素データ（b
(i ，j-1)）、（b(i-1 ，j)）、（b(i-1 ，j-1)）とを
組み合わせて、４個の補間画素データ（b0 0(i ，j)，b
-1 0(i ，j)，b0 -1(i，j)，b -1 -1(i，j)）を発生する。
これら４個の補間画素データ（b0 0(i ，j)，b -1 0(i ，
j)，b0 -1(i，j)，b -1 -1(i，j)）は、下記数式３〜数式
６に基づいて生成される。
【００３７】
【数３】
【００３８】
【数４】
【００３９】
【数５】
【００４０】
【数６】
【００４１】第６画素遅延器９２は、第２入力ライン９
１を介して入力される現在のフレームの画素データ（a
(i ，j)）を１つの画素期間遅延させ、その画素データ
（a(i，j-1)）を第７画素遅延器９４と第５および第６
変異検出部１０８，１１０に供給する。第７画素遅延器
９４は、第６画素遅延器９２からの遅延された現在フレ
ームの画素データ（a(i-1 ，j)）を再び１つの画素期間
遅延させ、２個の画素期間遅延された現在フレームの画
素データ（a(i ，j-2)）を第８画素遅延器９６に供給す
る。第８画素遅延器９６は、第７画素遅延器９４の出力
を１画素期間遅延させ、第２入力ライン９１を介して入
力された画素データ（a(i ，j)）に比べて基準ブロック
の１水平ラインの期間（すなわち、３個の画素期間）遅
延された現在フレームの画素データ（a(i-1 ，j)）を、
第９画素遅延器９８と第７および第８変異検出部１１
２，１１４とに供給する。第９画素遅延器９８は、第８
画素遅延器９６の出力を再び１個の画素期間遅延させ、
第２入力ライン９１を介して入力された画素データ（a
(i ，j)）に比べて基準ブロックの１水平ラインおよび
１画素に相当する期間（すなわち、４個の画素期間）遅
延された現在フレームの画素データ（a(i-1 ，j-1)）を
第９変異検出部１１６に供給する。
１を介して入力される現在のフレームの画素データ（a
(i ，j)）を１つの画素期間遅延させ、その画素データ
（a(i，j-1)）を第７画素遅延器９４と第５および第６
変異検出部１０８，１１０に供給する。第７画素遅延器
９４は、第６画素遅延器９２からの遅延された現在フレ
ームの画素データ（a(i-1 ，j)）を再び１つの画素期間
遅延させ、２個の画素期間遅延された現在フレームの画
素データ（a(i ，j-2)）を第８画素遅延器９６に供給す
る。第８画素遅延器９６は、第７画素遅延器９４の出力
を１画素期間遅延させ、第２入力ライン９１を介して入
力された画素データ（a(i ，j)）に比べて基準ブロック
の１水平ラインの期間（すなわち、３個の画素期間）遅
延された現在フレームの画素データ（a(i-1 ，j)）を、
第９画素遅延器９８と第７および第８変異検出部１１
２，１１４とに供給する。第９画素遅延器９８は、第８
画素遅延器９６の出力を再び１個の画素期間遅延させ、
第２入力ライン９１を介して入力された画素データ（a
(i ，j)）に比べて基準ブロックの１水平ラインおよび
１画素に相当する期間（すなわち、４個の画素期間）遅
延された現在フレームの画素データ（a(i-1 ，j-1)）を
第９変異検出部１１６に供給する。
【００４２】第１変異検出部１００は、第２入力ライン
９１を介して入力される現在フレームの画素データ（a
(i ，j)）と補間回路９０から第１出力ライン９３を介
して入力される補間画素データb0 0(i ，j)とのMAD を算
出し、そのMAD を比較器１１８に供給する。第２〜第４
変異検出部１０２，１０４，１０６は、第１変異検出部
１００と同様に、補間回路９０から第２〜第４出力ライ
ン９５，９７，９９を介して入力される補間画素データ
（b -1 0(i ，j)）、（b0 -1(i，j)）、（b -1 -1(i，j)）
と、第２入力ライン９１を介して入力される現在フレー
ムの画素データ（a(i ，j)）とのMAD をそれぞれ算出
し、そのMAD を比較器１１８に供給する。
９１を介して入力される現在フレームの画素データ（a
(i ，j)）と補間回路９０から第１出力ライン９３を介
して入力される補間画素データb0 0(i ，j)とのMAD を算
出し、そのMAD を比較器１１８に供給する。第２〜第４
変異検出部１０２，１０４，１０６は、第１変異検出部
１００と同様に、補間回路９０から第２〜第４出力ライ
ン９５，９７，９９を介して入力される補間画素データ
（b -1 0(i ，j)）、（b0 -1(i，j)）、（b -1 -1(i，j)）
と、第２入力ライン９１を介して入力される現在フレー
ムの画素データ（a(i ，j)）とのMAD をそれぞれ算出
し、そのMAD を比較器１１８に供給する。
【００４３】さらに、第５〜第９変異検出部１０８，１
１０，１１２，１１４，１１６も、第１〜第４変異検出
部１００，１０２，１０４，１０６と同様に動作して、
それぞれのMAD を算出し、そのMAD を比較器１１８に供
給する。すなわち、第５変異検出部１０８は、１つの画
素期間遅延された現在フレームの画素データ（a(i ，j-
1)）と、補間回路９０から第２出力ライン９５を介して
入力された補間画素データ（b -1 0(i ，j)）とのMAD を
算出する。第６変異検出部１１０は、１つの画素期間遅
延された現在フレームの画素データ（a(i ，j-1)）と、
補間回路９０から第４出力ライン９９を介して入力され
る補間画素データ（b -1 -1(i，j)）とのMAD を算出し、
そのMAD を比較器１１８に供給する。第７変異検出部１
１２は、基準ブロックの１水平ラインの期間遅延された
現在フレームの画素データ（a(i-1 ，j)）と、補間回路
９０から第３出力ライン９７を介して入力される補間画
素データ（b0 -1(i，j)）とのMAD を算出し、そのMAD を
比較器１１８に供給する。第８変異検出部１１４は、基
準ブロックの１水平ラインの期間遅延された現在フレー
ムの画素データ（a(i-1 ，j)）と、補間回路９０から第
４出力ライン９９を介して入力される補間画素データ
（b -1 -1(i，j)）とのMAD を算出し、そのMADを比較器
１１８に供給する。第９変異検出部１１６は、基準ブロ
ックの１水平ラインの期間および１画素に相当する期間
遅延された現在フレームの画素データ（a(i-1 ，j-1)）
と、補間回路９０から第４出力ライン９９を介して入力
される補間画素データ（b -1 -1(i，j)）とのMAD を算出
し、そのMAD を比較器１１８に供給する。
１０，１１２，１１４，１１６も、第１〜第４変異検出
部１００，１０２，１０４，１０６と同様に動作して、
それぞれのMAD を算出し、そのMAD を比較器１１８に供
給する。すなわち、第５変異検出部１０８は、１つの画
素期間遅延された現在フレームの画素データ（a(i ，j-
1)）と、補間回路９０から第２出力ライン９５を介して
入力された補間画素データ（b -1 0(i ，j)）とのMAD を
算出する。第６変異検出部１１０は、１つの画素期間遅
延された現在フレームの画素データ（a(i ，j-1)）と、
補間回路９０から第４出力ライン９９を介して入力され
る補間画素データ（b -1 -1(i，j)）とのMAD を算出し、
そのMAD を比較器１１８に供給する。第７変異検出部１
１２は、基準ブロックの１水平ラインの期間遅延された
現在フレームの画素データ（a(i-1 ，j)）と、補間回路
９０から第３出力ライン９７を介して入力される補間画
素データ（b0 -1(i，j)）とのMAD を算出し、そのMAD を
比較器１１８に供給する。第８変異検出部１１４は、基
準ブロックの１水平ラインの期間遅延された現在フレー
ムの画素データ（a(i-1 ，j)）と、補間回路９０から第
４出力ライン９９を介して入力される補間画素データ
（b -1 -1(i，j)）とのMAD を算出し、そのMADを比較器
１１８に供給する。第９変異検出部１１６は、基準ブロ
ックの１水平ラインの期間および１画素に相当する期間
遅延された現在フレームの画素データ（a(i-1 ，j-1)）
と、補間回路９０から第４出力ライン９９を介して入力
される補間画素データ（b -1 -1(i，j)）とのMAD を算出
し、そのMAD を比較器１１８に供給する。
【００４４】これにより比較器１１８は、第１〜第９変
異検出部１００，１０２，１０４，１０６，１０８，１
１０，１１２，１１４，１１６から各々入力される９個
のMAD を比較して最小値を有するMAD を選択し、その最
小値のMAD を運動ベクトルとして出力ライン１０１を介
して出力する。
異検出部１００，１０２，１０４，１０６，１０８，１
１０，１１２，１１４，１１６から各々入力される９個
のMAD を比較して最小値を有するMAD を選択し、その最
小値のMAD を運動ベクトルとして出力ライン１０１を介
して出力する。
【００４５】図２は、図１に示した補間回路９０の詳細
を示すブロック図で、補間回路９０は、第１加算器１２
０と、第２加算器１２２と、第３加算器１２４と、第４
加算器１２６と、第１減衰器１２８と、第２減衰器１３
０と、第３減衰器１３２とを備えている。第１加算器１
２０の入力端と第２加算器１２２の入力端とには、第１
入力ライン８３が接続されており、第１加算器１２０の
入力端には、第２入力ライン８５が接続されている。第
２加算器１２２の入力端と第３加算器１２４の入力端と
には、第３入力ライン８７が接続されており、第３加算
器１２４の入力端には、第４入力ライン８９が接続され
ている。第１入力ライン８３には、第１出力ライン９３
が接続されており、第１減衰器１２８の出力端には、第
２出力ライン９５が接続されている。第２減衰器１３０
の出力端には、第３出力ライン９７が接続されており、
第３減衰器１３２の出力端には、第４出力ライン９９が
接続されている。
を示すブロック図で、補間回路９０は、第１加算器１２
０と、第２加算器１２２と、第３加算器１２４と、第４
加算器１２６と、第１減衰器１２８と、第２減衰器１３
０と、第３減衰器１３２とを備えている。第１加算器１
２０の入力端と第２加算器１２２の入力端とには、第１
入力ライン８３が接続されており、第１加算器１２０の
入力端には、第２入力ライン８５が接続されている。第
２加算器１２２の入力端と第３加算器１２４の入力端と
には、第３入力ライン８７が接続されており、第３加算
器１２４の入力端には、第４入力ライン８９が接続され
ている。第１入力ライン８３には、第１出力ライン９３
が接続されており、第１減衰器１２８の出力端には、第
２出力ライン９５が接続されている。第２減衰器１３０
の出力端には、第３出力ライン９７が接続されており、
第３減衰器１３２の出力端には、第４出力ライン９９が
接続されている。
【００４６】第１加算器１２０は、図１に示した第１画
素遅延器８０から第１入力ライン８３を介して入力され
る現在画素データ（b(i ，j)）と、第２画素遅延器８２
から第２入力ライン８５を介して入力される１画素の期
間遅延された画素データ（b(i ，j-1)）とを加算し、そ
の画素データ（b(i ，j)＋b(i ，j-1)）を第１減衰器１
２８および第４加算器１２６に供給する。これにより第
１減衰器１２８は、第１加算器１２０からの加算された
画素データ（b(i ，j)＋b(i ，j-1)）を１／２に減衰さ
せ、その画素データ（(b(i，j)＋b(i ，j-1))/2 ）を、
補間画素データ（b -1 0(i ，j)）として、第２出力ライ
ン９５を介して図１に示した第２および第５変異検出部
１０２，１０８に供給する。
素遅延器８０から第１入力ライン８３を介して入力され
る現在画素データ（b(i ，j)）と、第２画素遅延器８２
から第２入力ライン８５を介して入力される１画素の期
間遅延された画素データ（b(i ，j-1)）とを加算し、そ
の画素データ（b(i ，j)＋b(i ，j-1)）を第１減衰器１
２８および第４加算器１２６に供給する。これにより第
１減衰器１２８は、第１加算器１２０からの加算された
画素データ（b(i ，j)＋b(i ，j-1)）を１／２に減衰さ
せ、その画素データ（(b(i，j)＋b(i ，j-1))/2 ）を、
補間画素データ（b -1 0(i ，j)）として、第２出力ライ
ン９５を介して図１に示した第２および第５変異検出部
１０２，１０８に供給する。
【００４７】第２加算器１２２は、図１に示した第４画
素遅延器８６から第３入力ライン８７を介して入力され
る基準ブロックの１水平ライン（すなわち、３個の画
素）の期間遅延された画素データ（b(i-1 ，j)）と、第
１入力ライン８３を介して入力される現在画素データ
（b(i ，j)）とを加算し、その画素データ（b(i ，j)＋
b(i-1 ，j)）を第２減衰器１３０に供給する。これによ
り第２減衰器１３０は、第２加算器１２２からの加算さ
れた画素データ（b(i ，j)＋b(i-1 ，j)）を１／２に減
衰させ、その画素データ（(b(i，j)＋b(i-1 ，j))/2 ）
を、補間画素データ（b0 -1(i，j)）として、第３出力ラ
イン９７を介して図１に示した第３および第７変異検出
部１０４，１１２に供給する。
素遅延器８６から第３入力ライン８７を介して入力され
る基準ブロックの１水平ライン（すなわち、３個の画
素）の期間遅延された画素データ（b(i-1 ，j)）と、第
１入力ライン８３を介して入力される現在画素データ
（b(i ，j)）とを加算し、その画素データ（b(i ，j)＋
b(i-1 ，j)）を第２減衰器１３０に供給する。これによ
り第２減衰器１３０は、第２加算器１２２からの加算さ
れた画素データ（b(i ，j)＋b(i-1 ，j)）を１／２に減
衰させ、その画素データ（(b(i，j)＋b(i-1 ，j))/2 ）
を、補間画素データ（b0 -1(i，j)）として、第３出力ラ
イン９７を介して図１に示した第３および第７変異検出
部１０４，１１２に供給する。
【００４８】第３加算器１２４は、図１に示した第５画
素遅延器８８から第４入力ライン８９を介して入力され
る、基準ブロックの一水平ラインおよび１画素に相当す
る期間（すなわち、４個の画素に相当する期間）遅延さ
れた画素データ（b(i-1 ，j-1)）と、第３入力ライン８
７を介して入力される、基準ブロックの一水平ラインの
期間遅延された画素データ（b(i-1 ，j)）とを加算し、
その画素データ（b(i-1 ，j)＋b(i-1 ，j-1)）を第４加
算器１２６に供給する。これにより、第４加算器１２６
は、第３加算器１２４からの画素データ（b(i-1 ，j)＋
b(i-1 ，j-1)）と第１加算器１２０からの画素データ
（b(i ，j)＋b(i ，j-1)）と加算し、その画素データ
（（b(i-1 ，j)＋b(i-1 ，j-1)）＋（b(i ，j)＋b(i ，
j-1)））を第３減衰器１３２に供給する。これにより第
３減衰器１３２は、第４加算器１２６からの加算された
画素データ（（b(i-1 ，j)＋b(i-1 ，j-1)）＋（b(i ，
j)＋b(i ，j-1)））を１／２に減衰させ、その画素デー
タ（（b(i-1 ，j)＋b(i-1 ，j-1)＋b(i ，j)＋b(i ，j-
1)）/2）を、第４出力ライン９９を介して図１に示した
第４、第６、第８および第９変異検出部１０６，１１
０，１１４，１１６に供給する。
素遅延器８８から第４入力ライン８９を介して入力され
る、基準ブロックの一水平ラインおよび１画素に相当す
る期間（すなわち、４個の画素に相当する期間）遅延さ
れた画素データ（b(i-1 ，j-1)）と、第３入力ライン８
７を介して入力される、基準ブロックの一水平ラインの
期間遅延された画素データ（b(i-1 ，j)）とを加算し、
その画素データ（b(i-1 ，j)＋b(i-1 ，j-1)）を第４加
算器１２６に供給する。これにより、第４加算器１２６
は、第３加算器１２４からの画素データ（b(i-1 ，j)＋
b(i-1 ，j-1)）と第１加算器１２０からの画素データ
（b(i ，j)＋b(i ，j-1)）と加算し、その画素データ
（（b(i-1 ，j)＋b(i-1 ，j-1)）＋（b(i ，j)＋b(i ，
j-1)））を第３減衰器１３２に供給する。これにより第
３減衰器１３２は、第４加算器１２６からの加算された
画素データ（（b(i-1 ，j)＋b(i-1 ，j-1)）＋（b(i ，
j)＋b(i ，j-1)））を１／２に減衰させ、その画素デー
タ（（b(i-1 ，j)＋b(i-1 ，j-1)＋b(i ，j)＋b(i ，j-
1)）/2）を、第４出力ライン９９を介して図１に示した
第４、第６、第８および第９変異検出部１０６，１１
０，１１４，１１６に供給する。
【００４９】図３は、図１に示した第１〜第９変異検出
部１００，１０２，１０４，１０６，１０８，１１０，
１１２，１１４，１１６の詳細を示すブロック図であっ
て、これらは各々、減算器１３４と、第１レジスター１
３６と、絶対値器１３８と、第２レジスター１４０と、
累算器１４２と、第３レジスター１４４とを備えてい
る。減算器１３４の一方の入力端には、第１入力ライン
１３５が接続されており、減算器１３４の他方の入力端
には、第２入力ライン１３７が接続されている。第３レ
ジスター１４４の出力端には、出力ライン１３９が接続
されている。
部１００，１０２，１０４，１０６，１０８，１１０，
１１２，１１４，１１６の詳細を示すブロック図であっ
て、これらは各々、減算器１３４と、第１レジスター１
３６と、絶対値器１３８と、第２レジスター１４０と、
累算器１４２と、第３レジスター１４４とを備えてい
る。減算器１３４の一方の入力端には、第１入力ライン
１３５が接続されており、減算器１３４の他方の入力端
には、第２入力ライン１３７が接続されている。第３レ
ジスター１４４の出力端には、出力ライン１３９が接続
されている。
【００５０】減算器１３４には、第１入力ライン１３５
を介して補間画素データ（b1 k (i，j)）が入力され、第
２入力ライン１３７を介して現在フレームの画素データ
（a(i ，j)）が入力される。第１入力ライン１３５は、
図１および図２に示した補間回路９０の第１〜第４出力
ライン９３，９５，９７，９９のいずれかに接続され、
４個の補間画素データ（b0 0(i ，j)）、（b0 -1(i，
j)）、（b -1 0(i ，j)）、（b -1 -1(i，j)）のうち、い
ずれか１つの補間画素データ（b1 k (i，j)）を減算器１
３４に入力させる。また、第２入力ライン１３７は、図
１に示した第２入力ライン９１や、第６、第８、または
第９画素遅延器９２，９６，９８の出力ラインのいずれ
かに接続され、現在フレームの画素データ（a(i ，
j)）、１画素の期間遅延された現在フレームの画素デー
タ（a(i ，j-1)）、基準ブロックの一水平ライン（すな
わち、３個の画素）の期間遅延された現在フレームの画
素データ（a(i-1 ，j)）、または基準ブロックの１水平
ラインおよび１画素に相当する期間（すなわち、４個の
画素の期間）遅延された現在フレームの画素データ（a
(i-1，j-1)）のいずれかを減算器１３４に入力させる。
しかし、ここでは説明の便宜のため、第２入力ライン１
３７に入力される画素データを、遅延されない現在フレ
ームの画素データ（a(i ，j)）と仮定する。
を介して補間画素データ（b1 k (i，j)）が入力され、第
２入力ライン１３７を介して現在フレームの画素データ
（a(i ，j)）が入力される。第１入力ライン１３５は、
図１および図２に示した補間回路９０の第１〜第４出力
ライン９３，９５，９７，９９のいずれかに接続され、
４個の補間画素データ（b0 0(i ，j)）、（b0 -1(i，
j)）、（b -1 0(i ，j)）、（b -1 -1(i，j)）のうち、い
ずれか１つの補間画素データ（b1 k (i，j)）を減算器１
３４に入力させる。また、第２入力ライン１３７は、図
１に示した第２入力ライン９１や、第６、第８、または
第９画素遅延器９２，９６，９８の出力ラインのいずれ
かに接続され、現在フレームの画素データ（a(i ，
j)）、１画素の期間遅延された現在フレームの画素デー
タ（a(i ，j-1)）、基準ブロックの一水平ライン（すな
わち、３個の画素）の期間遅延された現在フレームの画
素データ（a(i-1 ，j)）、または基準ブロックの１水平
ラインおよび１画素に相当する期間（すなわち、４個の
画素の期間）遅延された現在フレームの画素データ（a
(i-1，j-1)）のいずれかを減算器１３４に入力させる。
しかし、ここでは説明の便宜のため、第２入力ライン１
３７に入力される画素データを、遅延されない現在フレ
ームの画素データ（a(i ，j)）と仮定する。
【００５１】減算器１３４は、補間画素データ（b
1 k (i，j)）と現在フレームの画素データ（a(i ，j)）
との差成分を検出し、その差成分を第１レジスター１３
６に供給する。これにより第１レジスター１３６は、減
算器１３４からの画素間の差成分を一時保管した後、絶
対値器１３８に供給して、画素の差成分を安全に絶対値
器１３８側に伝達されるようにする。絶対値器１３８
は、第１レジスター１３６からの画素の差成分を絶対値
に置き換え、その絶対値を第２レジスター１４０に供給
する。
1 k (i，j)）と現在フレームの画素データ（a(i ，j)）
との差成分を検出し、その差成分を第１レジスター１３
６に供給する。これにより第１レジスター１３６は、減
算器１３４からの画素間の差成分を一時保管した後、絶
対値器１３８に供給して、画素の差成分を安全に絶対値
器１３８側に伝達されるようにする。絶対値器１３８
は、第１レジスター１３６からの画素の差成分を絶対値
に置き換え、その絶対値を第２レジスター１４０に供給
する。
【００５２】累算器１４２は、第２レジスター１４０か
らの画素の差成分の絶対値を、自己の出力である現在の
MAD に加算することにより、新たなMAD を算出して、そ
のMAD を第３レジスター１４４に供給する。これにより
第３レジスター１４４は、累算器１４２からのMAD を、
出力ライン１３９を介して図１に示した比較器１１８に
出力する。
らの画素の差成分の絶対値を、自己の出力である現在の
MAD に加算することにより、新たなMAD を算出して、そ
のMAD を第３レジスター１４４に供給する。これにより
第３レジスター１４４は、累算器１４２からのMAD を、
出力ライン１３９を介して図１に示した比較器１１８に
出力する。
【００５３】図４は、図１に示した第１入力ライン８１
に入力される５×５の画素データに対する、補間回路９
０および第１〜第９変異検出部１００，１０２，１０
４，１０６，１０８，１１０，１１２，１１４，１１６
の出力データの説明図である。図４において、Ｈは第１
入力ライン８１を介して第１画素遅延器８０に入力され
る画素データ、Ｉは補間回路９０から出力される補間デ
ータ、Ｊは第１変異検出部１００から出力されるMAD 、
Ｋは第２変異検出部１０２から出力されるMAD 、Ｌは第
３変異検出部１０４から出力されるMAD 、Ｍは第４変異
検出部１０６から出力されるMAD 、Ｎは第５変異検出部
１０８から出力されるMAD 、Ｏは第６変異検出部１１０
から出力されるMAD 、Ｐは第７変異検出部１１２から出
力されるMAD 、Ｑは第８変異検出部１１４から出力され
るMAD 、Ｒは第９変異検出部１１６から出力されるMAD
をそれぞれ表している。この図４からも明らかなよう
に、図１に示した上記運動ベクトル抽出装置によれば、
１回の演算過程により運動ベクトルを算出することがで
きる。
に入力される５×５の画素データに対する、補間回路９
０および第１〜第９変異検出部１００，１０２，１０
４，１０６，１０８，１１０，１１２，１１４，１１６
の出力データの説明図である。図４において、Ｈは第１
入力ライン８１を介して第１画素遅延器８０に入力され
る画素データ、Ｉは補間回路９０から出力される補間デ
ータ、Ｊは第１変異検出部１００から出力されるMAD 、
Ｋは第２変異検出部１０２から出力されるMAD 、Ｌは第
３変異検出部１０４から出力されるMAD 、Ｍは第４変異
検出部１０６から出力されるMAD 、Ｎは第５変異検出部
１０８から出力されるMAD 、Ｏは第６変異検出部１１０
から出力されるMAD 、Ｐは第７変異検出部１１２から出
力されるMAD 、Ｑは第８変異検出部１１４から出力され
るMAD 、Ｒは第９変異検出部１１６から出力されるMAD
をそれぞれ表している。この図４からも明らかなよう
に、図１に示した上記運動ベクトル抽出装置によれば、
１回の演算過程により運動ベクトルを算出することがで
きる。
【００５４】このように、補間画素を一括的に算出する
ので、簡素な回路構成で運動ベクトルを高速に算出でき
る。
ので、簡素な回路構成で運動ベクトルを高速に算出でき
る。
【００５５】
【発明の効果】以上説明したように請求項１の発明によ
れば、現在フレームよりも時間的に前のフレームである
以前のフレームの画素データを、１画素の期間遅延させ
る第１遅延手段と、以前のフレームの画素データを、探
索ブロックの１水平ラインの期間遅延させる第２遅延手
段と、以前のフレームの画素データを、探索ブロックの
１水平ラインの期間と１画素の期間との合計の期間遅延
させる第３遅延手段と、第１〜第３遅延手段からの遅延
した画素データと、以前のフレームの画素データとを組
み合わせることにより、２つの画素の間に位置する、少
なくとも１つ以上の補間画素データを各々算出する画素
補間手段と、現在フレームの画素データを遅延させて長
方形に配列した現在フレーム画素データを発生させる第
４遅延手段と、第４遅延手段からの現在フレーム画素デ
ータから、画素補間手段からの補間画素データを減算す
ることにより、各現在フレーム画素データに対する平均
差成分を各々算出する複数の平均偏差検出手段と、複数
の平均偏差検出手段からの平均差成分を相互に比較する
ことにより、画素の動き量を検出する比較手段とを備え
たので、補間画素を一括的に算出することから、簡素な
回路構成で運動ベクトルを高速に算出できる。
れば、現在フレームよりも時間的に前のフレームである
以前のフレームの画素データを、１画素の期間遅延させ
る第１遅延手段と、以前のフレームの画素データを、探
索ブロックの１水平ラインの期間遅延させる第２遅延手
段と、以前のフレームの画素データを、探索ブロックの
１水平ラインの期間と１画素の期間との合計の期間遅延
させる第３遅延手段と、第１〜第３遅延手段からの遅延
した画素データと、以前のフレームの画素データとを組
み合わせることにより、２つの画素の間に位置する、少
なくとも１つ以上の補間画素データを各々算出する画素
補間手段と、現在フレームの画素データを遅延させて長
方形に配列した現在フレーム画素データを発生させる第
４遅延手段と、第４遅延手段からの現在フレーム画素デ
ータから、画素補間手段からの補間画素データを減算す
ることにより、各現在フレーム画素データに対する平均
差成分を各々算出する複数の平均偏差検出手段と、複数
の平均偏差検出手段からの平均差成分を相互に比較する
ことにより、画素の動き量を検出する比較手段とを備え
たので、補間画素を一括的に算出することから、簡素な
回路構成で運動ベクトルを高速に算出できる。
【図１】本願発明に係る運動ベクトル抽出装置のブロッ
ク図である。
ク図である。
【図２】本願発明に係る運動ベクトル抽出装置に備えら
れた補間回路のブロック図である。
れた補間回路のブロック図である。
【図３】本願発明に係る運動ベクトル抽出装置に備えら
れた変異検出部のブロック図である。
れた変異検出部のブロック図である。
【図４】本願発明に係る運動ベクトル抽出装置の各部か
ら出力されるデータの説明図である。
ら出力されるデータの説明図である。
【図５】従来の運動ベクトル抽出装置のブロック図であ
る。
る。
【図６】従来の運動ベクトル抽出装置に備えられた第１
補間回路のブロック図である。
補間回路のブロック図である。
【図７】従来の運動ベクトル抽出装置に備えられた第２
補間回路のブロック図である。
補間回路のブロック図である。
【図８】従来の運動ベクトル抽出装置に備えられた変異
検出部のブロック図である。
検出部のブロック図である。
【図９】従来の運動ベクトル抽出装置の各部から出力さ
れるデータの説明図である。
れるデータの説明図である。
８０〜８８，９２〜９８ 第１〜第９画素遅延器 ９０ 補間回路 １００〜１１６ 第１〜第９変異検出部 １１８ 比較器
Claims (1)
- 【請求項１】 現在フレームよりも時間的に前のフレー
ムである以前のフレームの画素データを、１画素の期間
遅延させる第１遅延手段と、前記第１遅延手段を一部に含み、 前記以前のフレームの
画素データを、探索ブロックの１水平ラインの期間遅延
させる第２遅延手段と、前記第２遅延手段を一部に含み、 前記以前のフレームの
画素データを、探索ブロックの１水平ラインの期間と１
画素の期間との合計の期間遅延させる第３遅延手段と、複数の加算器と減衰器とからなり、 前記第１〜第３遅延
手段からの前記遅延した画素データと、前記以前のフレ
ームの画素データとを組み合わせることにより、前記２
つの画素の間に位置する、少なくとも１つ以上の補間画
素データを各々算出する画素補間手段と、縦続接続された複数の遅延器からなり、 現在フレームの
画素データを遅延させて長方形に配列した現在フレーム
画素データを発生させる第４遅延手段と、 前記第４遅延手段からの前記現在フレーム画素データか
ら、前記画素補間手段からの前記補間画素データを減算
することにより、前記各現在フレーム画素データに対す
る平均差成分を各々算出する複数の平均偏差検出手段
と、 前記複数の平均偏差検出手段からの平均差成分を相互に
比較することにより、画素の動き量を検出する比較手段
と、 を備えたことを特徴とする、運動ベクトル抽出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR94-14584 | 1994-06-24 | ||
| KR19940014584A KR970010094B1 (en) | 1994-06-24 | 1994-06-24 | Improved motion vector extraction method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884346A JPH0884346A (ja) | 1996-03-26 |
| JP2811425B2 true JP2811425B2 (ja) | 1998-10-15 |
Family
ID=19386203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18085695A Expired - Lifetime JP2811425B2 (ja) | 1994-06-24 | 1995-06-23 | 運動ベクトル抽出装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5579059A (ja) |
| JP (1) | JP2811425B2 (ja) |
| KR (1) | KR970010094B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0151922B1 (ko) * | 1995-12-12 | 1998-10-15 | 양승택 | 필드 및 프레임 움직임 추정 장치 |
| US5784108A (en) * | 1996-12-03 | 1998-07-21 | Zapex Technologies (Israel) Ltd. | Apparatus for and method of reducing the memory bandwidth requirements of a systolic array |
| US20050254716A1 (en) * | 2004-05-11 | 2005-11-17 | Princeton Technology Corporation | Method for compressing workload of digital-animation calculation |
| KR20080042997A (ko) * | 2006-11-13 | 2008-05-16 | 삼성전자주식회사 | 디스플레이 장치 및 그 방법 |
| KR102250449B1 (ko) * | 2014-09-19 | 2021-05-12 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 영상 보정 방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8328362D0 (en) * | 1983-10-24 | 1983-11-23 | Indep Broadcasting Authority | Movement detector |
| JP2523369B2 (ja) * | 1989-03-14 | 1996-08-07 | 国際電信電話株式会社 | 動画像の動き検出方法及びその装置 |
| JPH03256485A (ja) * | 1990-03-06 | 1991-11-15 | Victor Co Of Japan Ltd | 動きベクトル検出回路 |
| DE69126930T2 (de) * | 1990-09-03 | 1998-02-19 | Philips Electronics Nv | Video-Bewegungsvektorabschätzung mit asymmetrischem Aktualisierungsgebiet |
| FR2670978A1 (fr) * | 1990-12-21 | 1992-06-26 | Philips Electronique Lab | Procede d'extraction de mouvement comprenant la formation d'images de differences et un filtrage tridimensionnel. |
| US5497203A (en) * | 1991-10-30 | 1996-03-05 | Mitsubishi Denki Kabushiki Kaisha | Motion detection circuit for high definition television based on muse |
| JPH05336514A (ja) * | 1992-05-29 | 1993-12-17 | Sony Corp | 画像符号化装置 |
| US5448310A (en) * | 1993-04-27 | 1995-09-05 | Array Microsystems, Inc. | Motion estimation coprocessor |
| US5477272A (en) * | 1993-07-22 | 1995-12-19 | Gte Laboratories Incorporated | Variable-block size multi-resolution motion estimation scheme for pyramid coding |
-
1994
- 1994-06-24 KR KR19940014584A patent/KR970010094B1/ko not_active IP Right Cessation
-
1995
- 1995-06-22 US US08/493,792 patent/US5579059A/en not_active Expired - Lifetime
- 1995-06-23 JP JP18085695A patent/JP2811425B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR970010094B1 (en) | 1997-06-21 |
| KR960003405A (ko) | 1996-01-26 |
| US5579059A (en) | 1996-11-26 |
| JPH0884346A (ja) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU643565B2 (en) | pideo image processing | |
| US5745183A (en) | Image motion estimation system which derives candidate block from interpolated motion vectors | |
| EP0630157B1 (en) | Systems and methods for coding alternate fields of interlaced video sequences | |
| US7110455B2 (en) | Noise reduction pre-processor for digital video using previously generated motion vectors and adaptive spatial filtering | |
| EP0579844B1 (en) | Method and apparatus for motion estimation | |
| EP1592258B1 (en) | Motion estimation employing adaptive spatial update vectors | |
| EP1592248B1 (en) | Motion vector estimation employing adaptive temporal prediction | |
| KR100541953B1 (ko) | 움직임 보상을 위한 화소값 선택 장치 및 방법 | |
| US5508744A (en) | Video signal compression with removal of non-correlated motion vectors | |
| US6430223B1 (en) | Motion prediction apparatus and method | |
| EP1431917A2 (en) | Motion estimation engine with parallel interpolation and search hardware | |
| US20050243928A1 (en) | Motion vector estimation employing line and column vectors | |
| JPS62213392A (ja) | フイ−ルド補間方法 | |
| JPH09179987A (ja) | 動きベクトル検出方法及び動きベクトル検出装置 | |
| KR100605746B1 (ko) | 블럭 기반의 움직임 보상 장치 및 방법 | |
| JP2001516186A (ja) | 適応的動き推定方法及びその装置 | |
| EP0529587B1 (en) | Image encoding apparatus | |
| Kappagantula et al. | Motion compensated predictive coding | |
| US6104439A (en) | Method and apparatus for motion estimation | |
| JP2811425B2 (ja) | 運動ベクトル抽出装置 | |
| KR0185940B1 (ko) | 미세한 움직임 추정 방법 및 그 장치 | |
| JP3596137B2 (ja) | 画像信号符号化方法及び装置、並びに画像信号復号方法及び装置 | |
| EP0474272B1 (en) | Method and apparatus for reducing motion estimator hardware and data transmission capacity requirements in video systems | |
| JP3237029B2 (ja) | 動画像圧縮装置 | |
| JPH0414980A (ja) | テレビジョン信号内挿方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100807 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110807 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |