JP2810218B2 - Method and apparatus for evaluating throughput of virtual circuit using time division multiplexed transmission channel - Google Patents

Method and apparatus for evaluating throughput of virtual circuit using time division multiplexed transmission channel

Info

Publication number
JP2810218B2
JP2810218B2 JP16255090A JP16255090A JP2810218B2 JP 2810218 B2 JP2810218 B2 JP 2810218B2 JP 16255090 A JP16255090 A JP 16255090A JP 16255090 A JP16255090 A JP 16255090A JP 2810218 B2 JP2810218 B2 JP 2810218B2
Authority
JP
Japan
Prior art keywords
throughput
virtual circuit
time
context
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16255090A
Other languages
Japanese (ja)
Other versions
JPH0369232A (en
Inventor
ジヨルジユ・チエボー
ドユニ・ル・ビアン
Original Assignee
アルカテル・エヌ・ベー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR8908193A external-priority patent/FR2648649B1/en
Priority claimed from FR8908191A external-priority patent/FR2648645B1/en
Priority claimed from FR8908192A external-priority patent/FR2648648B1/en
Application filed by アルカテル・エヌ・ベー filed Critical アルカテル・エヌ・ベー
Publication of JPH0369232A publication Critical patent/JPH0369232A/en
Application granted granted Critical
Publication of JP2810218B2 publication Critical patent/JP2810218B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L12/5602Bandwidth control in ATM Networks, e.g. leaky bucket
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5636Monitoring or policing, e.g. compliance with allocated rate, corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 本発明は、非同期時分割多重化伝送チャネルを使用す
る仮想回路のスループットの評価方法及び装置に係る。
The present invention relates to a method and an apparatus for evaluating the throughput of a virtual circuit using an asynchronous time division multiplex transmission channel.

非同期時分割多重化伝送チャネルは、情報単位ブロッ
クまたはセル(cellule)と呼ばれるディジタルデータ
構造のデータメッセージを搬送する伝送チャネルであ
る。各セルは、例えば8ビット4文字から成るヘッダ
と、所定数の文字、例えば32文字から成るメッセージ本
体とを含む。かかるセルが間断なく継続して伝送チャネ
ルに送出される。伝送すべきメッセージが存在しないと
きは伝送チャネルが、「空白」セル、即ちメッセージセ
ルと同じフォーマットを有し認識容易な規約情報を含む
セルを搬送する。メッセージセルストリームが十分な割
合の空白セルを維持するような構成が採択されている。
即ち、かかる空白セルは、特に受信端末をセルフォーマ
ットに同期させる機能を果たす。
Asynchronous time division multiplexed transmission channels are transmission channels that carry data messages in a digital data structure called information unit blocks or cells. Each cell includes a header composed of, for example, 8 bits and 4 characters, and a message body composed of a predetermined number of characters, for example, 32 characters. Such cells are continuously transmitted to the transmission channel without interruption. When there are no messages to be transmitted, the transmission channel carries "blank" cells, i.e., cells having the same format as the message cells and containing legible information. An arrangement has been adopted in which the message cell stream maintains a sufficient percentage of blank cells.
That is, such a blank cell performs a function of synchronizing the receiving terminal with the cell format.

各メッセージセルのヘッダの例えば2文字には、メッ
セージ本体の再送方向を定義するために受信端末で使用
される情報項目がコードされている。ヘッダの残りの2
文字は、サービス情報及びセルの宛て先に関する先行2
文字に関するコードチェック及び誤り検出情報を含む。
不規則に離間した同じ宛て先のセルのヘッダは同じ情報
を含む。従ってこの情報は、伝送チャネルの伝送容量の
一部を占める一種の仮想回路であると考えてよい。より
一般的には、この仮想回路は伝送チャネルの一部を占
め、例えば単位時間あたりのセル数によって示される仮
想回路のスループットを導入し、このスループットは変
動する値である。本発明の目的はまさに、この仮想回路
のスループットを評価することである。
For example, two characters in the header of each message cell code an information item used by the receiving terminal to define the retransmission direction of the message body. 2 remaining headers
The characters are the leading 2 regarding the service information and cell destination.
Includes code check and error detection information for characters.
The headers of cells of the same destination, which are irregularly spaced, contain the same information. Therefore, this information can be considered as a kind of virtual circuit that occupies a part of the transmission capacity of the transmission channel. More generally, this virtual circuit occupies a part of the transmission channel and introduces a throughput of the virtual circuit, indicated, for example, by the number of cells per unit time, which is a variable value. The purpose of the present invention is exactly to evaluate the throughput of this virtual circuit.

伝送チャネルは常に複数の仮想回路を支持しており、
仮想回路のセルは、所謂非同期時分割多重化伝送チャネ
ルに不規則に挿入されている。スループットは変動する
値であり、異なる仮想回路のスループットは異なる値で
ある。これらのスループットの和は、伝送チャネルの最
大スループットによって制限され、やはり変動する値で
ある。このため空白セル伝送用のスペースが維持され
る。
A transmission channel always supports multiple virtual circuits,
The cells of the virtual circuit are randomly inserted in a so-called asynchronous time division multiplex transmission channel. The throughput is a variable value, and the throughputs of different virtual circuits are different values. The sum of these throughputs is a value that is limited by the maximum throughput of the transmission channel and also varies. Therefore, a space for transmitting a blank cell is maintained.

また、別々に識別され得る仮想回路の数は、セルのヘ
ッダ中でこの情報に割り当てられたビット数に依存す
る。最大仮想回路数は特に、伝送チャネルの最大スルー
プットを仮想回路使用データソースの最小スループット
で除算して得られた仮想回路数によって決定される。こ
の値は極めて大きく例えば64Kに達する。
Also, the number of virtual circuits that can be separately identified depends on the number of bits allocated to this information in the header of the cell. The maximum number of virtual circuits is determined in particular by the number of virtual circuits obtained by dividing the maximum throughput of the transmission channel by the minimum throughput of the data source using virtual circuits. This value is extremely large and reaches, for example, 64K.

しかしながら、非同期時分割多重化伝送は最も広い範
囲の応用が予定され、その結果として、仮想回路使用ソ
ースのビットレートも極めて広い範囲(例えば毎秒数キ
ロビットから数百メガビット)にわたる。従って、仮想
回路の実際の数は一般には最大数よりも少ない。
However, asynchronous time division multiplexing transmissions are expected to have the widest range of applications, and consequently the bit rates of virtual circuit sources also vary over a very wide range (eg, several kilobits per second to hundreds of megabits per second). Therefore, the actual number of virtual circuits is generally less than the maximum number.

非同期時分割多重化伝送チャネルは、極めて多様な変
動するビットレートでソースから供給されるデータを搬
送するように設計されている。宛て先に至る伝送線に沿
って配備されたスイッチング装置及び伝送装置によっ
て、セルに含まれたメッセージが宛て先に搬送される。
従って、伝送線の下流で渋滞が生じないように、回路に
割り当てられた総スループット以上のスループットを故
障または不正によって導入するソースが存在しないこと
を考察中の伝送チャネルの処でチェックする必要があ
る。このようなソースが存在する場合、常用の訂正操作
では、仮想回路に割り当てられた総スループットを超過
したと判断されたセルを阻止して伝送チャネルで搬送し
ないか、または少なくとも超過セルとしてマークし、渋
滞が生じたときに伝送線から削除する。本発明は、かか
る検査を遂行しその結果として超過セルを指摘する仮想
回路のスループットの評価システムに係る。
Asynchronous time division multiplexed transmission channels are designed to carry data supplied from sources at a wide variety of varying bit rates. The messages contained in the cells are conveyed to the destination by switching devices and transmission devices arranged along the transmission line to the destination.
Therefore, in order to avoid congestion downstream of the transmission line, it is necessary to check at the transmission channel under consideration that there is no source that introduces a throughput exceeding the total throughput allocated to the circuit due to failure or fraud. . In the presence of such sources, a common correction operation would be to block the cells determined to have exceeded the total throughput allocated to the virtual circuit and not carry them on the transmission channel, or at least mark them as excess cells, Delete from the transmission line when congestion occurs. The present invention relates to a system for evaluating the throughput of a virtual circuit which performs such a test and indicates an excess cell as a result.

この種のシステムは既に公知である。例えば、フラン
ス特許出願公開第2,616,024号はこのために、クロック
と、仮想回路毎に1つの閾値を備えたカウンタとの使用
を教示している。カウンタは1セル毎に前進し1クロッ
クパルス毎に後退する。セルの速度がクロックパルスの
速度より速くなるとカウンタが閾値に到達して信号出力
が発生する。
Systems of this kind are already known. For example, FR-A-2,616,024 teaches the use of clocks and counters with one threshold per virtual circuit for this purpose. The counter moves forward every cell and moves backward every clock pulse. When the speed of the cell becomes faster than the speed of the clock pulse, the counter reaches the threshold and a signal output is generated.

かかるシステムは、仮想回路数が極めて多く且つセル
の持続時間(duree)が極めて短い(例えば500ns)のと
きは使用できない。1クロックパルス後に全部のカウン
タを増分させるための所要時間が1セルの持続時間を上
回るからである。
Such a system cannot be used when the number of virtual circuits is very large and the cell duration is very short (for example, 500 ns). This is because the time required to increment all counters after one clock pulse exceeds the duration of one cell.

本発明の目的は、上記のごとき要請に応える仮想回路
のスループットの評価方法及び装置を提供することであ
る。本発明は更に、極めて柔軟性に富み多様な使用条件
に適応することが可能である。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method and an apparatus for evaluating the throughput of a virtual circuit which meet the above demands. The invention is also very flexible and can be adapted to a variety of use conditions.

本発明は、非同期時分割多重化伝送チャネルを使用し
セルを搬送する仮想回路のスループット即ちビットレー
トを評価するために、前記仮想回路のスループットの評
価条件を定義するコンテキストと呼ばれるデータ集合を
含む記憶場所を各仮想回路に割り当てるメモリを使用
し、仮想回路のスループットを評価するために各セル受
信毎に該セルが属する仮想回路のコンテキストの読取り
を行ない、更に、所定の単位で表現される前記仮想回路
関連の現在時刻を与えるように設計されたクロック信号
の使用を含む方法を提供する。本発明方法の特徴は、前
記仮想回路の1セル到着の際に、仮想回路の前記コンテ
キストに1つの開始時刻表示が書込まれ、同じ仮想回路
の次の1セル到着の際に、前記コンテキストが該仮想回
路に割り当てられた記憶場所から読出され、このとき前
記クロック信号によって与えられた現在時刻から、コン
テキストから読出された開始時刻が減算されて時間差が
算出され、該時間差と、前記開始時刻を書込ませたセル
と前記次のセルの時刻との間にカウントされたセル間の
タイムインタバルの数とから、仮想回路のスループット
の測定値を得ることである。
SUMMARY OF THE INVENTION In order to evaluate the throughput or bit rate of a virtual circuit carrying cells using an asynchronous time division multiplexed transmission channel, the present invention provides a storage including a data set called a context defining conditions for evaluating the throughput of said virtual circuit. A memory for allocating a location to each virtual circuit is used, and the context of the virtual circuit to which the cell belongs is read every time each cell is received in order to evaluate the throughput of the virtual circuit. A method is provided that includes the use of a clock signal designed to provide a current time associated with a circuit. A feature of the method of the present invention is that when one cell of the virtual circuit arrives, one start time indicator is written to the context of the virtual circuit, and when the next one cell of the same virtual circuit arrives, the context is The start time read from the context is subtracted from the current time given by the clock signal to calculate a time difference, and the time difference is read from the storage location assigned to the virtual circuit. Obtaining a measured value of the throughput of the virtual circuit from the number of time intervals between cells counted between the written cell and the time of the next cell.

本発明の特徴はまた、前記仮想回路の1セル到着毎に
仮想回路のコンテキストに開始時刻表示が書込まれ、同
じ仮想回路の次の1セルの到着毎に前記コンテキストが
該仮想回路に割り当てられた記憶場所から読出され、前
記クロック信号によって与えられた現在時刻から、コン
テキストから読出された開始時刻が減算されて時間差が
設定され、前記時間差は、2つのセル間に経過する時間
インタバルとして定義され所定の単位で表現される仮想
回路の瞬間スループットの測定値を構成し、前記瞬間ス
ループットの測定値は訂正操作の必要を決定するために
評価手段に供給され、前記現在時刻が開始時刻としてコ
ンテキストに書込まれることである。
A feature of the present invention is that a start time indicator is written in the context of the virtual circuit each time one cell of the virtual circuit arrives, and the context is assigned to the virtual circuit each time the next cell of the same virtual circuit arrives. A time difference is set by subtracting the start time read from the context from the current time read from the stored location and provided by the clock signal, the time difference being defined as the time interval elapsing between the two cells. Constituting a measurement of the instantaneous throughput of the virtual circuit expressed in a predetermined unit, wherein the measurement of the instantaneous throughput is supplied to an evaluation means for determining the necessity of a correction operation, and the current time is used as a start time in the context. It is to be written.

上記のごとき特徴によって、各セル到着の際にコンテ
キストのアクセスを行なうだけでセルの到着の際の観測
値から仮想回路のスループットを評価することが可能で
あり、多数の仮想回路の処理が可能である。また、各セ
ル受信の際に閾値超過が生じると訂正操作が行なわれる
スループット測定が可能である。言い替えると、スルー
プットが突然超過しても実質的に即時の操作が可能であ
る。
With the above features, it is possible to evaluate the throughput of the virtual circuit from the observed value at the time of arrival of the cell simply by accessing the context at the time of arrival of each cell, and it is possible to process a large number of virtual circuits. is there. In addition, it is possible to measure a throughput in which a correction operation is performed when a threshold value is exceeded during reception of each cell. In other words, virtually immediate operation is possible even if the throughput suddenly exceeds.

本発明の別の特徴によれば、コンテキストが受信セル
のカウント数を含み、仮想回路の各セルの受信毎に該カ
ウント数が増分され、増分カウント数を特定カウント値
と比較し、受信済みセルのカウント数が特定カウント値
に達したときにのみ不連続な2つのセル間に経過した時
間インタバルとして定義される前記時間差を仮想回路の
瞬間スループットの測定値として供給し、受信済みセル
のカウント数を再初期化する。
According to another feature of the invention, the context includes a count of the number of cells received, the count is incremented for each reception of each cell of the virtual circuit, the incremented count is compared to a particular count, Providing the time difference defined as the time interval elapsed between two discontinuous cells only when the count number of the cells reaches a specific count value as a measurement value of the instantaneous throughput of the virtual circuit, and counting the number of received cells. Is reinitialized.

かかる特徴によれば、前記特定カウント値によっ定義
された数のセル間の平均時間インタバルに関する評価を
設定することが可能である。この特定カウント値はま
た、コンテキストに内包され、従ってパラメータ的値で
あってもよい。
According to this feature, it is possible to set an evaluation relating to the average time interval between the number of cells defined by the specific count value. This specific count value is also contained in the context and may therefore be a parametric value.

本発明の別の特徴によれば、前記コンテキストが、測
定インタバルの特定持続時間と、受信済みセルの数とを
含み、各セル受信毎に、前記時間差と前記測定インタバ
ル持続時間とを比較し、更に、前記時間差が前記測定イ
ンタバルの持続時間より小さいときは前記受信済みセル
の数を増分し、前記時間差が前記測定インタバルの持続
時間以上のときにのみ前記受信済みセルの増分数が所与
の時間インタバルに受信したセル数として定義された仮
想回路の平均スループットの測定値として供給され、同
時に、前記受信済みセル数と測定インタバルの開始時刻
とが再初期化される。
According to another feature of the invention, the context includes a specific duration of a measurement interval and a number of received cells, and for each cell reception, comparing the time difference with the measurement interval duration, Further, when the time difference is smaller than the duration of the measurement interval, the number of the received cells is incremented, and only when the time difference is equal to or more than the duration of the measurement interval, the increment number of the received cells is given. It is provided as a measure of the average throughput of the virtual circuit, defined as the number of cells received in the time interval, and at the same time the number of received cells and the start time of the measurement interval are re-initialized.

かかる特徴によって、所定時間インタバルに受信した
セル数に関する測定から、連続または不連続なセルの間
の時間インタバルを含む瞬間スループット測定値を与え
ることが可能である。このような測定は正常トラフィッ
ク中にこの時間インタバルで受信すべきセル数のごとき
適当な持続時間の時間インタバルを選択することによっ
て経済的に実行でき所望の正確度で得られる。
With such a feature, it is possible to provide an instantaneous throughput measurement that includes the time interval between consecutive or non-consecutive cells from a measurement on the number of cells received at a given time interval. Such measurements can be performed economically and obtained with the desired accuracy by selecting a time interval of appropriate duration, such as the number of cells to be received at this time interval during normal traffic.

本発明の別の特徴によれば、所与の仮想回路に順次設
定された複数のスループット測定値を累算し、累算され
た値を累算スループットの測定値として呈示する。
According to another feature of the present invention, a plurality of throughput measurements sequentially set for a given virtual circuit are accumulated and the accumulated values are presented as accumulated throughput measurements.

本発明の別の特徴によれば、コンテキストがスループ
ットカウンタを構成する少なくとも1つのデータ項目を
含み、前記所定単位で表現された許可スループットに対
応する所定値と前記スループットの測定値の1つとの間
の差を加算することによってその内容を訂正し、次いで
特定末端位置に対するスループットカウンタの到達位置
を比較し、この末端位置に到達または通過したときは訂
正操作の必要を示す信号を発生する。
According to another feature of the invention, the context comprises at least one data item constituting a throughput counter, wherein a context between a predetermined value corresponding to the allowed throughput expressed in the predetermined unit and one of the measured values of the throughput. , And then compares the arrival position of the throughput counter with respect to a particular end position, and generates a signal indicating the need for a corrective operation when the end position is reached or passed.

本発明の別の特徴によれば、コンテキストが少なくと
も1つのスループット閾値を含み、前記スループット測
定値の1つと前記閾値とを比較して、前記測定値が閾値
間のどのインタバルに存在するかを判定し、前記判定さ
れたインタバルの関数として前記カウント値を訂正し、
前記カウント値が第1方向の末端位置に到達したことを
判定し訂正操作の必要を示す信号を供給する。
According to another feature of the invention, the context includes at least one throughput threshold, and comparing one of said throughput measurements to said threshold to determine at which interval between said thresholds said measurement is present Correcting the count value as a function of the determined interval,
It is determined that the count value has reached the end position in the first direction, and a signal indicating the necessity of a correction operation is supplied.

本発明の別の特徴によれば、複数のスループット閾値
とカウント値とを備え、前記スループット測定値の1つ
と前記閾値とを比較して該測定値が閾値間のどのインタ
バルに存在するかを決定し、決定されたインタバルに従
って前記カウント値を訂正し、更に、前記カウント値が
第1方向の末端位置に到達したことを判定して訂正操作
の必要を示す信号を供給する。
According to another aspect of the invention, the method comprises a plurality of throughput thresholds and a count value, wherein one of the throughput measurements is compared to the threshold to determine at which interval between the thresholds the measurement is present. Then, the count value is corrected according to the determined interval, and further, it is determined that the count value has reached the end position in the first direction, and a signal indicating the necessity of a correction operation is supplied.

本発明の別の特徴によれば、前記コンテキスト許可最
大スループット表示を含み、各セル到着毎に観察された
スループットと前記最大スループット表示とを比較し、
前記観察されたスループットが許可最大スループット以
上の値であるときは訂正操作の必要を示す前記信号を供
給する。
According to another feature of the invention, including the context allowed maximum throughput indication, comparing the maximum throughput indication with the observed throughput for each cell arrival,
If the observed throughput is greater than or equal to the maximum allowed throughput, the signal indicating the need for a corrective action is provided.

本発明の別の特徴によれば、前記スループットカウン
タまたは前記カウント値が末端位置に到着すると、許可
最大スループット表示と同じ機能を果たす対応スループ
ット閾値に依存する限界スループット値が前記コンテキ
スト内で使用される。
According to another feature of the invention, when said throughput counter or said count value arrives at a terminal position, a marginal throughput value dependent on a corresponding throughput threshold serving the same function as the allowed maximum throughput indication is used in said context. .

本発明はまた、仮想回路のスループットの評価条件を
定義するコンテキストと呼ばれるデータ集合を含む記憶
場所を各仮想回路に割り当てるメモリと、仮想回路のス
ループットを評価するために1セル受信毎に該セルに属
する仮想回路のコンテキストを読取る手段と、所定単位
で表現される仮想回路対応の現在時刻を供給するように
設計されたクロック信号ソースとを含む装置を提供す
る。本発明装置の特徴は、仮想回路の1セル到着の際に
仮想回路のコンテキストに開始時刻表示を書込む手段
と、同じ仮想回路の次の1セル到着の際に該仮想回路に
割り当てられた記憶場所から前記コンテキストを読出す
手段と、クロックによって供給された現在時刻から、コ
ンテキストによって読出された開始時刻を減算する手段
とを含み、前記減算によって設定された時間差と、前記
開始時刻を書込ませたセルと次のセルの時刻との間にカ
ウントされたセル間の時間インタバルの数とから、仮想
回路のスループットの測定値を得ることである。
The present invention also provides a memory for allocating a storage location including a data set called a context that defines an evaluation condition of a virtual circuit throughput to each virtual circuit, and a memory for each cell reception for evaluating the throughput of the virtual circuit. An apparatus is provided that includes means for reading the context of a virtual circuit to which it belongs, and a clock signal source designed to supply a current time corresponding to the virtual circuit expressed in a predetermined unit. The device of the present invention is characterized in that means for writing a start time indication in the context of the virtual circuit when one cell of the virtual circuit arrives, and storage allocated to the virtual circuit when the next one cell of the same virtual circuit arrives. Means for reading the context from a location, and means for subtracting the start time read by the context from the current time supplied by the clock, wherein the time difference set by the subtraction and the start time are written. A measure of the throughput of the virtual circuit is obtained from the number of time intervals between cells counted between the time of the next cell and the time of the next cell.

更に、前記時間差は、2つのセル間に経過する時間イ
ンタバルとして定義される仮想回路の瞬間スループット
測定値であると考えることができ、本発明装置が、訂正
操作の必要を決定するために前記瞬間スループット測定
値を評価手段に供給する手段と、前記現在時刻を開始時
刻としてコンテキストに書込むことを決定する手段とを
含む。
Further, the time difference can be considered to be an instantaneous throughput measurement of the virtual circuit defined as the time interval elapsing between the two cells, and the apparatus of the present invention uses the instantaneous throughput to determine the need for corrective action. Means for providing a throughput measurement to an evaluation means, and means for determining to write in the context the current time as a start time.

本発明の別の特徴によれば、前記コンテキストが受信
セルのカウント数を含み、仮想回路の1セル受信毎に該
カウント数を増分する手段と、増分カウント数をコンテ
キストによって供給された特定カウント値に比較する手
段と、受信セルカウント数が特定カウント値に達したと
きにのみ作動し、不連続な2つのセル間に経過した時間
インタバルとして定義された前記時間差を仮想回路の瞬
間スループット測定値として供給し、また受信セルカウ
ントを再初期化する手段とを含む。
According to another feature of the invention, the context includes a count of received cells, and means for incrementing the count each time a cell is received by the virtual circuit, and wherein the incremented count is a specific count value supplied by the context. Means for operating only when the received cell count reaches a specific count value, and using the time difference defined as the time interval elapsed between two discontinuous cells as an instantaneous throughput measurement value of the virtual circuit. Means for providing and reinitializing the received cell count.

本発明の別の特徴によれば、コンテキストが測定イン
タバルの特定持続時間と受信済みセル数とを含み、各セ
ル受信毎に前記時間差と前記測定インタバルの持続時間
とを比較する手段と、前記時間差が前記測定インタバル
持続時間より短いときに前記受信済みセル数を増分し、
前記時間差が測定インタバル持続時間以上に長いときに
のみ受信済みセルの前記増分数を所与の時間インタバル
に受信したセル数として定義される仮想回路の平均スル
ープットの測定値として供給し、同時に前記セル数を再
初期化する手段とを含む。
According to another feature of the invention, the context comprises a specific duration of the measurement interval and the number of received cells, and means for comparing the time difference and the duration of the measurement interval for each cell reception; and Incrementing the number of received cells when is less than the measurement interval duration,
Providing the incremental number of received cells as a measure of the average throughput of the virtual circuit defined as the number of cells received at a given time interval only when the time difference is greater than or equal to the measurement interval duration, and at the same time Means for re-initializing the number.

本発明の別の特徴によれば、所与の仮想回路に順次設
定された複数の前記スループット測定値を累算し、全体
を累算スループット測定値として与える手段を含む。
According to another feature of the invention, means for accumulating a plurality of said throughput measurements set sequentially for a given virtual circuit and providing the whole as an accumulated throughput measurement is provided.

本発明の別の特徴によれば、コンテキストが少なくと
も1つのスループットカウンタを含み、許可スループッ
トに対応する所定値と前記スループット測定値の1つと
の間の差を加算することによって該カウンタの内容を訂
正する手段と、前記スループットカウンタの到達位置と
特定末端位置とを比較し、前者が後者以上になると補正
操作の必要を示す信号を発生する手段とを含む。
According to another feature of the invention, the context includes at least one throughput counter, and corrects the content of said counter by adding the difference between a predetermined value corresponding to the allowed throughput and one of said throughput measurements. Means for comparing the arrival position of the throughput counter with the specific end position, and generating a signal indicating the necessity of a correction operation when the former is greater than or equal to the latter.

本発明の別の特徴によれば、コンテキストが少なくと
も1つのスループット閾値を含み、前記スループット測
定値の1つを前記閾値に比較する手段と、前記閾値以上
ではスループットカウンタを第1方向に起動し前記閾値
未満では他方向に起動する手段と、前記のごとく起動さ
れたスループットカウンタが第1方向の末端位置に到達
したことを判定し訂正操作の必要を示す信号を供給する
手段とを含む。
According to another feature of the invention, the context comprises at least one throughput threshold, means for comparing one of said throughput measurements to said threshold, above said threshold, activating a throughput counter in a first direction, If the threshold value is less than the threshold value, means for activating in the other direction and means for determining that the throughput counter activated as described above has reached the end position in the first direction and supplying a signal indicating the necessity of a correction operation are provided.

本発明の別の特徴によれば、前記コンテキストが、複
数のスループット閾値と少なくとも1つのカウント値と
を有し、前記スループット測定値が閾値間のどのインタ
バルに存在するかを決定するためにスループット測定値
の1つと前記閾値とを比較する手段と、前記のごとく決
定されたインタバルの関数としての量だけカウント値を
訂正し、前記カウント値が第1方向の末端位置に到達し
たことを判定し訂正操作の必要を示す信号を発生する手
段とを含む。
According to another feature of the invention, the context has a plurality of throughput thresholds and at least one count value, and a throughput measurement for determining at which interval the throughput measurement is between the thresholds. Means for comparing one of the values with the threshold value, correcting the count value by an amount as a function of the interval determined as described above, and determining and correcting that the count value has reached the end position in the first direction. Means for generating a signal indicating the need for operation.

本発明の別の特徴によれば、コンテキストが許可最大
スループット表示を含み、各セル到着毎に観察されたス
ループットと最大スループット表示とを比較し、観察さ
れたスループットが許可最大スループット以上の場合に
訂正操作の必要を示す信号を供給する手段を含む。
According to another feature of the invention, the context includes an allowed maximum throughput indication, and compares the observed throughput with the maximum throughput indication for each cell arrival, and corrects if the observed throughput is greater than or equal to the allowed maximum throughput. Means for providing a signal indicating the need for operation.

本発明の別の特徴によれば、前記スループットカウン
タまたは前記カウント値が末端位置に到達する毎に、許
可最大スループット表示と同じ機能を果たす対応スルー
プット閾値に依存する限界スループット値を前記コンテ
キストに書込む手段を含む。
According to another feature of the invention, each time the throughput counter or the count value reaches a terminal position, a limit throughput value that depends on a corresponding throughput threshold that performs the same function as the permitted maximum throughput indication is written into the context. Including means.

本発明の別の特徴によれば、前記クロック信号ソース
が、仮想回路の前記コンテキストによって供給されるク
ロック信号選択表示によって制御されるクロック選択モ
ジュールを介して仮想回路に対応する現在時刻を供給し
その結果としてマスタクロックの出力群を選択し、最下
位ビット出力が、スループットの評価に関与した持続時
間の測定に用いられた所定単位をキャラクタライズし、
この所定単位は評価値に所望の正確度が得られるように
選択される。
According to another feature of the invention, the clock signal source provides a current time corresponding to the virtual circuit via a clock selection module controlled by a clock signal selection indication provided by the context of the virtual circuit. As a result, the output group of the master clock is selected, and the least significant bit output characterizes a predetermined unit used for measuring the duration involved in the evaluation of the throughput.
The predetermined unit is selected so as to obtain a desired accuracy in the evaluation value.

この結果として、仮想回路に関する時間表示を仮想回
路自体のスループットに適応させることができ、これら
の表示の寸法即ちビット数を増加させることなく所望の
正確度を得ることが可能である。
As a result, the time display for the virtual circuit can be adapted to the throughput of the virtual circuit itself, and the desired accuracy can be obtained without increasing the size of these displays, ie, the number of bits.

添付図面に示す非限定具体例に基づく以下の記載より
本発明の上記及びその他の目的及び特徴がより十分に理
解されよう。
The above and other objects and features of the invention will be more fully understood from the following description based on non-limiting embodiments illustrated in the accompanying drawings.

まず、本発明の実施例の全体概略図を示す第1図を参
照されたい。第1図のスループット評価システムは、セ
ル入力ENCとセル出力STCとの間に挿入されている。該シ
ステムは、非同期時分割多重化伝送チャネルに挿入され
ている。具体的には、入力ENCで受信された伝送チャネ
ルのビットレートは例えば600Mビット/秒である。この
データストリームはシフトレジスタとして図示されたセ
ル送受信ブロックBRECを通過する。リンクによって支持
された仮想回路のスループット、即ちビットレートが許
容範囲である限り、入力ENCで受信された全部のセル
は、例えば1セルの伝送時間、例えば約0.5μ秒に等し
い遅延を伴って出力STCにそのまま送出される。
First, please refer to FIG. 1 showing an overall schematic diagram of an embodiment of the present invention. 1 is inserted between the cell input ENC and the cell output STC. The system is inserted into an asynchronous time division multiplex transmission channel. Specifically, the bit rate of the transmission channel received at the input ENC is, for example, 600 Mbit / sec. This data stream passes through a cell transmit / receive block BREC illustrated as a shift register. As long as the throughput of the virtual circuit supported by the link, i.e. the bit rate, is acceptable, all cells received at the input ENC will be output with a transmission time of e.g. one cell, e.g. with a delay equal to about 0.5 microseconds Sent to STC as is.

本文の冒頭で言及した例によれば、1つのセルは4文
字のヘッダを有し、ヘッダの2文字16ビットが仮想回路
番号を示す。セルはまた32文字のメッセージ本体を含
む。
According to the example mentioned at the beginning of the text, one cell has a header of four characters, two 16 bits of the header indicating the virtual circuit number. The cell also contains a 32-character message body.

1つのセルのヘッダがブロックBRECにはいると、この
ヘッダETは、処理コンテキストアクセスブロックBACTに
送られる。該ブロックBACT内の仮想回路番号CVは、受信
セルが属する仮想回路の処理コンテキストCTを処理コン
テキストメモリMCTから読取るためのアドレスとして使
用される。この処理コンテキストCTは、ディジタル情報
の集合から成り、これらの情報のいくつかは、仮想回路
を使う通信の持続時間に固定された半永久情報であり、
残りは、仮想回路の各セルの受信毎に変化し得る可変情
報である。
When the header of one cell enters the block BREC, this header ET is sent to the processing context access block BACT. The virtual circuit number CV in the block BACT is used as an address for reading the processing context CT of the virtual circuit to which the received cell belongs from the processing context memory MCT. This processing context CT consists of a set of digital information, some of which is semi-permanent information fixed for the duration of communication using virtual circuits,
The rest is variable information that can change every time each cell of the virtual circuit is received.

アクセスブロックBACTは、読取られた処理コンテキス
トCTLを処理ブロックBTに送る。該ブロックは更に、カ
ウンタブロックBCから入力順に関する情報を受容する。
処理ブロックBTは、これらの2つの情報に基づいて更新
された処理コンテキストCTXを作成し、同じアドレスCV
に再度書込まれるようにアクセスブロックBACTに返送
し、受信セルが許容範囲でないときは信号OSCを発生す
る。
The access block BACT sends the read processing context CTL to the processing block BT. The block further receives information about the input order from the counter block BC.
The processing block BT creates an updated processing context CTX based on these two pieces of information, and generates the same address CV
Is returned to the access block BACT so that the received cell is not within the allowable range, and the signal OSC is generated.

更新されたコンテキストCTXは可変情報を含み、この
情報は、ブロックBTの処理プログラムに従って、1セル
受信の関数として、即ちカウンタブロックBCによって表
示されたセルの到着時刻の関数として必要に応じて変更
され得る。
The updated context CTX contains variable information, which is changed as necessary as a function of the one-cell reception, ie as a function of the arrival time of the cell indicated by the counter block BC, according to the processing program of the block BT. obtain.

信号OSCはブロックBRECに伝送され、第1の実施態様
では、この信号が該ブロックBREC内の受信セルを空白セ
ルで置換する。第2の実施態様では、信号OSCはセルの
ヘッダに備えられた標識をマークする。このマークによ
って、超過スループットの場合にはセルが後でスイッチ
ング手段に入ったときに該スイッチング手段が該セルを
伝送しない。信号OSCの出力SOSCを利用して信号OSCをそ
の他の目的で使用することも可能である。
The signal OSC is transmitted to the block BREC, which in the first embodiment replaces the received cells in the block BREC with blank cells. In a second embodiment, the signal OSC marks an indicator provided in the header of the cell. With this mark, in the case of excess throughput, when a cell later enters the switching means, the switching means does not transmit the cell. The signal OSC can be used for other purposes by using the output SOSC of the signal OSC.

上記動作を実行するためにブロックBACT及びBTが要す
る時間の長さは、1セルの伝送時間に等しいのが好まし
い。そうすれば、これらのブロックは、次のセルの受信
後直ちに新しい動作サイクルを再開し得る。しかしなが
ら当業界で公知のごとく、アクセスブロックBACT及び処
理ブロックBTの各々がセルに関する諸処理動作のために
1セルの時間を完全に使用できるように、所与の受信セ
ルに関するコンテキストの読取り−処理−再書込みの動
作が直後のセルに関する同じ動作とオーバーラップする
ように2つのブロックの動作が管理されてもよい。
It is preferable that the length of time required for the blocks BACT and BT to execute the above operation be equal to the transmission time of one cell. These blocks can then restart a new operating cycle immediately after receiving the next cell. However, as is known in the art, read-processing of a context for a given received cell so that each of the access block BACT and the processing block BT can fully use the time of one cell for processing operations on the cell. The operation of the two blocks may be managed such that the rewrite operation overlaps the same operation on the immediately following cell.

コンテキストデータCTは、まずリンクCMPによってア
クセスブロックBACTと接続した図示しない制御プロセッ
サによってメモリMCTに書込まれる。この書込み動作毎
にプロセッサは、仮想回路のアドレスCVとコンテキスト
情報CTとを供給する。ブロックBACTは、例えば空白セル
の識別手段を備え、各空白セルの受信時間内に新しいコ
ンテキストの書込み処理を行なうように構成されてもよ
い。
The context data CT is first written into the memory MCT by a control processor (not shown) connected to the access block BACT by the link CMP. The processor supplies the address CV of the virtual circuit and the context information CT for each write operation. The block BACT may include, for example, blank cell identification means, and may be configured to perform a writing process of a new context within the reception time of each blank cell.

ブロックBACTは最後に動作監視装置を含み、プロセッ
サはリンクCMPによってその動作報告を読取る。
Block BACT finally contains an activity monitor, and the processor reads its activity report by link CMP.

ブロックBREC、BACT、BT及びBCは点線で囲んだ枠の内
部に図示したが、その理由は後述するごとく、これらの
ブロックが用途指定集積回路(ASIC)の形状で集合的に
形成されるからである。
The blocks BREC, BACT, BT, and BC are shown inside the frame surrounded by a dotted line because, as described later, these blocks are collectively formed in the form of an application specific integrated circuit (ASIC). is there.

以後の記載では、送受信ブロックBRECに関して詳細に
は説明しないが、このブロックは本質的にシフトレジス
タである。また、カウンタブロックBCに関しても詳細に
は説明しないが、このブロックは、内部クロックの1期
間毎に一歩ずつ増分され全部の位置を循環する単なる2
進カウンタである。このカウンタの段数に関しては後述
する。アクセスブロックBACTに関しても詳細には説明し
ないが、このブロックの機能ははっきりと定義されてお
り、またこのブロックの製造方法及びこのブロックとメ
モリMCTとの組み合わせ技術は当業者に明らかである。
処理ブロックBTのみを以下に詳細に説明する。
In the following description, the transmission / reception block BREC will not be described in detail, but this block is essentially a shift register. The counter block BC will not be described in detail, but this block is a simple block which is incremented by one step every period of the internal clock and circulates through all positions.
Hex counter. The number of stages of this counter will be described later. Although the access block BACT is not described in detail, the function of this block is clearly defined, and a method of manufacturing the block and a technique of combining the block with the memory MCT will be apparent to those skilled in the art.
Only the processing block BT will be described in detail below.

この処理ブロックBTは第2図に概略的に示されてい
る。ブロックは6タイプの処理モジュールを含む。即
ち、少なくとも1つのクロック選択モジュールMSHと、
少なくとも1つのスループット測定モジュールMMDと、
少なくとも1つの結果量子化モジュールMQRと、少なく
とも1つの結果約分モジュールMRRと、少なくとも1つ
のカウント管理モジュールMGCと、少なくとも1つの判
断モジュールMSCとを含む。
This processing block BT is shown schematically in FIG. The block contains six types of processing modules. That is, at least one clock selection module MSH,
At least one throughput measurement module MMD;
It includes at least one result quantization module MQR, at least one result reduction module MRR, at least one count management module MGC, and at least one decision module MSC.

クロック選択モジュールMSHは第3図に示されてい
る。第3図はまた、パルスhを供給するクロックHGによ
って制御される一連の2進段から構成されたブロックBC
のカウンタCBCを示す。カウンタCBCの出力S0〜S(d+
m+e)はクロック選択モジュールに結合されている。
該モジュールは更に、アクセスブロックBACTによって供
給されるコンテキストCTから、e+1の値を順次とり得
る2進表示から成るクロック選択表示selhを受信する。
この表示はm個のマルチプレクサMU1〜MUmに与えられ、
その結果として全部のマルチプレクサが同じ向きにな
る。これらのマルチプレクサの各々は、カウンタCBCの
e+1個の出力を有する1つの出力群に接続され、m個
の出力群自体が1つまたは複数の出力ずつマルチプレク
サMU1からマルチプレクサMUmまでシフトする。従ってマ
ルチプレクサMU1はカウンタの出力Sd〜S(d+e)に
接続され、マルチプレクサMUmは出力S(d+m)〜Db
=S(d+m+e)に接続される。最後に、m個のマル
チプレクサの出力M1〜Mmは、u〜u+mの有効ビットを
有する2進数の形態の現在時刻hcを供給する。有効ビッ
トuは表示値selhに依存する。従って仮想回路の各々
は、その処理コンテキストの表示selhによって定義され
そのスループット即ちビットレートに適したクロック信
号を有している。
The clock selection module MSH is shown in FIG. FIG. 3 also shows a block BC composed of a series of binary stages controlled by a clock HG supplying a pulse h.
Shows the counter CBC. Outputs S0 to S (d +) of counter CBC
m + e) is coupled to the clock selection module.
The module further receives from the context CT supplied by the access block BACT a clock selection indication selh consisting of a binary indication that can take on the value of e + 1 sequentially.
This indication is given to m multiplexers MU1 to MUm,
The result is that all multiplexers have the same orientation. Each of these multiplexers is connected to one output group having e + 1 outputs of the counter CBC, and the m output groups themselves shift one or more outputs from the multiplexer MU1 to the multiplexer MUm. Accordingly, the multiplexer MU1 is connected to the outputs Sd to S (d + e) of the counter, and the multiplexer MUm is connected to the outputs S (d + m) to Db.
= S (d + m + e). Finally, the outputs M1 to Mm of the m multiplexers provide the current time hc in binary form with valid bits u to u + m. The valid bit u depends on the display value selh. Thus, each of the virtual circuits has a clock signal defined by its processing context indication selh and suitable for its throughput or bit rate.

しかしながら注目すべきは、上記のごときクロック選
択ブロックと同様のクロック選択ブロックを複数一緒に
配備し得ることである。以下の記載より、スループット
測定モジュールはすべて、クロック選択モジュールによ
って供給された現在時刻を利用することが理解されよ
う。全部の測定モジュールが同一の現在時刻を利用し得
るときには第2図のごときクロック選択モジュールが1
つでよい。場合によっては種々の測定モジュールに異な
る現在時刻を供給する必要があり、この場合には測定モ
ジュールと同数のクロック選択モジュールが必要であ
る。
However, it should be noted that a plurality of clock selection blocks similar to the clock selection blocks as described above can be provided together. From the following description, it will be appreciated that all of the throughput measurement modules utilize the current time provided by the clock selection module. When all the measurement modules can use the same current time, the clock selection module as shown in FIG.
One. In some cases it is necessary to supply different current times to the various measuring modules, in which case the same number of clock selection modules as the measuring modules are required.

処理ブロックBTは次に、1つまたは複数のスループッ
ト測定モジュールMMD1〜MMD3を含む。
The processing block BT then includes one or more throughput measurement modules MMD1 to MMD3.

まずモジュールMMD1を第4図に基づいて説明する。こ
のモジュールはブロックBACTによって供給されたコンテ
キストCTから以下の情報を受信する。
First, the module MMD1 will be described with reference to FIG. This module receives the following information from the context CT supplied by block BACT:

−期間uとして表現される測定時間インタバルの持続時
間T、 −期間uの値、 −現在時刻hcに基づいて後で設定された測定時間インタ
バルTの開始時刻ha1、 −現在時刻の時間インタバルTで受信済みのセル数n1、 1セルのビット数B。
-The duration T of the measurement time interval expressed as a period u;-the value of the period u;-the start time ha1 of the measurement time interval T set later based on the current time hc;-the time interval T of the current time. Number of received cells n1, number of bits B per cell.

モジュールMMD1はまた、モジュールMSHから供給され
る現在時刻hcを受信する。
The module MMD1 also receives the current time hc supplied from the module MSH.

モジュールMMD1は差hc−ha1を算出する。この差がT
未満のときは、値n1x=n1+1をブロックBACTに与えコ
ンテキストCTの値n1に置換する。逆に差がT以上のとき
は、後のモジュールMQR、MRRまたはMGCに対して値Dm1=
n1を伴うバリデーション信号Val1を与える。このとき、
ブロックBACTには値n1x=1と値ha1x=hcとが与えら
れ、これらの値はコンテキストCTの値n1及びha1に置換
して書込まれる。従って、処理コンテキストCTに書込ま
れた開始時刻は値n1が1に等しい先行セルの受信時刻で
ある。
The module MMD1 calculates the difference hc-ha1. This difference is T
If it is less than the value, the value n1x = n1 + 1 is given to the block BACT and replaced with the value n1 of the context CT. Conversely, when the difference is greater than or equal to T, the value Dm1 =
Give a validation signal Val1 with n1. At this time,
A value n1x = 1 and a value ha1x = hc are given to the block BACT, and these values are written in place of the values n1 and ha1 of the context CT. Therefore, the start time written in the processing context CT is the reception time of the preceding cell whose value n1 is equal to 1.

このように少なくともTに等しい持続時間の各測定イ
ンタバルの経過毎に設定されるスループットDm1の値
は、式n1*B/(T*u)で示すことができ、これは期間
uを秒で表現するときの毎秒あたりの受信ビット数を示
す。しかしながら、前記に指摘したように、Dm1=n1で
測定結果は因数B/(T*u)を含まない。従って、モジ
ュールMMD1は値u及びBを処理コンテキストから受信す
る必要がなく、これらの値は結果を利用するときにだけ
使用される。測定結果には存在しないこれらの因数がこ
の測定結果を利用するブロックで使用されることは後述
する。更に、値Bが伝送システムの定数でもよいこと、
及び、値Tが評価システムの定数でもよいことも理解さ
れたい。この場合、これらの値はコンテキストCTによっ
て供給されるのでなく、処理ブロックBTの諸モジュール
に一定値として含まれている。
Thus, the value of the throughput Dm1 set at the end of each measurement interval with a duration at least equal to T can be represented by the formula n1 * B / (T * u), which expresses the period u in seconds. Indicates the number of received bits per second when performing However, as noted above, at Dm1 = n1, the measurement does not include the factor B / (T * u). Therefore, module MMD1 does not need to receive the values u and B from the processing context, these values being used only when utilizing the result. It will be described later that these factors which are not present in the measurement result are used in the block utilizing the measurement result. Further, the value B may be a constant of the transmission system,
It should also be understood that the value T may be a constant of the evaluation system. In this case, these values are not supplied by the context CT but are included as constant values in the modules of the processing block BT.

最後に、測定時間インタバルTの測定に言及する必要
がある。この測定は厳密に行なわれないが十分に正確で
ある。実際、この期間は前記のごとく、1セルの到着時
刻を起点として所定数のセルの受信後に1に固定され
る。次に、差hc−ha1が測定時間インタバルを超過した
セルを受信するまでセルをカウントする。測定インタバ
ルが終了したので最終セルはスループット表示に算入さ
れないが、次の測定インタバルのカウント数に算入され
る。従って、全部のセルがカウントされる。測定時間イ
ンタバル間にギャップがあると正確度が低下する。誤差
は測定時間インタバル毎のセルカウント数分の1以下で
ある。予定の平均スループットでセル数が十分に多いと
きには誤差を無視できる。
Finally, it is necessary to mention the measurement of the measurement time interval T. This measurement is not made rigorously but is accurate enough. Actually, as described above, this period is fixed to 1 after receiving a predetermined number of cells, starting from the arrival time of one cell. Next, the cells are counted until the difference hc-ha1 receives a cell whose measurement time interval has been exceeded. Since the measurement interval has been completed, the last cell is not included in the throughput indication, but is included in the count of the next measurement interval. Therefore, all cells are counted. If there is a gap between the measurement time intervals, the accuracy decreases. The error is equal to or less than one-seventh of the cell count for each measurement time interval. When the number of cells is sufficiently large at the planned average throughput, the error can be ignored.

上記のごとくモジュールMMD1によって得られるスルー
プットの測定値は、考察中のセルの到着までに測定時間
インタバルに受信されたセル数によって与えられる。
The throughput measurement obtained by module MMD1 as described above is given by the number of cells received in the measurement time interval up to the arrival of the cell under consideration.

第5図のモジュールMMD2は、クロック選択モジュール
MSHから得られる時刻hc以外に、上記に定義の値Bと先
行セルの受信の際に読取られて現在時刻となった値ha2
とを受信する。これらの2つの値はブロックBACTによっ
て与えられた処理コンテキストCTから得られる。
The module MMD2 in FIG. 5 is a clock selection module
In addition to the time hc obtained from the MSH, the value B2 defined above and the value ha2 read at the time of reception of the preceding cell to become the current time.
And receive. These two values are obtained from the processing context CT given by the block BACT.

従ってモジュールMMD2は、各セルの到着毎に差hc−ha
2を算出し、次のモジュールMQR、MRRまたはMGCに対して
値Dm2=hc−ha2を伴うバリデーション信号Val2を与え
る。モジュールMMD2はまた、値ha2に置換してコンテキ
ストCTに書込まれる値ha2x=hcをブロックBACTに供給す
る。
Therefore, the module MMD2 calculates the difference hc-ha for each cell arrival.
2 to provide a validation signal Val2 with the value Dm2 = hc-ha2 for the next module MQR, MRR or MGC. The module MMD2 also supplies to the block BACT the value ha2x = hc which is written into the context CT, replacing the value ha2.

各セルの受信毎に前記のごとく設定されたスループッ
トは厳密には式B/(hc−ha2)*uで計算された値でな
ければならないが、測定結果Dm3には因数B及びuが含
まれていない。これらの因数は後述するごとく次のモジ
ュールで使用される。値Bは前記と同様に伝送システム
の定数でもよい。
Strictly, the throughput set as described above for each reception of each cell must be a value calculated by the formula B / (hc-ha2) * u, but the measurement result Dm3 includes the factors B and u. Not. These factors will be used in the next module as described below. The value B may be a transmission system constant as described above.

このモジュールMMD2の場合、スループットの測定値
は、到着直後のセルと考察中の仮想回路の先行セルとの
間に経過した時間インタバルによって直接与えられる。
In the case of this module MMD2, the measurement of the throughput is given directly by the time interval elapsed between the cell immediately after arrival and the preceding cell of the virtual circuit under consideration.

第6図のモジュールMMD3は、クロック選択ブロックMS
Hから得られた現在時刻hc以外に、前に定義したBと、
N個のセルの群の最初のセルの受信の際に現在時刻とし
て書込まれた値ha3と、N個のセルの群の受信済みセル
のカウント数n3と、1群のセルのカウント数が到達すべ
き値Nとを受信する。これらの種々の値は処理コンテキ
ストCTから得られる。
The module MMD3 in FIG.
In addition to the current time hc obtained from H, B defined earlier,
The value ha3 written as the current time at the time of receiving the first cell of the group of N cells, the count number n3 of the received cells of the group of N cells, and the count number of the cells of the group are The value N to be reached is received. These various values are obtained from the processing context CT.

モジュールMMD3は、まずカウント数n3をn3x=n3+1
に増分し、次にカウント数n3xを値Nに比較する。n3x<
Nのとき、モジュールMMD3はカウント数n3xをブロックB
ACTに与え処理コンテキストCTを更新する(値ha3は不
変)。n3x=Nのとき、モジュールMMD3は差hc−ha3を算
出し、MRR、MQRまたはMGC型の後続モジュールに対して
値Dm3=hc−ha3を伴うバリデーション信号Val3を供給す
る。また、値ha3x=hc及び値n3x=0をブロックBACTに
供給し、これらの値を値ha3及びn3に置換してコンテキ
ストCTに書込ませる。
The module MMD3 first calculates the count number n3 as n3x = n3 + 1
, And then compare the count number n3x to the value N. n3x <
When N, module MMD3 blocks count number n3x in block B
Give to ACT and update the processing context CT (value ha3 is unchanged). When n3x = N, the module MMD3 calculates the difference hc-ha3 and supplies the validation signal Val3 with the value Dm3 = hc-ha3 to subsequent modules of the MRR, MQR or MGC type. Further, the value ha3x = hc and the value n3x = 0 are supplied to the block BACT, and these values are replaced with the values ha3 and n3 and written into the context CT.

各セルの受信毎に前記のごとく設定されるスループッ
トの厳密な値は式はB*N/(hc−ha3)*uで示される
が、因数B、N及びuは測定結果Dm3に含まれていな
い。これらの因数は後続モジュールで使用される。ま
た、値Bは前述のごとく伝送システムの定数でもよい。
値Nは評価システムの定数でもよい。
The exact value of the throughput set as described above for each reception of each cell is expressed by B * N / (hc-ha3) * u, but the factors B, N and u are included in the measurement result Dm3. Absent. These factors are used in subsequent modules. Further, the value B may be a constant of the transmission system as described above.
The value N may be a constant of the evaluation system.

モジュールMMD3によって供給されたスループットの測
定値は、N個のセルの受信に必要な時間インタバルの持
続時間として示される。この測定値はまた、N個のセル
に関して評価された連続セル間の平均時間インタバルに
同じくN個の定数を乗算したものであると考えてもよ
い。
The throughput measurement provided by module MMD3 is indicated as the duration of the time interval required to receive N cells. This measurement may also be considered to be the average time interval between consecutive cells evaluated for N cells multiplied by N constants as well.

処理ブロックBTは次に、少なくとも1つの結果量子化
モジュールMQRを含む。このモジュールは、第7図に示
すモジュールMQR1の形状を有し得る。該モジュールMQR1
は測定されるスループットの測定値Dm、即ち先行モジュ
ールMMD1〜MMD3の1つから得られた測定結果Dm1、Dm2、
Dm3の1つ、及び、処理コンテキストCTから得られたス
ループット閾値Diを受信する。該モジュールMQR1はこれ
らを互いに比較して、測定されたスループットの値が閾
値未満のときは結果信号R0iを発生し、閾値以上のとき
は結果信号R1iを発生する。これらの信号は次のモジュ
ールMRRで処理されるか、またはカウント管理モジュー
ルMGCの1つの直接与えられる。
The processing block BT then comprises at least one result quantization module MQR. This module may have the shape of the module MQR1 shown in FIG. The module MQR1
Is the measured value Dm of the measured throughput, i.e. the measurement results Dm1, Dm2, obtained from one of the preceding modules MMD1 to MMD3.
One of Dm3 and the throughput threshold Di obtained from the processing context CT are received. The module MQR1 compares them with each other and generates a result signal R0i when the measured throughput value is less than the threshold value, and generates a result signal R1i when the measured throughput value is equal to or greater than the threshold value. These signals are processed in the next module MRR or provided directly to one of the count management modules MGC.

変形例では、結果量子化モジュールMQRが第8図に示
すモジュールMQR2の形状でもよい。モジュールMQR2は、
値Di及びDm以外にコンテキストCTから値Daを受信する。
値DiとDaとはモジュールMQR内で結合されて閾値目盛りD
i,Di+Da,Di+2*Da...,Di+k*Daを与える。モジュ
ールは値Dmをこの閾値群に比較し、最小閾値未満のとき
にだけ結果信号Ri0を発生し、閾値Di以上でその後の閾
値未満のときは信号R1iを発生し、以後同様にしてDmが
最大閾値Di+K*Da以上のときにだけ結果信号R(k+
1)iを発生する。これらの信号は、結果約分モジュー
ルMRRで処理されるかまたはカウント管理モジュールMGC
に直接与えられる。
In a modification, the result quantization module MQR may have the shape of the module MQR2 shown in FIG. Module MQR2,
The value Da is received from the context CT in addition to the values Di and Dm.
The values Di and Da are combined in the module MQR to form the threshold scale D
i, Di + Da, Di + 2 * Da ..., Di + k * Da are given. The module compares the value Dm to this set of thresholds and generates a result signal Ri0 only when it is less than the minimum threshold, and generates a signal R1i when it is equal to or greater than the threshold Di and less than the subsequent threshold, and so on. Result signal R (k +
1) Generate i. These signals are processed in the result reduction module MRR or the count management module MGC
Given directly to

閾値表示目盛りの種々の値がコンテキストによって直
接供給されるようにモジュールMQR2を更に変形してもよ
い。
Module MQR2 may be further modified so that the various values of the threshold display scale are provided directly by the context.

結果約分モジュールMRRは任意素子である。モジュー
ルMRRはスループット測定モジュールMMD1〜MMD3の後、
または結果量子化モジュールMQRの後に配備され得る。
かかるモジュールの実施例が第9図に示されている。該
モジュールの機能は、量子化または非量子化のいくつか
の測定結果を累積することである。このモジュールは処
理コンテキストCTから以下の値を受信する。
The result reduction module MRR is an optional element. Module MRR is after the throughput measurement module MMD1 to MMD3,
Or it may be deployed after the result quantization module MQR.
An embodiment of such a module is shown in FIG. The function of the module is to accumulate some measurements, quantized or unquantized. This module receives the following values from the processing context CT.

−累算すべき測定結果数C、 −累算済みの結果数c、 −得られたc個の測定結果の累積値mc。The number C of measurement results to be accumulated; the number c of accumulated results; and the accumulated value mc of the obtained c measurement results.

該モジュールは更に、先行のスループット測定モジュ
ールからDm1、Dm2またはDm3などの測定結果Rmを受信す
るか、または、先行の結果量子化モジュールから結果信
号Ri0、Ri1...、Rik+1を受信する。該モジュールは最
後に、測定結果を与えた測定モジュールから信号Va1、V
a2またはVa3などのバリデーション信号Valを受信する。
The module further receives a measurement result Rm, such as Dm1, Dm2 or Dm3, from a previous throughput measurement module, or a result signal Ri0, Ri1,..., Rik + 1 from a previous result quantization module. The module finally sends the signals Va1, V
Receives a validation signal Val such as a2 or Va3.

上記の信号に基づいて約分モジュールMRRは、数cx=
c+1を設定しこの数を数Cに比較する。同時にモジュ
ールMRRは、和mcx=mc+Rmを計算する。cx<Cのときは
累算すべき結果の数にまだ達していないので、モジュー
ルMRRは処理コンテキストCTを更新するために値cx及びm
cxを供給する。cx=Cのとき、モジュールMRRは、cx=
0及びmcx=0をコンテキストに供給し、後続ブロッ
ク、例えば結果量子化ブロックMQRまたはカウント管理
ブロックMGCにバリデーション信号Vlrと測定結果信号RR
m=mcとを供給する。これらの2つの情報は後続ブロッ
クに対して、スループット測定モジュールMMD1,MMD2,MM
D3の情報Val及びDmと同じ意味を有する。
Based on the above signal, the reduction module MRR is calculated as
Set c + 1 and compare this number to the number C. At the same time, the module MRR calculates the sum mcx = mc + Rm. When cx <C, since the number of results to be accumulated has not yet been reached, the module MRR determines the values cx and m to update the processing context CT.
Supply cx. When cx = C, the module MRR becomes cx =
0 and mcx = 0 are supplied to the context, and the subsequent block, for example, the result quantization block MQR or the count management block MGC, supplies the validation signal Vlr and the measurement result signal RR.
m = mc. These two pieces of information are transmitted to subsequent blocks by the throughput measurement modules MMD1, MMD2, and MM.
It has the same meaning as the information Val and Dm of D3.

次にカウント管理モジュールMGCの2つの変形例を説
明する。第10図に示すMGC1は、例えばスループット測定
モジュールMMD1またはかかる測定モジュールと共に使用
される結果約分モジュールMRRによってスループットを
測定する場合に使用される。該変形モジュールMGC1は、
1セル受信の際に、(後述するようにバリデーション信
号Val1またはVlrから得られる)対応するバリデーショ
ン信号Valvが存在するときは、該モジュールによって供
給されたスループット値Vm(即ちDm1またはRRm)を直接
利用する。更に、モジュールMGC1は、ブロックBACTか
ら、スループット閾値Dsとスループット最小値Doとスル
ープットカウンタ位置CPiと最大カウント閾値CMAXと最
小カウント閾値CMINとを受信する。これらはコンテキス
トCTによって供給される情報であり、全部が同じ単位、
ここではセル数で表現される。最小カウント閾値は0で
もよい。この場合、この値はコンテキストによって供給
されない。
Next, two modified examples of the count management module MGC will be described. The MGC1 shown in FIG. 10 is used, for example, when measuring the throughput by the throughput measurement module MMD1 or the result reduction module MRR used with such a measurement module. The deformation module MGC1,
Upon receipt of one cell, if there is a corresponding validation signal Valv (obtained from the validation signal Val1 or Vlr as described below), the throughput value Vm (ie Dm1 or RRm) supplied by the module is directly used I do. Further, the module MGC1 receives, from the block BACT, a throughput threshold value Ds, a throughput minimum value Do, a throughput counter position CPi, a maximum count threshold value CMAX, and a minimum count threshold value CMIN. These are the information provided by the context CT, all in the same unit,
Here, it is expressed by the number of cells. The minimum count threshold may be zero. In this case, this value is not supplied by the context.

この第1変形例でモジュールMGC1は、値Vmをスループ
ット値Doに比較する。Vm<Doのとき、何の操作も行なわ
れずコンテキストの諸情報は変わらない。VmがDo以上の
とき、カウント数CPiはVmだけ増加されDsだけ減少さ
れ、カウント結果CPxが得られる。この値をCMAXに比較
する。CPx>CMAXのとき結果はCPx=CMAXに修正されコン
テキストCTに書込まれる。これは、スループットが最小
値以上即ち「サイレンス」期間外であり且つ該カウンタ
によって評価されたスループットが常にスループッ閾値
Ds未満に維持されているときはカウンタCPiが値CMAXに
到達してこの値に維持されることを意味する。このた
め、閾値超過の状態が後で発生したときに余裕が与えら
れる。同時に、結果CPxが値CMINに比較される。CPx<CM
INのとき結果はCPx=CMINに修正される。ここで命令OSS
CIが送出される。この命令は、同様のモジュールの他の
命令と共に信号OSC(第1図に関する説明参照)を与え
る。これは、スループットが前記余裕を使い果たして閾
値Dsを超過したことを示す。この命令は、問題のセルを
超過セルとして指摘し訂正操作を行なわせる。命令OSC1
は更にコンテキストに書込まれる。これによって、スル
ープットの不測の超過が次の測定期間にキャリーオーバ
することが阻止される。最後にCMAX<CPx<CMINのとき
は、他の操作を要せずに値CPxがコンテキストCTで値CPi
になる。
In this first modification, the module MGC1 compares the value Vm with the throughput value Do. When Vm <Do, no operation is performed, and various information of the context does not change. When Vm is equal to or greater than Do, the count number CPi is increased by Vm and decreased by Ds, and a count result CPx is obtained. Compare this value to CMAX. When CPx> CMAX, the result is modified to CPx = CMAX and written to the context CT. This means that the throughput is above the minimum value, ie outside the “silence” period, and the throughput evaluated by the counter is always the throughput threshold.
When it is maintained below Ds, it means that the counter CPi reaches the value CMAX and is maintained at this value. For this reason, a margin is provided when a state in which the threshold value is exceeded occurs later. At the same time, the result CPx is compared to the value CMIN. CPx <CM
When IN, the result is modified to CPx = CMIN. Here the instruction OSS
CI is sent. This instruction gives the signal OSC (see the description relating to FIG. 1) together with other instructions of the same module. This indicates that the throughput has exhausted the margin and has exceeded the threshold value Ds. This instruction indicates the cell in question as an excess cell and causes a corrective action to be taken. Instruction OSC1
Is further written to the context. This prevents an unexpected overrun of the throughput from being carried over in the next measurement period. Finally, when CMAX <CPx <CMIN, the value CPx is set to the value CPi in the context CT without any other operation.
become.

カウント管理モジュールの上記変形から、測定値Vmが
スループット測定モジュールMMD2もしくはMMD3のいずれ
か一方によって供給されるかまたは該モジュールの1つ
に結合して使用される結果数約分モジュールMRRによっ
て供給されるような変種を作成し得ることは明らかであ
ろう。カウント管理モジュールに供給される情報は、選
択されたクロック信号によって定義された持続時間の単
位から構成される。
From the above variant of the count management module, the measurement value Vm is supplied by either the throughput measurement module MMD2 or MMD3 or by the result reduction module MRR used in conjunction with one of the modules. It will be clear that such variants can be made. The information provided to the count management module is comprised of units of duration defined by the selected clock signal.

上記第1変形のこの変種においてモジュールMGC1は、
値Vmをスループット値Doに比較する。Vm>Doのとき、操
作は全く行なわれずコンテキストの情報は変わらずに維
持される。Vm<Doのとき、カウント数CPiがVmだけ減少
しDsだけ増加する。この結果として与えられたカウント
結果CPxがCMINに比較される。CPx<CMINのとき、結果を
CPx=CMINに訂正してこれをコンテキストCTに書き込
む。これは、スループットが最小値を上回るとき即ち
「サイレンス」期間外であり且つセル間のインタバルが
最小値を下回っているとき、及びこのカウンタによって
評価されたスループットが常にスループット閾値Dsを下
回っているときは、カウンタCPiが値CMINに到達しこの
値に維持されることを意味する。このため、後で閾値超
過が生じた場合にもそれだけの余裕が与えられる。同様
に、結果CPxは値CMAXに比較される。CPx>CMAXのとき、
結果をCPx=CMAXに訂正する。ここで命令OSC1(上記参
照)が送出される。この命令はまた、コンテキストCTに
書込まれる。このため、スループット閾値Dsの超過は可
能な余裕が使い果たされた後で生じる。この処理を生じ
させたセルを超過セルとしてマークしておく必要があ
る。最後に、CMAX<CPx<CMINの場合には他の操作を要
せずにCPxの値がコンテキストCTの値CPiになる。
In this variant of the first variant, the module MGC1
The value Vm is compared with the throughput value Do. When Vm> Do, no operation is performed and the context information is maintained unchanged. When Vm <Do, the count number CPi decreases by Vm and increases by Ds. The count result CPx given as a result is compared with CMIN. When CPx <CMIN, the result is
Correct CPx = CMIN and write this to context CT. This is when the throughput is above the minimum, i.e. outside the "silence" period and when the interval between cells is below the minimum, and when the throughput evaluated by this counter is always below the throughput threshold Ds. Means that the counter CPi reaches the value CMIN and is maintained at this value. For this reason, even when the threshold value is exceeded later, such a margin is provided. Similarly, the result CPx is compared to the value CMAX. When CPx> CMAX,
Correct the result to CPx = CMAX. Here, the instruction OSC1 (see above) is sent. This instruction is also written to the context CT. Thus, exceeding the throughput threshold Ds occurs after the available margin has been exhausted. The cell that caused this processing must be marked as an excess cell. Finally, when CMAX <CPx <CMIN, the value of CPx becomes the value CPi of the context CT without any other operation.

次にカウント管理モジュールMGC1の第3の変種につい
て簡単に説明する。このモジュールは、第7図に示すMQ
R1タイプの結果量子化モジュールから与えられた情報を
処理する。この変種は最初の2つの変種にほぼ一致する
が、唯一の違いは、モジュールMQR1に供給された閾値Di
の超過が生じたか否かに従ってスループットカウンタが
一歩前進するかまたは後退することである。
Next, a third variation of the count management module MGC1 will be briefly described. This module uses the MQ shown in FIG.
Processes information provided from the R1 type result quantization module. This variant almost corresponds to the first two variants, the only difference being that the threshold Di supplied to module MQR1 is
The throughput counter moves forward or backward by one step, depending on whether an overrun has occurred.

カウント管理モジュールの第2の変形MGC2を第11図に
示す。この変形は、測定値が第8図のモジュールMQR2の
ごとき結果量子化モジュールによって与えられるときに
使用される。各セル毎にモジュールMQR2が異なる閾値に
対する閾値超過をキャラクタライズする。即ち、モジュ
ールMQR2は、測定値が閾値jと次の閾値j+1との間の
インタバルに存在することを示すRij表示(i=閾値目
盛り;j=0...,k+1))を与える。これらの閾値の1つ
に対応する値Rijは、バリデーション信号vlawと共にカ
ウント管理モジュールMGC2に与えられる。このバリデー
ション信号は量子化測定結果を与える測定モジュールか
ら供給され、後述するように先行セルの受信毎に設定さ
れるカウント値SPiと最大カウント閾値SMAXと最小カウ
ント閾値SMINとカウント目盛りKijと同時にモジュールM
GC2に与えられる。
FIG. 11 shows a second modification MGC2 of the count management module. This variant is used when the measurements are provided by a result quantization module, such as the module MQR2 of FIG. For each cell, the module MQR2 characterizes the threshold excess for different thresholds. That is, module MQR2 provides a Rij indication (i = threshold scale; j = 0..., K + 1) indicating that the measured value is at the interval between threshold j and the next threshold j + 1. The value Rij corresponding to one of these thresholds is provided to the count management module MGC2 together with the validation signal vlaw. This validation signal is supplied from a measurement module that provides a quantized measurement result, and as described later, a module M is set at the same time as a count value SPi, a maximum count threshold SMAX, a minimum count threshold SMIN, and a count scale Kij that are set each time a preceding cell is received.
Given to GC2.

カウント目盛りKijは、一群のカウント値であり、値R
ijの各々に1つずつ対応する。
The count scale Kij is a group of count values, and the value R
One for each of ij.

情報Rijに従ってカウント目盛りKijの値の1つが励起
され、この値(正または負)がカウント値SPiに加算さ
れる。次に、訂正された値SPxが最大閾値SMAXに比較さ
れる。SPx>SMAXのとき命令OSC1(上記参照)と同様の
命令OSC2が発生する。同時に、訂正された値SPxが最小
閾値SMINに比較される。SPx<SMINのとき値SPxはSPx=S
MINに限定される。その他の操作は全く行なわれない。
One of the values of the count scale Kij is excited according to the information Rij, and this value (positive or negative) is added to the count value SPi. Next, the corrected value SPx is compared to a maximum threshold SMAX. When SPx> SMAX, an instruction OSC2 similar to the instruction OSC1 (see above) is generated. At the same time, the corrected value SPx is compared to a minimum threshold SMIN. When SPx <SMIN, the value SPx is SPx = S
Limited to MIN. No other operations are performed.

結果量子化モジュールによって供給される同じ表示Ri
jは、異なるカウント目盛りを有する複数のカウント管
理モジュールMGC2に伝達される。この結果、仮想回路の
スループットを異なる基準で評価することが可能であ
る。
The same indication Ri supplied by the result quantization module
j is transmitted to a plurality of count management modules MGC2 having different count scales. As a result, the throughput of the virtual circuit can be evaluated based on different criteria.

カウント目盛りKijは評価システムの定数でもよい。
この場合には、カウント目盛りはコンテキストによって
供給されるのでなくモジュールMGC2に書込まれている。
変種によれば、複数の別々のカウント目盛りがモジュー
ルMGC2に書込まれている。情報Kijはこれらの目盛りの
1つを指定し、モジュールMGC2にこの目盛りを選択して
実行させる。
The count scale Kij may be a constant of the evaluation system.
In this case, the count scale is not supplied by the context but has been written to module MGC2.
According to a variant, a plurality of separate count scales are written in module MGC2. The information Kij designates one of these scales, and causes the module MGC2 to select and execute this scale.

どのカウント管理モジュールを使用するかにかかわり
なく、OSC1またはCSC2などの命令OSCiの使用はまた、処
理コンテキストCTの更新を一部禁止するという利点を有
する。MMD2型モジュールの場合には、開始時刻ha2に現
在時刻haxが置換することが阻止される。その結果とし
て、このモジュールにおいては、訂正操作が行なわれた
セルが存在しなかったとみなされる。また、(1つまた
は複数の)カウント管理モジュールの(1つまたは複数
の)カウンタの更新が行なわれないように構成できる。
従って、すべての超過セルが削除され、仮想回路が許容
スループットに維持される。より一般的には、処理コン
テキストCTの更新が全く導入されない。この場合、訂正
操作を生じさせたセルは評価装置によって受信されなか
ったとみなされる。
Regardless of which count management module is used, the use of an instruction OSCi, such as OSC1 or CSC2, also has the advantage of partially inhibiting the updating of the processing context CT. In the case of the MMD2 type module, replacement of the start time ha2 with the current time hax is prevented. As a result, in this module, it is assumed that the cell on which the correction operation was performed did not exist. In addition, it can be configured that the update of the counter (s) of the count management module (s) is not performed.
Thus, all excess cells are eliminated, and the virtual circuit is maintained at an acceptable throughput. More generally, no update of the processing context CT is introduced. In this case, the cell that caused the correction operation is considered not received by the evaluator.

次に、即時訂正モジュールMSCを第12図に基づいて説
明する。このモジュールはスループット超過の状態を処
理するためにモジュールMMD1及び該モジュールに続くモ
ジュール群を補完する。このモジュールは各セル到着毎
にモジュールMMD1から現在の測定インタバルで受信した
セル数の値n1xを受信する。また、各測定インタバルの
終点で同じモジュールMMD1からバリデーション信号val1
を受信する。モジュールMSCはまた、コンテキストCTか
ら最大閾値Dsmと複数の中間閾値Dsiとを受信し、スルー
プット測定モジュールMMD1に結合したカウント管理モジ
ュールから訂正操作命令OSCiに対応する信号を受信す
る。この命令は、前述の手順でコンテキストCTに予め書
込まれたものである。
Next, the immediate correction module MSC will be described with reference to FIG. This module complements module MMD1 and the modules that follow it to handle over-throughput conditions. This module receives a value n1x of the number of cells received in the current measurement interval from the module MMD1 at each cell arrival. At the end of each measurement interval, the validation signal val1 is sent from the same module MMD1.
To receive. The module MSC also receives the maximum threshold Dsm and the plurality of intermediate thresholds Dsi from the context CT, and receives a signal corresponding to the correction operation command OSCi from the count management module coupled to the throughput measurement module MMD1. This instruction has been previously written in the context CT in the above-described procedure.

各セル到着毎に、測定時間インタバルで受信したセル
数n1xで示されるスループット測定値が最大閾値Dsmに比
較される。n1x>Dsmのとき、命令OSC3が送出される。こ
れは到着セルに関する訂正操作の開始命令OSCを発生さ
せる。従って、1つの測定インタバルにおいて、最大値
のセル数が受信され正常に処理されたとき、その後のセ
ルは超過セルとみなされる。このようにして、限定数の
相互に接近したセルが高い瞬間スループットで到着でき
る。これらのセルはモジュールMMD2及び/またはMMDR3
が行なう測定によって削除されないが、この高いスルー
プットが続くと、比較的長い測定時間インタバルの持続
時間に定義された最大閾値を超過するセルの通過は阻止
される。信号Val1が存在するときは測定時間インタバル
の最終セルの受信にはかかる処理手順が適用されない。
At each cell arrival, the throughput measurement value indicated by the number of cells n1x received at the measurement time interval is compared with the maximum threshold Dsm. When n1x> Dsm, the instruction OSC3 is transmitted. This generates a start command OSC for the correction operation on the arriving cell. Thus, in one measurement interval, when the maximum number of cells has been received and successfully processed, the subsequent cells are considered as excess cells. In this way, a limited number of mutually close cells can arrive with high instantaneous throughput. These cells are stored in modules MMD2 and / or MMDR3
However, if this high throughput continues, cells that exceed a maximum threshold defined by the duration of the relatively long measurement time interval are prevented from passing. When the signal Val1 exists, such a processing procedure is not applied to the reception of the last cell of the measurement time interval.

上記の場合には、受信セルが拒絶されることによって
コンテキストの更新が禁止され、従って、その後に測定
期間の終点までに受信されたすべてのセルが(測定期間
の終点以後に受信された最初のセルを除いて)同様に拒
絶されるような処理手順を設計することも可能である。
In the above case, the updating of the context is prohibited by the rejection of the receiving cell, so that all cells subsequently received by the end of the measurement period (the first received after the end of the measurement period) It is also possible to design a procedure that is similarly rejected (except for cells).

更に、モジュールMSCはモジュールMMD1から与えられ
た測定結果を処理するカウント管理モジュールの1つに
よって発生された命令OSC1をコンテキストから受信する
と、コンテキストCTによって与えられた対応する中間閾
値Dsiの値を選択する。閾値超過の場合は、命令OSC3を
発生するためにセル数n1xもこの閾値に比較される。こ
の処理は特に測定インタバルの終点で余裕マージン使い
果たした後で受信セル数が最終的に規定閾値を超過した
ときに生じる。最大閾値に関する前記の処理手順によっ
て閾値超過を少なくする。中間閾値を使用する目的は、
新しい閾値超過の発生を低いレベルに抑えることであ
る。このレベルは、命令OSCiの書込みを生じるレベルで
ある。
Furthermore, when the module MSC receives from the context the instruction OSC1 generated by one of the count management modules that processes the measurement results given from the module MMD1, it selects the value of the corresponding intermediate threshold Dsi given by the context CT. . If the threshold is exceeded, the cell number n1x is also compared to this threshold to generate the instruction OSC3. This process occurs especially when the number of received cells finally exceeds a specified threshold after the margin has been exhausted at the end of the measurement interval. The above-described processing procedure for the maximum threshold reduces the excess of the threshold. The purpose of using an intermediate threshold is
The goal is to keep the occurrence of new threshold crossings at a low level. This level is a level that causes the writing of the instruction OSCi.

ここには説明しないが、対応する超過状態が再出現し
ないときは次の測定期間の終点でコンテキストから命令
OSCiを削除するような処理手順も可能である。
Although not described here, if the corresponding excess condition does not reappear, an instruction from the context at the end of the next measurement period
A processing procedure for deleting OSCi is also possible.

本発明によれば、第12図のモジュールMSCと同様のモ
ジュールをモジュールMMD2またはMMD3に結合して配備し
てもよい。その細部は上記の記載から容易に類推される
であろうから説明は不要である。
According to the present invention, a module similar to the module MSC in FIG. 12 may be provided in combination with the module MMD2 or MMD3. The details are easily deduced from the above description and need not be described.

次に第13図に基づいて処理ブロックBTの全体構成を説
明する。第13図は、所与の仮想回路CVで第1図及び第2
図のブロックBTのモジュールMMD1、MMD2、MMD3、MRR、M
QR1、MQR2、MGC2を各1つと2つのモジュールMGC1と1
つのモジュールMSCとを使用した応用例を示す。
Next, the overall configuration of the processing block BT will be described with reference to FIG. FIG. 13 shows the relationship between FIGS. 1 and 2 for a given virtual circuit CV.
Block BT module MMD1, MMD2, MMD3, MRR, M in the figure
One for each of QR1, MQR2 and MGC2 and two modules MGC1 and 1
An application example using one module MSC is shown.

各仮想回路セルCVの到着毎に、モジュールMMD2が、第
5図に示すバリデーション信号Val2とスループット閾値
Dm2とを含むスループット測定値md2を供給する。この値
は、到着セルを同じ仮想回路の先行セルから隔てる持続
時間である。この値は結果量子化モジュールMQR2に入力
される。後者のモジュール内でこの値は、スループット
測定値の設定条件、特に測定値が表現されたクロック期
間uを考慮してコンテキストから与えられた閾値に比較
される。モジュールMQR2は出力信号ndiをカウント管理
モジュールMGC2に供給する。該信号は、スループットレ
ベルを定義する第8図の結果信号Ri0...,Ri(k+1)
を含む。該モジュールのカウント値は、測定された各ス
ループットレベル毎にカウント目盛りに従って変化し、
該カウンタのカウント範囲が閾値超過トレランスを定義
する。閾値超過の持続は拒絶命令OSC2を発生させる。
At each arrival of each virtual circuit cell CV, the module MMD2 sets the validation signal Val2 and the throughput threshold shown in FIG.
Provide a throughput measurement md2 including Dm2. This value is the duration that separates the arriving cell from the preceding cell of the same virtual circuit. This value is input to the result quantization module MQR2. In the latter module, this value is compared to a threshold given by the context, taking into account the setting conditions of the throughput measurement, in particular the clock period u in which the measurement was expressed. The module MQR2 supplies the output signal ndi to the count management module MGC2. The signals are the result signals Ri0 ..., Ri (k + 1) of FIG. 8 which define the throughput level.
including. The count value of the module changes according to a count scale for each measured throughput level,
The count range of the counter defines the threshold excess tolerance. The persistence of exceeding the threshold generates the rejection command OSC2.

同時に、モジュールMMD3は1セルの到着をカウント
し、コンテキストによって指示されたカウント数に達す
ると、第10図と同様のMGC1型のカウント管理モジュール
にスループット測定値md3を送出する。任意にMGC1の前
にモジュールMQR1のごとき結果量子化モジュールを配備
してもよい。このスループット測定値は、バリデーショ
ン信号Val3と第6図のスループット値Dm3とを含む。値D
m3は、到着セルを当該仮想回路のN個前のセルから隔て
る時間インタバルの持続時間である。このスループット
の値が、モジュールMGC1によって管理されるスループッ
トカウンタの内容に加算され、またこの値から許可スル
ープットに対応する値が減算される。この後者の値もコ
ンテキストから与えられ、スループットの測定条件、特
に該測定値が得られたクロック期間の持続時間を考慮に
いれる。実際、カウンタは、許可スループットと測定ス
ループットとの差、言い替えると、規定スループットへ
の偏差に対応する値を加算する。この偏差は、N個のセ
ルの群で評価された平均時間インタバルに関する。従っ
てかかる偏差は、測定モジュールMMD2に基づいて評価さ
れた期間よりもはるかに長い期間をカバーし、互いに極
めて近接した2つまたは3つのセルに出現するスループ
ットのスパイクを隠蔽する。最後に、スループット超過
の持続は命令OSC1発生させ、従って前記のごとく信号OS
Cが出力される。
At the same time, the module MMD3 counts the arrival of one cell, and when the count reaches the count specified by the context, sends the measured throughput value md3 to the MGC1-type count management module similar to that shown in FIG. Optionally, a result quantization module such as module MQR1 may be provided before MGC1. This throughput measurement value includes the validation signal Val3 and the throughput value Dm3 in FIG. Value D
m3 is the duration of the time interval separating the arriving cell from the Nth previous cell of the virtual circuit. The value of this throughput is added to the content of the throughput counter managed by the module MGC1, and a value corresponding to the permitted throughput is subtracted from this value. This latter value is also given from the context and takes into account the measurement conditions of the throughput, in particular the duration of the clock period over which the measurement was obtained. In fact, the counter adds a value corresponding to the difference between the allowed throughput and the measured throughput, in other words, the deviation from the specified throughput. This deviation relates to the average time interval evaluated over the group of N cells. Such deviations thus cover a much longer period than the one estimated on the basis of the measurement module MMD2, concealing the throughput spikes appearing in two or three cells very close to each other. Finally, the persistence of the throughput overrun generates the command OSC1 and thus the signal OSC1 as described above.
C is output.

同じく同時に、モジュールMMD1は測定時間インタバル
内の1セルの到着をカウントする。測定時間インタバル
が終了すると、この測定インタバルで受信されたセル数
を測定結果dm1として送出する。この測定結果dm1はバリ
デーション信号Val1と第4図のスループット値Dm1とを
含む。複数のかかる測定結果がモジュールMRRによって
累算される。累算期間が終了すると、モジュールMRRが
バリデーション信号Vlrと第9図の測定結果値RRmとを含
む測定結果rmをMGC1型カウント管理モジュールに送出す
る。このモジュールの動作は既に説明した。ここでもま
た、スループット測定条件を考慮して減算された値が定
義される。その結果、スループット超過の持続が拒絶命
令OSC1を発生させる。モジュールMMD1で定義された測定
時間インタバルと累算モジュールMRRとの組み合わせに
よって、比較的長い期間をカバーするスループットの評
価を行なうことが可能であり従って高い正確度が得られ
る。1つの測定モジュールMMD1と複数の異なる累算モジ
ュールMRRとを用いると、異なる累算期間に関する複数
の異なる測定結果が得られる。
At the same time, module MMD1 counts the arrival of one cell within the measurement time interval. When the measurement time interval ends, the number of cells received in this measurement interval is transmitted as the measurement result dm1. This measurement result dm1 includes the validation signal Val1 and the throughput value Dm1 of FIG. A plurality of such measurement results are accumulated by the module MRR. When the accumulation period ends, the module MRR sends out the measurement result rm including the validation signal Vlr and the measurement result value RRm in FIG. 9 to the MGC1 type count management module. The operation of this module has already been described. Again, a value that is subtracted in consideration of the throughput measurement conditions is defined. As a result, persistence of excess throughput will cause rejection command OSC1. The combination of the measurement time interval defined in the module MMD1 and the accumulation module MRR makes it possible to evaluate the throughput covering a relatively long period and thus to obtain a high accuracy. Using one measurement module MMD1 and a plurality of different accumulation modules MRR, a plurality of different measurement results for different accumulation periods are obtained.

更に、モジュールMSCは測定時間インタバルで受信し
たセル数n1xを受信し、前記のごとく閾値に比較して、
スループット超過持続の場合に拒絶命令OSC3を送出す
る。またこのモジュールは、仮想回路のスループット超
過が続く場合にこの仮想回路のセルを拒絶するために用
いられるスループット限界値を設定するためにモジュー
ルMGC2及びMGC1から拒絶命令OSC2及びOSC1を受信する。
Further, the module MSC receives the number of cells n1x received in the measurement time interval and compares the number of cells n1x with the threshold value as described above,
If the throughput is excessive, the rejection command OSC3 is sent. The module also receives rejection commands OSC2 and OSC1 from the modules MGC2 and MGC1 to set a throughput limit used to reject cells of the virtual circuit if the virtual circuit continues to exceed its throughput.

最後に、第13図の応用例に対応するコンテキストCTの
例を第14図に基づいて説明する。
Finally, an example of the context CT corresponding to the application example of FIG. 13 will be described with reference to FIG.

第14図は各々が矩形スペースに細分された記憶場所を
示す。スペースの右下隅の括弧内の数字はビット数を示
す。数値及びその他の表示は第3図から第12図のモジュ
ールと同じものを用いている。
FIG. 14 shows storage locations each subdivided into rectangular spaces. The number in parentheses at the lower right corner of the space indicates the number of bits. Numerical values and other indications are the same as those in the modules in FIGS. 3 to 12.

クロック選択表示selhは4ビットから成る。この表示
は16のうちから1つのクロック信号を選択し得る。クロ
ックの現在時刻が17ビットを含むとき、カウンタCBCは3
2ビットまでを含む。
The clock selection display selh consists of 4 bits. The display may select one of the 16 clock signals. When the current time of the clock contains 17 bits, the counter CBC will be 3
Including up to 2 bits.

クロックによって供給される現在時刻及びコンテキス
トに書込まれた開始時刻表示のビット数は、一時的に非
作動の仮想回路が提出する問題によって決定される。仮
想回路のクロックがセルを全く受信しないで1完全サイ
クルを実行したとき、実際にはスループットが極めて低
いのに拒絶の判断がなされることがあってはならない。
これを解決するためには例えば、接続ソースに最小スル
ープットを義務付けて、これがないときは接続が遮断さ
れるように構成する。これは人為的なスループットを生
じさせる。このスループットは、仮想回路のクロックサ
イクルが長いほど、言い替えると現在時刻のビット数が
多いほど小さくなる。
The number of bits of the current time provided by the clock and the start time indication written into the context is determined by the problem raised by the temporarily inactive virtual circuit. When the virtual circuit clock executes one complete cycle without receiving any cells, a rejection decision must not be made even though the throughput is actually very low.
To solve this, for example, the connection source is required to have a minimum throughput, and if there is no connection source, the connection is cut off. This results in artificial throughput. This throughput decreases as the clock cycle of the virtual circuit increases, in other words, as the number of bits at the current time increases.

その次に、モジュールMMD1に必要な17ビットの開始時
刻ha1と受信済みセル数n1(11ビット)と測定時間イン
タバルの持続時間Tを定義するクロック期間数T(11ビ
ット)とが存在する。
Next, there are a 17-bit start time ha1 required for the module MMD1, a received cell number n1 (11 bits), and a clock period number T (11 bits) that defines the duration T of the measurement time interval.

考察中の仮想回路の平均定格スループットが2Mビット
/秒のとき、表示selhによって選択された仮想回路関連
クロック信号の最下位ビットは、8μ秒の期間を有す
る。これに対して、約300ビットのセルの場合セル間の
平均インタバルは150μ秒である。平均100セルの受信を
カバーする測定時間インタバルは少なくとも15,000μ
秒、即ち約2000クロック期間でなければならない。従っ
て表示Tを定義するために11ビットの値が必要である。
他方、測定時間インタバルで受信したセル数をカウント
するために必要なビット数は、8ビット数で表現され得
る平均スループットからかかる時間に許容される最大セ
ル数までに対応しなければならない。従って、数n1には
平均スループットのほぼ20倍の可能最大スループットに
対応する11ビットを与えた。その結果として、判断モジ
ュールMSCに必要な閾値Dsm及びDsaは同じビット数(1
1)である。
When the average rated throughput of the virtual circuit under consideration is 2 Mbit / s, the least significant bit of the virtual circuit related clock signal selected by the indication selh has a period of 8 μs. In contrast, for a cell of about 300 bits, the average interval between cells is 150 μs. Measurement time interval of at least 15,000μ covering an average of 100 cells received
Must be seconds, ie about 2000 clock periods. Therefore, an 11-bit value is required to define the display T.
On the other hand, the number of bits required to count the number of cells received at the measurement time interval must correspond from the average throughput, which can be represented by an 8-bit number, to the maximum number of cells allowed for that time. Therefore, the number n1 was given 11 bits corresponding to a maximum possible throughput of almost 20 times the average throughput. As a result, the thresholds Dsm and Dsa required for the decision module MSC are the same number of bits (1
1).

モジュールMMD2及びMMD3に必要な表示ha2及びha3は17
ビットであり同じクロック信号に基づく。連続する2つ
のセル間の時間インタバルの測定は約5%まで行なわれ
る。測定の目的は最も顕著な最も短いスループットスパ
イクを阻止することであるからこの程度の正確度の欠如
は許容される。モジュールMMD3によって得られる測定値
のほうが明らかに正確度が高い。このモジュールMMD3の
要求に応えてコンテキストが更に受信セル数n3(6ビッ
ト)の値と受信すべきセル数N(同じく6ビット)の値
とを与える。従って、1〜63個までのセルの平均時間イ
ンタバルを測定することが可能である。結果約分モジュ
ールMRRに必要な同様の値c及びCも夫々6ビットであ
り、同じ可能性を与える。従ってモジュールMRRの累積
値mcは11+6=17ビットである。
Display ha2 and ha3 required for modules MMD2 and MMD3 are 17
Bits and based on the same clock signal. The measurement of the time interval between two consecutive cells is up to about 5%. This lack of accuracy is acceptable because the purpose of the measurement is to prevent the most pronounced shortest throughput spikes. The measurements obtained by module MMD3 are clearly more accurate. In response to the request of the module MMD3, the context further provides a value of the number of received cells n3 (6 bits) and a value of the number of cells to be received N (also 6 bits). Therefore, it is possible to measure the average time interval of 1 to 63 cells. Similar values c and C required for the result reduction module MRR are also 6 bits each, giving the same possibility. Therefore, the cumulative value mc of the module MRR is 11 + 6 = 17 bits.

結果量子化モジュールMQR1及びMQR2に必要な閾値Di及
び閾値増分Daは夫々17ビット及び6ビットである、時間
差hc−ha3またはhc−ha2は17ビットを有し得る。従っ
て、6ビット数を隔てる17ビットの閾値に比較される。
The thresholds Di and threshold increments Da required for the result quantization modules MQR1 and MQR2 are 17 bits and 6 bits, respectively. The time difference hc-ha3 or hc-ha2 may have 17 bits. Therefore, it is compared to a 17-bit threshold that separates a 6-bit number.

モジュールMGC1に必要な閾値Dsは17ビットから成る。
その理由は、モジュールMRRによって与えられた累積値
が同数のビットを含むからである。ここでは閾値Doを零
と仮定している。このモジュールによって制御されるカ
ウンタCPiは20ビットを有する。値CMAXも同じく20ビッ
トである。値CMINは零または定数でよく、従ってコンテ
キストには存在しない。
The threshold value Ds required for the module MGC1 has 17 bits.
The reason is that the cumulative value provided by the module MRR contains the same number of bits. Here, the threshold value Do is assumed to be zero. The counter CPi controlled by this module has 20 bits. The value CMAX is also 20 bits. The value CMIN may be zero or a constant and is therefore not present in the context.

また、カウント値SPi(各々が6ビットの4つの値)
と関連閾値SMAX(各々が6ビットの4つの閾値)にも言
及した。閾値SMINも零または定数と仮定している。最後
に図示のコンテキストはまた、第12図の即時拒絶判断モ
ジュールMSCに必要な11ビットの最大閾値Dsmと同じく11
ビットの適用閾値Dsaとを含む。
Also, the count value SPi (four values of 6 bits each)
And the associated threshold SMAX (four thresholds of 6 bits each). The threshold SMIN is also assumed to be zero or a constant. Finally, the context shown is also the same as the 11-bit maximum threshold Dsm required for the immediate rejection module MSC of FIG.
And a bit application threshold Dsa.

平均定格スループット4Mビット/秒を有する同様の仮
想回路は、この仮想回路に固有のクロック信号が異なる
以外は全く同様に処理されるであろう。平均スループッ
トが2〜4Mビット/秒の仮想回路は、4Mビット/秒の仮
想回路のクロック信号で処理されるが、この際、スルー
プットの評価を決定するパラメータ、即ち期間T(短縮
される)、モジュールMQR1及びMQR2の閾値Di(増加され
る)またはモジュールMGC1の値Ds(第13図より減少す
る)を適宜調整する。
A similar virtual circuit with an average rated throughput of 4 Mbits / sec would be treated exactly the same, except for the different clock signals inherent to this virtual circuit. A virtual circuit having an average throughput of 2 to 4 Mbit / sec is processed by a clock signal of the virtual circuit of 4 Mbit / sec. At this time, a parameter for determining the evaluation of the throughput, that is, a period T (shortened), The threshold value Di (increased) of the modules MQR1 and MQR2 or the value Ds (decreased from FIG. 13) of the module MGC1 is appropriately adjusted.

更に、同じ平均定格スループットを有する仮想回路は
多少とも顕著なスループットスパイクが許容される。モ
ジュールMQR1及びMQR2に異なる閾値Di及びDaを使用して
もよい。これらのモジュールの説明の際に示したように
モジュールの編成を変更してもよい。
In addition, virtual circuits having the same average rated throughput can tolerate more or less noticeable throughput spikes. Different thresholds Di and Da may be used for modules MQR1 and MQR2. The organization of the modules may be changed as shown in the description of these modules.

上記によって手順を概説した。説明しなかったが必要
とされるような値も同様にして付加できる。また、定数
と考えられる値またはコンテキストの寸法を縮小できる
少数の定数群から選択される値も使用できる。回路の複
雑さをある程度増すだけでメモリに記憶すべきデータ量
をかなり節約できる符号化方法は当業者に周知である。
The procedure has been outlined above. Values not described but required can be added in a similar manner. Also, values that are considered constants or values selected from a small group of constants that can reduce the size of the context can be used. Encoding methods that can save a considerable amount of data to be stored in memory with only some increase in circuit complexity are well known to those skilled in the art.

本発明のスループット評価装置の実用化には技術的な
問題はなく、上記に説明したような種々のエレメントは
簡単な論理演算及び算術演算を行なうだけでよい。第1
図に示したように、ブロックBREC、BACT、BT及びBCのア
センブリはASIC素子、即ち集積回路の形態で製造され得
る。技術の現状ではコンテキストを内蔵するメモリMCT
は独立素子であろう。処理ブロックBTはモジュール式構
造を有するので所望の種々の用途に容易に適応させ得
る。第13図の応用例は、単なる1つの実施例であり、そ
の他の編成が可能である。しかしながらこれらの別々の
編成はすべて、種々のタイプの十分な数のモジュール
と、例えばリンクCMPを介してアクセスでき、第13図に
示す種々のモジュールの種々の編成を実現し得る編成手
段(レジスタ及び編成用スイッチ)とを配備することに
よって同じ集積回路から得ることが可能である。
There is no technical problem in putting the throughput evaluation device of the present invention into practical use, and the various elements described above need only perform simple logical operations and arithmetic operations. First
As shown, the assembly of blocks BREC, BACT, BT and BC can be manufactured in the form of an ASIC device, ie an integrated circuit. State-of-the-art memory MCTs with built-in context
Will be independent elements. Since the processing block BT has a modular structure, it can be easily adapted to various desired applications. The application example of FIG. 13 is just one embodiment, and other knitting is possible. However, all of these separate organizations can be accessed by a sufficient number of modules of various types, for example via link CMP, and can implement the various organizations of the various modules shown in FIG. 13 (registers and registers). And knitting switches) can be obtained from the same integrated circuit.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の1つの実施例のブロック図、第2図は
第1図のシステムの処理ブロックBTのブロック図、第3
図は第2図のクロック選択モジュールMSHの1つの実施
例の説明図、第4図は第2図のスループット測定モジュ
ールMMDの第1実施例の説明図、第5図は第2図のスル
ープット測定モジュールMMDの第2実施例の説明図、第
6図は第2図のスループット測定モジュールMMDの第3
実施例の説明図、第7図は第2図の結果量子化モジュー
ルMQRの第1実施例の説明図、第8図は第2図の結果量
子化モジュールMQRの第2実施例の説明図、第9図は第
2図の結果約分モジュールMRRの実施例の説明図、第10
図は第2図のカウント管理モジュールMGCの第1実施例
の説明図、第11図は第2図のカウント管理モジュールMG
Cの第2実施例の説明図、第12図は第2図の判断モジュ
ールMSCの実施例の説明図、第13図は本発明の使用例に
おける特定仮想回路処理用ブロックBTの諸モジュールの
機能アセンブリの概略図、第14図は第13図の使用例に適
したコンテキストの一例の説明図である。 BREC……セル送受信ブロック、BACT……アクセスブロッ
ク、BT……処理ブロック、BC……カウンタブロック、MC
T……処理コンテキストメモリ、MSH……クロック選択モ
ジュール、MMD……スループット測定モジュール、MQR…
…結果量子化モジュール、MRR……結果約分モジュー
ル、MGC……カウント管理モジュール、MSC……判断モジ
ュール。
FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a block diagram of a processing block BT of the system of FIG.
FIG. 4 is an explanatory view of one embodiment of the clock selection module MSH of FIG. 2, FIG. 4 is an explanatory view of a first embodiment of the throughput measurement module MMD of FIG. 2, and FIG. 5 is a throughput measurement of FIG. FIG. 6 is an explanatory view of a second embodiment of the module MMD. FIG. 6 is a third view of the throughput measurement module MMD of FIG.
FIG. 7 is an explanatory view of an embodiment, FIG. 7 is an explanatory view of a first embodiment of the result quantization module MQR of FIG. 2, FIG. 8 is an explanatory view of a second embodiment of the result quantization module MQR of FIG. FIG. 9 is an explanatory diagram of an embodiment of the result reduction module MRR of FIG.
FIG. 11 is an explanatory view of a first embodiment of the count management module MGC of FIG. 2, and FIG. 11 is a count management module MG of FIG.
FIG. 12 is an explanatory diagram of a second embodiment of C, FIG. 12 is an explanatory diagram of an embodiment of the judgment module MSC of FIG. 2, and FIG. 13 is a function of various modules of a specific virtual circuit processing block BT in a use example of the present invention. FIG. 14 is a schematic view of the assembly, and FIG. 14 is an explanatory diagram of an example of a context suitable for the use example of FIG. BREC: Cell transmission / reception block, BACT: Access block, BT: Processing block, BC: Counter block, MC
T: Processing context memory, MSH: Clock selection module, MMD: Throughput measurement module, MQR:
… Result quantization module, MRR… Result reduction module, MGC… Count management module, MSC …… Determination module.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−109845(JP,A) 特開 平1−183938(JP,A) 特開 平1−183939(JP,A) 特開 平2−56133(JP,A) (58)調査した分野(Int.Cl.6,DB名) H04L 11/20 D,G──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-64-109845 (JP, A) JP-A-1-183938 (JP, A) JP-A-1-183939 (JP, A) JP-A-2- 56133 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H04L 11/20 D, G

Claims (21)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】非同期時分割多重化伝送チャネルを使用し
セルを搬送する仮想回路のスループット即ちビットレー
トを評価するために、前記仮想回路のスループットの評
価条件を定義するコンテキストと呼ばれるデータ集合を
含む記憶場所を各仮想回路に割り当てるメモリを使用
し、仮想回路のスループットを評価するために各セル受
信毎に該セルが属する仮想回路のコンテキストの読取り
を行なう手段を含み、更に、所定の単位で表現される前
記仮想回路関連の現在時刻を与えるように設計されたク
ロック信号の使用を含む方法であって、前記仮想回路の
1セル到着の際に、仮想回路の前記コンテキストに1つ
の開始時刻表示が書込まれ、同じ仮想回路の次の1セル
到着の際に、前記コンテキストが該仮想回路に割り当て
られた記憶場所から読出され、このとき前記クロック信
号によって与えられた現在時刻から、コンテキストから
読出された開始時刻が減算されて時間差が算出され、該
時間差と、前記開始時刻を書込ませたセルと前記次のセ
ルの時刻との間にカウントされたセル間の時間インタバ
ルの数とから、仮想回路のスループットの測定値を得る
ことを特徴とする仮想回路のスループットの評価方法。
In order to evaluate the throughput or bit rate of a virtual circuit carrying cells using an asynchronous time division multiplexed transmission channel, a data set called a context defining conditions for evaluating the throughput of the virtual circuit is included. A memory for allocating a storage location to each virtual circuit; and means for reading a context of a virtual circuit to which the cell belongs for each cell reception in order to evaluate a throughput of the virtual circuit, and further expressed in a predetermined unit. A clock signal designed to provide a current time associated with the virtual circuit, wherein upon arrival of one cell of the virtual circuit, one start time indication is provided in the context of the virtual circuit. Written, upon arrival of the next cell of the same virtual circuit, the context is stored from the storage location assigned to the virtual circuit. At this time, the start time read from the context is subtracted from the current time given by the clock signal to calculate a time difference, and the time difference, the cell in which the start time is written, and the next cell A method for evaluating the throughput of a virtual circuit, comprising obtaining a measured value of the throughput of the virtual circuit from the number of time intervals between cells counted between the times of the virtual circuits.
【請求項2】非同期時分割多重化伝送チャネルを使用し
セルを搬送する仮想回路のスループットを評価するため
に、前記仮想回路のスループットの評価条件を定義する
コンテキストと呼ばれるデータ集合を含む記憶場所を各
仮想回路に割り当てるメモリを使用し、仮想回路のスル
ープットを評価するために各セル受信毎に該セルが属す
る仮想回路のコンテキストの読取りを行なう手段を含
み、更に、所定の単位で表現される前記仮想回路対応の
現在時刻を与えるように設計されたクロック信号の使用
を含む方法であって、前記仮想回路の1セル到着毎に仮
想回路のコンテキストに開始時刻表示が書込まれ、同じ
仮想回路の次の1セルの到着毎に前記コンテキストが該
仮想回路に割り当てられた記憶場所から読出され、前記
クロック信号によって与えられた現在時刻から、コンテ
キストから読出された開始時刻が減算されて時間差が設
定され、前記時間差は、2つのセル間に経過する時間イ
ンタバルとして定義され所定の単位で表現される仮想回
路の瞬間スループットの測定値を構成し、前記瞬間スル
ープットの測定値は訂正操作の必要を決定するために評
価手段に供給され、前記現在時刻が開始時刻としてコン
テキストに書込まれることを特徴とする請求項1に記載
の方法。
2. A method for evaluating the throughput of a virtual circuit carrying cells using an asynchronous time-division multiplexed transmission channel, comprising the steps of defining a storage location containing a data set called a context defining an evaluation condition of the throughput of the virtual circuit. Means for reading a context of a virtual circuit to which the cell belongs for each cell reception in order to evaluate a throughput of the virtual circuit, using a memory allocated to each virtual circuit, and further comprising a unit expressed in a predetermined unit A method comprising the use of a clock signal designed to provide a current time corresponding to a virtual circuit, wherein each time a cell of the virtual circuit arrives, a start time indication is written into a context of the virtual circuit, and Each time the next cell arrives, the context is read from the storage location assigned to the virtual circuit and is read by the clock signal. From the given current time, the start time read from the context is subtracted to set a time difference, said time difference being defined as the time interval elapsing between two cells and the instant of the virtual circuit being expressed in a predetermined unit. 2. The method according to claim 1, wherein a measurement of the throughput is provided, wherein the measurement of the instantaneous throughput is supplied to an evaluation means for determining the need for a corrective action, and the current time is written in a context as a start time. The method described in.
【請求項3】コンテキストが受信セルのカウント数を含
み、仮想回路の各セルの受信毎に該カウント数が増分さ
れ、増分カウント数を特定カウント値と比較し、受信済
みセルのカウント数が特定カウント値に達したときにの
み不連続な2つのセル間に経過した時間インタバルとし
て定義される前記時間差を仮想回路の瞬間スループット
の測定値として供給し、受信済みセルのカウント数を再
初期化することを特徴とする請求項2に記載の非同期時
分割多重化伝送チャネルを使用する仮想回路のスループ
ットの評価方法。
3. The context includes a count of received cells, and the count is incremented each time a cell of the virtual circuit is received, comparing the incremented count with a specific count to determine a count of received cells. Providing the time difference, defined as the time interval elapsed between two discontinuous cells only when the count value is reached, as a measure of the instantaneous throughput of the virtual circuit, and reinitializing the count of received cells; 3. The method for evaluating the throughput of a virtual circuit using an asynchronous time-division multiplexing transmission channel according to claim 2, wherein:
【請求項4】前記コンテキストが、測定インタバルの開
始時刻と、測定インタバルの特定持続時間と、受信済み
セルの数とを含み、各セル受信毎に、前記時間差と前記
測定インタバル持続時間とを比較し、更に、前記時間差
が前記測定インタバルの持続時間より小さいときは前記
受信済みセルの数を増分し、前記時間差が前記測定イン
タバルの持続時間以上のときにのみ前記受信済みセルの
増分数が所与の時間インタバルに受信したセル数として
定義された仮想回路の平均スループットの測定値として
供給され、同時に、前記受信済みセル数と測定インタバ
ルの開始時刻とが再初期化されることを特徴とする請求
項1に記載の非同期時分割多重化伝送チャネルを使用す
る仮想回路のスループットの評価方法。
4. The context includes a start time of a measurement interval, a specific duration of the measurement interval, and the number of received cells, and compares the time difference with the measurement interval duration for each cell reception. Further, when the time difference is smaller than the duration of the measurement interval, the number of the received cells is incremented, and only when the time difference is equal to or longer than the duration of the measurement interval, the incremented number of the received cells is determined. Is provided as a measure of the average throughput of the virtual circuit, defined as the number of cells received at a given time interval, while at the same time the number of received cells and the start time of the measurement interval are re-initialized. A method for evaluating a throughput of a virtual circuit using the asynchronous time-division multiplexing transmission channel according to claim 1.
【請求項5】所与の仮想回路に順次設定された複数のス
ループット測定値を累算し、累算された値を累算スルー
プットの測定値として呈示することを特徴とする請求項
1から4のいずれか一項に記載の非同期時分割多重化伝
送チャネルを使用する仮想回路のスループットの評価方
法。
5. The method according to claim 1, wherein a plurality of throughput measurement values sequentially set for a given virtual circuit are accumulated, and the accumulated value is presented as a measurement value of the accumulated throughput. A method for evaluating a throughput of a virtual circuit using the asynchronous time-division multiplexing transmission channel according to any one of the above.
【請求項6】コンテキストがスループットカウンタを構
成する少なくとも1つのデータ項目を含み、前記所定単
位で表現された許可スループットに対応する所定値と前
記スループットの測定値の1つとの間の差を加算するこ
とによってその内容を訂正し、次いで特定末端位置に対
するスループットカウンタの到達位置を比較し、この末
端位置に到達または通過したときは訂正操作の必要を示
す信号を発生することを特徴とする請求項1から5のい
ずれか一項に記載の非同期時分割多重化伝送チャネルを
使用する仮想回路のスループットの評価方法。
6. The context includes at least one data item constituting a throughput counter, and adds a difference between a predetermined value corresponding to the allowed throughput expressed in the predetermined unit and one of the measured values of the throughput. 2. The method according to claim 1, further comprising the steps of: correcting the contents of the data; and comparing the arrival position of the throughput counter with respect to the specific end position, and generating a signal indicating the necessity of a correction operation when reaching or passing the end position. 6. A method for evaluating a throughput of a virtual circuit using the asynchronous time-division multiplexing transmission channel according to any one of the above items.
【請求項7】複数のスループット閾値とカウント値とを
備え、前記スループット測定値の1つと前記閾値とを比
較して該測定値が閾値間のどのインタバルに存在するか
を決定し、決定されたインタバルに従って前記カウント
値を訂正し、更に、前記カウント値が第1方向の末端位
置に到着したことを判定して訂正操作の必要を示す信号
を供給することを特徴とする請求項1から5のいずれか
一項に記載の非同期時分割多重化伝送チャネルを使用す
る仮想回路のスループットの評価方法。
7. A system comprising: a plurality of throughput thresholds and a count value; comparing one of the throughput measurements with the threshold to determine at which interval the measurements are between the thresholds; 6. The method according to claim 1, wherein the count value is corrected according to an interval, and further, a signal indicating a necessity of a corrective operation is supplied by determining that the count value has reached a terminal position in the first direction. A method for evaluating a throughput of a virtual circuit using the asynchronous time-division multiplexing transmission channel according to any one of the preceding claims.
【請求項8】前記コンテキストが少なくとも1つのスル
ープット閾値を含み、前記スループット測定値の1つと
前記閾値とを比較して、前記測定値が閾値以上の値のと
きはスループットカウンタを第1方向に起動し、前記測
定値が閾値より小さい値のときは他方の方向に起動し、
前記のごとく起動されたスループットカウンタが前記第
1方向の末端位置に到達したことを判定し訂正操作の必
要を示す信号を供給することを特徴とする請求項1から
5のいずれか一項に記載の非同期時分割多重化伝送チャ
ネルを使用する仮想回路のスループットの評価方法。
8. The context includes at least one throughput threshold and compares one of the throughput measurements with the threshold and activates a throughput counter in a first direction when the measurement is greater than or equal to the threshold. And when the measured value is smaller than the threshold value, start in the other direction,
6. The apparatus according to claim 1, wherein the throughput counter activated as described above determines that the terminal position in the first direction has been reached, and supplies a signal indicating a necessity of a correction operation. 7. Method of evaluating throughput of virtual circuit using asynchronous time-division multiplexing transmission channel.
【請求項9】前記コンテキストが許可最大スループット
表示を含み、各セル到着毎に観察されたスループットと
前記最大スループット表示とを比較し、前記観察された
スループットが許可最大スループット以上の値であると
きは訂正操作の必要を示す前記信号を供給することを特
徴とする請求項2から8のいずれか一項に記載の非同期
時分割多重化伝送チャネルを使用する仮想回路のスルー
プットの評価方法。
9. The context includes a maximum allowed throughput indication, and compares the observed throughput with each maximum cell arrival indication for each cell arrival, and when the observed throughput is equal to or greater than the allowed maximum throughput. 9. The method for evaluating a throughput of a virtual circuit using an asynchronous time-division multiplexed transmission channel according to claim 2, wherein the signal indicating the necessity of a correction operation is supplied.
【請求項10】前記スループットカウンタまたは前記カ
ウント値が末端位置に到着すると、許可最大スループッ
ト表示と同じ機能を果たす対応スループット閾値に依存
する限界スループット値が前記コンテキスト内で使用さ
れることを特徴とする請求項9に記載の非同期時分割多
重化伝送チャネルを使用する仮想回路のスループットの
評価方法。
10. When the throughput counter or the count value arrives at a terminal position, a limit throughput value dependent on a corresponding throughput threshold serving the same function as the maximum allowed throughput indication is used in the context. A method for evaluating a throughput of a virtual circuit using the asynchronous time-division multiplexing transmission channel according to claim 9.
【請求項11】仮想回路のスループットの評価条件を定
義するコンテキストと呼ばれるデータ集合を含む記憶場
所を各仮想回路に割り当てるメモリと、仮想回路のスル
ープットを評価するために1セル受信毎に該セルに属す
る仮想回路のコンテキストを読取る手段と、所定単位で
表現される仮想回路対応の現在時刻を供給するように設
計されたクロック信号ソースとを含み、仮想回路の1セ
ル到着の際に仮想回路のコンテキストに開始時刻表示を
書込む手段と、同じ仮想回路の次の1セル到着の際に該
仮想回路に割り当てられた記憶場所から前記コンテキス
トを読出す手段と、クロック信号ソースによって供給さ
れた現在時刻から、コンテキストによって読出された開
始時刻を減算する手段とを含み、前記減算によって設定
された時間差と、前記開始時刻を書込ませたセルと次の
セルの時刻との間にカウントされたセル間の時間インタ
バルの数とから、仮想回路のスループットの測定値を得
ることを特徴とする非同期時分割多重化伝送チャネルを
使用する仮想回路のスループットの評価装置。
11. A memory for allocating a storage location including a data set called a context defining a condition for evaluating a throughput of a virtual circuit to each virtual circuit, and a memory for each cell reception for evaluating the throughput of the virtual circuit. Means for reading the context of the virtual circuit to which the virtual circuit belongs, and a clock signal source designed to supply the current time corresponding to the virtual circuit expressed in a predetermined unit; Means for writing a start time indication to the first virtual cell, means for reading the context from a storage location assigned to the next virtual cell upon arrival of the next cell of the same virtual circuit, and means for reading the current time supplied by the clock signal source. Means for subtracting the start time read by the context, the time difference set by said subtraction, Asynchronous time-division multiplexing, wherein a measured value of the throughput of a virtual circuit is obtained from the number of time intervals between cells counted between the cell in which the writing start time is written and the time of the next cell. For evaluating the throughput of a virtual circuit using a virtualized transmission channel.
【請求項12】前記時間差が、2つのセル間に経過する
時間インタバルとして定義される仮想回路の瞬間スルー
プット測定値を構成し、訂正操作の必要を決定するため
に前記瞬間スループット測定値を評価手段に供給する手
段と、前記現在時刻を開始時刻としてコンテキストに書
込むことを決定する手段とを含むことを特徴とする請求
項11に記載の非同期時分割多重化伝送チャネルを使用す
る仮想回路のスループットの評価装置。
12. The means for constructing an instantaneous throughput measurement of a virtual circuit, wherein said time difference is defined as the time interval passing between two cells, and evaluating said instantaneous throughput measurement to determine the need for a corrective operation. 12. The throughput of a virtual circuit using an asynchronous time-division multiplexed transmission channel according to claim 11, further comprising: means for supplying the current time to a context as a start time. Evaluation device.
【請求項13】前記コンテキストが受信セルのカウント
数を含み、仮想回路の1セル受信毎に該カウント数を増
分する手段と、増分カウント数をコンテキストによって
供給された特定カウント値に比較する手段と、受信セル
カウント数が特定カウント値に達したときにのみ作動
し、不連続な2つのセル間に経過した時間インタバルと
して定義された前記時間差を仮想回路の瞬間スループッ
ト測定値として供給し、また受信セルカウントを再初期
化する手段とを含むことを特徴とする請求項12に記載の
非同期時分割多重化伝送チャネルを使用する仮想回路の
スループットの評価装置。
13. The context includes a count of received cells, means for incrementing the count each time a cell of the virtual circuit is received, and means for comparing the incremented count to a specific count supplied by the context. Providing only the time difference defined as the time interval elapsed between two discontinuous cells as a measure of the instantaneous throughput of the virtual circuit, operating only when the received cell count reaches a specific count value, and 13. The apparatus for evaluating a throughput of a virtual circuit using an asynchronous time-division multiplexed transmission channel according to claim 12, further comprising means for re-initializing a cell count.
【請求項14】コンテキストが測定インタバルの特定持
続時間と受信済みセル数とを含み、各セル受信毎に前記
時間差と前記測定インタバルの持続時間とを比較する手
段と、前記時間差が前記測定インタバル持続時間より短
いときに前記受信済みセル数を増分し、前記時間差が測
定インタバル持続時間以上に長いときにのみ受信済みセ
ルの前記増分数を所与の時間インタバルに受信したセル
数として定義される仮想回路の平均スループットの測定
値として供給し、同時に前記セル数を再初期化する手段
とを含むことを特徴とする請求項12または13に記載の非
同期時分割多重化伝送チャネルを使用する仮想回路のス
ループットの評価装置。
14. The method of claim 1, wherein the context includes a specific duration of the measurement interval and the number of cells received, and means for comparing the time difference with the duration of the measurement interval for each cell reception; The virtual number defined as the number of cells received in a given time interval, incrementing the number of received cells when the time difference is less than the time and only when the time difference is longer than the measurement interval duration. Means for supplying as a measurement of the average throughput of the circuit, and means for re-initializing the number of cells at the same time, wherein the virtual circuit using the asynchronous time-division multiplexed transmission channel according to claim 12 or 13, comprising: Evaluation device for throughput.
【請求項15】所与の仮想回路に順次設定された複数の
前記スループット測定値を累算し、全体を累算スループ
ット測定値として与える手段を含むことを特徴とする請
求項12または14に記載の非同期時分割多重化伝送チャネ
ルを使用する仮想回路のスループットの評価装置。
15. The apparatus according to claim 12, further comprising means for accumulating a plurality of said throughput measurement values sequentially set for a given virtual circuit and giving the whole as an accumulated throughput measurement value. Evaluation device for virtual circuit throughput using asynchronous time division multiplexing transmission channel.
【請求項16】コンテキストが少なくとも1つのスルー
プットカウンタを含み、許可スループットに対応する所
定値と前記スループット測定値の1つとの間の差を加算
することによって該カウンタの内容を訂正する手段と、
前記スループットカウンタの到達位置と特定末端位置と
を比較し、前者が後者以上になると補正操作の必要を示
す信号を発生する手段とを含むことを特徴とする請求項
11から15のいずれか一項に記載の非同期時分割多重化伝
送チャネルを使用する仮想回路のスループットの評価装
置。
16. The context includes at least one throughput counter, means for correcting the contents of said counter by adding a difference between a predetermined value corresponding to an allowed throughput and one of said throughput measurements.
Means for comparing the arrival position of the throughput counter with a specific end position, and generating a signal indicating the necessity of a correction operation when the former is equal to or greater than the latter.
An apparatus for evaluating a throughput of a virtual circuit using the asynchronous time-division multiplexing transmission channel according to any one of 11 to 15.
【請求項17】コンテキストが少なくとも1つのスルー
プット閾値を含み、前記スループット測定値の1つを前
記閾値に比較する手段と、前記閾値以上ではスループッ
トカウンタを第1方向に起動し前記閾値未満では他方向
に起動する手段と、前記のごとく起動されたスループッ
トカウンタが第1方向の末端位置に到達したことを判定
し訂正操作の必要を示す信号を供給する手段とを含むこ
とを特徴とする請求項11から15のいずれか一項に記載の
非同期時分割多重化伝送チャネルを使用する仮想回路の
スループットの評価装置。
17. The context includes at least one throughput threshold, means for comparing one of said throughput measurements to said threshold, activating a throughput counter in a first direction above said threshold and in another direction below said threshold. And means for judging that the throughput counter activated as described above has reached the end position in the first direction, and supplying a signal indicating the necessity of a corrective operation. 16. An apparatus for evaluating a throughput of a virtual circuit using the asynchronous time-division multiplexing transmission channel according to any one of items 15 to 15.
【請求項18】前記コンテキストが、カウント値に対応
する少なくとも1つのデータ項目と複数のスループット
閾値とを有し、前記スループット測定値が閾値間のどの
インタバルに存在するかを決定するためにスループット
測定値の1つと前記閾値とを比較する手段と、前記のご
とく決定されたインタバルの関数としての量だけカウン
ト値を訂正し、前記カウント値が第1方向の末端位置に
到達したことを判定し訂正操作の必要を示す信号を発生
する手段とを含むことを特徴とする請求項11から15のい
ずれか一項に記載の非同期時分割多重化伝送チャネルを
使用する仮想回路のスループットの評価装置。
18. The method as claimed in claim 18, wherein the context has at least one data item corresponding to a count value and a plurality of throughput thresholds, and wherein the throughput measurement is used to determine at which interval the throughput measurement lies. Means for comparing one of the values with the threshold value, correcting the count value by an amount as a function of the interval determined as described above, and determining and correcting that the count value has reached the end position in the first direction. 16. The apparatus for evaluating a throughput of a virtual circuit using an asynchronous time-division multiplexed transmission channel according to claim 11, further comprising means for generating a signal indicating the necessity of an operation.
【請求項19】コンテキストが許可最大スループット表
示を含み、各セル到着毎に観察されたスループットと最
大スループット表示とを比較し、観察されたスループッ
トが許可最大スループット以上の場合に訂正操作の必要
を示す信号を供給する手段を含むことを特徴とする請求
項12から18のいずれか一項に記載の非同期時分割多重化
伝送チャネルを使用する仮想回路のスループットの評価
装置。
19. The context includes an allowed maximum throughput indication, comparing the observed throughput with each cell arrival and the maximum throughput indication, and indicating that a corrective action is required if the observed throughput is greater than or equal to the allowed maximum throughput. 19. The apparatus for evaluating a throughput of a virtual circuit using an asynchronous time-division multiplexing transmission channel according to claim 12, further comprising means for supplying a signal.
【請求項20】前記スループットカウンタまたは前記カ
ウント値が末端位置に到達する毎に、許可最大スループ
ット表示と同じ機能を果たす対応スループット閾値に依
存する限界スループット値を前記コンテキストに書込む
手段を含むことを特徴とする請求項19に記載の非同期時
分割多重化伝送チャネルを使用する仮想回路のスループ
ットの評価装置。
20. Each time the throughput counter or the count value reaches a terminal position, means for writing into the context a limit throughput value dependent on a corresponding throughput threshold value that performs the same function as the permitted maximum throughput indication. 20. The apparatus for evaluating a throughput of a virtual circuit using an asynchronous time-division multiplexing transmission channel according to claim 19.
【請求項21】前記クロック信号ソースが、仮想回路の
前記コンテキストによって供給されるクロック信号選択
表示によって制御されるクロック選択モジュールを介し
て仮想回路に対応する現在時刻を供給しその結果として
マスタクロックの出力群を選択し、最下位ビット出力
が、スループットの評価に関与した持続時間の測定に用
いられた所定単位をキャラクタライズし、この所定単位
は評価値に所望の正確度が得られるように選択されるこ
とを特徴とする請求項12から20のいずれか一項に記載の
非同期時分割多重化伝送チャネルを使用する仮想回路の
スループットの評価装置。
21. The clock signal source supplies a current time corresponding to a virtual circuit via a clock selection module controlled by a clock signal selection indication provided by the context of the virtual circuit, and consequently the master clock. An output group is selected, the least significant bit output characterizing a predetermined unit used for measuring the duration involved in the evaluation of the throughput, and the predetermined unit is selected such that a desired accuracy is obtained in the evaluation value. 21. The apparatus for evaluating a throughput of a virtual circuit using an asynchronous time-division multiplexing transmission channel according to claim 12, wherein the evaluation is performed.
JP16255090A 1989-06-20 1990-06-20 Method and apparatus for evaluating throughput of virtual circuit using time division multiplexed transmission channel Expired - Lifetime JP2810218B2 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
FR8908193A FR2648649B1 (en) 1989-06-20 1989-06-20 METHOD AND DEVICE FOR QUANTIFIED EVALUATION OF THE FLOW RATE OF VIRTUAL CIRCUITS EMPLOYING AN ASYNCHRONOUS TIME MULTIPLEXING TRANSMISSION CHANNEL
FR8908193 1989-06-20
FR8908191A FR2648645B1 (en) 1989-06-20 1989-06-20 METHOD AND DEVICE FOR EVALUATING THE THROUGHPUT OF VIRTUAL CIRCUITS EMPLOYING A TIME-MULTIPLEXED TRANSMISSION CHANNEL
FR8908191 1989-06-20
FR8908192A FR2648648B1 (en) 1989-06-20 1989-06-20 METHOD AND DEVICE FOR EVALUATING THE FLOW RATE OF CIRCUITS EMPLOYING AN ASYNCHRONOUS TIMED MULTIPLEXED TRANSMISSION CHANNEL
FR8908192 1989-06-20

Publications (2)

Publication Number Publication Date
JPH0369232A JPH0369232A (en) 1991-03-25
JP2810218B2 true JP2810218B2 (en) 1998-10-15

Family

ID=27251922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16255090A Expired - Lifetime JP2810218B2 (en) 1989-06-20 1990-06-20 Method and apparatus for evaluating throughput of virtual circuit using time division multiplexed transmission channel

Country Status (5)

Country Link
JP (1) JP2810218B2 (en)
KR (1) KR100229373B1 (en)
AU (1) AU619687B2 (en)
MX (1) MX174255B (en)
RU (1) RU2110159C1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2665313B1 (en) * 1990-07-24 1992-10-02 Cit Alcatel METHOD FOR EVALUATING THE FLOW RATE OF VIRTUAL CIRCUITS EMPLOYING AN ASYNCHRONOUS TIME MULTIPLEXING TRANSMISSION CHANNEL.
US8619884B2 (en) 2005-09-02 2013-12-31 Qualcomm Incorporated Communication channel estimation
US8681810B2 (en) 2006-04-13 2014-03-25 Qualcomm Incorporated Dynamic carrier sensing thresholds
WO2007121451A2 (en) 2006-04-17 2007-10-25 Qualcomm Incorporated Noise estimation for wireless communication
US7974360B2 (en) 2006-05-24 2011-07-05 Qualcomm Incorporated Multi input multi output (MIMO) orthogonal frequency division multiple access (OFDMA) communication system
US8477593B2 (en) 2006-07-28 2013-07-02 Qualcomm Incorporated Method and apparatus for sending signaling for data transmission in a wireless communication system
US9071414B2 (en) 2007-03-23 2015-06-30 Qualcomm Incorporated Method and apparatus for distinguishing broadcast messages in wireless signals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8605613D0 (en) * 1986-03-07 1986-04-16 Limb J O Traffic scheduler
US4769811A (en) * 1986-12-31 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Packet switching system arranged for congestion control

Also Published As

Publication number Publication date
AU619687B2 (en) 1992-01-30
AU5757790A (en) 1991-01-03
JPH0369232A (en) 1991-03-25
RU2110159C1 (en) 1998-04-27
MX174255B (en) 1994-05-02
KR100229373B1 (en) 1999-11-01
KR910002168A (en) 1991-01-31

Similar Documents

Publication Publication Date Title
US5138607A (en) Method and device for evaluating the throughput of virtual circuits employing an asynchronous time-division multiplexed transmission channel
US4460993A (en) Automatic framing in time division multiplexer
US6108303A (en) Method and apparatus for traffic control in a cell-based network
JP2810218B2 (en) Method and apparatus for evaluating throughput of virtual circuit using time division multiplexed transmission channel
US5132961A (en) Method and device for evaluating the throughput of virtual circuits employing an asynchronous time-division multiplexed transmission channel
EP0027006B1 (en) Decoding terrestrial interface modules bus structure
US5119364A (en) Method and device for evaluating the throughput of virtual circuits employing a time-division multiplexed transmission channel
US5124983A (en) Arbitration method and device for transmit mode access to the transmission medium of a distributed switching network
US6693919B1 (en) Frame synchronization method and frame synchronization circuit
EP0049569A1 (en) Buffering speech signals in a TASI system
US5260932A (en) Apparatus evaluating the data rates of virtual circuits occupying an asynchronous time-multiplexed transmission path
CN112995060B (en) Flow control method based on hardware counter
JP3266139B2 (en) Scheduling device
EP1493300B1 (en) Protocol multiplexing systems and methods using timers and predetermined triggering events to ensure forming carrying packets comprising multiplexed packets belonging to only one virtual channel
JP3169552B2 (en) Shaping method and apparatus
JPH0583284A (en) Access control system for buffer in concentrator
US20050041577A1 (en) Rate limiting through dynamic autocorrection
JPH08242248A (en) Supervision method and circuit device of prescribed transmission bit rate at the time of communication cell transmission
WO2001099342A2 (en) Digital network bandwidth allocation method and apparatus
EP0946021A1 (en) Method to determine the active or idle state of a connection
AU2002342443B2 (en) Rate limiting through dynamic autocorrection
JPH0637792A (en) Traffic monitor system in asynchronous transfer mode communication network
JPH08204749A (en) Buffer management method for packet exchange
US3749840A (en) Tdm telecommunication system designed for transmission of supervisory signals
CN114337899A (en) Signal time slot crossing method, device and system based on packet switching

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100731

Year of fee payment: 12

EXPY Cancellation because of completion of term