JP2800888B2 - Magnetic sensor - Google Patents

Magnetic sensor

Info

Publication number
JP2800888B2
JP2800888B2 JP8081136A JP8113696A JP2800888B2 JP 2800888 B2 JP2800888 B2 JP 2800888B2 JP 8081136 A JP8081136 A JP 8081136A JP 8113696 A JP8113696 A JP 8113696A JP 2800888 B2 JP2800888 B2 JP 2800888B2
Authority
JP
Japan
Prior art keywords
magnetoresistive element
terminal
transistor
magnetoresistive
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8081136A
Other languages
Japanese (ja)
Other versions
JPH09274070A (en
Inventor
修 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8081136A priority Critical patent/JP2800888B2/en
Publication of JPH09274070A publication Critical patent/JPH09274070A/en
Application granted granted Critical
Publication of JP2800888B2 publication Critical patent/JP2800888B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、磁気センサに関
し、特に強磁性磁気抵抗素子と波形処理回路を同一チッ
プに集積化した磁気センサに関する。
The present invention relates to a magnetic sensor, and more particularly, to a magnetic sensor in which a ferromagnetic magnetoresistive element and a waveform processing circuit are integrated on a single chip.

【0002】[0002]

【従来の技術】従来の技術として、まず、特開平5−1
02549号公報に記載された集積化磁気抵抗センサを
挙げる。
2. Description of the Related Art As a conventional technique, first, Japanese Patent Laid-Open Publication No.
An integrated magnetoresistive sensor described in Japanese Patent No. 02549 is cited.

【0003】この発明の基本構成を図3の回路図と、図
4のパターンレイアウト図に示す。
The basic structure of the present invention is shown in a circuit diagram of FIG. 3 and a pattern layout diagram of FIG.

【0004】この例によれば、磁気抵抗素子1〜4を1
−2間の電位と、3−4間の電位との差を出力するブリ
ッジを構成して、このブリッジに発生する電圧信号を比
較器5に入力している。また、比較器5の非反転入力端
子から半導体抵抗6を介して、外部端子と接続すること
によって、外部信号を用いた比較器5のヒステリシス調
整ができるようになっている。磁気抵抗素子は、1と
4、2と3がそれぞれ同じ方向にパターンニングされ、
1と2、3と4がそれぞれ垂直方向にパターンニングさ
れている。磁気抵抗素子は、パターンの幅方向の磁界が
加わると、抵抗値が低下することから、磁気抵抗素子
1,4が最大限に抵抗変化したとき、磁気抵抗素子2,
3には抵抗変化がほとんど発生しないため、ブリッジ回
路に電位差が生じる。
According to this example, the magnetoresistive elements 1-4 are set to 1
A bridge that outputs a difference between the potential between −2 and 3-4 is configured, and a voltage signal generated in the bridge is input to the comparator 5. Further, by connecting the non-inverting input terminal of the comparator 5 to an external terminal via the semiconductor resistor 6, the hysteresis of the comparator 5 using an external signal can be adjusted. In the magnetoresistive element, 1 and 4, 2 and 3 are patterned in the same direction, respectively.
1 and 2, 3 and 4 are each patterned in the vertical direction. The resistance of the magnetoresistive element decreases when a magnetic field in the width direction of the pattern is applied.
Since the resistance change hardly occurs in 3, a potential difference occurs in the bridge circuit.

【0005】この例では、非反転入力端子から半導体抵
抗6を介してヒステリシス制御端子13にて外部コント
ロールできるようにしているため、電源端子14に間欠
電源を与えても、外部の回路からの情報(Highまた
はLow)によって、ヒステリシスを有しながら、間欠
動作が可能となっている。つまり、磁気抵抗素子1〜4
および比較器5を流れる電流を節約するために間欠動作
を安定的に行える回路構成となっている。
In this example, since the hysteresis control terminal 13 can be externally controlled from the non-inverting input terminal via the semiconductor resistor 6, even if intermittent power is supplied to the power terminal 14, information from an external circuit can be obtained. (High or Low) enables intermittent operation while having hysteresis. That is, the magnetoresistive elements 1 to 4
In addition, the circuit configuration is such that the intermittent operation can be stably performed in order to save the current flowing through the comparator 5.

【0006】なお、15は出力端子、16はGND端子
である。
Reference numeral 15 denotes an output terminal, and 16 denotes a GND terminal.

【0007】次に、特開平3−257387号公報に記
載された磁気抵抗素子の駆動回路においては、最も消費
電流の大きな磁気抵抗素子部にのみ間欠電源を与え、パ
ルス状態に分断されたアナログ信号を積分回路を用いて
波形整形する方法を用いている。
Next, in the driving circuit of the magnetoresistive element described in Japanese Patent Application Laid-Open No. 3-257287, an intermittent power supply is applied only to the magnetoresistive element portion consuming the largest amount of current, and the analog signal divided into a pulse state is supplied. Is shaped using an integrating circuit.

【0008】[0008]

【発明が解決しようとする課題】前記従来の技術には、
次の問題点がある。
The above prior arts include:
There are the following problems.

【0009】第1の問題点は、従来の技術では、磁気抵
抗素子がブリッジ形式で、電源−GND間に接続され、
この部分に流れる電流が大きいため、電池駆動等への利
用が難しいという点である。
A first problem is that, in the prior art, the magneto-resistive element is connected in a bridge form between the power supply and GND.
Since the current flowing through this portion is large, it is difficult to use it for battery driving or the like.

【0010】その理由は、磁気抵抗素子はシート抵抗率
が低いため、高抵抗を実現するのが困難であること、パ
ターン幅を狭くすると磁気抵抗効果が小さくなること、
パターン長を長くすると、素子のサイズが大きくなって
しまうことによる。
The reason is that it is difficult to realize high resistance because the sheet resistance of the magnetoresistive element is low, and the magnetoresistive effect decreases when the pattern width is reduced.
This is because when the pattern length is increased, the size of the element increases.

【0011】第2の問題点は、従来の技術に示すよう
に、省電力のために電源を間欠駆動として、後ろに接続
される受信回路にて、間欠信号を処理しているが、回路
が大がかりで、1チップ上には形成できない。
The second problem is that, as shown in the prior art, the power supply is intermittently driven to save power, and the intermittent signal is processed by the receiving circuit connected to the back. It is too large to be formed on one chip.

【0012】その理由は、電源を間欠させる回路、間欠
動作した出力を再生する回路等が必要であり、積分回路
のようにコンデンサが必要になると、半導体集積回路だ
けでは実現できず、プリント板上に形成する回路となる
ため、トータルの面積比で、数十倍の回路占有面積が必
要となるからである。
The reason for this is that a circuit for intermittent power supply, a circuit for reproducing an intermittently operated output, and the like are required. If a capacitor such as an integrating circuit is required, it cannot be realized only by a semiconductor integrated circuit, but cannot be realized on a printed circuit board. This is because the circuit occupied by several tens of times in total area ratio is required.

【0013】第3の問題点は、高速な応答ができないこ
とである。
A third problem is that a high-speed response cannot be made.

【0014】その理由は、間欠駆動であるため、この電
源の駆動周波数よりも十分に遅い抵抗変化しか検出でき
ないためである。また、電源の立ち上がり、立ち下がり
にも時間が必要であるため、高速動作に不向きな構成で
あるといえる。
The reason is that, since the driving is intermittent, only a resistance change sufficiently slower than the driving frequency of the power supply can be detected. In addition, since the power supply also needs time to rise and fall, it can be said that the configuration is not suitable for high-speed operation.

【0015】そこで、本発明は、前記従来の技術の欠点
を改良し、1チップの半導体集積回路上で、シンプルな
回路で、低消費電力でありながら高速動作が可能な磁気
センサを実現することを課題とする。また、本発明は、
素子のパターン長を短くするため、パターン断線等の故
障が少なくなり、信頼性を向上することも課題とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks of the prior art, and realizes a magnetic sensor capable of operating at high speed with low power consumption on a one-chip semiconductor integrated circuit with a simple circuit. As an issue. Also, the present invention
Another object is to reduce the number of failures such as disconnection of the pattern and to improve the reliability in order to shorten the pattern length of the element.

【0016】[0016]

【課題を解決するための手段】本発明の磁気センサは、
磁気抵抗素子(MR素子)と半導体抵抗およびトランジ
スタを組み合わせた複合型ブリッジ回路を構成してい
る。具体的には、図2に示すようにMR素子1とMR素
子2を同一方向にパターンニングし、前記同一方向に対
して垂直方向にMR素子3とMR素子4を同一方向にパ
ターンニングして、1と2、3と4がペアで抵抗変化を
起こすように設定しておく。これらのMR素子1〜4を
それぞれトランジスタ11と12のベースおよびコレク
タに接続して、それぞれのトランジスタの電源−ベース
間、エミッタ−グラウンド間は半導体抵抗7〜10にて
接続する。これら2組の複合ブリッジ回路と比較器5を
組み合わせて磁気センサを構成している。
The magnetic sensor of the present invention comprises:
A composite bridge circuit is formed by combining a magnetoresistive element (MR element) with a semiconductor resistor and a transistor. Specifically, as shown in FIG. 2, the MR element 1 and the MR element 2 are patterned in the same direction, and the MR element 3 and the MR element 4 are patterned in the same direction in a direction perpendicular to the same direction. , 1 and 2, 3 and 4 are set so as to cause a resistance change in pairs. These MR elements 1 to 4 are connected to the bases and collectors of the transistors 11 and 12, respectively, and the semiconductor resistors 7 to 10 connect between the power supply and the base and between the emitter and the ground of each transistor. The magnetic sensor is configured by combining these two sets of composite bridge circuits and the comparator 5.

【0017】[0017]

【作用】本発明は、複合型ブリッジ回路を構成すること
で、電源−GND間にMR素子以外に半導体抵抗やシラ
ンジスタを組み込むことができるため、消費電流をコン
トロールできる。特にMR素子のシート抵抗率と比較し
て、半導体拡散抵抗は十分に高いシート抵抗率に設定す
ることができるため、少ない面積で高抵抗が得られる。
According to the present invention, by forming a composite bridge circuit, a semiconductor resistor and a silane transistor can be incorporated between the power supply and GND in addition to the MR element, so that current consumption can be controlled. In particular, since the semiconductor diffusion resistance can be set to a sufficiently high sheet resistivity as compared with the sheet resistivity of the MR element, high resistance can be obtained with a small area.

【0018】また、本発明においては、トランジスタの
ベースとGND間に設置されたMR素子の抵抗変化は、
コレクタ電流の変化から電圧変化となって出力されるた
め、上記−電気変換効率が単純なブリッジ回路と比較し
て向上する。
Further, in the present invention, the resistance change of the MR element provided between the base of the transistor and GND is represented by
Since the voltage is output as a voltage change from the change in the collector current, the above-mentioned electric conversion efficiency is improved as compared with a simple bridge circuit.

【0019】[0019]

【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0020】まず、図2を参照すると、本発明の最良の
実施の形態は、半導体ウェハに半導体集積回路17を形
成し、この集積回路の中にMR素子と複合ブリッジを形
成するトランジスタ、抵抗、および比較器(または演算
増幅回路)を形成しておく。前記半導体集積回路17の
近傍にMR素子(磁気抵抗素子)1〜4をフォトリソグ
ラフィー技術を用いてパターンニング形成する。この例
においては、MR素子1,2とMR素子3,4がそれぞ
れ同一方向にパターンニングされている。MR素子1〜
4は、配線手段によって半導体集積回路17と接続され
る。
Referring first to FIG. 2, a preferred embodiment of the present invention is to form a semiconductor integrated circuit 17 on a semiconductor wafer and to form a transistor, a resistor, And a comparator (or an operational amplifier circuit). MR elements (magnetic resistance elements) 1 to 4 are formed in the vicinity of the semiconductor integrated circuit 17 by patterning using photolithography technology. In this example, the MR elements 1 and 2 and the MR elements 3 and 4 are patterned in the same direction. MR element 1
4 is connected to the semiconductor integrated circuit 17 by wiring means.

【0021】次に、図1を参照して回路形成方法につい
て説明する。
Next, a circuit forming method will be described with reference to FIG.

【0022】MR素子1は、一方側の端子をGND端子
16に、他方側の端子をトランジスタ11のベースと、
電源ラインと接続された半導体抵抗7に接続する。MR
素子2は、一方側の端子を電源ラインに、他方側の端子
をトランジスタ11のコレクタと、比較器5の入力に接
続する。トランジスタ11のエミッタは、半導体抵抗8
を介してGND端子16と接続される。MR素子3は、
一方側の端子をGND端子16に、他方側の端子をトラ
ンジスタ12のベースと、電源ラインと接続された半導
体抵抗9に接続する。MR素子4は、一方側の端子を電
源ラインに、他方側の端子をトランジスタ12のコレク
タと、比較器5の入力に接続する。トランジスタ12の
エミッタは、半導体抵抗10を介してGND端子16と
接続される。
The MR element 1 has one terminal connected to the GND terminal 16, the other terminal connected to the base of the transistor 11,
Connected to the semiconductor resistor 7 connected to the power supply line. MR
The element 2 has one terminal connected to the power supply line and the other terminal connected to the collector of the transistor 11 and the input of the comparator 5. The emitter of the transistor 11 is connected to the semiconductor resistor 8
Is connected to the GND terminal 16 via the. The MR element 3
One terminal is connected to the GND terminal 16 and the other terminal is connected to the base of the transistor 12 and the semiconductor resistor 9 connected to the power supply line. The MR element 4 has one terminal connected to the power supply line, the other terminal connected to the collector of the transistor 12, and the input of the comparator 5. The emitter of the transistor 12 is connected to the GND terminal 16 via the semiconductor resistor 10.

【0023】MR素子1とMR素子3は、同一抵抗値に
なるように寸法が決められ、MR素子2とMR素子4も
また、同一抵抗値になるように寸法が決められる。
The dimensions of the MR element 1 and the MR element 3 are determined so as to have the same resistance value, and the dimensions of the MR element 2 and the MR element 4 are also determined so as to have the same resistance value.

【0024】次に、本発明の実施の形態の動作につい
て、図1,2を参照して説明する。
Next, the operation of the embodiment of the present invention will be described with reference to FIGS.

【0025】今、図2において図の左方向から磁界が加
わったことを仮定する。このとき、MR素子1,2には
パターンの幅方向の磁界となるため抵抗値が低下する。
MR素子3,4に対しては、この磁界は、パターンの幅
と垂直方向磁界になるため、抵抗値は変化しない。この
状態で、図1の動作を説明すると、まずMR素子1の抵
抗値が低下することによって、トランジスタ11のベー
ス電位が下がる。これによってトランジスタ11のVBE
が小さくなることで、コレクタ電流も下がる。コレクタ
の電位VOUT は、 VOUT =VCC−MR1×IC で表すことができる。
Now, it is assumed that a magnetic field is applied from the left side in FIG. At this time, since the MR elements 1 and 2 have a magnetic field in the width direction of the pattern, the resistance value decreases.
For the MR elements 3 and 4, this magnetic field becomes a magnetic field in the direction perpendicular to the width of the pattern, so that the resistance value does not change. In this state, the operation of FIG. 1 will be described. First, the resistance value of the MR element 1 decreases, so that the base potential of the transistor 11 decreases. As a result, the V BE of the transistor 11 is
, The collector current also decreases. The collector potential V OUT can be represented by V OUT = V CC -MR1 × I C.

【0026】(MRI:MR素子1の抵抗値、IC :ト
ランジスタのコレクタ電流) また、MR素子2も同時に抵抗値が低下しているので、
抵抗が変化した時のコレクタの電位VOUT は、次の式で
表すことができる。
(MRI: resistance value of MR element 1, I C : collector current of transistor) Also, since the resistance value of MR element 2 is simultaneously reduced,
The collector potential V OUT when the resistance changes can be expressed by the following equation.

【0027】 VOUT =VCC−(MR1−ΔR)×(IC −ΔIC ) 従って、2個のMR素子の抵抗変化が積で電圧変化に伝
達される。
V OUT = V CC − (MR 1 −ΔR) × (I C −ΔI C ) Therefore, the resistance change of the two MR elements is transmitted to the voltage change by the product.

【0028】これと同様に、MR素子1,2と垂直方向
にパターンニングされたMR素子3,4とトランジスタ
12と、半導体抵抗9,10によって複合型ブリッジ回
路が形成されるので、図2の上方向から磁界が加わった
時、こちらの回路のコレクタ電位に変化が生じる。
Similarly, a composite bridge circuit is formed by the MR elements 1 and 2, the MR elements 3 and 4 patterned in the vertical direction, the transistor 12, and the semiconductor resistors 9 and 10. When a magnetic field is applied from above, a change occurs in the collector potential of this circuit.

【0029】[0029]

【実施例】本発明の実施例について図面を参照して説明
する。
Embodiments of the present invention will be described with reference to the drawings.

【0030】まず、図2を参照すると、本発明の第1実
施例は、シリコンウェハに、バイポーラ半導体集積回路
17を形成し、この集積回路の中にMR素子と複合ブリ
ッジを形成するバイポーラトランジスタ、拡散またはポ
リシリコン抵抗、および比較器(または演算増幅回路)
を形成しておく。前記バイポーラ半導体集積回路17の
近傍に、Ni−FeまたはNi−Fe−Coの薄膜合金
からなるMR素子(磁気抵抗素子)1〜4をフォトリソ
グラフィー技術を用いてパターンニング形成する。この
例においては、MR素子1,2とMR素子3,4が、そ
れぞれ同一方向にパターンニングされている。MR素子
1〜4は、金やアルミニウムによる配線手段を用いるこ
とによってバイポーラ半導体集積回路17と接続され
る。
Referring first to FIG. 2, according to a first embodiment of the present invention, a bipolar semiconductor integrated circuit 17 is formed on a silicon wafer, and a bipolar transistor for forming a composite bridge with an MR element in the integrated circuit. Diffusion or polysilicon resistors, and comparators (or operational amplifier circuits)
Is formed. In the vicinity of the bipolar semiconductor integrated circuit 17, MR elements (magnetic resistance elements) 1 to 4 made of a thin film alloy of Ni—Fe or Ni—Fe—Co are patterned by photolithography. In this example, the MR elements 1 and 2 and the MR elements 3 and 4 are each patterned in the same direction. The MR elements 1 to 4 are connected to the bipolar semiconductor integrated circuit 17 by using wiring means made of gold or aluminum.

【0031】次に、図1を参照して回路形成方法につい
て説明する。
Next, a circuit forming method will be described with reference to FIG.

【0032】MR素子1は、一方側の端子をGND端子
16に、他方側の端子をバイポーラトランジスタ11の
ベースと、電源ラインと接続された半導体拡散抵抗7に
接続する。MR素子2は、一方側の端子を電源ライン
に、他方側の端子をバイポーラトランジスタ11のコレ
クタと、比較器5の入力に接続する。バイポーラトラン
ジスタ11のエミッタは、半導体拡散抵抗8を介してG
ND端子16と接続される。MR素子3は、一方側の端
子をGND端子16に、他方側の端子をバイポーラトラ
ンジスタ12のベースと、電源ラインと接続された半導
体拡散抵抗9に接続する。MR素子4は、一方側の端子
を電源ラインに、他方側の端子をバイポーラトランジス
タ12のコレクタと、比較器5の入力に接続する。バイ
ポーラトランジスタ12のエミッタは、半導体拡散抵抗
10を介してGND端子16と接続される。
The MR element 1 has one terminal connected to the GND terminal 16 and the other terminal connected to the base of the bipolar transistor 11 and the semiconductor diffused resistor 7 connected to the power supply line. The MR element 2 has one terminal connected to the power supply line and the other terminal connected to the collector of the bipolar transistor 11 and the input of the comparator 5. The emitter of the bipolar transistor 11 is connected to the G
Connected to ND terminal 16. The MR element 3 has one terminal connected to the GND terminal 16 and the other terminal connected to the base of the bipolar transistor 12 and the semiconductor diffused resistor 9 connected to the power supply line. The MR element 4 has one terminal connected to the power supply line and the other terminal connected to the collector of the bipolar transistor 12 and the input of the comparator 5. The emitter of the bipolar transistor 12 is connected to the GND terminal 16 via the semiconductor diffused resistor 10.

【0033】続いて、本発明の実施の形態の動作につい
て、図1,2を参照して説明する。
Next, the operation of the embodiment of the present invention will be described with reference to FIGS.

【0034】今、図2において図の左方向から磁界が加
わったことを仮定する。このとき、MR素子1,2に
は、パターンの幅方向の磁界となるため、抵抗値が低下
する。MR素子3,4に対しては、この磁界はパターン
の幅と垂直方向磁界になるため、抵抗値は変化しない。
この状態で、図1の動作を説明すると、まず、MR素子
1の抵抗値が低下することによって、バイポーラトラン
ジスタ11のベース電位が下がる。これによってバイポ
ーラトランジスタ11のVBEが小さくなることで、コレ
クタ電流も下がる。
Now, it is assumed that a magnetic field is applied from the left side in FIG. At this time, since the MR elements 1 and 2 have a magnetic field in the width direction of the pattern, the resistance value decreases. For the MR elements 3 and 4, this magnetic field becomes a magnetic field in the direction perpendicular to the width of the pattern, so that the resistance value does not change.
In this state, the operation of FIG. 1 will be described. First, the resistance value of the MR element 1 decreases, so that the base potential of the bipolar transistor 11 decreases. As a result, the V BE of the bipolar transistor 11 decreases, and the collector current also decreases.

【0035】コレクタの電位VOUT は、次の数式1で表
すことができる。
The collector potential V OUT can be represented by the following equation (1).

【0036】[0036]

【数1】 CC:コレクタ電圧 MR1:MR素子1の抵抗値 IS :コレクタ接合逆方向飽和電流 q:電子の電荷量 k:ボルツマン定数 T:絶対温度 また、MR素子2も同時に抵抗値が低下しているので、
抵抗が変化した時のコレクタの電位VOUT は、次の数式
2で表すことができる。
(Equation 1) V CC: Collector Voltage MR1: resistance of the MR element 1 I S: collector junction reverse saturation current q: electron charge quantity k: Boltzmann's constant T: absolute temperature In addition, at the same time resistance value MR element 2 is lowered So
The potential V OUT of the collector when the resistance changes can be expressed by the following equation (2).

【0037】[0037]

【数2】 従って、2個のMR素子の抵抗変化が指数関数と積で電
圧変化に伝達される。
(Equation 2) Therefore, the resistance change of the two MR elements is transmitted to the voltage change by the product of the exponential function and the exponential function.

【0038】これと同様に、MR素子1,2と垂直方向
にパターンニングされたMR素子3,4とバイポーラト
ランジスタ12と、半導体抵抗9,10によって複合型
ブリッジ回路が形成されるので、図2の上方向から磁界
が加わった時、こちらの回路のコレクタ電位に変化が生
じる。
Similarly, a composite type bridge circuit is formed by the MR elements 1 and 2, the MR elements 3 and 4 patterned in the vertical direction, the bipolar transistor 12, and the semiconductor resistors 9 and 10. When a magnetic field is applied from above, a change occurs in the collector potential of this circuit.

【0039】更に、本発明の第2実施例について説明す
る。
Next, a second embodiment of the present invention will be described.

【0040】本発明の第1実施例では、バイポーラ半導
体集積回路を用いたが、第2実施例では、MOS半導体
集積回路を用いて、磁気センサを構成する。この場合、
バイポーラトランジスタのベース、エミッタ、コレクタ
をそれぞれMOSトランジスタのゲート、ソース、ドレ
インに対応させれば、同様の特性が得られるので、MO
S半導体集積回路を用いることができる。
In the first embodiment of the present invention, a bipolar semiconductor integrated circuit is used. In the second embodiment, a magnetic sensor is formed by using a MOS semiconductor integrated circuit. in this case,
If the base, emitter, and collector of the bipolar transistor correspond to the gate, source, and drain of the MOS transistor, similar characteristics can be obtained.
An S semiconductor integrated circuit can be used.

【0041】[0041]

【発明の効果】以上の説明から明らかなように、本発明
は、次の効果を奏することができる。
As is clear from the above description, the present invention has the following effects.

【0042】第1の効果は、MR素子のパターン長を短
くできるということである。これにより磁気センサの構
成に必要なチップ面積が大幅に縮小され、1ウェハ当り
から取れるセンサの数が増加する。
The first effect is that the pattern length of the MR element can be shortened. As a result, the chip area required for the configuration of the magnetic sensor is greatly reduced, and the number of sensors that can be obtained per wafer increases.

【0043】その理由は、半導体集積回路とMR素子を
複合型ブリッジとして構成することで、電源とGND間
のインピーダンスを下げたことによる。
The reason is that the impedance between the power supply and the GND is reduced by configuring the semiconductor integrated circuit and the MR element as a composite bridge.

【0044】第2の効果は、低消費電力化が実現できる
ことである。これにより、複雑な周辺回路を必要とする
センサ間欠駆動なしに、連続運転でも低消費電力化が図
れる。
The second effect is that low power consumption can be realized. As a result, power consumption can be reduced even in continuous operation without intermittent driving of the sensor which requires a complicated peripheral circuit.

【0045】その理由は、前記複合型ブリッジの設計パ
ラメータを変えることで、任意の消費電流にコントロー
ルできるからである。
The reason is that the current consumption can be controlled to any value by changing the design parameters of the composite bridge.

【0046】第3の効果は、磁気センサの信頼性が向上
することである。これにより、本磁気センサを採用する
システムの信頼度が向上する。
The third effect is that the reliability of the magnetic sensor is improved. Thereby, the reliability of the system employing the present magnetic sensor is improved.

【0047】その理由は、非常に薄い膜で構成されるM
R素子部の面積や、折り返し部分が減ることで故障の起
こりやすい箇所が相対的に少なくなることによる。
The reason is that M which is formed of a very thin film
This is because the area of the R element portion and the folded portion are reduced, so that the number of locations where a failure easily occurs is relatively reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の磁気センサの一実施の形態例の回路図
である。
FIG. 1 is a circuit diagram of a magnetic sensor according to an embodiment of the present invention.

【図2】本発明の磁気センサの一実施の形態例のパター
ンレイアウト図である。
FIG. 2 is a pattern layout diagram of a magnetic sensor according to an embodiment of the present invention.

【図3】従来の磁気センサの回路図である。FIG. 3 is a circuit diagram of a conventional magnetic sensor.

【図4】従来の磁気センサの磁気抵抗素子部のパターン
レイアウト図である。
FIG. 4 is a pattern layout diagram of a magnetoresistive element portion of a conventional magnetic sensor.

【符号の説明】[Explanation of symbols]

1〜4 磁気抵抗(MR)素子 5 比較器 6 ヒステリシス用半導体抵抗 7〜10 半導体抵抗、半導体拡散抵抗 11〜12 トランジスタ、バイポーラトランジスタ 13 外部ヒステリシス端子 14 電源端子 15 出力端子 16 GND端子 17 半導体集積回路、バイポーラ半導体集積回路 1-4 magnetoresistive (MR) element 5 comparator 6 semiconductor resistor for hysteresis 7-10 semiconductor resistor, semiconductor diffused resistor 11-12 transistor, bipolar transistor 13 external hysteresis terminal 14 power supply terminal 15 output terminal 16 GND terminal 17 semiconductor integrated circuit , Bipolar semiconductor integrated circuit

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 強磁性合金薄膜を基板上に蒸着し且つ特
定の形状にパターンニングして形成される複数の磁気抵
抗素子と、前記磁気抵抗素子と同一基板上に形成される
半導体集積回路からなる磁気センサにおいて、同一方向
にパターンニングされた第1磁気抵抗素子および第2磁
気抵抗素子、第1磁気抵抗素子および第2磁気抵抗素子
に対して垂直方向にパターンニングされた第3磁気抵抗
素子および第4磁気抵抗素子を有し、第1磁気抵抗素子
と第3磁気抵抗素子は同一抵抗値になるように寸法が決
められ、それぞれ一方側の端子をグラウンドに、他方側
の端子を、第1磁気抵抗素子は第1トランジスタのベー
スと、第1拡散抵抗に接続し、第3磁気抵抗素子は第2
トランジスタのベースと、第2拡散抵抗に接続し、第2
磁気抵抗素子と第4磁気抵抗素子もまた同一抵抗値にな
るように寸法が決められ、それぞれ一方側の端子を電源
ラインに、他方側の端子を、第2磁気抵抗素子は第1ト
ランジスタのコレクタと、比較器の入力端子に接続し、
第4磁気抵抗素子は第2トランジスタのコレクタと、比
較器の入力端子に接続するように回路を設定したことを
特徴とする磁気センサ。
A plurality of magnetoresistive elements formed by depositing a ferromagnetic alloy thin film on a substrate and patterning the ferromagnetic alloy thin film on a substrate, and a semiconductor integrated circuit formed on the same substrate as the magnetoresistive element. A first magnetoresistive element and a second magnetoresistive element patterned in the same direction, and a third magnetoresistive element patterned in a direction perpendicular to the first magnetoresistive element and the second magnetoresistive element. And a fourth magnetoresistive element, the first and third magnetoresistive elements are dimensioned so as to have the same resistance value, and one terminal is grounded and the other terminal is One magnetoresistive element is connected to the base of the first transistor and the first diffused resistor, and the third magnetoresistive element is connected to the second
Connected to the base of the transistor and the second diffused resistor,
The magnetoresistive element and the fourth magnetoresistive element are also dimensioned so as to have the same resistance value, each having one terminal connected to the power supply line, the other terminal connected to the collector of the first transistor, and the second terminal connected to the collector of the first transistor. And the input terminal of the comparator,
A magnetic sensor characterized in that a circuit is set such that the fourth magnetoresistive element is connected to the collector of the second transistor and the input terminal of the comparator.
【請求項2】 前記半導体集積回路をバイポーラ半導体
集積回路にしたことを特徴とする請求項1記載の磁気セ
ンサ。
2. The magnetic sensor according to claim 1, wherein said semiconductor integrated circuit is a bipolar semiconductor integrated circuit.
【請求項3】 強磁性合金薄膜を基板上に蒸着し且つ特
定の形状にパターンニングして形成される複数の磁気抵
抗素子と、前記磁気抵抗素子と同一基板上に形成される
MOS半導体集積回路からなる磁気センサにおいて、同
一方向にパターンニングされた第1磁気抵抗素子および
第2磁気抵抗素子、第1磁気抵抗素子および第2磁気抵
抗素子に対して垂直方向にパターンニングされた第3磁
気抵抗素子および第4磁気抵抗素子を有し、第1磁気抵
抗素子と第3磁気抵抗素子は同一抵抗値になるように寸
法が決められ、それぞれ一方側の端子をグラウンドに、
他方側の端子を、第1磁気抵抗素子は第1MOSトラン
ジスタのゲートと、第1拡散抵抗に接続し、第3磁気抵
抗素子は第2MOSトランジスタのゲートと、第2拡散
抵抗に接続し、第2磁気抵抗素子と第4磁気抵抗素子も
また同一抵抗値になるように寸法が決められ、それぞれ
一方側の端子を電源ラインに、他方側の端子を、第2磁
気抵抗素子は第1MOSトランジスタのドレインと、比
較器の入力端子に接続し、第4磁気抵抗素子は第2MO
Sトランジスタのドレインと、比較器の入力端子に接続
するように回路を設定したことを特徴とする磁気セン
サ。
3. A plurality of magnetoresistive elements formed by depositing a ferromagnetic alloy thin film on a substrate and patterning it into a specific shape, and a MOS semiconductor integrated circuit formed on the same substrate as the magnetoresistive elements. A first magnetoresistive element and a second magnetoresistive element patterned in the same direction, and a third magnetoresistive pattern patterned in a direction perpendicular to the first magnetoresistive element and the second magnetoresistive element. An element and a fourth magneto-resistive element, the first and third magneto-resistive elements are dimensioned to have the same resistance value, and one of the terminals is grounded,
The other terminal is connected to the first magnetoresistive element to the gate of the first MOS transistor and the first diffused resistor, the third magnetoresistive element is connected to the gate of the second MOS transistor and the second diffused resistor, The magnetoresistive element and the fourth magnetoresistive element are also dimensioned so as to have the same resistance value. One terminal is connected to the power supply line, the other terminal is connected to the power supply line, and the second magnetoresistive element is connected to the drain of the first MOS transistor. And the fourth magneto-resistive element is connected to the second MO
A magnetic sensor, wherein a circuit is set to be connected to a drain of an S transistor and an input terminal of a comparator.
JP8081136A 1996-04-03 1996-04-03 Magnetic sensor Expired - Lifetime JP2800888B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8081136A JP2800888B2 (en) 1996-04-03 1996-04-03 Magnetic sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8081136A JP2800888B2 (en) 1996-04-03 1996-04-03 Magnetic sensor

Publications (2)

Publication Number Publication Date
JPH09274070A JPH09274070A (en) 1997-10-21
JP2800888B2 true JP2800888B2 (en) 1998-09-21

Family

ID=13737994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8081136A Expired - Lifetime JP2800888B2 (en) 1996-04-03 1996-04-03 Magnetic sensor

Country Status (1)

Country Link
JP (1) JP2800888B2 (en)

Also Published As

Publication number Publication date
JPH09274070A (en) 1997-10-21

Similar Documents

Publication Publication Date Title
JPH04265819A (en) System for detecting change in magnetic field and manufacture thereof
JPH07501402A (en) Temperature compensated magnetoresistive sensor circuit with high output voltage swing
JP2682270B2 (en) Magnetoresistive element circuit
JPS61502790A (en) Magnetoresistive sensor effect type sensor that measures changes in magnetic field and its manufacturing method
JPH1038988A (en) Integrated magnetoresistive effect element circuit
JP2596391B2 (en) Magnetic sensor
JP2800888B2 (en) Magnetic sensor
JPH0770935B2 (en) Differential current amplifier circuit
JPH1166505A (en) Low-noise preamplifier for magnetic resistance data transducer
JP2715997B2 (en) Magnetic sensor
EP3168576B1 (en) Differential amplifier for hall effect bridge transducer
JPH0418459B2 (en)
JP2546397B2 (en) Integrated magnetoresistive element circuit
JPS60256820A (en) Current controller of electromagnetic load for internal combustion engine
JPH021868Y2 (en)
JPH086260Y2 (en) Magnetoresistive element circuit
JP3676595B2 (en) Current detection circuit
JP2811740B2 (en) Integrated circuit
JPS5924195Y2 (en) transistor circuit
JPS5852246B2 (en) semiconductor integrated circuit
JPS6240786A (en) Magnetic coupling isolator using magnetic reluctance element
JPS6345570A (en) Magnetic sensor circuit
JPS6276802A (en) Inverting amplifier
JPH0212012A (en) Sensor driving circuit
US20030007271A1 (en) Amplifier with a strong output current

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980610