JP2799026B2 - Hybrid module - Google Patents
Hybrid moduleInfo
- Publication number
- JP2799026B2 JP2799026B2 JP2018542A JP1854290A JP2799026B2 JP 2799026 B2 JP2799026 B2 JP 2799026B2 JP 2018542 A JP2018542 A JP 2018542A JP 1854290 A JP1854290 A JP 1854290A JP 2799026 B2 JP2799026 B2 JP 2799026B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- hybrid module
- wiring board
- element array
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はハイブリッドモジュールに係り、特に能動素
子アレーチップおよび受動素子アレーチップを搭載・実
装した構成のハイブリッドモジュールに関する。The present invention relates to a hybrid module, and more particularly to a hybrid module having a configuration in which an active element array chip and a passive element array chip are mounted and mounted.
（従来の技術） 電子機器類の小形化ないし軽量化に対応して、所要の
能動素子たとえばICチップや受動素子たとえばチップ抵
抗を所定の配線基板主面に搭載・実装し、いわゆるハイ
ブリッドモジュールを構成することが知られている。し
かして、従来のハイブリッドモジュールは、一般的に次
のように構成されている。すなわち、能動素子としては
裸のICチップを、また受動素子としてはチップ抵抗（厚
膜もしくは薄膜タイプ）、チップコンデンサー（積層セ
ラミックもしくはタンタル電解タイプ）、チップインダ
クタなど個々の素子を、所要の回路パターンを設けたセ
ラミック配線基板の主面にそれぞれ搭載・実装し、これ
らをたとえばメタルキャップで封止して構成している。(Prior art) In response to the miniaturization or weight reduction of electronic equipment, required active elements such as IC chips and passive elements such as chip resistors are mounted and mounted on the main surface of a predetermined wiring board to form a so-called hybrid module. It is known to Thus, the conventional hybrid module is generally configured as follows. In other words, bare IC chips are used as active elements, and individual elements such as chip resistors (thick film or thin film type), chip capacitors (multilayer ceramic or tantalum electrolytic type), chip inductors are used as passive elements. Are mounted and mounted on the main surface of a ceramic wiring board provided with the above, respectively, and these are sealed with, for example, a metal cap.
第３図は、上記従来のハイブリッドモジュールにおい
て、所要の能動素子および受動素子を搭載・実装する配
線基板の構成例を平面的に示したもので、１はアルミナ
などのセラミック多層配線基板、２は裸のICチップを搭
載・実装するための導体パッド、３は前記搭載・実装さ
れるICチップに対するワイヤボンディングパッド、４は
チップコンデンサーを搭載・実装するための導体パッ
ド、５はチップ抵抗を搭載・実装するための導体パッ
ド、また６はメタルキャップ端面を封着固定するための
シールリングパターンである。FIG. 3 is a plan view showing a configuration example of a wiring board on which required active elements and passive elements are mounted and mounted in the above-mentioned conventional hybrid module. Conductor pads for mounting and mounting a bare IC chip, 3 is a wire bonding pad for the IC chip to be mounted and mounted, 4 is a conductive pad for mounting and mounting a chip capacitor, 5 is a chip resistor. Conductor pads for mounting, and 6 is a seal ring pattern for sealing and fixing the end face of the metal cap.
（発明が解決しようとする課題） しかし、上記構成のハイブリッドモジュールの場合
は、小形化ないし軽量化に限界があり、実用上十分満足
しえるものとはいえない。すなわち、上記構成において
は、配線基板面にICチップなど個々の能動素子およびチ
ップ抵抗やチップコンデンサーなど個々の受動素子が各
別に搭載・実装される構造を成しているため、搭載・実
装作業操作面などから実装密度の制約があり、ハイブリ
ッドモジュールの小形化や軽量化も制約される。(Problems to be Solved by the Invention) However, in the case of the hybrid module having the above-described configuration, there is a limit in downsizing or weight reduction, and it cannot be said that the hybrid module is sufficiently satisfactory in practical use. In other words, in the above configuration, since individual active elements such as IC chips and individual passive elements such as chip resistors and chip capacitors are separately mounted and mounted on the wiring board surface, mounting and mounting operations are performed. There are restrictions on mounting density due to surface and other factors, and miniaturization and weight reduction of the hybrid module are also restricted.
一方、たとえば衛星放送用などの電子機器類において
は、前記ハイブリッドモジュールについて高性能化とと
もにさらに小形化や軽量化が要求されており、前記小形
化ないし軽量化の制約は由々しい問題となっている。On the other hand, in electronic devices for satellite broadcasting, for example, the hybrid module is required to have higher performance and further downsizing and weight reduction, and the restriction of the downsizing or weight reduction is a serious problem. I have.
本発明は上記事情に対処してなされたもので、容易に
小形化や軽量化を図り得るハイブリッドモジュールの提
供を目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a hybrid module that can be easily reduced in size and weight.
［発明の構成］ （課題を解決するための手段） 本発明は、配線基板と、前記配線基板の主面に搭載・
実装された少くとも１個の能動素子アレーチップおよび
受動素子アレーチップと、前記両アレーチップを搭載・
実装した配線基板を封止する封止体とを具備して成るこ
とを特徴とする。[Constitution of the Invention] (Means for Solving the Problems) The present invention relates to a wiring board,
At least one mounted active element array chip and passive element array chip and both array chips are mounted.
And a sealing body for sealing the mounted wiring board.
すなわち、本発明は配線基板に搭載・実装する能動素
子および受動素子をアレーチップの形に設定、選択し
て、ハイブリッドモジュールを構成したことを骨子とす
る。That is, the gist of the present invention is that a hybrid module is configured by setting and selecting an active element and a passive element to be mounted and mounted on a wiring board in the form of an array chip.
（作 用） 本発明によれば、複数の能動素子を一体的に配設した
能動素子アレーチップおよび複数の受動素子を一体的に
配設した受動素子アレーチップを配線基板面に搭載・実
装するため、搭載・実装する部品数および接続箇所など
が低減し、搭載・実装作業が簡略化するばかりでなく、
機能的な信頼性も向上する。しかも、前記能動素子アレ
ーチップ化および受動素子アレーチップ化はそれら各素
子の高密度配線が可能となるため、ハイブリッドモジュ
ールとしての小形化や軽量化も容易に達成される。(Operation) According to the present invention, an active element array chip integrally provided with a plurality of active elements and a passive element array chip integrally provided with a plurality of passive elements are mounted and mounted on a wiring board surface. Therefore, the number of components to be mounted and mounted and the number of connection points are reduced, which not only simplifies mounting and mounting work,
Functional reliability is also improved. In addition, since the active element array chip and the passive element array chip enable high-density wiring of each element, miniaturization and weight reduction as a hybrid module can be easily achieved.
（実施例） 以下本発明に係るハイブリッドモジュールの構成に用
いる配線基板主面のパターン配置を示す平面的に示す第
１図および第１図に図示したパターンと等価のパターン
を有する配線基板（第３図と同じ）についてパターン領
域を区分け表示して平面的に示す第２図を参照して本発
明の実施例を説明する。(Example) Hereinafter, FIGS. 1A and 1B showing a plan view showing a pattern arrangement of a wiring substrate main surface used in the configuration of the hybrid module according to the present invention and a wiring substrate having a pattern equivalent to the pattern shown in FIG. An embodiment of the present invention will be described with reference to FIG.
第２図に示すごとく、このハイブリッドモジュールに
おいては、７の領域に22個の標準ICが搭載・実装され、
８の領域に18個の標準ICが搭載・実装される。さらに９
の領域に16個のチップ抵抗が搭載・実装され、10,11,12
の各領域に24個,39個,16個のチップ抵抗がそれぞれ搭載
・実装される構成を成している。As shown in FIG. 2, in this hybrid module, 22 standard ICs are mounted and mounted in area 7,
Eighteen standard ICs are mounted and mounted in the area of eight. 9 more
Area, 16 chip resistors are mounted and mounted, and 10, 11, 12
24, 39, and 16 chip resistors are respectively mounted and mounted in each area of.
しかして、本発明においては、第１図に示すように、
前記７の領域に搭載・実装される22個の標準ICに対応す
るゲートアレーなどいわゆるASIC（Application specif
ic Integrated Circuit）を、また８の領域に搭載・実
装される18個の標準ICに対応するゲートアレーなどいわ
ゆるASICをそれぞれ搭載・実装し得るパターン構成を成
している。さらに９の領域に搭載・実装される16個のチ
ップ抵抗に対応した抵抗アレーを、10,11,12の各領域に
それぞれ搭載・実装される24個,39個,16個のチップ抵抗
に対応した抵抗アレーをそれぞれ搭載・実装し得るパタ
ーン構成を成している。つまり、本発明に係るハイブリ
ッドモジュールにおいては、ICチップなどの能動素子お
よび抵抗チップなどの受動素子を、可及的に一体化（ワ
ンチップ化）し、配線基板に搭載・実装する構成を成し
ている。Thus, in the present invention, as shown in FIG.
A so-called ASIC (Application specif.) Such as a gate array corresponding to 22 standard ICs mounted and mounted in the area 7
ic integrated circuit) and a so-called ASIC such as a gate array corresponding to 18 standard ICs mounted and mounted in 8 areas. In addition, resistor arrays corresponding to 16 chip resistors mounted and mounted in 9 areas, and 24, 39, and 16 chip resistors mounted and mounted in areas 10, 11, and 12, respectively The resistive array has a pattern configuration that can be mounted and mounted. That is, the hybrid module according to the present invention has a configuration in which active elements such as an IC chip and passive elements such as a resistive chip are integrated as much as possible (one chip) and mounted and mounted on a wiring board. ing.
このように構成された配線基板面の所定位置（領域）
に能動素子アレーチップおよび受動素子アレーチップを
搭載・実装する一方、他の所要の能動素子および受動素
子を配線基板面の所定位置（領域）に搭載・実装した
後、メタルキャップなどで封着することによって、所望
のハイブリッドモジュールは構成される。A predetermined position (area) on the surface of the wiring board thus configured
While mounting and mounting the active element array chip and the passive element array chip on the other side, other necessary active elements and passive elements are mounted and mounted at predetermined positions (areas) on the wiring board surface, and then sealed with a metal cap or the like. Thereby, a desired hybrid module is configured.
なお、上記構成例では、配線基板としてアルミナ基板
を使用したが他の絶縁性基板を用いてもよく、能動素子
アレーチップもゲートアレーに限られずスタンダードセ
ル、スーパーインテグレーション、フルカスタムなどで
もよい。また受動素子アレーチップも抵抗アレーに限ら
れずキャパシタンスアレー、インダクタンスアレーなど
でもよい。要するに用途ないし所望する機能に対応した
構成の能動素子アレーチップおよび受動素子アレーチッ
プを選択すればよい。In the above configuration example, the alumina substrate is used as the wiring substrate, but another insulating substrate may be used, and the active element array chip is not limited to the gate array, but may be a standard cell, super integration, full custom, or the like. Further, the passive element array chip is not limited to the resistance array, but may be a capacitance array, an inductance array, or the like. In short, an active element array chip and a passive element array chip having a configuration corresponding to a use or a desired function may be selected.
しかして、本発明に係るハイブリッドモジュールにお
いては、小形化や軽量化の点からそれぞれ少くとも１個
能動素子アレーチップおよび受動素子アレーチップを、
配線基板面に搭載・実装する必要がある。Thus, in the hybrid module according to the present invention, at least one active element array chip and at least one passive element array chip are used for miniaturization and weight reduction, respectively.
It must be mounted and mounted on the wiring board surface.
［発明の効果］ 上記実施例ないし説明から分るように、本発明に係る
ハイブリッドモジュールによれば、小形化や軽量化が容
易に図られる。小形化の点についてみると、たとえば配
線基板面にいわゆるDIPを搭載・実装し同等の機能を呈
するように構成した場合に比べ数10分の１〜100分の１
程度に小形化し得る。一方、能動素子および受動素子ア
レーチップ化により配線基板面に搭載・実装する部品数
も大幅に低減するため、実装工数の低減となるばかりで
なく、電気的な接続箇所も少くなるので信頼性の向上を
併せて達成し得る。[Effects of the Invention] As can be seen from the above embodiments and description, according to the hybrid module of the present invention, downsizing and weight reduction can be easily achieved. In terms of miniaturization, for example, a so-called DIP is mounted and mounted on the wiring board surface, and it is several tenths to one hundredth of the case where it is configured to exhibit the same function.
It can be miniaturized to the extent. On the other hand, by using active and passive element array chips, the number of components to be mounted and mounted on the wiring board surface is greatly reduced, which not only reduces the number of mounting steps, but also reduces the number of electrical connection points, thus improving reliability. Improvements can also be achieved.
第１図は本発明に係るハイブリッドモジュールにおける
配線基板の表面配線パターン例を示す平面図、第２図は
第１図に図示した表面配線パターンに対応させて表示し
た従来のハイブリッドモジュールにおけるパターン例を
示す平面図、第３図は従来のハイブリッドモジュールに
おける配線基板の表面配線パターン例を示す平面図であ
る。 １……セラミック多層配線基板 ２……ICチップ搭載用導体パッド ３……ワイヤボンディングパッド ４……チップコンデンサ用導体パッド ５……チップ抵抗用導体パッド ７、８……能動素子アレーチップ搭載用導体パッド ９、10、11、12……能動素子アレーチップ搭載用導体パ
ッドFIG. 1 is a plan view showing an example of a surface wiring pattern of a wiring board in a hybrid module according to the present invention, and FIG. 2 is an example of a pattern in a conventional hybrid module displayed corresponding to the surface wiring pattern shown in FIG. FIG. 3 is a plan view showing an example of a surface wiring pattern of a wiring board in a conventional hybrid module. DESCRIPTION OF SYMBOLS 1 ... Ceramic multilayer wiring board 2 ... Conductor pad for mounting IC chip 3 ... Wire bonding pad 4 ... Conductor pad for chip capacitor 5 ... Conductor pad for chip resistor 7, 8 ... Conductor for mounting active element array chip Pad 9,10,11,12 …… Conductor pad for mounting active element array chip
Claims (3)
実装された少なくとも１個の能動素子アレーチップおよ
び受動素子アレーチップと、前記両アレーチップを搭載
・実装した配線基板を封止するメタルキャップとを具備
して成ることを特徴とするハイブリッドモジュール。And a wiring board mounted on a main surface of the wiring board.
A hybrid module, comprising: at least one mounted active element array chip and passive element array chip; and a metal cap for sealing a wiring board on which both array chips are mounted and mounted.
パシタンスアレーおよびインダクタンスアレーから選ば
れた少なくとも１種であることを特徴とする請求項１記
載のハイブリッドモジュール。2. The hybrid module according to claim 1, wherein the passive element array chip is at least one selected from a resistance array, a capacitance array, and an inductance array.
ることを特徴とする請求項１もしくは請求項２記載のハ
イブリッドモジュール。3. The hybrid module according to claim 1, wherein the active element array chip is a gate array.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018542A JP2799026B2 (en) | 1990-01-29 | 1990-01-29 | Hybrid module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018542A JP2799026B2 (en) | 1990-01-29 | 1990-01-29 | Hybrid module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03222492A JPH03222492A (en) | 1991-10-01 |
| JP2799026B2 true JP2799026B2 (en) | 1998-09-17 |
Family
ID=11974524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018542A Expired - Lifetime JP2799026B2 (en) | 1990-01-29 | 1990-01-29 | Hybrid module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799026B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0518701A3 (en) * | 1991-06-14 | 1993-04-21 | Aptix Corporation | Field programmable circuit module |
| JP3036233B2 (en) * | 1992-06-22 | 2000-04-24 | 松下電器産業株式会社 | Semiconductor device and manufacturing method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0222886A (en) * | 1988-07-11 | 1990-01-25 | Nec Corp | Hybrid integrated circuit |
| JPH0250854A (en) * | 1988-08-15 | 1990-02-20 | Nec Corp | Led printing head |
-
1990
- 1990-01-29 JP JP2018542A patent/JP2799026B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03222492A (en) | 1991-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945399A (en) | Electronic package with integrated distributed decoupling capacitors | |
| US6521978B2 (en) | Shielding device and electrical structural part having a shielding device | |
| US5386141A (en) | Leadframe having one or more power/ground planes without vias | |
| US5886406A (en) | Power-ground plane for a C4 flip-chip substrate | |
| US4454529A (en) | Integrated circuit device having internal dampening for a plurality of power supplies | |
| US5834832A (en) | Packing structure of semiconductor packages | |
| EP0855090B1 (en) | Multichip module | |
| US7282791B2 (en) | Stacked semiconductor device and semiconductor memory module | |
| KR930002814B1 (en) | Hermetic package for integrated circuit chips | |
| US20040140559A1 (en) | Electronic device configured as a multichip module, leadframe, panel with leadframe positions, and method for producing the electronic device | |
| US6104088A (en) | Complementary wiring package and method for mounting a semi-conductive IC package in a high-density board | |
| JPH0629452A (en) | Integrated circuit package and its manufacture | |
| US6759744B2 (en) | Electronic circuit unit suitable for miniaturization | |
| US6362523B1 (en) | Semiconductor device | |
| US4714981A (en) | Cover for a semiconductor package | |
| JP2799026B2 (en) | Hybrid module | |
| US20030015783A1 (en) | Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods | |
| US5422515A (en) | Semiconductor module including wiring structures each having different current capacity | |
| US6563192B1 (en) | Semiconductor die with integral decoupling capacitor | |
| JPH0262069A (en) | Semiconductor device | |
| EP0262493B1 (en) | Electronic package with distributed decoupling capacitors | |
| US6046901A (en) | Support structure, electronic assembly | |
| US6285070B1 (en) | Method of forming semiconductor die with integral decoupling capacitor | |
| JPH01286353A (en) | Hybrid integrated circuit | |
| US20060060937A1 (en) | Embedded passive component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |