JP2798805B2 - Photoelectric conversion device and multi-chip sensor device using the same - Google Patents
Photoelectric conversion device and multi-chip sensor device using the sameInfo
- Publication number
- JP2798805B2 JP2798805B2 JP2303957A JP30395790A JP2798805B2 JP 2798805 B2 JP2798805 B2 JP 2798805B2 JP 2303957 A JP2303957 A JP 2303957A JP 30395790 A JP30395790 A JP 30395790A JP 2798805 B2 JP2798805 B2 JP 2798805B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- photoelectric conversion
- output
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置及びそれに用いたマルチチップ
センサ装置に係り、特に低ノイズで高速な光電変換装置
及びそれに用いたマルチチップセンサ装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion device and a multi-chip sensor device used therefor, and more particularly to a low-noise, high-speed photoelectric conversion device and a multi-chip sensor device used therefor.
［従来の技術及び発明が解決しようとする課題］ 従来、複数の画素を有する光電変換素子の各画素から
信号を出力する場合、各画素信号の転送ごとに水平出力
線を基準電位にリセットする必要があった。このリセッ
トの期間は信号を読出すことはできないので、信号の高
速読出しを行う上での一つの課題であった。[Prior Art and Problems to be Solved by the Invention] Conventionally, when a signal is output from each pixel of a photoelectric conversion element having a plurality of pixels, it is necessary to reset a horizontal output line to a reference potential every time each pixel signal is transferred. was there. Since signals cannot be read during this reset period, this is one of the problems in performing high-speed signal reading.
また、近年、光電変換装置の軽薄短小に伴い、装置に
使用される各素子には、さらなる低消費電力化が求めら
れている。光電変換素子での消費電力の大部分は素子を
駆動する時と、出力アンプの定電流動作によるものであ
る。In recent years, as the photoelectric conversion device has become lighter and thinner, each element used in the device has been required to further reduce power consumption. Most of the power consumption in the photoelectric conversion element is caused by driving the element and the constant current operation of the output amplifier.
以下、従来の光電変換装置の一構成例を示し、上記従
来の課題について説明する。Hereinafter, a configuration example of a conventional photoelectric conversion device will be shown, and the above-described conventional problem will be described.
第７図は、従来の光電変換装置の信号読出し回路の構
成を示す回路構成図である。FIG. 7 is a circuit configuration diagram showing a configuration of a signal readout circuit of a conventional photoelectric conversion device.
第８図は、上記信号読出し回路の動作を説明するため
のタイミングチャートである。FIG. 8 is a timing chart for explaining the operation of the signal readout circuit.
第７図において、20は出力アンプ、21は走査回路、22
はセンサ列、M21〜M24はセンサ列22の各画素からの信号
を蓄積容量CT1〜CT4に転送するMOSトランジスタ、M11〜
M14は蓄積容量CT1〜CT4に蓄積された信号電荷を水平出
力線６に転送するMOSトランジスタ、MR1は水平出力線６
をリセットするMOSトランジスタである。PS,PH1,PH2は
走査回路21を制御するパルス、PHCはMOSトランジスタM
R1を制御するパルス、φＴはMOSトランジスタM21〜M24
を制御するパルスである。In FIG. 7, reference numeral 20 denotes an output amplifier, 21 denotes a scanning circuit, 22
MOS transistor for transferring the sensor array, M 21 ~M 24 is a signal from each pixel of the sensor array 22 to the storage capacitor C T1 ~C T4, M 11 ~
M 14 is a MOS transistor for transferring the signal charges accumulated in the storage capacitor C T1 -C T4 to the horizontal output line 6, M R1 is horizontal output line 6
Is a MOS transistor that resets PS, PH1, PH2 are pulses for controlling the scanning circuit 21, and PHC is a MOS transistor M
Pulses for controlling the R1, the phi T MOS transistor M 21 ~M 24
Is a pulse for controlling.
走査回路21からの駆動パルスH1〜H4により、蓄積容量
CT1〜CT4から水平出力線６に信号が順次転送されると、
一画素信号毎に水平出力線６は駆動パルスPHCにより基
準電位にリセットされる。このようなリセット動作は高
速化を図る上での障害となる。The drive pulse H 1 to H 4 from the scanning circuit 21, a storage capacitor
When signals are sequentially transferred from C T1 to C T4 to the horizontal output line 6,
The horizontal output line 6 is reset to the reference potential by the driving pulse PHC for each pixel signal. Such a reset operation becomes an obstacle in increasing the speed.
また、出力アンプ20には常に電源VDD、VSSが供給さ
れ、電力が消費されており、低消費電力化が困難であっ
た。In addition, since the power supplies V DD and V SS are always supplied to the output amplifier 20 and power is consumed, it has been difficult to reduce power consumption.
また、第７図の光電変換装置に示したリニアセンサ
（センサ列）を複数接続したマルチチップセンサ装置で
は、チップ毎の出力アンプのオフセットバラツキが画像
のレベル差となって表われ、画質劣化の原因となってい
た。Further, in the multi-chip sensor device in which a plurality of linear sensors (sensor arrays) are connected as shown in the photoelectric conversion device in FIG. 7, the offset variation of the output amplifier for each chip appears as a level difference of the image, and the image quality is deteriorated. Was causing it.
また、マルチチップセンサの取付け基板には、チップ
駆動のためのクロックパルスや、出力信号の取出しのた
めのパターン配線がなされているが、これらの配線パタ
ーン間には寄生容量があり、このためチップ駆動のため
クロックパルスが出力信号に重畳し、ノイズとなる。特
にA4あるいはB4サイズ等の原稿を読み取る光電変換装置
では、寄生容量が非常に大きくなり、ノイズも大きい。
また、このノイズは高速駆動時にさらに大きくなる。Clock pulses for driving the chip and pattern wiring for extracting output signals are provided on the mounting board of the multi-chip sensor. For driving, a clock pulse is superimposed on an output signal, and becomes noise. In particular, in a photoelectric conversion device that reads an original of A4 or B4 size, the parasitic capacitance becomes very large, and the noise is also large.
This noise is further increased during high-speed driving.
このようにマルチチップセンサでは、配線パターン間
の寄生容量に起因するノイズのため高速化が困難であっ
た。As described above, in the multichip sensor, it was difficult to increase the speed due to noise caused by the parasitic capacitance between the wiring patterns.
本発明の目的は、上記のような従来技術の課題を解決
し、高速駆動が可能で低消費電力である光電変換装置及
びそれを用いたマルチチップセンサ装置を提供しようと
するものである。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a photoelectric conversion device capable of high-speed driving and low power consumption, and a multi-chip sensor device using the same.
［課題を解決するための手段］ 本発明の光電変換装置は、光電変換素子の各画素から
の信号をアンプを通して出力する光電変換装置におい
て、 前記アンプは、ダーリントン型トランジスタの一方の
主電極に負荷手段となる第１のスイッチ手段を電気的に
接続して構成されたエミッタフォロア回路と、前記主電
極に電気的に接続された出力用の第２のスイッチ手段と
を備え、 前記信号を出力する時には、前記第１及び第２のスイ
ッチ手段をオンして前記アンプを動作状態とし、前記信
号を出力しない時には、前記第１及び第２のスイッチ手
段をオフして前記アンプを非動作状態とすることを特徴
とする。[Means for Solving the Problems] A photoelectric conversion device according to the present invention is a photoelectric conversion device that outputs a signal from each pixel of a photoelectric conversion element through an amplifier, wherein the amplifier loads one main electrode of a Darlington transistor. An emitter follower circuit configured by electrically connecting a first switch unit serving as a unit, and a second switch unit for output electrically connected to the main electrode, and outputting the signal. Sometimes, the first and second switch means are turned on to put the amplifier into an operating state, and when the signal is not output, the first and second switch means are turned off to put the amplifier into a non-operating state. It is characterized by the following.
また、本発明の光電変換装置は、光電変換素子の各画
素からの信号をアンプを通して出力する光電変換装置に
おいて、 前記アンプは、前記信号を出力する時にはアンプを動
作状態とし、前記信号を出力しない時にはアンプを非動
作状態とする制御手段を備え、 ダーリントン型トランジスタの一方の主電極に負荷手
段を電気的に接続して構成されたエミッタフォロア回路
の出力側が前記アンプに電気的に接続され、前記ダーリ
ントン型トランジスタの制御電極は前記光電変換素子の
信号出力側に電気的に接続されていることを特徴とす
る。Further, the photoelectric conversion device of the present invention is a photoelectric conversion device which outputs a signal from each pixel of a photoelectric conversion element through an amplifier, wherein the amplifier operates the amplifier when outputting the signal, and does not output the signal. Sometimes, a control means for disabling the amplifier is provided, and an output side of an emitter follower circuit configured by electrically connecting a load means to one main electrode of the Darlington transistor is electrically connected to the amplifier. A control electrode of the Darlington transistor is electrically connected to a signal output side of the photoelectric conversion element.
本発明のマルチチップセンサ装置は、光電変換素子の
各画素からの光電変換信号を出力する第１のアンプと、
光電変換素子の各画素からのオフセット信号を出力する
第２のアンプと、を有する光電変換装置が複数接続され
たマルチチップセンサ装置であって、 各光電変換装置の第１のアンプ出力端子および第２の
アンプ出力端子同士が夫々共通接続されていると共に、
前記第１のアンプ出力端子の信号と前記第２のアンプ出
力端子の信号との減算を行う共通の減算手段を有し、 前記第１および第２のアンプは夫々前記信号を出力す
る時にはアンプを動作状態とし、前記信号を出力しない
時にはアンプを非動作状態とする制御手段を備えている
ことを特徴とする。The multichip sensor device according to the present invention includes a first amplifier that outputs a photoelectric conversion signal from each pixel of the photoelectric conversion element,
And a second amplifier that outputs an offset signal from each pixel of the photoelectric conversion element. A multi-chip sensor device in which a plurality of photoelectric conversion devices are connected, the first amplifier output terminal of each photoelectric conversion device and the second amplifier. The two amplifier output terminals are commonly connected to each other,
A common subtraction unit for performing subtraction between the signal of the first amplifier output terminal and the signal of the second amplifier output terminal, wherein the first and second amplifiers each output the signal when outputting the signal; Control means is provided for setting the operation state and setting the amplifier to a non-operation state when the signal is not output.
［作用］ 本発明の光電変換装置は、光電変換素子の出力部に、
アンプ動作を制御できるアンプを設け、センサを駆動し
ない場合はアンプを不動作にして、消費電力を低減する
ものである。[Operation] The photoelectric conversion device of the present invention includes an output section of a photoelectric conversion element,
An amplifier capable of controlling the amplifier operation is provided, and when the sensor is not driven, the amplifier is deactivated to reduce power consumption.
なお、上記光電変換装置において、ダーリントン型ト
ランジスタの一方の主電極に負荷手段を電気的に接続し
て構成されたエミッタフォロア回路を設け、 前記ダーリントン型トランジスタの制御電極は前記光
電変換素子の信号出力側に電気的に接続し、前記エミッ
タフォロア回路から信号を出力して前記アンプに入力す
れば、上記作用に加えて信号出力線のリセット動作が不
要となる。In the above photoelectric conversion device, an emitter follower circuit configured by electrically connecting a load means to one main electrode of the Darlington transistor is provided, and a control electrode of the Darlington transistor is a signal output of the photoelectric conversion element. If the signal is output from the emitter follower circuit and input to the amplifier, the reset operation of the signal output line becomes unnecessary in addition to the above operation.
また本発明のマルチチップセンサ装置は、各光電変換
装置において、光電変換素子の出力部に、アンプ動作を
制御できるアンプを複数設け、アンプ出力の減算処理に
より光電変換素子とアンプのオフセット及び配線パター
ン間の寄生容量に起因するノイズを除去するとともに、
センサを駆動しない場合はアンプを不動作にして、消費
電力を低減するものである。Further, in the multi-chip sensor device of the present invention, in each photoelectric conversion device, a plurality of amplifiers capable of controlling an amplifier operation are provided at an output part of the photoelectric conversion device, and the offset and the wiring pattern of the photoelectric conversion device and the amplifier are performed by subtraction processing of the amplifier output. While eliminating noise caused by parasitic capacitance between them,
When the sensor is not driven, the amplifier is deactivated to reduce power consumption.
［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明す
る。[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は、本発明の光電変換装置の第１実施例に係る
信号読出回路を示す回路構成図である。FIG. 1 is a circuit diagram showing a signal readout circuit according to a first embodiment of the photoelectric conversion device of the present invention.
第１図において、１はバイポーラトランジスタ型セン
サTrと、ベースを電位VBBにリセットするMOSトランジス
タＭとから構成される画素、２は垂直出力線12をリセッ
トするためのMOSトランジスタ、４は画素１からの信号
（ここでは光電変換信号）を蓄積容量３に転送するMOS
トランジスタ、５は蓄積容量３をリセットするためのMO
Sトランジスタ、９は前段のバイポーラトランジスタの
ベースが蓄積容量３と接続され、後段のバイポーラトラ
ンジスタのエミッタがON状態の場合に負荷抵抗として働
くMOSトランジスタ８に接続されているダーリントンエ
ミッタフォロア回路である。７は後段のバイポーラトラ
ンジスタのエミッタからの信号を水平出力線６に転送す
るMOSトランジスタである。MOSトランジスタ７とMOSト
ランジスタ８のドレインは共通接続され、ゲートも同様
に共通接続されて走査回路のパルス（H1,H2,……）によ
って制御される。In Figure 1, a pixel consists of 1 and the bipolar transistor type sensor Tr, MOS transistors M for resetting the base potential V BB, MOS transistor for resetting the vertical output line 12 2, 4 pixels 1 That transfers a signal (here, the photoelectric conversion signal) from the storage capacitor 3 to the storage capacitor 3
Transistor 5 is an MO for resetting storage capacitor 3
The S transistor 9 is a Darlington emitter follower circuit in which the base of the preceding bipolar transistor is connected to the storage capacitor 3 and the MOS transistor 8 which acts as a load resistance when the emitter of the latter bipolar transistor is in the ON state. Reference numeral 7 denotes a MOS transistor that transfers a signal from the emitter of the subsequent bipolar transistor to the horizontal output line 6. The drains of the MOS transistor 7 and the MOS transistor 8 are commonly connected, and the gates are also commonly connected, and are controlled by pulses (H1, H2,...) Of the scanning circuit.
10は水平出力線６に接続される出力アンプであり、こ
の出力アンプ10はダーリントン型バイポーラトランジス
タと、ON状態の場合に負荷抵抗として働くMOSトランジ
スタM1と、信号を出力するMOSトランジスタM2とから構
成される。Reference numeral 10 denotes an output amplifier connected to the horizontal output line 6. The output amplifier 10 includes a Darlington-type bipolar transistor, a MOS transistor M1 serving as a load resistor in the ON state, and a MOS transistor M2 for outputting a signal. Is done.
PCTはMOSトランジスタ５を制御するパルス、PTはMOS
トランジスタ４を制御するパルス、PRFは画素１のMOSト
ランジスタＭを制御するパルス、PVCはMOSトランジスタ
２を制御するパルス、POは出力アンプ10のMOSトランジ
スタを制御するパルス、PHS,PH1,PH2は水平シフトレジ
スタ（H.S.R）11を制御するパルスである。PCT is a pulse for controlling MOS transistor 5, PT is MOS
A pulse for controlling the transistor 4, PRF is a pulse for controlling the MOS transistor M of the pixel 1, PVC is a pulse for controlling the MOS transistor 2, PO is a pulse for controlling the MOS transistor of the output amplifier 10, and PHS, PH1, PH2 are horizontal. These pulses control the shift register (HSR) 11.
ダーリントンエミッタフォロア回路９は、電流増幅率
hfeが非常に大きいので、蓄積容量３にある信号は、ほ
とんど破壊されず読出しゲインもほぼ１である。またダ
ーリントンエミッタフォロア回路９は、走査回路からパ
ルス（H1,H2,……）が供給された時にだけ作動し、蓄積
容量３にある電荷に対応した信号を水平出力線６に出力
する。The Darlington emitter follower circuit 9 has a current amplification factor
Since h fe is very large, the signal in the storage capacitor 3 is hardly destroyed, and the read gain is almost 1. The Darlington emitter follower circuit 9 operates only when pulses (H1, H2,...) Are supplied from the scanning circuit, and outputs a signal corresponding to the electric charge in the storage capacitor 3 to the horizontal output line 6.
なお、ダーリントンエミッタフォロア回路９を用いる
と、水平出力線６への信号読出しそのものが、前の信号
のリセットを行うこととなるので（水平信号線６の残留
電荷により水平信号線６の電位が高ければ、ダーリント
ンエミッタフォロア回路９により、所定の信号電位とな
るまで過剰な残留電荷が放電される。）。従来のような
信号の読出し後のリセットは、必要としない。従って、
各画素から信号を読み出す場合、各画素からの信号の転
送ごとにリセットを行う必要がなく高速化を図ることが
できる。When the Darlington emitter follower circuit 9 is used, the reading of the signal to the horizontal output line 6 itself resets the previous signal (the potential of the horizontal signal line 6 is increased by the residual charges of the horizontal signal line 6). For example, the Darlington emitter follower circuit 9 discharges excessive residual charges until the signal potential reaches a predetermined value.) The conventional reset after the signal is read is not required. Therefore,
When a signal is read from each pixel, it is not necessary to reset every time a signal is transferred from each pixel, so that the speed can be increased.
出力アンプ10のダーリントン型バイポーラトランジス
タのエミッタにはアンプの動作を制御する、二つのMOS
トランジスタM1,M2が接続されている。この二つのMOSト
ランジスタM1,M2はパルスP0により、信号を出力してい
る時は導通とされ、光電変換装置の作動待機中は、非導
通とされる。従って、作動待機中の電力消費が抑制され
低消費電力化を図ることができる。Two MOS transistors that control the operation of the amplifier are provided at the emitter of the Darlington-type bipolar transistor of the output amplifier 10.
The transistors M1 and M2 are connected. The two MOS transistors M1 and M2 are turned on by the pulse P0 when a signal is being output, and are turned off when the photoelectric conversion device is on standby. Therefore, power consumption during operation standby is suppressed, and low power consumption can be achieved.
次に、画素を構成するセンサトランジスタのオフセッ
ト電圧を光電変換信号と別に読出す回路系を有する信号
読出回路について説明する。Next, a signal readout circuit having a circuit system for reading out an offset voltage of a sensor transistor forming a pixel separately from a photoelectric conversion signal will be described.
第２図は画素を構成するセンサトランジスタのオフセ
ット電圧を読出す回路系を有する信号読出回路の一画素
分に相当する回路構成図である。FIG. 2 is a circuit configuration diagram corresponding to one pixel of a signal readout circuit having a circuit system for reading out an offset voltage of a sensor transistor forming a pixel.
なお、水平出力線に接続されるアンプの構成及び動作
については第１図を用いて説明したので、ここでは説明
を省略する。Since the configuration and operation of the amplifier connected to the horizontal output line have been described with reference to FIG. 1, the description is omitted here.
第２図に示したように、所定の画素からの信号はパル
スPT1によって制御されるトランジスタ４−１を介して
蓄積容量３−１に蓄積される。一方、前記所定の画素か
らのオフセット信号は、パルスPT2によって制御される
トランジスタ４−２を介して蓄積容量３−２に蓄積され
る。水平シフトレジスタ（H.S.R）からの信号によりMOS
トランジスタ７−1,7−2,8−1,8−２がON状態となり、
蓄積容量３−１に蓄積された画素からの信号電荷に対応
する信号（ダーリントンエミッタフォロア回路９−１に
よって増幅された信号）が水平出力線６−１に出力さ
れ、蓄積容量３−２に蓄積された画素からのオフセット
信号電荷に対応する信号（ダーリントンエミッタフォロ
ア回路９−２によって増幅されたオフセット信号）が水
平出力線６−２に出力され、水平出力線６−１から光電
変換信号VSを読出し、水平出力線６−２からオフセット
信号VNを読出し、夫々出力アンプ10−1,10−２を介した
後、後段の減算回路DEFで減算処理を行えば、各センサ
トランジスタのオフセット電圧を除去できる。従って、
高S/N比で、温度特性が保証された信号を得ることがで
きる。As shown in FIG. 2, a signal from a predetermined pixel is stored in the storage capacitor 3-1 via the transistor 4-1 controlled by the pulse PT1. On the other hand, the offset signal from the predetermined pixel is stored in the storage capacitor 3-2 via the transistor 4-2 controlled by the pulse PT2. MOS by signal from horizontal shift register (HSR)
Transistors 7-1, 7-2, 8-1, 8-2 are turned on,
A signal (signal amplified by the Darlington emitter follower circuit 9-1) corresponding to the signal charge from the pixel stored in the storage capacitor 3-1 is output to the horizontal output line 6-1 and stored in the storage capacitor 3-2. A signal corresponding to the offset signal charge from the pixel (an offset signal amplified by the Darlington emitter follower circuit 9-2) is output to the horizontal output line 6-2, and the photoelectric conversion signal V S is output from the horizontal output line 6-1. reading, reads the offset signal V N from the horizontal output line 6-2, after passing through the respective output amplifiers 10-1 and 10-2, by performing the subtraction processing in a subsequent stage of the subtraction circuit DEF, the offset voltage of the sensor transistor Can be removed. Therefore,
With a high S / N ratio, a signal whose temperature characteristics are guaranteed can be obtained.
なお、本実施例においても、ダーリントンエミッタフ
ォロア回路９−1,9−２を用いると、水平出力線−1,9−
２への読出しそのものが、前の信号又はオフセット信号
のリセットを行うこととなるので、従来のような読出し
後のリセットは、必要としない。従って、各画素から信
号又はオフセット信号を読み出す場合、各画素からの信
号又はオフセット信号の転送ごとにリセットを行う必要
がなく高速化を図ることができる。In this embodiment, when the Darlington emitter follower circuits 9-1 and 9-2 are used, the horizontal output lines -1,9-
Since the reading to 2 itself resets the previous signal or the offset signal, the reset after reading as in the related art is not required. Therefore, when a signal or an offset signal is read from each pixel, it is not necessary to reset every time a signal or an offset signal is transferred from each pixel, and the speed can be increased.
第３図は、バイポーラトランジスタ型センサのリセッ
ト電位VVCをGNDとした時の本発明の第２実施例の信号読
み出し回路の一画素分に相当する回路構成図である。Figure 3 is a circuit diagram corresponding to one pixel signal readout circuit of the second embodiment of the present invention when the reset potential V VC of the bipolar transistor type sensor and GND.
本実施例のダーリントンエミッタフォロア回路、ダー
リントンエミッタフォロア出力アンプはエミッタに対し
ベース電位を約1.2V高く設定する必要がある。In the Darlington emitter follower circuit and the Darlington emitter follower output amplifier of this embodiment, it is necessary to set the base potential about 1.2 V higher than the emitter.
従って、蓄積容量３のバイアス電位は最低1.2V以上必
要である。このため本実施例においては、蓄積容量３の
一方の端子の電位をGNDとするMOSトランジスタ13、蓄積
容量３にバイアス電位を与えるために蓄積容量３の一方
の端子を電位VcとするMOSトランジスタ14、パルスPCに
よってMOSトランジスタ13とMOSトランジスタ14とのいず
れかをON状態とするインバータ15、電位Vcを与える電圧
源16が設けられている。Therefore, the bias potential of the storage capacitor 3 needs to be at least 1.2 V or more. For this reason, in the present embodiment, the MOS transistor 13 that sets the potential of one terminal of the storage capacitor 3 to GND, and the MOS transistor 14 that sets one terminal of the storage capacitor 3 to the potential Vc to apply a bias potential to the storage capacitor 3. An inverter 15 for turning on one of the MOS transistor 13 and the MOS transistor 14 by a pulse PC and a voltage source 16 for applying the potential Vc are provided.
上記実施例の信号読み出し回路のタイミング図を第４
図に示す。The timing chart of the signal reading circuit of the above embodiment is shown in FIG.
Shown in the figure.
同図において、T1期間はセンサトランジスタの光電変
換信号の転送期間、T2期間はセンサトランジスタのリセ
ット期間、T3期間は信号の出力期間である。In the figure, a period T1 is a transfer period of the photoelectric conversion signal of the sensor transistor, a period T2 is a reset period of the sensor transistor, and a period T3 is a signal output period.
T1期間において、T11期間は蓄積容量３にある残存信
号の除去期間であって、パルスPCTをハイレベルとし、M
OSトランジスタ５をON状態として、垂直出力線及び蓄積
容量３の残存信号をリセットする。T12期間は蓄積容量
３への光電変換信号の転送期間であって、パルスPTをハ
イレベルとし、MOSトランジスタ４をON状態として、蓄
積容量３への光電変換信号の転送する。In the T1 period, the T11 period is a period for removing the residual signal in the storage capacitor 3, and the pulse PCT is set to the high level,
The OS transistor 5 is turned on, and the vertical output line and the remaining signal of the storage capacitor 3 are reset. The period T12 is a transfer period of the photoelectric conversion signal to the storage capacitor 3, in which the pulse PT is set to the high level, the MOS transistor 4 is turned on, and the photoelectric conversion signal is transferred to the storage capacitor 3.
T2期間において、T21期間はセンサトランジスタのエ
ミッタにある残存信号の除去期間であって、パルスPVC
をハイレベルとし、MOSトランジスタ２をON状態とし
て、センサトランジスタのエミッタにある残存信号を除
去する。T22期間はセンサトランジスタのベースのリセ
ット期間であって、パルスPRFをロウレベルとして、画
素のPMOSトランジスタをON状態として、センサトランジ
スタのベースをリセットする。T23期間はセンサトラン
ジスタの過渡リフレッシュ期間であって、パルスPVCを
ハイレベルとし、MOSトランジスタ２をON状態として、
センサトランジスタのベースに残存している電荷を除去
する。In the period T2, the period T21 is a period for removing the residual signal at the emitter of the sensor transistor, and includes a pulse PVC.
Is set to the high level, the MOS transistor 2 is turned on, and the residual signal at the emitter of the sensor transistor is removed. The period T22 is a reset period of the base of the sensor transistor. The pulse PRF is set to the low level, the PMOS transistor of the pixel is turned on, and the base of the sensor transistor is reset. The period T23 is a transient refresh period of the sensor transistor, in which the pulse PVC is set to the high level and the MOS transistor 2 is turned on.
The charge remaining on the base of the sensor transistor is removed.
T3期間において、パルスPCがVHからVLに変化したと
き、MOSトランジスタ14がON状態となって、蓄積容量３
の一方の端子にバイアス電位が与えられ、蓄積容量３の
他方の端子がバイアス電位分、電位が上昇する。In period T3, when the pulse PC is changed from V H to V L, MOS transistor 14 is turned ON, the storage capacitor 3
The bias potential is applied to one terminal of the storage capacitor 3, and the other terminal of the storage capacitor 3 rises in potential by the bias potential.
第５図は出力アンプの他の構成例である。 FIG. 5 shows another configuration example of the output amplifier.
第５図に示すように、ダーリントン型バイポーラトラ
ンジスタのベース及びエミッタには、それぞれMOSトラ
ンジスタ17,18が接続されており、パルスPCによってMOS
トランジスタ17とMOSトランジスタ18とのいずれかをON
状態となる。As shown in FIG. 5, MOS transistors 17 and 18 are connected to the base and the emitter of the Darlington-type bipolar transistor, respectively.
Turn on either transistor 17 or MOS transistor 18
State.
本構成例の出力アンプは、出力信号VOUTがエミッタ端
子から直接出力されるので、低インピーダンス信号とな
る。そのため、ノイズの影響を受けにくく、高速動作が
可能となる。In the output amplifier of this configuration example, since the output signal VOUT is directly output from the emitter terminal, the output amplifier has a low impedance signal. Therefore, it is hardly affected by noise, and high-speed operation is possible.
第６図は、本発明を応用したマルチチップセンサ装置
の概略的説明図である。FIG. 6 is a schematic explanatory view of a multi-chip sensor device to which the present invention is applied.
マルチチップセンサの取付け基板では、従来の光電変
換装置において述べたように、配線パターン間の寄生容
量により、チップ駆動のためのクロックパルスが出力信
号に重畳しノイズとなる課題があった。As described in the conventional photoelectric conversion device, the mounting substrate of the multi-chip sensor has a problem that a clock pulse for driving the chip is superimposed on an output signal due to a parasitic capacitance between wiring patterns, resulting in noise.
第６図に示した本発明を応用したマルチチップセンサ
装置では、各チップの出力信号端子および出力オフセッ
ト端子どうしが共通接続され、減算回路DEFで減算処理
がなされるため、配線パターン間の寄生容量を減算処理
により除去することができる。また、読出し駆動がなさ
れているチップ以外の、チップ内の出力アンプ20は、非
動作である。In the multi-chip sensor device to which the present invention shown in FIG. 6 is applied, the output signal terminal and the output offset terminal of each chip are commonly connected, and the subtraction circuit DEF performs the subtraction processing. Can be removed by a subtraction process. In addition, the output amplifiers 20 in the chip other than the chip on which the read driving is performed are not operated.
［発明の効果］ 以上詳細に説明したように、本発明の光電変換装置に
よれば、光電変換素子の出力部に、アンプ動作を制御で
きるアンプを設け、センサを駆動しない場合は該アンプ
を不動作にして、消費電力を低減することができる。[Effects of the Invention] As described in detail above, according to the photoelectric conversion device of the present invention, an amplifier capable of controlling the amplifier operation is provided at the output of the photoelectric conversion element, and the amplifier is disabled when the sensor is not driven. By operation, power consumption can be reduced.
なお、上記光電変換装置において、ダーリントン型ト
ランジスタの一方の主電極に負荷手段を電気的に接続し
て構成されたエミッタフォロア回路を設け、 前記ダーリントン型トランジスタの制御電極を前記光
電変換素子の信号出力側に電気的に接続し、前記エミッ
タフォロア回路から信号を出力して前記アンプに入力す
れば、上記効果に加えて信号出力線のリセット動作が不
要となり、光電変換装置の駆動の高速化を図ることがで
きる。In the above photoelectric conversion device, an emitter follower circuit configured by electrically connecting a load means to one main electrode of the Darlington transistor is provided, and a control electrode of the Darlington transistor is used for signal output of the photoelectric conversion element. If the signal is electrically connected to the side and the signal is output from the emitter follower circuit and input to the amplifier, the reset operation of the signal output line becomes unnecessary in addition to the above-mentioned effect, and the driving speed of the photoelectric conversion device is increased. be able to.
また本発明のマルチチップセンサ装置によれば、各光
電変換装置において、光電変換素子の出力部に、アンプ
動作を制御できるアンプを複数設け、アンプ出力の減算
処理によりセンサと出力アンプのオフセット及び配線パ
ターン間の寄生容量に起因するノイズを除去することが
できるので、光電変換装置の駆動の高速化を図ることが
できるとともに、センサを駆動しない場合はアンプを不
動作にして、消費電力を低減することができる。Further, according to the multichip sensor device of the present invention, in each photoelectric conversion device, a plurality of amplifiers capable of controlling the amplifier operation are provided at the output section of the photoelectric conversion element, and the offset and wiring of the sensor and the output amplifier are performed by subtraction processing of the amplifier output. Since noise due to the parasitic capacitance between the patterns can be removed, the driving speed of the photoelectric conversion device can be increased, and when the sensor is not driven, the amplifier is deactivated to reduce power consumption. be able to.
第１図は、本発明の光電変換装置に係る信号読出回路を
示す回路構成図である。 第２図は画素を構成するセンサトランジスタのオフセッ
ト電圧を光電変換信号とは別に読出す本発明の光電変換
装置の第１実施例の信号読み出し回路の一画素分に相当
する回路構成図である。 第３図は、センサトランジスタのリセット電位VVCをGND
とした時の本発明の第２実施例の信号読み出し回路の一
画素分に相当する回路構成図である。 第４図は、信号読み出し回路のタイミング図である。 第５図は、出力アンプの他の構成例である。 第６図は、本発明を応用したマルチチップセンサ装置の
概略的説明図である。 第７図は、従来の光電変換装置の信号読出し回路の構成
を示す回路構成図である。 第８図は、上記信号読出し回路の動作を説明するための
タイミングチャートである。 1:画素、2:MOSトランジスタ、3:蓄積容量、4:MOSトラン
ジスタ、5:MOSトランジスタ、6:水平出力線、7:MOSトラ
ンジスタ、8:MOSトランジスタ、9:ダーリントンエミッ
タフォロア回路、10:出力アンプ、11:水平シフトレジス
タ（H.S.R）、12:垂直出力線。FIG. 1 is a circuit diagram showing a signal reading circuit according to the photoelectric conversion device of the present invention. FIG. 2 is a circuit configuration diagram corresponding to one pixel of the signal readout circuit of the first embodiment of the photoelectric conversion device of the present invention for reading out the offset voltage of the sensor transistor constituting the pixel separately from the photoelectric conversion signal. FIG. 3 shows that the reset potential V VC of the sensor transistor is connected to GND.
FIG. 7 is a circuit configuration diagram corresponding to one pixel of a signal readout circuit according to a second embodiment of the present invention. FIG. 4 is a timing chart of the signal readout circuit. FIG. 5 is another example of the configuration of the output amplifier. FIG. 6 is a schematic explanatory view of a multi-chip sensor device to which the present invention is applied. FIG. 7 is a circuit configuration diagram showing a configuration of a signal readout circuit of a conventional photoelectric conversion device. FIG. 8 is a timing chart for explaining the operation of the signal readout circuit. 1: pixel, 2: MOS transistor, 3: storage capacitor, 4: MOS transistor, 5: MOS transistor, 6: horizontal output line, 7: MOS transistor, 8: MOS transistor, 9: Darlington emitter follower circuit, 10: output Amplifier, 11: horizontal shift register (HSR), 12: vertical output line.
Claims (3)
を通して出力する光電変換装置において、 前記アンプは、ダーリントン型トランジスタの一方の主
電極に負荷手段となる第１のスイッチ手段を電気的に接
続して構成されたエミッタフォロア回路と、前記主電極
に電気的に接続された出力用の第２のスイッチ手段とを
備え、 前記信号を出力する時には、前記第１及び第２のスイッ
チ手段をオンして前記アンプを動作状態とし、前記信号
を出力しない時には、前記第１及び第２のスイッチ手段
をオフして前記アンプを非動作状態とすることを特徴と
する光電変換装置。1. A photoelectric conversion device for outputting a signal from each pixel of a photoelectric conversion element through an amplifier, wherein the amplifier electrically connects first switch means serving as a load means to one main electrode of a Darlington transistor. An emitter follower circuit configured to be connected to the main electrode; and an output second switch unit electrically connected to the main electrode. When the signal is output, the first and second switch units are connected to each other. A photoelectric conversion apparatus characterized in that the first and second switch means are turned off to turn off the amplifier when the amplifier is turned on to turn on the amplifier and not output the signal.
を通して出力する光電変換装置において、 前記アンプは、前記信号を出力する時にはアンプを動作
状態とし、前記信号を出力しない時にはアンプを非動作
状態とする制御手段を備え、 ダーリントン型トランジスタの一方の主電極に負荷手段
を電気的に接続して構成されたエミッタフォロア回路の
出力側が前記アンプに電気的に接続され、前記ダーリン
トン型トランジスタの制御電極は前記光電変換素子の信
号出力側に電気的に接続されていることを特徴とする光
電変換装置。2. A photoelectric conversion device for outputting a signal from each pixel of a photoelectric conversion element through an amplifier, wherein the amplifier is in an operating state when outputting the signal, and is inoperative when not outputting the signal. An output side of an emitter follower circuit configured by electrically connecting load means to one main electrode of the Darlington-type transistor, the output side being electrically connected to the amplifier, and controlling the Darlington-type transistor. A photoelectric conversion device, wherein an electrode is electrically connected to a signal output side of the photoelectric conversion element.
を出力する第１のアンプと、光電変換素子の各画素から
のオフセット信号を出力する第２のアンプと、を有する
光電変換装置が複数接続されたマルチチップセンサ装置
であって、 各光電変換装置の第１のアンプ出力端子および第２のア
ンプ出力端子同士が夫々共通接続されていると共に、前
記第１のアンプ出力端子の信号と前記第２のアンプ出力
端子の信号との減算を行う共通の減算手段を有し、 前記第１および第２のアンプは夫々前記信号を出力する
時にはアンプを動作状態とし、前記信号を出力しない時
にはアンプを非動作状態とする制御手段を備えているこ
とを特徴とするマルチチップセンサ装置。3. A photoelectric conversion device comprising: a first amplifier that outputs a photoelectric conversion signal from each pixel of a photoelectric conversion element; and a second amplifier that outputs an offset signal from each pixel of the photoelectric conversion element. A plurality of multi-chip sensor devices, wherein a first amplifier output terminal and a second amplifier output terminal of each photoelectric conversion device are commonly connected to each other, and a signal of the first amplifier output terminal is A common subtraction unit for performing subtraction with the signal of the second amplifier output terminal, wherein the first and second amplifiers each operate the amplifier when outputting the signal, and when not outputting the signal, A multi-chip sensor device comprising a control unit for setting an amplifier to a non-operating state.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2303957A JP2798805B2 (en) | 1990-11-13 | 1990-11-13 | Photoelectric conversion device and multi-chip sensor device using the same |
| US07/618,361 US5146339A (en) | 1989-11-21 | 1990-11-21 | Photoelectric converting apparatus employing Darlington transistor readout |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2303957A JP2798805B2 (en) | 1990-11-13 | 1990-11-13 | Photoelectric conversion device and multi-chip sensor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04177984A JPH04177984A (en) | 1992-06-25 |
| JP2798805B2 true JP2798805B2 (en) | 1998-09-17 |
Family
ID=17927313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2303957A Expired - Fee Related JP2798805B2 (en) | 1989-11-21 | 1990-11-13 | Photoelectric conversion device and multi-chip sensor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798805B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833729B2 (en) * | 1992-06-30 | 1998-12-09 | キヤノン株式会社 | Solid-state imaging device |
| JP4616129B2 (en) * | 2004-09-02 | 2011-01-19 | 株式会社リコー | Image reading device |
| JP2006186853A (en) | 2004-12-28 | 2006-07-13 | Casio Comput Co Ltd | Read driving circuit, driving control method thereof and image reading apparatus |
| JP4110193B1 (en) | 2007-05-02 | 2008-07-02 | キヤノン株式会社 | Solid-state imaging device and imaging system |
| JP6766560B2 (en) | 2016-09-29 | 2020-10-14 | セイコーエプソン株式会社 | Image reader and semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0720219B2 (en) * | 1985-11-15 | 1995-03-06 | キヤノン株式会社 | Driving method for photoelectric conversion device |
| JP2533876B2 (en) * | 1987-05-22 | 1996-09-11 | キヤノン株式会社 | Photoelectric conversion device |
-
1990
- 1990-11-13 JP JP2303957A patent/JP2798805B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04177984A (en) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146339A (en) | Photoelectric converting apparatus employing Darlington transistor readout | |
| US5742047A (en) | Highly uniform five volt CMOS image photodiode sensor array with improved contrast ratio and dynamic range | |
| US4947063A (en) | Method and apparatus for reducing transient noise in integrated circuits | |
| US6753912B1 (en) | Self compensating correlated double sampling circuit | |
| JPH06339082A (en) | Photoelectric conversion device | |
| US5592222A (en) | Sensor chip and photo-electric conversion apparatus using the same | |
| KR970009228A (en) | Solid-state image pickup device and driving method thereof | |
| JP2798805B2 (en) | Photoelectric conversion device and multi-chip sensor device using the same | |
| US4409677A (en) | Semiconductor integrated circuit device | |
| JP2575964B2 (en) | Solid-state imaging device | |
| JPH10190038A (en) | Photoelectric converting device | |
| US4954703A (en) | Color line sensor apparatus | |
| KR19990036903A (en) | Method of driving image sensor | |
| US5483283A (en) | Three level high speed clock driver for an image sensor | |
| JPH09168117A (en) | Solid state image pickup element | |
| JPH0630186A (en) | Driving method for image sensor and image sensor | |
| JP2000106652A (en) | Solid-state image pickup device | |
| JP2744968B2 (en) | Image reading device | |
| JP3548244B2 (en) | Photoelectric conversion device | |
| WO1988008228A2 (en) | Method and apparatus for reducing transient noise in integrated circuits | |
| JP2000031750A (en) | Gain compensation circuit and cmos imager using the circuit | |
| JP2019009697A (en) | Imaging device and method of driving the same | |
| US20020097446A1 (en) | Apparatus and method for dark calibration of a linear CMOS sensor | |
| US7091467B2 (en) | Image sensor | |
| JP3288293B2 (en) | Signal output device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |