JP2797961B2 - 検索システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は検索システムに関し、特
に入力された検索キーに基づきデータの検索を行う高速
データ検索システムに関するものである。

【０００２】

【従来の技術】情報処理システムにおけるデータ検索処
理は、各々が検索キーと称されるキー値によって特徴付
けられる登録されたデータ集合の中から、特定の検索キ
ーに対応するデータを探し出す処理のことである。

【０００３】従来のこの種のデータ検索処理をＣＰＵ
（中央処理装置）にて行う場合、ハッシュアルゴリズム
や二分木探索等の方法を用いて行うのが一般的である。
これ等の方法は検索キーを検索に適したデータ構造に構
成しておき、ソフトウェアにて処理を行うようにしたも
のである。

【０００４】また、別の方法として、検索のための専用
の素子を装置に組込み、それを用いて検索を行う方法が
ある。この様な素子としては、例えばＣＡＭ（Ｃｏｎｔ
ｅｎｔ Ａｄｄｒｅｓｓ Ｍｅｍｏｒｙ；連想メモリ）
がある。これは、検索キーとデータとの組のエントリを
予め複数組登録しておくバッハァと、入力キー値とバッ
ファ内の複数エントリとの一致を同時比較する回路とか
らなるメモリの一種である。

【０００５】

【発明が解決しようとする課題】上述した従来のソフト
ウェアによる検索方法では、実行時間が遅いという問題
があり、また検索専用の素子であるハードウェアを用い
る検索方法では、ハードウェアが複雑かつ高価になると
いう欠点がある。

【０００６】そこで、本発明はかかる従来技術の欠点を
解消すべくなされたものであって、その目的とするとこ
ろは、特別な検索専用のハードウェア素子を用いること
なく簡単な構成でかつ高速の検索システムを提供するこ
とにある。

【０００７】

【課題を解決するための手段】本発明による検索システ
ムは、、被検索用データ格納領域の物理アドレスに被検
索用データが予め格納されたメインメモリと、このメイ
ンメモリの物理アドレスと仮想アドレスとの変換機構で
あるアドレス変換テーブルを予め有するＣＰＵとを含む
情報処理装置を使用したデータ検索システムであって、
入力される検索キーに基き前記メインメモリの前記検索
用データ格納領域の物理アドレスに対応する検索用仮想
アドレスを生成する手段と、この生成された検索用仮想
アドレスにより前記アドレス変換テーブルを索引して前
記物理アドレスを得、この物理アドレスにより前記メイ
ンメモリをアクセスしてデータを検索するアクセス手段
とを含むことを特徴とする。

【０００８】本発明による他の検索システムは、上記構
成の他に、前記検索用の仮想アドレスが前記アドレス変
換テーブルに登録されているか否かを判定するヒット判
定手段と、この判定結果がヒットを示すとき前記アクセ
ス手段を起動制御し、ミスヒットを示すとき予め定めら
れた例外処理を起動制御する制御手段とを更に含むこと
を特徴としている。

【０００９】

【作用】本発明による検索システムは、ＣＰＵに予め搭
載されているアドレス変換用のＴＬＢ（Ｔｒａｎｓｌａ
ｔｉｏｎ Ｌｏｏｋ Ａｓｉｄｅ Ｂｕｆｆｅｒ）と呼
ばれる仮想アドレス／物理アドレス変換テーブル機構を
用いて高速検索を行うものである。

【００１０】すなわち、全ての検索キーの取り得る値に
対して唯一の仮想アドレスを生成し、この仮想アドレス
とそのキーに対応するデータエントリの物理アドレスと
の組とをＴＬＢに予め登録しておく。検索キーにより生
成された仮想アドレスによってＴＬＢをアクセスし、対
応物理アドレスを読出してこれによりメインメモリをア
クセスするもので、高速検索処理が可能となる。

【００１１】また、ＴＬＢへのアクセス時にミスヒット
（ＴＬＢ未登録）が検出されると、例外処理を行って、
従来のハッシュアルゴリズム等によるソフトウェアによ
る検索処理へ進むようにすれば、より完全な検索が可能
となる。

【００１２】

【実施例】以下に図面を参照しつつ本発明の実施例につ
いて詳細に説明する。

【００１３】先ず、図１を参照して本発明の基本概念に
つき説明する。近年の高性能ＣＰＵ１０は前述した如
く、ＴＬＢ２０と称される仮想アドレス／物理アドレス
変換機構を備えるようになっている。これは、仮想アド
レスとそれが変換されるべき物理アドレスとの組を複数
組登録できるバッファであり、ＣＰＵ１０の仮想アドレ
スへのアクセス時には、この仮想アドレスをＴＬＢ２０
の登録エントリのなかから比較検索して物理アドレスに
高速に変換するようになっている。

【００１４】このアドレス変換は、通常ページと呼ばれ
る適当な大きさの連続領域毎に行われるものであり、よ
って当該変換はページ番号と呼ばれるアドレスの上位部
分のみが対象となり、オフセットと呼ばれるアドレスの
下位部分はそのまま物理アドレスに組入れられる。

【００１５】本発明では、このＣＰＵ１０に組込まれて
いるＴＬＢ２０をデータ検索のために使用するものであ
り、従って、メインメモリ３０の仮想アドレス空間を図
示する如く通常領域３２と検索領域３１とに分割して使
用し、通常の仮想アドレッシングとの競合を避けるよう
にしている。

【００１６】ＴＬＢ２０の登録エントリのテーブル内容
を図２に示しており、メインメモリ３０の仮想アドレス
空間内の検索領域３１に対応する登録検索エントリの組
３１０と、同じく通常領域３２に対応する通常エントリ
の組３２０とからなっている。各エントリの組は、図示
する如く、仮想ページ番号とそれに対応する物理ページ
番号とからなる。

【００１７】図３は、図１，２に示したＴＬＢ変換機構
を用いた本発明の一実施例のシステムブロック図であ
る。検索キー入力部１はオペレータによる検索キーが入
力されるものである。検索用アドレス生成部２はこの入
力された検索キーに一対一に対応した検索用仮想アドレ
ス（仮想ページ番号）を生成するものであり、図４にそ
の例を示している。

【００１８】図４を参照すると、検索キー４１が入力さ
れると、この検索キー値を、検索用領域（メモリ３０の
領域３１）を指定する部分４２とオフセット部４３との
間に挿入することにより、仮想アドレスが生成される。
オフセット部４３には全て“０”が挿入され、また検索
用領域指定部分４２には、“０”が挿入される。この場
合、検索処理以外の処理では、アドレスの最上位ビット
が“０”である仮想アドレスを使用しないようにする必
要がある。

【００１９】こうすることにより、検索キーの取り得る
全てのキー値に対して唯一に仮想ページ番号を割当てる
ことができることになる。

【００２０】検索用アドレスによるメモリアクセス部３
は検索用アドレス生成部２にて生成された仮想アドレス
を用いて仮想／物理アドレス変換部５に対するアクセス
を行う。この仮想／物理アドレス変換部５はＴＬＢ２０
と物理アドレス生成部５１とを有している。

【００２１】すなわち、ＴＬＢ２０の検索内容から物理
アドレスを生成してメインメモリ３０の検索用物理アド
レス領域３１へのデータ読出しが行われ、その結果が検
索結果出力部４から導出されることになる。

【００２２】図５は検索用ＴＬＢエントリとメインメモ
リの物理アドレスマップとの関連を示す図であり、検索
データは物理ページの先頭に配置される。ＴＬＢエント
リの仮想ページ番号は検索キーから生成され、Ｖａ，Ｖ
ｂ，………，Ｖｃで表されている。物理ページ番号とし
ては、検索キーに対応する被検索データａ，ｂ，……，
ｃが存在する物理ページ番号Ｐｓ，Ｐｕ，……，Ｐｔと
なっている。

【００２３】図６は図３のブロックの動作処理の流れ図
である。先ず、入力された検索キーから仮想アドレスが
生成され（ステップ６１）、その仮想アドレスによりＴ
ＬＢ２０がアクセスされ（ステップ６２）、ハードウェ
アによりＴＬＢ変換が行われる。この変換された物理ア
ドレスにより、メインメモリ３０がアクセスされ、メイ
ンメモリから読出されたデータが検索キーに対応するデ
ータとなるのである（ステップ６３）。

【００２４】以上の例では、検索されるべきデータのエ
ントリ数は検索用ＴＬＢの登録エントリ数に制限を受
け、またデータエントリを置く位置がページの先頭に限
定されるものである。

【００２５】そこで、図７に示す如き、第２の実施例が
考えられる。この例では、通常のソフトウェアアルゴリ
ズムによるデータ検索と、ＴＬＢを用いたデータ検索と
を併用してエントリ数の制限をなくし、またＴＬＢの各
エントリに固定的に物理ページ番号を割当ててその内容
に検索キーに対応するデータのポインタを書込むことに
より、データエントリを配置するアドレスの制限のない
検索を実現するものである。

【００２６】図７において、図３と同等部分は同一符号
にて示している。仮想／物理アドレス変換部５は、図３
の構成の他に更に、ＴＬＢ２０のエントリに対するヒッ
ト／ミスヒット（登録／未登録）の判定をなすＴＬＢミ
スヒット判定部５２を含んでいる。

【００２７】この判定部５２によりミスヒット判定がな
されると、ＴＬＢミスヒット例外処理部７が起動されて
例外処理がなされる。この例外処理部７はソフトウェア
による検索処理部７１とエントリ登録部７２とからな
り、ソフトウェアによる検索処理部７１はメインメモリ
３０内のソフトウェア検索処理用データ領域３３をアク
セスして、ソフトウェアによる検索処理の起動をなす。
エントリ登録部７２はＴＬＢミスヒット時の検索キーと
データエントリのアドレスとをＴＬＢ２０へ登録するも
のである。

【００２８】図８は本実施例における検索用ＴＬＢエン
トリと物理アドレスマップとの関連を示す図である。Ｔ
ＬＢエントリの仮想ページ番号は検索キーから生成され
るＶａ，Ｖｂ，………，Ｖｃであり、物理ページ番号は
実際にメモリ内の格納領域であって、全ての検索用ＴＬ
Ｂエントリに対して一対一の唯一であるものとする。

【００２９】ここでは、物理アドレス空間の一部の連続
領域の各ページを順に各検索用ＴＬＢエントリに固定的
に割当ててＰ１，Ｐ２，………，Ｐｎとする。割当てら
れた各ページの先頭には、各検索キーに対応するデータ
エントリへのポインタを書込む。

【００３０】図９は図７のブロックの動作を示す処理フ
ローである。検索手順としては、最初にＴＬＢを利用す
る方法にて行われ、ＴＬＢミスヒット時にのみソフトウ
ェアによる方法にて行われる。

【００３１】先ず、入力された検索キーから仮想アドレ
スが生成される（ステップ８１）。次に、その仮想アド
レスによるＴＬＢアクセスが行われる（ステップ８
２）。このとき、ＴＬＢミスヒット判定部５２におい
て、ＴＬＢヒットと判定されれば（ステップ８３）、Ｔ
ＬＢ２０のアクセスがなされて物理アドレス変換が行わ
れ、この物理アドレスによりメインメモリ３０の検索用
物理アドレス領域３１のアクセスが行われることによ
り、検索キーに対応するデータが得られる（ステップ８
６）。

【００３２】ＴＬＢに検索キーに対応するエントリが存
在せず、ＴＬＢミスヒット部５２にてミスヒットである
と判定されると（ステップ８３）、ＴＬＢミスヒット例
外処理部７が起動され、ソフトウェアによる検索処理ル
ーチンが行われる。（ステップ８４）。そして、この検
索結果のキーとデータエントリの物理アドレスとがＴＬ
Ｂ２０へ新たに登録される（ステップ８５）。

【００３３】この場合のＴＬＢ２０のエントリの登録更
新時には、既登録のエントリと入れ替えがなされるが、
この場合の更新アルゴリズムの例としては、ＬＲＵ（Ｌ
ｅａｓｔ Ｒｅｃｅｎｔｌｙ Ｕｓｅｄ）アルゴリズム
による最古のエントリとの入れ替えや、使用頻度が最小
のエントリとの入れ替え等の従来のアルゴリズムを用い
ることができる。

【００３４】また、例外処理ルーチンとしてのソフトウ
ェアによる検索処理方法として、代表的なハッシュアル
ゴリズムによる検索手法を用いることができ、これにつ
いて以下に述べる。尚、このハッシュアルゴリズムにつ
いては、例えば、浪平博人著、別冊インタフェース“デ
ータ構造とアルゴリズム”、１９９１年５月、ＣＱ出版
社発行に詳述されている。

【００３５】ハッシュアルゴリズムでは、検索データを
登録するための大きさＮのテーブルを用意し、検索キー
が与えられると、０〜Ｎ−１のいずれかの数値を生成す
るハッシュ関数を用いてそのテーブル内の登録位置が決
定される。

【００３６】このハッシュ関数Ｈ（ＫＥＹ）としては、
例えばキーをテーブルサイズＮで割った余りである、 Ｈ（ＫＥＹ）＝ＫＥＹ ｍｏｄ Ｎ 等が使用される。尚、ＫＥＹは整数とする。

【００３７】このハッシュ関数が生成される値はハッシ
ュ値と呼ばれ、異なるキーについてハッシュ値が等しく
なる場合があり、この対処法としては、例えばポインタ
で次々に繋いでいく方法がある。

【００３８】図１０はこの場合のデータ構造の例を示す
図である。テーブル位置１にＫ１が存在し、ポインタで
Ｋ４が繋がれるのは、Ｋ１，Ｋ４のハッシュ値が共に１
になることによる。同様に、Ｋ２，Ｋ５，Ｋ６のハッシ
ュ値は全て３になる。

【００３９】テーブル位置０，２にはデータは登録され
ていないが、これは登録されたデータにはハッシュ値が
０または２になるものがなかったことによる。Ｋ３のハ
ツシュ値はＮ−１であり、他にハッシュ値がＮ−１にな
るエントリは登録されていない。

【００４０】図１１はこの場合の検索処理の流れ図であ
る。検索キーが与えられると、先ずハッシュ値が計算さ
れ（ステップ１００）、ハッシュテーブルのハッシュ値
を示す位置が参照され（ステップ２００）、登録されて
いるキーと一致するかどうかが調べられる（ステップ３
００）。一致すれば検索成功であり（ステップ６０
０）、処理は終了となる。

【００４１】不一致であれば、テーブルに繋がれた“Ｎ
ＥＸＴ”が存在するかどうか調べられ（ステップ４０
０）、あればそれが参照され（ステップ５００）、キー
が一致するか“ＮＥＸＴ”がなくなるまで繰返えされ
る。“ＮＥＸＴ”がなければ、登録されているエントリ
には一致するものはなく検索失敗となる（ステップ７０
０）。

【００４２】図７に示した第二の実施例では、検索され
るべきデータエントリは全てソフトウェアによる検索方
法における登録をメインメモリ内にて行っておく必要が
あり、またその一部はＴＬＢを利用する検索方法におけ
る登録がなされることになる。

【００４３】尚、ソフトウェアによる検索方法として
は、上述した代表的なハッシュ方法に限らず、他の手法
を用いることができる。例えば、検索キーとそれに対応
するデータエントリへのポインタとの組を、メインメモ
リ上の連続した領域に並べ、検索キーを順次比較する方
法等もあり、限定されない。

【００４４】

【発明の効果】以上述べた如く、本発明によれば、ＣＵ
Ｐに本来備えられているＴＬＢ変換機構をデータ検索に
用いるようにしたので、特別なハードウェアを追加する
ことなく簡単にかつ高速に検索処理を行うことが可能と
なるという効果がある。

【００４５】また、ＴＬＢミスヒット時には例外処理ル
ーチンを起動して従来のソフトウェアによる検索処理を
なすようにすれば、全ての検索キーに対するデータ検索
が確実となり、誤検索や該当データ無し等がなくなるも
のである。

【図面の簡単な説明】

【図１】本発明の基本的考え方を示す概念図である。

【図２】本発明の実施例におけるＴＬＢ変換用バッファ
テーブルの一例を示す図である。

【図３】本発明の一実施例のブロック図である。

【図４】検索キーと仮想アドレスとの関係を示す図であ
る。

【図５】ＴＬＢの各エントリと物理アドレスマップとの
関係を示す図である。

【図６】図３のブロックの動作を示すフロー図である。

【図７】本発明の他の実施例のブロック図である。

【図８】本発明の他の実施例におけるＴＬＢエントリと
メインメモリ物理アドレスマップとの関係を示す図であ
る。

【図９】図７のブロックの動作を示すフロー図である。

【図１０】ハッシュアルゴリズムのデータ構造の例を示
す図である。

【図１１】ハッシュアルゴリズム検索処理のフロー図で
ある。

【符号の説明】

１ 検索キー入力部 ２ 検索用アドレス生成部 ３ メモリアクセス部 ４ 検索結果出力部 ５ 仮想／物理アドレス変換部 ７ ＴＬＢミスヒット例外処理部 １０ ＣＰＵ ２０ ＴＬＢ ３０ メインメモリ ３１ 検索領域 ３２ 通常領域 ３３ ソフトウェア検索処理用データ領域 ５１ 物理アドレス生成部 ５２ ＴＬＢミスヒット判定部 ７１ ソフトウェアによる検索処理部 ７２ エントリ登録部

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 被検索用データ格納領域の物理アドレス
   に被検索用データが予め格納されたメインメモリと、こ
   のメインメモリの物理アドレスと仮想アドレスとの変換
   機構であるアドレス変換テーブルを予め有するＣＰＵと
   を含む情報処理装置を使用したデータ検索システムであ
   って、 入力される検索キーに基き前記メインメモリの前記検索
   用データ格納領域の物理アドレスに対応する検索用仮想
   アドレスを生成する手段と、 この生成された検索用仮想アドレスにより前記アドレス
   変換テーブルを索引して前記物理アドレスを得、この物
   理アドレスにより前記メインメモリをアクセスして デー
   タを検索するアクセス手段と、 を含むことを特徴とする検索システム。
2. 【請求項２】 前記検索用の仮想アドレスが前記アドレ
   ス変換テーブルに登録されているか否かを判定するヒッ
   ト判定手段と、この判定結果がヒットを示すとき前記ア
   クセス手段を起動制御し、ミスヒットを示すとき予め定
   められた例外処理を起動制御する制御手段とを更に含む
   ことを特徴とする請求項１記載の検索システム。
3. 【請求項３】 前記制御手段による例外処理は、予め設
   定されているソフトウェアによる検索処理を起動制御す
   る処理であることを特徴とする請求項２記載の検索シス
   テム。
4. 【請求項４】 前記制御手段による例外処理は、前記ソ
   フトウェアによる検索結果に基き前記アドレス変換テー
   ブルの登録エントリを更新制御する処理を更に有するこ
   とを特徴とする請求項３記載の検索システム。
5. 【請求項５】 前記更新制御の処理アルゴリズムは、検
   索回数が少ないエントリを更新するアルゴリズムである
   ことを特徴とする請求項４記載の検索システム。
6. 【請求項６】 前記ソフトウェアによる検索処理はハッ
   シュアルゴリズムであることを特徴とする請求項３〜５
   いずれか記載の検索システム。