JP2797185B2

JP2797185B2 - Matrix display panel drive circuit

Info

Publication number: JP2797185B2
Application number: JP62229493A
Authority: JP
Inventors: 外与志河田; 哲也小林
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-09-16
Filing date: 1987-09-16
Publication date: 1998-09-17
Anticipated expiration: 2013-09-17
Also published as: JPS6473390A

Description

【発明の詳細な説明】〔概要〕複数の走査電極とデータ電極とを直交配置したマトリ
クス表示パネルの駆動方法に関し、表示輝度を発光セル数に関係なく、ほぼ一定となるよ
うに駆動することを目的とし、複数の走査電極と複数のデータ電極とを発光層を介し
て直交配置し、前記データ電極にデータドライバからデ
ータ電圧を印加し、前記走査電極に走査ドライバから順
次走査電圧を印加し、前記両電極の交点の選択されたセ
ルに合成の書込電圧を印加するマトリクス表示パネルの
駆動方法に於いて、前記走査電極と前記データ電極との
交点のセルを発光させる表示データを計数し、発光セル
数が多い場合は前記書込電圧のパルス幅を広くするよう
に、前記表示データの計数値に対応して前記走査電圧又
はデータ電圧の何れか一方或は両方のパルス幅を制御す
るように構成する。〔産業上の利用分野〕本発明は、複数の走査電極とデータ電極とを直交配置
したマトリクス表示パネルの駆動回路に関するものであ
る。 EL（エレクトロルミネッセント）を発光層とし、その
両面に絶縁層を介して複数の走査電極とデータ電極とを
直交配置したマトリクス表示パネルは、順次走査電圧が
印加される走査電極と、データ電圧が選択されて印加さ
れるデータ電極との交点のセルが発光し、その発光セル
の組合せにより、文字，図形等の表示が行われるもので
ある。このような、マトリクス表示パネルの表示品質を
一層向上させることが要望されている。〔従来の技術〕発光層としてELを用いたマトリクス表示パネルは、例
えば、第６図に示すように、データ電極に（ａ）に示す
ようなデータ電圧を印加し、走査電極に（ｂ），
（ｃ），（ｄ），（ｅ）に示すように、１走査線期間Ｈ
毎に、順次走査電圧を印加することにより、走査電極と
データ電極との交点のセルには、（ｆ），（ｇ），
（ｈ），（ｉ）に示すように、データ電圧Vdと走査電圧
Vsとの差の電圧が印加される。セルの発光閾値電圧をVthとすると、正極性のデータ
電圧Vdと負極性の走査電圧Vsとの差Vd−（−Vs）＝Vd＋
Vsが、発光閾値電圧Vth以上の場合に、所謂書込電圧と
なり発光する。即ち、（ｆ），（ｇ），（ｉ）に示す電
圧が印加されるセルは発光セルとなり、（ｈ）に示すよ
うに、データ電圧が０で、発光閾値電圧Vth以下に設定
された走査電圧Vsのみが印加されるセルは非発光セルと
なる。なお、（ｇ）に於ける電波波形は、発光セル数が
多い場合を示し、波形なまりが生じる。又データ電圧極
性と走査電圧極性とをフレーム周期毎等に反転して、セ
ルに印加される電圧極性を反転して表示駆動するもので
ある。〔発明が解決しようとする問題点〕第７図に示すマトリクス表示パネル41のデータ電極D
1,D2,・・・には、データドライバの増幅器42からデー
タ電圧が印加され、走査電極S1,S2,・・・には、走査ド
ライバの増幅器43から走査電圧が印加される。例えば、
走査電圧を走査電極S1に印加した時に、データ電極D3に
データ電圧を印加し、走査電圧を走査電極S2に印加した
時に、データ電極D1〜D5にデータ電圧を印加すると、発
光セルは丸印で示すものとなる。この場合、走査電極S1上の発光セル数に比較して、走
査電極S2上の発光セル数が多いから、第８図に示すよう
に、走査電極S1上のセルに印加される電圧波形に比較し
て、走査電極S2上のセルに印加される電圧波形のなまり
が大きくなり、ピーク電圧のパルス幅は狭くなる。従っ
て、発光閾値電圧Vth以上の書込電圧がセルに印加され
るとしても、走査電極S1上の発光セルは明るく、走査電
極S2上の発光セルは暗くなる。これは、電圧波形なまり
が大きくなって、等価的にパルス幅が狭くなった場合に
相当するからである。このように、走査電極S1,S2上の発光セル数の相違に
対応して表示輝度が異なり、表示むらが生じることにな
り、表示品質が低下する欠点があった。第９図はセルの等価回路であり、（ａ）は発光閾値電
圧Vth以下の印加電圧の場合、（ｂ）は発光閾値電圧Vth
以上の印加電圧の場合を示す。同図に於いて、Ccは発光
層の容量、2Cfは発光層の両側に設けた各絶縁層の容
量、Ｒは発光セルの等価抵抗（≒０）、45はドライバ、
46は電圧源である。発光層の両側には、絶縁層を介して電極が形成されて
いるもので、各側の絶縁層の容量を2Cfとしているか
ら、絶縁層の合成容量は、2Cf/2＝Cfとなる。従って、
電圧源46からドライバ45を介して発光閾値電圧Vth以下
の電圧を印加すると、（ａ）に示すように、発光層は容
量性のインピーダンスとなり、発光層の容量Ccと絶縁層
の合成容量Cfとの直列回路となるから、合成容量C₁は、となる。又電圧源46からドライバ45を介して発光閾値電圧Vth
以上の電圧を印加すると、発光層は発光する。その場合
は、（ｂ）に示すように、発光層の容量Ccと並列に接続
された状態の等価抵抗Ｒはほぼ零となり、合成容量C
₂は、絶縁層の合成容量Cfのみとなる。即ち、 C₂＝Cf ……（２）となる。従って、発光セルの容量C₂と非発光セルの容量C₁との
比Ａは、Ａ＝C₂/C₁＝（Cf＋Cc）/Cc ……（３）となる。絶縁層としてSi₃N₄を用いた構成が一般的であり、そ
の場合は、発光層の容量Ccと絶縁層の合成容量Cfとはほ
ぼ等しいので、発光セルの容量C₁と非発光セルの容量C₂
との比Ａは、Ａ≒２となる。又PbTiO₃等の誘電率の大き
い材料によって絶縁層を形成して、低電圧化を図ること
が提案されている。この場合の発光セルの容量C₁と非発
光セルの容量C₂との比Ａは、Ａ≒５〜10となる。前述のように、発光セル数が多い程、走査電圧を走査
電極S1,S2,・・・に印加する為の増幅器43の負荷容量が
大きくなり、第８図の（ｂ）に示すように、波形なまり
が生じる。特に、高誘電率の絶縁層を設けた場合には、
容量比Ａが大きいから、発光セル数が多くなると、波形
なまりも大きくなる。このように波形なまりが生じる
と、ピーク電圧の印加時間が短くなり、等価的にパルス
幅を狭くした場合に相当し、輝度が低下することにな
る。即ち、走査電極上の発光セル数の相違に対応して輝
度が異なることになり、表示むらが生じる欠点があっ
た。本発明は、表示輝度を発光セル数に関係なく、ほぼ一
定となるように駆動することを目的とするものである。〔問題点を解決するための手段〕本発明のマトリクス表示パネルの駆動方法は、発光セ
ル数に対応して制御するので、第１図を参照して説明す
る。複数の走査電極S1〜Smと、複数のデータ電極D1〜Dnと
を、発光層を介して直交配置し、データ電極D1〜Dnにデ
ータドライバ２からデータ電圧を印加し、走査電極S1〜
Smに走査ドライバ３から順次走査電圧を印加するマトリ
クス表示パネル１の駆動方法に於いて、走査電極S1〜Sm
とデータ電極D1〜Dnとの交点のセルを発光させる表示デ
ータを計数し、この表示データの計数値に対応して走査
電圧又はデータ電圧の何れか一方或いは両方のパルス幅
を制御する過程を含むものである。又本発明のマトリクス表示パネルの駆動回路は、複数
の走査電極S1〜Smと、複数のデータ電極D1〜Dnとを直交
配置し、データ電極D1〜Dnにデータドライバ２からデー
タ電圧を印加し、走査電極S1〜Smに走査ドライバ３から
順次走査電圧を印加し、走査電極とデータ電極との交点
の選択されたセルに合成の書込電圧を印加するマトリク
ス表示パネル１の駆動回路に於いて、走査電極S1〜Smと
データ電極D1〜Dnとの交点のセルを発光させる表示デー
タを計数する第１のカウンタと、この第１のカウンタに
よる表示データの計数値に基づいて時間計数を行う第２
のカウンタと、この第２のカウンタによる時間計数に従
った走査電圧又はデータ電圧の何れか一方或は両方のパ
ルス幅を制御するパルス発生回路とを備えている。〔作用〕走査電極上の発光セル数が多い場合は、走査電圧の波
形なまりが大きくなって、輝度が低下することになる
が、発光セル数が多くなる走査電極に対してパルス幅の
広い走査電圧を印加することにより、波形なまりが大き
くても、等価的な書込パルス幅を、発光セル数が少ない
走査電極上に印加する書込電圧のパルス幅とほぼ同程度
になるようにパルス幅を制御することにより、発光セル
数が相違しても、表示の輝度をほぼ等しくすることがで
きる。〔実施例〕以下図面を参照して本発明の実施例について詳細に説
明する。第２図は本発明の実施例の動作説明図であり、走査電
圧のパルス幅を制御する例を示し、（ａ）はデータ電
圧，（ｂ），（ｃ），（ｄ），（ｅ）は走査電圧、
（ｆ），（ｇ），（ｈ），（ｉ）はセルに印加される電
圧を示す。又Ｈは１走査期間,Vthは発光閾値電圧、P1,P
2は走査電圧のパルス幅、PW1,PW2はDEピーク電圧のパル
ス幅を示す。データ電極に（ａ）に示すデータ電圧Vdを
印加し、走査電極に（ｂ），（ｃ），（ｄ），（ｅ）に
示すように、走査期間Ｈ毎に順位走査電圧Vsを印加す
る。その場合、発光セル数が少ない走査電極に対してパ
ルス幅P1の発光電圧を（ｂ），（ｄ），（ｅ）に示すよ
うに印加し、発光セル数が多い走査電極に対してパルス
幅P2（＞P1）の走査電圧を（ｃ）に示すように印加す
る。従って、（ａ）に示すデータ電圧Vdが印加されるデー
タ電極と、（ｂ）に示す走査電圧Vsが印加される走査電
極との交点のセルには、（ｆ）に示すように発光閾値電
圧Vth以上となる書込電圧が印加され、ピーク電圧のパ
ルス幅はPW1となる。これに対して、（ａ）に示すデー
タ電圧Vdが印加されるデータ電極と、（ｃ）に示す走査
電圧Vsが印加される走査電極との交点のセルには、
（ｇ）に示すように、発光閾値電圧Vth以上となる書込
電圧が印加されるが、発光セル数が多いことにより、波
形なまりが生じる。しかし、走査電圧のパルス幅P2を広
くしたことにより、波形なまりが生じても、ピーク電圧
のパルス幅PW2は、発光セル数が少ない走査電極上のセ
ルに印加されるピーク電圧のパルス幅PW1とほぼ等しく
なる。従って、表示輝度はほぼ等しくなる。又（ｈ）は、走査電圧Vsのみが印加されるセルであ
り、発光閾値電圧Vth以下となるから、発光しないもの
となる。なお、データ電圧極性と走査電圧極性とをフレーム周
期毎等に反転して、セルに印加される電圧極性を反転し
て表示駆動するものである。第３図は本発明の実施例のブロック図であり、11はマ
トリクス表示パネル、12はデータドライバ、13は走査ド
ライバ、14は表示データDATAを計数する第１のカウン
タ、15は高圧パルス発生回路、16は第２のカウンタ、17
はデコーダ、18はクロック発生回路、19はタイミング発
生回路、20はフリップフロップ、21はアンド回路、22,2
5はシフトレジスタ、23,26はラッチ回路、24,27はバッ
ファ増幅器、28は結合回路、CLK1は表示データDATAに同
期したクロック信号、HS水平同期信号、VSは垂直同期信
号、DSTは有効データタイミング信号である。表示データDATAは、データドライバ12のシフトレジス
タ22にクロック信号CLK1に従ってシフトされ、水平同期
信号HSのタイミングでラッチ回路23に１水平走査期間分
の表示データDATAがラッチされ、そのラッチ内容に従っ
てバッファ増幅器24からマトリクス表示パネル11のデー
タ電極D1〜Dnへデータ電圧が印加される。又走査ドライバ13のシフトレジスタ25に、結合回路28
を介してタイミング発生回路19からのシフトデータが加
えられ、水平同期信号HSに従ってシフトされ、そのシフ
ト出力は、水平同期信号HSのタイミングでラッチ回路26
にラッチされ、そのラッチ内容に従ってバッファ増幅器
27により走査電極S1〜Smが選択されて、高圧パルス発生
回路15からの走査電圧が印加される。又表示データDATAは、カウンタ14のクロック端子CKに
加えられて、発光セルとするデータがカウントアップさ
れ、水平同期信号HSがクリア端子CLに加えられてクリア
される。又カウンタ14のカウント内容は、カウンタ16に
加えられ、ロード端子LDに水平同期信号HSが加えられた
時にロードされる。そして、クロック発生回路18からの
クロック信号がクロック端子CKに加えられて、ロードさ
れた内容を初期値としてカウントアップされる。クロック発生回路18は、水平同期信号HSから所定の時
間後に、クロック信号CLK1の３倍の速度のクロック信号
を出力するものであり、カウンタ16のカウント内容はデ
コーダ17に加えられて、カウント内容が所定値、例え
ば、オーバフロー状態となって０となったことが検出さ
れると、セット信号が出力されてフリップフロップ20の
セット端子Ｓに加えられる。このフリップフロップ20は
リセット端子Ｒに水平同期信号HSが加えられてリセット
される。又タイミング発生回路19は、クロック信号CLK
1、水平同期信号HS、垂直同期信号VS、有効データタイ
ミング信号DSTが加えられ、シフトレジスタ25に加える
シフトデータと、アンド回路21を介して高圧パルス発生
回路15に加えるタイミング信号とを出力する。マトリクス表示パネル11のデータ電極D1〜Dnの数を、
例えば、640本とすると、カウンタ14を640進カウンタと
して、１走査電極上の発光セル数をカウントする。又カ
ウンタ16も640進カウンタとし、発光セル数がロードさ
れて高速クロック信号をカウントアップし、デコーダ17
によりカウンタ16の内容が０となったことを検出する
と、フリップフロップ20をセットし、次の水平同期信号
HSによりリセットするから、フリップフロップ20の出力
端子Ｑの“1"となる時間は、１走査電極上の発光セル数
に比例したものとなる。従って、タイミング発生回路19からのタイミング信号
は、アンド回路21を介して１走査電極上の発光セル数に
比例したパルス幅として高圧パルス発生回路15に加えら
れるから、高圧パルス発生回路15からバッファ増幅器27
を介して走査電極に加えられる走査電圧のパルス幅は、
その走査電極上の発光セル数に比例したものとなる。第４図は第３図の動作説明図であり、（ａ）は水平同
期信号HS、（ｂ）は表示データDATA、（ｃ）はクロック
信号CLK1、（ｄ）はクロック発生回路18からの高速クロ
ック信号、（ｅ）は高圧パルス発生回路15の出力電圧、
（ｆ），（ｇ），（ｈ）は走査電極に印加される走査電
圧Vsを示す。前述のように、１水平走査期間Ｈに於ける表示データ
のビット数を640とし、（ｂ）に示す表示データ（Ａ）
による発光セル数が約０、次の表示データ（Ｂ）による
発光セル数が約320、次の表示データ（Ｃ）による発光
セル数が約640の場合、（ｃ）に示すクロック信号CLK
は、１水平走査期間Ｈ内で640個のパルスからなり、又
（ｄ）に示すクロック信号は、クロック信号CLK1の３倍
の速度で、例えば、H/4からH/2までの期間の640個のパ
ルス例として、カウンタ16に加えることができる。この
ような高速クロック信号の速度，パルス列の先頭及び後
尾は、走査電圧のパルス幅の制御範囲等に対応して選定
することができる。表示データ（Ａ）は、カウンタ14に加えられて発光セ
ル数がカウントされるが、発光セル数は０であるから、
カウント数は０となる。従って、水平同期信号HSのタイ
ミングでカウンタ16にこの０がロードされ、（ｄ）に示
す高速クロック信号を640個カウントした時に、デコー
ダ17によりカウント内容が０となったことが検出され、
フリップフロップ20がセットされる。そして、次の水平
同期信号HSによりリセットされるから、（ｅ）に示すよ
うに、高圧パルス発生回路15からパルス幅W1の電圧が出
力される。次の表示データ（Ｂ）についての発光セル数は320で
あるから、カウンタ14のカウント内容の320がカウンタ1
6にロードされて、高速クロック信号を320個カウントす
ると、デコーダ17によりカウント内容が０となったこと
が検出され、フリップフロップ20がセットされ、次の水
平同期信号HSによりリセットされる。従って、（ｅ）に
示すように、高圧パルス発生回路15からパルス幅W2（＞
W1）の電圧が出力される。次の表示データ（Ｃ）についての発光セル数は640で
あるから、カウンタ14のカウント内容の640がカウント1
6にロードされ、高速クロック信号を１個カウントする
と、デコーダ17によりカウント内容が０となったことが
検出され、フリップフロップ20がセットされ、次の水平
同期信号HSによりリセットされる。従って、（ｅ）に示
すように、高圧パルス発生回路15からパルス幅W3（＞W2
＞W1）の電圧が出力される。そして、発光セル数０の走査電極に（ｆ）に示すパル
ス幅W1の走査電圧Vsが印加され、次の発光セル320の走
査電極に（ｇ）に示すパルス幅W2の走査電圧Vsが印加さ
れる。又次の発光セル数640の走査電極に（ｈ）に示す
パルス幅W3の走査電圧Vsが印加される。そして、発光セ
ル数が多いことにより、電圧波形がなまっても、パルス
幅が広いから、ピーク電圧のパルス幅を所定の値とする
ことができ、表示輝度を発光セル数の多少に拘わらず、
ほぼ一定にすることができる。この実施例は、発光セル数０の走査電極にはパルス幅
W1＝H/2の走査電圧を印加し、発光セル数320の走査電極
にパルス幅W2＝5H/8の走査電圧を印加し、発光セル数64
0の走査電極にパルス幅W3＝3H/4の走査電圧を印加し
て、発光セル数に対応して連続的にパルス幅を制御する
場合を示すものであるが、発光セル数に対応して段階的
にパルス幅を変化させるように制御することもできる。第５図は輝度特性曲線図であり、マトリクス表示パネ
ルの絶縁層としてSi₃N₄を用い、１走査電極当り640個の
セルを有し、駆動周波数を120フレーム/Sとし、走査ド
ライバの出力抵抗が650Ωの場合について、パルス幅Ts
を変化させて、パルスの立上り時間Tr〔μＳ〕と面平均
輝度〔fL〕との関係を求めたものである。又曲線ａ〜ｄ
は、パルス幅Trがそれぞれ６μS,8μS,10μS,12.5μＳ
の場合を示す。曲線ｄに於けるＡ点は、パルス幅Tsが12.5μＳの走査
電圧を印加した時の発光セル数が１の場合で、パルスの
立上り時間Trは約2.7μＳとなり、面平均輝度は約17.5f
Lとなった。同一のパルス幅Tsの走査電圧を印加して発
光セル数が640の場合は、Ｂ点で示すように、パルスの
立上り時間Trは約4.7μＳとなり、面平均輝度は約15.5f
Lとなった。即ち、従来例のようにパルス幅を一定とし
た場合に、表示輝度の変化分BBは約2fLとなり、10％以
上の変化が生じることになった。しかし、本発明に於いては、発光セル数に対応してパ
ルス幅Tsを変化させるものであり、例えば、発光セル数
640の場合のＢ点のパルス幅を最大パルス幅とし、発光
セル数が１の場合にパルス幅を約７μＳとした点Ｃとす
ることにより、面平均輝度は、約15.5fL一定となる。即
ち、発光セル数に対応して、WCで示す範囲でパルス幅を
変化させることにより、表示輝度をほぼ一定とすること
ができる。なお、書込電圧のパルス幅を制御する手段としては、
第５図に示くマトリクス表示パネルの輝度特性に対応し
て、前述の実施例のような高圧パルス発生回路を制御し
て走査パルス幅を制御する以外に、データドライバから
のデータ電圧のパルス幅を制御する方法や、走査パルス
を発生するパルス発生回路とデータパルスを発生するパ
ルス発生回路との両方を制御する方法等を採用すること
が可能であり、又発光セル数と波形なまりと発光輝度と
の関係は、マトリクス表示パネルの構成によって相違す
るとしても、予め計測することが可能であるから、発光
セルの計数値とパルス幅との関係を容易に設定すること
ができる。〔発明の効果〕以上説明したように、本発明は、表示データを計数
し、その計数値に対応して走査電圧又はデータ電圧の何
れか一方或いは両方のパルス幅を制御するもので、例え
ば、発光セル数が多いことにより負荷容量が大きくなっ
て書込電圧の波形なまりが大きくなっても、パルス幅を
大きくすることにより、表示輝度の低下を防止できる。
反対に発光セル数が少ない場合は、書込電圧の波形なま
りが小さくなるから、パルス幅を小さくして、表示輝度
の上昇を防止できる。従って、発光セル数の大小に関係
なく、表示輝度をほぼ一定とすることができるから、表
示品質の向上を図ることができる利点がある。又表示データを第１のカウンタ14により計数し、その
計数値を基に第２のカウンタ16によって時間計数を行
い、この第２のカウンタ16による時間計数に従って高圧
パルス発生回路15等のパルス発生回路を制御し、走査電
圧又はデータ電圧の何れか一方或いは両方のパルス幅を
制御する構成としたことにより、マトリクス表示パネル
１の表示輝度をほぼ一定とするように制御することがで
きる利点がある。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method of driving a matrix display panel in which a plurality of scanning electrodes and data electrodes are orthogonally arranged, and relates to driving such that display luminance is substantially constant irrespective of the number of light emitting cells. For the purpose, a plurality of scan electrodes and a plurality of data electrodes are orthogonally arranged via a light emitting layer, a data voltage is applied to the data electrodes from a data driver, and a scan voltage is sequentially applied to the scan electrodes from the scan driver, In a method of driving a matrix display panel that applies a composite write voltage to a selected cell at an intersection of the two electrodes, counting display data for causing a cell at an intersection of the scan electrode and the data electrode to emit light, When the number of light emitting cells is large, one or both of the scanning voltage and the data voltage are corresponding to the count value of the display data so as to widen the pulse width of the writing voltage. Is configured to control the pulse width. [Industrial Application Field] The present invention relates to a drive circuit for a matrix display panel in which a plurality of scanning electrodes and data electrodes are arranged orthogonally. A matrix display panel in which an EL (electroluminescent) is used as a light emitting layer and a plurality of scanning electrodes and data electrodes are arranged orthogonally on both sides of the light emitting layer with an insulating layer interposed between the scanning electrodes to which a scanning voltage is applied sequentially and a data voltage Is selected, and the cell at the intersection with the data electrode to which light is applied emits light, and characters, figures, and the like are displayed by the combination of the light emitting cells. There is a demand for further improving the display quality of such a matrix display panel. [Prior Art] In a matrix display panel using EL as a light emitting layer, for example, as shown in FIG. 6, a data voltage as shown in (a) is applied to a data electrode, and (b),
As shown in (c), (d) and (e), one scanning line period H
By sequentially applying the scanning voltage every time, the cells at the intersections of the scanning electrodes and the data electrodes are (f), (g),
As shown in (h) and (i), the data voltage Vd and the scanning voltage
A voltage different from Vs is applied. Assuming that the light emission threshold voltage of the cell is Vth, the difference Vd − (− Vs) = Vd + between the positive data voltage Vd and the negative scan voltage Vs.
When Vs is equal to or higher than the light emission threshold voltage Vth, the voltage becomes a so-called write voltage, and light is emitted. That is, the cells to which the voltages shown in (f), (g), and (i) are applied become light emitting cells, and as shown in (h), the scanning in which the data voltage is 0 and the light emitting threshold voltage Vth or less is set. A cell to which only the voltage Vs is applied is a non-light emitting cell. Note that the radio wave waveform in (g) shows a case where the number of light emitting cells is large, and the waveform is rounded. The display voltage is inverted by inverting the polarity of the data voltage and the polarity of the scanning voltage at every frame period or the like, and inverting the polarity of the voltage applied to the cell. [Problems to be Solved by the Invention] The data electrode D of the matrix display panel 41 shown in FIG.
, A data voltage is applied from the amplifier 42 of the data driver, and the scan electrodes S1, S2,... Are applied with a scan voltage from the amplifier 43 of the scan driver. For example,
When a scanning voltage is applied to the scanning electrode S1, a data voltage is applied to the data electrode D3, and when a scanning voltage is applied to the scanning electrode S2, a data voltage is applied to the data electrodes D1 to D5. It will be shown. In this case, since the number of light emitting cells on the scan electrode S2 is larger than the number of light emitting cells on the scan electrode S1, the voltage waveform applied to the cells on the scan electrode S1 is compared as shown in FIG. As a result, the distortion of the voltage waveform applied to the cell on the scan electrode S2 increases, and the pulse width of the peak voltage decreases. Therefore, even if a write voltage equal to or higher than the light emission threshold voltage Vth is applied to the cells, the light emitting cells on the scan electrode S1 are bright and the light emitting cells on the scan electrode S2 are dark. This is because the rounding of the voltage waveform becomes large and the pulse width becomes equivalently narrow. As described above, the display brightness differs according to the difference in the number of the light emitting cells on the scan electrodes S1 and S2, resulting in the occurrence of display unevenness and a reduction in display quality. FIG. 9 shows an equivalent circuit of the cell. (A) shows the case where the applied voltage is lower than the light emission threshold voltage Vth, and (b) shows the light emission threshold voltage Vth.
The case of the above applied voltage is shown. In the figure, Cc is the capacitance of the light emitting layer, 2Cf is the capacitance of each insulating layer provided on both sides of the light emitting layer, R is the equivalent resistance (の 0) of the light emitting cell, 45 is the driver,
46 is a voltage source. Electrodes are formed on both sides of the light-emitting layer with an insulating layer interposed therebetween. Since the capacitance of the insulating layer on each side is 2Cf, the combined capacitance of the insulating layers is 2Cf / 2 = Cf. Therefore,
When a voltage equal to or lower than the light emission threshold voltage Vth is applied from the voltage source 46 via the driver 45, the light emitting layer becomes a capacitive impedance as shown in FIG. Therefore, the combined capacitance C ₁ is Becomes Also, the light emission threshold voltage Vth from the voltage source 46 via the driver 45
When the above voltage is applied, the light emitting layer emits light. In this case, as shown in (b), the equivalent resistance R in a state of being connected in parallel with the capacitance Cc of the light emitting layer becomes almost zero, and the combined capacitance Cc
₂ is only the combined capacitance Cf of the insulating layer. That is, C ₂ = Cf (2) Accordingly, the ratio A of the capacitor C ₂ of the light emitting cell and capacitance C ₁ of the non-light emitting cell becomes _{_{A = C 2 / C 1 =}} (Cf + Cc) / Cc ...... (3). Configuration using Si ₃ N ₄ as an insulating layer are common, case, since the capacitance Cc of the light-emitting layer is approximately equal to the combined capacitance Cf of the insulating layer, the capacitance C ₁ of the light-emitting cell in the non-light emitting cells Capacity C ₂
Is A ≒ 2. It has also been proposed to lower the voltage by forming an insulating layer using a material having a large dielectric constant such as PbTiO ₃ . The ratio A of the capacitor C ₂ of the capacitor C ₁ and the non-light emitting cell of the light emitting cells in this case is A ≒ 5 to 10. As described above, as the number of light emitting cells increases, the load capacity of the amplifier 43 for applying the scanning voltage to the scanning electrodes S1, S2,... Increases, as shown in FIG. Waveform rounding occurs. In particular, when an insulating layer having a high dielectric constant is provided,
Since the capacitance ratio A is large, the waveform rounding increases as the number of light emitting cells increases. When the waveform is rounded as described above, the application time of the peak voltage is shortened, which corresponds to a case where the pulse width is equivalently narrowed, and the luminance is reduced. That is, the brightness differs according to the difference in the number of light emitting cells on the scanning electrode, and there is a disadvantage that display unevenness occurs. An object of the present invention is to drive the display luminance so as to be substantially constant regardless of the number of light emitting cells. [Means for Solving the Problems] The driving method of the matrix display panel according to the present invention is controlled according to the number of light emitting cells, and will be described with reference to FIG. The plurality of scan electrodes S1 to Sm and the plurality of data electrodes D1 to Dn are arranged orthogonally via a light emitting layer, and a data voltage is applied to the data electrodes D1 to Dn from the data driver 2 to scan the scan electrodes S1 to Sn.
In the method of driving the matrix display panel 1 in which a scanning voltage is sequentially applied to the scanning electrodes Sm from the scanning driver 3, the scanning electrodes S1 to Sm
And counting the display data that causes the cell at the intersection of the data electrodes D1 to Dn to emit light, and controlling the pulse width of one or both of the scanning voltage and the data voltage in accordance with the count value of the display data. It is a thing. Further, the drive circuit of the matrix display panel of the present invention, a plurality of scan electrodes S1 to Sm, a plurality of data electrodes D1 to Dn are arranged orthogonally, and a data voltage is applied to the data electrodes D1 to Dn from the data driver 2, In the driving circuit of the matrix display panel 1, a scanning voltage is sequentially applied from the scanning driver 3 to the scanning electrodes S1 to Sm, and a composite writing voltage is applied to a selected cell at the intersection of the scanning electrode and the data electrode. A first counter that counts display data that causes cells at intersections of the scan electrodes S1 to Sm and the data electrodes D1 to Dn to emit light; and a second counter that counts time based on the count value of the display data by the first counter.
And a pulse generation circuit for controlling the pulse width of one or both of the scanning voltage and the data voltage according to the time counting by the second counter. [Operation] When the number of light emitting cells on the scanning electrode is large, the waveform rounding of the scanning voltage becomes large and the luminance decreases, but the scanning with a large pulse width is performed for the scanning electrode with the large number of light emitting cells. By applying a voltage, even if the waveform rounding is large, the pulse width of the equivalent write pulse is set to be substantially the same as the pulse width of the write voltage applied to the scan electrode having a small number of light emitting cells. , The display brightness can be made substantially equal even if the number of light emitting cells is different. Embodiment An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 2 is a diagram for explaining the operation of the embodiment of the present invention, in which an example of controlling the pulse width of the scanning voltage is shown, and (a) shows the data voltage, (b), (c), (d) and (e). Is the scanning voltage,
(F), (g), (h) and (i) show the voltage applied to the cell. H is one scanning period, Vth is a light emission threshold voltage, P1, P
2 indicates the pulse width of the scanning voltage, and PW1 and PW2 indicate the pulse width of the DE peak voltage. A data voltage Vd shown in (a) is applied to the data electrode, and a rank scan voltage Vs is applied to the scan electrode every scanning period H as shown in (b), (c), (d) and (e). . In this case, a light emitting voltage having a pulse width P1 is applied to the scan electrode having a small number of light emitting cells as shown in (b), (d), and (e), and the pulse width is applied to the scan electrode having a large number of light emitting cells. A scanning voltage of P2 (> P1) is applied as shown in FIG. Therefore, the cell at the intersection of the data electrode to which the data voltage Vd shown in (a) is applied and the scan electrode to which the scan voltage Vs shown in (b) is applied is provided with the light emission threshold voltage as shown in (f). A write voltage equal to or higher than Vth is applied, and the pulse width of the peak voltage becomes PW1. In contrast, the cell at the intersection of the data electrode to which the data voltage Vd shown in (a) is applied and the scan electrode to which the scan voltage Vs shown in (c) is applied is:
As shown in (g), a write voltage that is equal to or higher than the light emission threshold voltage Vth is applied, but the waveform is rounded due to the large number of light emitting cells. However, by increasing the pulse width P2 of the scan voltage, even if the waveform is rounded, the pulse width PW2 of the peak voltage is the same as the pulse width PW1 of the peak voltage applied to the cells on the scan electrode with a small number of light emitting cells. It is almost equal. Therefore, the display brightness becomes almost equal. (H) is a cell to which only the scanning voltage Vs is applied, and does not emit light because it is lower than the light emission threshold voltage Vth. It should be noted that the polarity of the data voltage and the polarity of the scanning voltage are inverted every frame cycle or the like, and the display is driven by inverting the polarity of the voltage applied to the cell. FIG. 3 is a block diagram of an embodiment of the present invention. 11 is a matrix display panel, 12 is a data driver, 13 is a scan driver, 14 is a first counter for counting display data DATA, and 15 is a high-voltage pulse generating circuit. , 16 is the second counter, 17
Is a decoder, 18 is a clock generation circuit, 19 is a timing generation circuit, 20 is a flip-flop, 21 is an AND circuit, 22, 2
5 is a shift register, 23 and 26 are latch circuits, 24 and 27 are buffer amplifiers, 28 is a coupling circuit, CLK1 is a clock signal synchronized with the display data DATA, HS horizontal synchronization signal, VS is a vertical synchronization signal, and DST is valid data. This is a timing signal. The display data DATA is shifted to the shift register 22 of the data driver 12 according to the clock signal CLK1, the display data DATA for one horizontal scanning period is latched by the latch circuit 23 at the timing of the horizontal synchronizing signal HS, and the buffer amplifier is From 24, a data voltage is applied to the data electrodes D1 to Dn of the matrix display panel 11. Also, a coupling circuit 28 is provided in the shift register 25 of the scan driver 13.
The shift data from the timing generation circuit 19 is added thereto, and the data is shifted in accordance with the horizontal synchronization signal HS.
Latched according to the contents of the latch.
The scanning electrodes S1 to Sm are selected by 27, and the scanning voltage from the high voltage pulse generation circuit 15 is applied. The display data DATA is applied to the clock terminal CK of the counter 14, the data for the light emitting cells is counted up, and the horizontal synchronization signal HS is applied to the clear terminal CL to be cleared. The count content of the counter 14 is applied to the counter 16 and loaded when the horizontal synchronizing signal HS is applied to the load terminal LD. Then, the clock signal from the clock generation circuit 18 is applied to the clock terminal CK, and the loaded content is counted up as an initial value. The clock generation circuit 18 outputs a clock signal three times faster than the clock signal CLK1 a predetermined time after the horizontal synchronization signal HS. The count of the counter 16 is added to the decoder 17, and the count is When it is detected that a predetermined value, for example, 0 has been reached due to an overflow state, a set signal is output and applied to the set terminal S of the flip-flop 20. The flip-flop 20 is reset by applying a horizontal synchronizing signal HS to a reset terminal R. The timing generation circuit 19 outputs the clock signal CLK.
1. The horizontal synchronizing signal HS, the vertical synchronizing signal VS, and the valid data timing signal DST are added to output shift data to be applied to the shift register 25 and a timing signal to be applied to the high voltage pulse generating circuit 15 via the AND circuit 21. The number of data electrodes D1 to Dn of the matrix display panel 11 is
For example, if the number of light emitting cells is 640, the number of light emitting cells on one scanning electrode is counted using the counter 14 as a 640-base counter. The counter 16 is also a 640-base counter, and the number of light emitting cells is loaded to count up the high-speed clock signal.
When the counter 16 detects that the content of the counter 16 has become 0, the flip-flop 20 is set, and the next horizontal synchronization signal is set.
Since the reset is performed by the HS, the time when the output terminal Q of the flip-flop 20 becomes "1" is proportional to the number of light emitting cells on one scan electrode. Therefore, the timing signal from the timing generation circuit 19 is added to the high-voltage pulse generation circuit 15 via the AND circuit 21 as a pulse width proportional to the number of light emitting cells on one scan electrode. 27
The pulse width of the scan voltage applied to the scan electrode via
It becomes proportional to the number of light emitting cells on the scanning electrode. 4A and 4B are explanatory diagrams of the operation of FIG. 3, wherein FIG. 4A shows the horizontal synchronizing signal HS, FIG. 4B shows the display data DATA, FIG. 4C shows the clock signal CLK1, and FIG. A clock signal, (e) is an output voltage of the high-voltage pulse generation circuit 15,
(F), (g) and (h) show the scanning voltage Vs applied to the scanning electrode. As described above, the number of bits of the display data in one horizontal scanning period H is 640, and the display data (A) shown in FIG.
When the number of light emitting cells by the next display data (B) is about 0, the number of light emitting cells by the next display data (C) is about 320, and the number of light emitting cells by the next display data (C) is about 640, the clock signal CLK shown in FIG.
Is composed of 640 pulses in one horizontal scanning period H. The clock signal shown in (d) is three times faster than the clock signal CLK1, for example, 640 pulses in the period from H / 4 to H / 2. The number of pulses can be added to the counter 16 as an example. The speed of such a high-speed clock signal and the beginning and end of a pulse train can be selected according to the control range of the pulse width of the scanning voltage and the like. The display data (A) is added to the counter 14 to count the number of light emitting cells. However, since the number of light emitting cells is 0,
The count number becomes 0. Therefore, this 0 is loaded into the counter 16 at the timing of the horizontal synchronizing signal HS, and when the 640 high-speed clock signals shown in (d) are counted, the decoder 17 detects that the counted content has become 0,
The flip-flop 20 is set. Then, since the voltage is reset by the next horizontal synchronizing signal HS, a voltage having a pulse width W1 is output from the high-voltage pulse generating circuit 15 as shown in (e). Since the number of light emitting cells for the next display data (B) is 320, 320 of the count content of the counter 14 is
When the high-speed clock signal is loaded into 6 and the number of 320 high-speed clock signals is counted, the decoder 17 detects that the count content becomes 0, the flip-flop 20 is set, and is reset by the next horizontal synchronization signal HS. Accordingly, as shown in (e), the pulse width W2 (>
The voltage of W1) is output. Since the number of light emitting cells for the next display data (C) is 640, 640 of the count content of the counter 14 is 1
When the high speed clock signal is counted by one, the decoder 17 detects that the count content has become 0, the flip-flop 20 is set, and is reset by the next horizontal synchronization signal HS. Accordingly, as shown in (e), the pulse width W3 (> W2
> W1) is output. Then, a scanning voltage Vs having a pulse width W1 shown in (f) is applied to the scanning electrode having zero light emitting cells, and a scanning voltage Vs having a pulse width W2 shown in (g) is applied to the scanning electrode of the next light emitting cell 320. You. A scanning voltage Vs having a pulse width W3 shown in (h) is applied to the scanning electrodes of the next 640 light emitting cells. And, due to the large number of light emitting cells, even if the voltage waveform is blunted, the pulse width is wide, so that the pulse width of the peak voltage can be set to a predetermined value, and the display luminance can be set regardless of the number of light emitting cells.
It can be almost constant. In this embodiment, the pulse width is set to the scanning electrode having 0 light emitting cells.
A scanning voltage of W1 = H / 2 is applied, and a scanning voltage of pulse width W2 = 5H / 8 is applied to the scanning electrodes of 320 light emitting cells, and 64 light emitting cells are applied.
This shows a case where a scanning voltage of pulse width W3 = 3H / 4 is applied to the scanning electrode of 0 and the pulse width is controlled continuously according to the number of light emitting cells. It is also possible to control to change the pulse width stepwise. FIG. 5 is a luminance characteristic curve diagram, in which Si ₃ N ₄ is used as an insulating layer of a matrix display panel, 640 cells are provided per scanning electrode, a driving frequency is 120 frames / S, and an output of a scanning driver is obtained. Pulse width Ts when the resistance is 650Ω
And the relationship between the pulse rise time Tr [μS] and the surface average luminance [fL] is obtained. Curves a to d
Means that the pulse width Tr is 6μS, 8μS, 10μS, 12.5μS
The case of is shown. Point A in the curve d is a case where the number of light emitting cells is 1 when a scanning voltage with a pulse width Ts of 12.5 μS is applied, the pulse rise time Tr is about 2.7 μS, and the surface average luminance is about 17.5 f
It became L. When the scanning voltage of the same pulse width Ts is applied and the number of light emitting cells is 640, as shown by point B, the pulse rise time Tr is about 4.7 μS, and the surface average luminance is about 15.5 f
It became L. In other words, when the pulse width is fixed as in the conventional example, the change BB in the display luminance is about 2 fL, and a change of 10% or more occurs. However, in the present invention, the pulse width Ts is changed in accordance with the number of light emitting cells.
By setting the pulse width at the point B in the case of 640 to the maximum pulse width and setting the point C to the pulse width of about 7 μS when the number of light emitting cells is 1, the surface average luminance is constant at about 15.5 fL. That is, by changing the pulse width in the range indicated by WC according to the number of light emitting cells, the display luminance can be made substantially constant. As means for controlling the pulse width of the write voltage,
In response to the luminance characteristics of the matrix display panel shown in FIG. 5, in addition to controlling the high-voltage pulse generating circuit as in the above-described embodiment to control the scanning pulse width, the pulse width of the data voltage from the data driver is controlled. , A method of controlling both a pulse generating circuit for generating a scanning pulse and a pulse generating circuit for generating a data pulse, and the like. Even if the relationship differs depending on the configuration of the matrix display panel, it can be measured in advance, so that the relationship between the count value of the light emitting cells and the pulse width can be easily set. [Effects of the Invention] As described above, the present invention counts display data, and controls one or both of the pulse widths of the scanning voltage and the data voltage in accordance with the counted value. Even if the load capacitance becomes large due to the large number of light emitting cells and the waveform rounding of the writing voltage becomes large, a decrease in display luminance can be prevented by increasing the pulse width.
Conversely, when the number of light emitting cells is small, the rounding of the waveform of the writing voltage is reduced, so that the pulse width can be reduced to prevent an increase in display luminance. Therefore, the display brightness can be made substantially constant regardless of the number of light emitting cells, and there is an advantage that the display quality can be improved. The display data is counted by the first counter 14, and the time is counted by the second counter 16 based on the count value. The pulse generating circuit such as the high-voltage pulse generating circuit 15 is counted in accordance with the time counting by the second counter 16. And controlling the pulse width of one or both of the scanning voltage and the data voltage, there is an advantage that the display luminance of the matrix display panel 1 can be controlled to be substantially constant.

【図面の簡単な説明】第１図は本発明の原理説明図、第２図は本発明の実施例
の動作説明図、第３図は本発明の実施例のブロック図、
第４図は本発明の実施例の第３図の動作説明図、第５図
は輝度特性曲線図、第６図は従来例の動作説明図、第７
図は発光セル数による表示輝度の説明図、第８図は印加
電圧波形説明図、第９図（ａ），（ｂ）はセルの等価回
路である。１はマトリクス表示パネル、２はデータドライバ、３は
走査ドライバ、４はカウンタ、５は高圧パルス発生回
路、D1〜Dnはデータ電極、S1〜Smは走査電極である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating the principle of the present invention, FIG. 2 is a diagram illustrating the operation of an embodiment of the present invention, FIG. 3 is a block diagram of the embodiment of the present invention,
FIG. 4 is an operation explanatory diagram of FIG. 3 of the embodiment of the present invention, FIG. 5 is a luminance characteristic curve diagram, FIG.
FIG. 9 is an explanatory diagram of display luminance depending on the number of light emitting cells, FIG. 8 is an explanatory diagram of an applied voltage waveform, and FIGS. 9A and 9B are equivalent circuits of the cells. 1 is a matrix display panel, 2 is a data driver, 3 is a scanning driver, 4 is a counter, 5 is a high voltage pulse generation circuit, D1 to Dn are data electrodes, and S1 to Sm are scanning electrodes.

Claims

(57) [Claims] A plurality of scan electrodes (S1 to Sm) and a plurality of data electrodes (D1 to Dn) are arranged orthogonally, and the data electrodes (D1 to Dn)
A data voltage is applied from the data driver (2) to the scan electrodes (S1 to Sm), and a scan voltage is sequentially applied from the scan driver (3) to the selected cell at the intersection of the scan electrode and the data electrode. In a drive circuit of a matrix display panel (1) for applying a composite write voltage, display data for causing a cell at an intersection of the scan electrode (S1 to Sm) and the data electrode (D1 to Dn) to emit light is counted. A first counter for performing a time count based on the count value of the display data by the first counter; and the scanning voltage or the data voltage according to the time count by the second counter. And a pulse generating circuit for controlling one or both of the pulse widths.