JP2788986B2

JP2788986B2 - Voltage conversion IC

Info

Publication number: JP2788986B2
Application number: JP60194050A
Authority: JP
Inventors: 明宏藤村
Original assignee: Individual
Current assignee: Individual
Priority date: 1985-09-02
Filing date: 1985-09-02
Publication date: 1998-08-20
Anticipated expiration: 2013-08-20
Also published as: JPS6254312A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は、交流から直流まで、任意の波形の電圧を昇
圧したり逆に降圧したりできる電圧変換用IC（Integrat
ed Circuit:集積回路）に関する。＜従来の技術＞従来の一次コイルと二次コイルから成る変圧器は、限
られた周波数範囲の交流の電圧電流を変換する事は可能
であるが、直流の変換はできないし、例えば、100〜10K
Hzの範囲の交流の変換ができても、0.1MHzの直流から高
周波交流の範囲の変換はできない。また、かなり大型
で、重量も大きく、高価になる。トランジスターやICを用いた増幅器やオペアンプ等で
は、印加電圧・電流の範囲内での電圧・電流の増幅・低
減は可能であるが、印加電圧・電流以上に昇圧したり、
電流を増幅したりする事はできない。また、電圧を降下
させた場合、印加したエネルギーは著しく減少する。倍電圧整流器を用いた物では、その増倍率は、2N倍
（Ｎ＝正の整数）に限定され、変換率を自由に選ぶ事が
できない。また、倍電圧整流器では降圧を行うことはで
きない。＜発明の目的＞そこで本発明では、交流から直流まで、任意の波形の
電圧を昇圧したり降圧したりすることができる電圧変換
用ICであって、変換率を任意の値にしたり変換率を可変
にしたりできる構成へと発展させることも可能となるよ
うな、安価で小型の万能型の電圧変換用ICを提供するこ
とを目的とする。＜実施例＞以下、本発明の実施例について図面を参照しつつ説明
する。第１〜２図は本発明を実施した電圧変換用ICの外形を
示す。（１）は内部のシリコン基板等を囲む合成樹脂ケ
ース。（２〜５）はそれらから突出した入出力端子のピ
ンである。その内部のIC本体はシリコン基板に多数のダイオー
ド、FET（電界効果型トランジスター）、コンデンサ
ー、抵抗等を形成させて構成するが、第３〜４図はその
一部の拡大構造を模式的に示す。（６）はｐ型半導体を
なすシリコン基板。（７、８）はその上面に形成された
ｎ型半導体。（９、10）はそれらの上に取り付けた金属
膜から成るソース端子及びドレイン端子。（11）は基板
（６）上を覆う酸化シリコンから成る絶縁膜。（12）は
その上に造られた金属膜から成るゲート電極で、（７、
８、12）その他により、１個のFET（MOSトランジスタ）
を形成している。（13）は絶縁膜上に形成された金属
膜。（14）はその上の絶縁層。（15）は更にその上に付
けられた金属層で、（13、14、15）により、電圧変換用
コンデンサーを形成している。（16、17、18）は各電極
間をつなぐリード線である。なお、実際には、周知のMO
S型ICのように、シリコン基板６の下面に金属膜を付着
させ、シリコン基板上に多数形成されるゲートの対向電
極（アース・コモン端子）とする。第５図は、ケース（１）中の全シリコン基板上に設け
た電気回路の主要部分の配線図であり、図中のFETは、
エンハンスメント形のｎチャネルMOSトランジスタであ
って、制御端子であるゲートに正電圧が印加されると主
端子対であるドレインとソースの間が導通し、ゲートの
電圧が零に近い場合、ドレイン−ソース間が遮断状態
（非導通状態）になる。第５図において、（19、20）はピン（２、３）に連な
る低電圧端子対。（21、22）はピン（４、５）に連なる
高電圧端子対。（23）は４個の半導体ダイオードを整流
器として用いたブリッジ整流回路から成る低圧側両波整
流器（低圧側ブリッジ整流器）。（24）は高圧側両波整
流器（高圧側ブリッジ整流器）。（25）は減衰抵抗。
（200）は、FETの制御信号としての高周波パルス信号を
発生させる切替用高周波パルス発生器であって、本実施
例では、第５図に示すような非安定マルチバイブレータ
として実現されている。（27、28）はその内部の負荷抵
抗。（29、30）はFET。（31、32）は結合コンデンサ
ー。（33、34）はFET（29、30）のゲートに連なる抵
抗。（26）は切替用高周波パルス発生器（200）の電源
コンデンサー。（35）は切替用高周波パルス発生器（20
0）で生成される高周波パルス信号を伝えるリード線。
（36）も切替用高周波パルス発生器（200）で生成され
る高周波パルス信号を伝えるリード線であり、このリー
ド線（36）の高周波パルス信号のレベルとリード線（3
5）の高周波パルス信号のレベルとは相反的な関係にな
っている。（37、38）は低電圧端子対（19、20）にそれ
ぞれ接続されるリード線。（39、41）はリード線（37）
に接続される整流器としての半導体ダイオード。（40、
42）はリード線（38）に接続される整流器としての半導
体ダイオード。（43、44）は高電圧端子対（21、22）に
それぞれ接続されるリード線。（45、47）はリード線
（43）に接続される整流器としての半導体ダイオード。
（46、48）はリード線（44）に接続される整流器として
の半導体ダイオード。（49〜54）は電圧変換用コンデン
サー。（55〜66）は並列接続形成用のスイッチング手段
としてのFET（以下「並列接続形成用FET」という）。
（67〜74）は直列接続形成用のスイッチング手段として
のFET（以下「直列接続形成用FET」という）。（75、7
6）の小容量の平滑コンデンサーである。次に本実施形態の動作を説明する。今、ピン（４、５）を通じ、IC内の低電圧端子（19）
に直流の＋10V、（20）に0V（負電圧）が加わったとす
ると、その一部が低圧側両波整流器（23）を通り、切替
用高周波パルス発生器（200）の電源コンデンサー（2
6）に充電され、そこから供給される電流により、FET
（29、30）、抵抗（27、28、33、34）、コンデンサー
（31、32）を用いて構成された非安定マルチバイブレー
タから成る切替用高周波パルス発生器（200）が発振
し、ピーク電圧が3V程度で、周波数10MHzの切替え制御
用高周波交番パルスを発生する。その結果、５×10^-8秒間、リード線（35）を正電位に
し、同時にリード線（36）を負電位にし、次の５×10^-8
秒間、両リード線の電位を逆転する事を反復する。低電圧端子（19）に負、（20）に正の電圧が加わって
も、両波整流器（23）の出力電流の極性は変わらない。高電圧端子（21）に＋30V、（22）に0Vの直流が加わ
った場合、両波整流器（24）を通り、減衰抵抗器（25）
で10V程度に降圧され、切替用高周波パルス発生器（20
0）の電源コンデンサー（26）に加わる。この場合も、端子（21）と（22）に加わる極性を替え
ても、コンデンサー（26）に加わる電圧の極性は変わら
ない。このように、入力電圧が低電圧端子対（19、20）に加
わっても、高電圧端子対（21、22）に加わっても、極性
が替わっても、減衰抵抗（25）と、両波整流器（23）
（24）の作用で、ほぼ同様の電圧が電源コンデンサー
（26）に加わり、リード線（35、36）には、ほぼ同様の
周波数と電圧値を持った高周波交番パルス電圧が送られ
る事になる。入力電圧が交流の場合も、電源コンデンサー（26）の
平滑作用で直流化される。また、例えば、低電圧端子対
（19、20）に入力電圧が加わり、後述するように、高電
圧端子対（21、22）に出力電圧が生ずると、その一部が
両波整流器（24）と減衰抵抗器（25）を経て、電源コン
デンサー（26）に供給される。入出力の方向が逆の場合
には、両波整流器（23）から、出力の一部が供給され
る。リード線（35）が正電位の時、その正電位がリード線
（35）に連なる並列接続形成用FET（55〜60）と（61〜6
6）の制御端子（ゲート）に加わり、それらのソース−
ドレイン間を導通状態にする。これにより、低電圧端子
（19）→FET（55→56→57）と、低電圧端子（20）→FET
（58→59→60）の回路を形成して、コンデンサー（49、
50、51）を互いに並列に接続するとともに、コンデンサ
ー（49、50、51）を互いに並列に接続した回路を低電圧
端子対（19、20）間に接続する。また、同様にして、コ
ンデンサー（52、53、54）を互いに並列に接続するとと
もに、コンデンサー（52、53、54）を互いに並列に接続
した回路を低電圧端子対（19、20）間に接続する。リード線（36）が正電位の時、その正電位がリード線
（36）に連なる直列接続形成用FET（67〜70）と（71〜7
4）の制御端子（ゲート）に加わり、それらのソース−
ドレイン間を導通状態にする。これにより、コンデンサ
ー（49、50、51）を互いに直列に接続するとともに、コ
ンデンサー（49、50、51）を互いに直列に接続した回路
を高電圧端子対（21、22）間に接続し、また、コンデン
サー（52、53、54）を互いに直列に接続するとともに、
コンデンサー（52、53、54）を互いに直列に接続した回
路を高電圧端子対（21、22）間に接続する。このような接続切り替えは、当然、毎秒10⁷回、10MHz
で行なわれる事になる。低電圧端子（19）に＋10V、（20）に0Vの直流の入力
電圧が加わった場合には、リード線（35）が第６図
（Ａ）の電圧波形（位相）で、正電位を示す時、ダイオ
ード（39、40）と、並列接続形成用FET（55〜60）のソ
ース−ドレイン間を経て、コンデンサー（49〜51）に、
それぞれ10Vの第６図（Ｃ）の波形のような充電が行な
われる。なお、この場合、ダイオード（41、42）が低電
圧端子対（19、20）からの電流を遮断しているので、コ
ンデンサー（52、54）には、充電されない。リード線（36）が第６図（Ｂ）の波形で、正電位の
時、コンデンサー（49〜51）は直列接続形成用FET（67
〜70）により、直列に接続され、ダイオード（45、46）
を経て、正・負の電圧が、高電圧端子対（21、22）間に
第６図（Ｄ）のような波形で放電され、30Vに昇圧さ
れ、電流は1/3に低減され、出力される。一方、低電圧端子（19）に0V、（20）に＋10Vを加え
た場合には、ダイオード（39、40）で遮断され、コンデ
ンサー（49〜51）には充電されない。しかし、リード線
（35）が第６図（Ａ）の波形で、正電位を示す時、並列
接続形成用FET（61〜66）が導通状態となり、ダイオー
ド（41、42）を通じて、各コンデンサー（52〜54）に第
６図（Ｅ）のような波形で充電され、リード線（36）が
第６図（Ｂ）の波形で正電位になる時、直列接続形成用
FET（71〜74）が導通状態になり、コンデンサー（52〜5
4）を直列に接続し、ダイオード（47、48）を通じ、第
６図（Ｆ）のような波形で、放電し、高電圧端子対（2
1、22）間に30Vの出力が送られる。高電圧端子対（21、22）間には、小容量の平滑コンデ
ンサー（76）が入っているので、第６図（Ｄ）や（Ｆ）
のような断続的な高周波パルスの出力電流も、平滑化さ
れ、滑らかな直流になる。次に、高電圧端子（21）に＋30V、（22）に0Vの直流
入力電圧が加わると、リード線（36）が第６図（Ｂ）の
波形で正電位の時、FET（71〜74）がコンデンサー（52
〜54）を直列に接続し、各コンデンサー（52〜54）が10
Vに充電され、リード線（35）が第６図（Ａ）の波形で
正電位の時、FET（61〜66）が各コンデンサー（52〜5
4）を並列に接続し、ダイオード（41、42）を経て、低
電圧端子（19）に＋10V、（20）に0Vの降圧された電圧
出力と、３倍に増加した出力電流が得られ、小容量の平
滑コンデンサー（75）により、滑らかな直流になる。高電圧端子対（21、22）間に加わる直流入力の極性が
逆であれば、コンデンサー（49〜51）が作動し、低電圧
端子（19）に0V、（20）に＋10Vの出力が生ずる。次に、低電圧端子対（19、20）間に周波数0Hz〜1MHz
程度、振幅＋10〜0V程度の、極性は逆転しない脈流が加
わったとすると、コンデンサー（49〜51）が作動し、入
力の１サイクルを、10⁷回、時間的に分割し、３倍に昇
圧し、同波形で出力する。高電圧端子対（21、22）間に入力の脈流を加えれば、
低電圧端子対（19、20）間に、1/3に降圧され、３倍に
電流増幅された同波形の出力が生ずる。この際、各FET
の内部抵抗や、各リード線の抵抗が小さければ、エネル
ギーの損失は、ごく小さい。切り替えパルスの周波数を10⁷Hzにした場合、入力の
周波数は、0Hzから、最大1MHz程度までの範囲で、昇圧
・増幅・降圧・電流増倍等の処理が可能になる。切り替
えパルスの周波数を更に上げれば、処理可能な周波数範
囲も更に増加する。入力が交流の場合、低電圧端子（19）が＋電圧になる
期間では、コンデンサー（49〜51）が作動し、−電圧に
よる期間では、コンデンサー（52〜54）が作動する事に
なる。その際、各FETのソース→ドレイン間の内部抵抗が、
その逆方向より、高い場合、コンデンサー（49〜51）側
のFET（55〜60）や（67〜70）内を通過する電流が流れ
易い方向にし、コンデンサー（52〜54）側のFET（61〜6
6）や（71〜74）等は、その逆向きに配線し、入出力時
の電気抵抗を減小させる。しかし、FETの通電方向による内部抵抗に差がなけれ
ば、入力電流の方向により、別回路を用いる必要もない
ので、ダイオード（39〜42）と（45〜48）を省略する。コンデンサー群（52〜54）とその周囲のFETを省略
し、配線を簡素化してもよい。（平滑コンデンサー（7
5、76）の作用で、出力は平滑化される。）交流入力の場合も、脈流の場合と同様、０〜1MHz程度
の範囲で昇圧・増幅・降圧・電流増幅等ができる。これらの動作時、並列接続用・直列接続形成用FET（5
5〜74）の各出力回路（ソース−ドレインチャンネル）
と、制御回路（ゲート）間の抵抗がほぼ無限大（絶縁
性）である必要がある。もし、半導通状態であるなら、例えば、低電圧端子対
（19、20）に入力電圧が加わり、リード線（35）が正電
位になり、FET（55〜60）を通じ、各コンデンサー（49
〜51）に10Vが充電され、ついで、リード線（36）が正
電位になり、各コンデンサーが直列につながった際、コ
ンデンサー（51）→FET（57）のゲート→リード線（3
5）→FET（58）のゲート→コンデンサー（49）の回路を
経て、各コンデンサーの充電電荷は放電してしまう等、
全く適切な作用が起こらない。なお、上記の実施例は更に種々の設計変更が可能であ
る。以下その概要を記す。実施例では３個一組の電圧変換用コンデンサーを用い
たが、その個数は２個以上の任意の値にし得る。一組のコンデンサー群で変換した電圧を次のコンデン
サー群で更に変換する事を反復し、コンデンサーの総数
及びその付属スイッチング素子数を少なくする等しても
よい。例えば、11個のコンデンサー群を用い、11倍の増幅率
と、1/11の低減率を得る事もできる。同じIC内に、おいて、コンデンサー３個の群で３倍に
昇圧した後、２個の群で半分に降圧し、1.5倍の変換率
を得たり、７倍に昇圧した後、1/3倍に降圧し、2.3倍の
変換率を得る等の事もできるので、本発明では、ほぼ任
意の変換率に設計した製品を得る事ができる。その際の
エネルギー損失は、抵抗器で減衰させる回路を挿入した
場合に比較して、はるかに小さい。各コンデンサーやFET、その他の素子の容量、逆耐
圧、その他の特性は、一IC中においても、必要に応じ、
任意に変えてよい。直列接続形成用・並列接続形成用の各FETのドレイン
−ソース間の導通時の抵抗は、通電方向による差のない
物を用いる事が望ましいが、差が大きい場合には、２個
のFETを逆向きに並列接続し、その一組を一つのスイッ
チング素子として用いるようにしてもよい。 MOSトランジスタ（MOS FET）を用いる代わりに、バイ
ポーラ型トランジスターをスイッチング素子として用い
る場合には、トランジスター相互間の短絡を防ぐ等しな
ければならない。このためには、例えば、リード線（3
5、36）の電圧が、各トランジスターのベース端子に固
有のダイオードを介して加わるようにすればよい。（第
3,4図のゲート電極（12）は、コンデンサーのように、
絶縁膜（11）を隔ててソース−ドレインチャンネルに接
してFETを形成しているが、リード線（35、36）の出力
を、固有の小容量の結合コンデンサーを介して、各バイ
ポーラ型トランジスターを用いた場合の制御端子（ベー
ス）に加え、トランジスター相互間の短絡を防ぐように
してもよい。）リード線（35、36）にそれぞれ正極性電流が流れる時
に発光する発光素子をつなぎ、シリコン基板上に取り付
け、リード線（35）に連なる発光素子の下には、並列接
続形成用FET（55〜66）に対応する、光を受けた時にの
み導電性を生ずる、半導体から成る光抵抗をシリコン基
板面に形成させ、リード線（36）に連なる発光素子の下
には、直列接続形成用FET（67〜74）に対応する光抵抗
を形成させ、FETに代わるスイッチング素子群を形成さ
せ、FETで切り替えたと同様の効果を得てもよい。入力端子対である高電圧端子対（21、22）に入った交
流を、IC中に設けた両波整流器と、各FETを介してコン
デンサー（49〜51）に充放電させ、整流作用と、電圧降
下機能とを兼ねたICにしてもよい。ドレインとソースのうち一つの端子がコンデンサー
（49〜54）につながっている並列接続形成用FET（55〜6
6）のドレインとソースのうち他の端子を、それぞれ、
低電圧出力端子（19）または（20）に直接つないでもよ
い。（各並列接続形成用FETを低電圧端子対に並列につ
なぐ。）電圧変換率を可変にするために、外付けの可変抵抗を
リード線（35）とFET（58）のゲートとの間に入れ、FET
（58）のゲートとFET（59）のゲートの間、FET（59）の
ゲートとFET（60）のゲートの間、FET（60）のゲートと
リード線（36）の間に、固定抵抗を入れ、可変抵抗を０
オームにした時、FET（60）がようやく導通状態になる
ように、固定抵抗値を設定しておいてもよい。（FET（6
0）のゲートとリード線（36）との間の抵抗は、他よ
り、やや大きくする。リード線（35、36）は一部省略す
る。）上記構成において、低電圧端子対（19、20）に10Vの
電圧がかかる時、可変抵抗をやや高めると、FET（60）
のゲートに加わるリード線（35）の正電圧は下がり、不
導通となり、コンデンサー（49）と（50）にだけ、10V
の充電が行なわれ、リード線（36）が正電位になった
時、コンデンサー（49）と（50）に充電された電圧が直
列につながり、コンデンサー（51）とリード線（36）の
正電位を受けて導通状態になったFET（69〜70）とを経
て、高電圧端子対（21、22）には20Vの出力が得られ
る。可変抵抗の抵抗値を更に高めると、リード線（35）が
正電位の時、FET（59）も導通せず、コンデンサー（4
9）にのみ充電され、出力電圧は10Vとなる。このように可変抵抗の調節により、電圧変換率を変化
させ得る。高電圧端子対（21、22）に30Vの入力が加わった場
合、リード線（36）が正電位の時、FET（67〜70）のほ
か、FET（60）も導通状態になるよう、可変抵抗を０オ
ームより高めておくと、リード線（36）が正電位の時、
入力電圧はコンデンサー（49）と（51）に15Vずつに分
割されて充電され、リード線（35）が正電位になった
時、低電圧端子対（19、20）には15Vの出力が加わる。可変抵抗を更に高め、リード線（36）が正電位の時、
FET（59）と（60）が導通状態になるようにすれば、コ
ンデンサー（51）のみに30Vが充電され、出力は30Vとな
る。あるいは、切り替え用制御パルスを各FETに個別に送
るリード線を設け、可変抵抗を回せば、制御パルスを送
り込むFETが選択され、電圧変換率が変わるように動作
するマイクロプロセッサーを内蔵させる等してもよい。その他、種々の変換率可変化のための設計が可能であ
る。＜発明の効果＞上記のように、本発明によれば、１個のICで、交流か
ら直流まで、任意の波形の電圧を昇圧したり降圧した
り、電流を増加させたり減小させたりする、エネルギー
効率の大きい（エネルギー損失の小さい）、安価で小型
の万能型の電圧電流変換装置を実現することができる。
そして既述のように、このようなIC式の電圧電流変換装
置（電圧変換用IC）の構成を、変換率を任意の値にした
り、変換率を可変にしたりする事もできる構成へと発展
させることも可能である。また、本発明に係る電圧変換用ICは、低圧側両波整流
器（低圧側ブリッジ整流器）（23）、高圧側両波整流器
（高圧側ブリッジ整流器）（24）および減衰抵抗（25）
を内蔵しているため、低電圧端子対または高電圧端子対
のいずれかに直流または交流電圧を印加するだけで動作
し、外部から別途電源を供給する必要がない。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a voltage conversion IC (Integrat) capable of increasing or decreasing a voltage of an arbitrary waveform from AC to DC.
ed Circuit: integrated circuit). <Conventional technology> A conventional transformer including a primary coil and a secondary coil can convert AC voltage and current in a limited frequency range, but cannot perform DC conversion. 10K
Even if AC conversion in the range of Hz can be performed, conversion in the range of 0.1 MHz DC to high-frequency AC cannot be performed. They are also quite large, heavy and expensive. Amplifiers and operational amplifiers using transistors and ICs can amplify and reduce the voltage and current within the range of applied voltage and current, but they can boost or exceed the applied voltage and current,
It cannot amplify the current. Also, when the voltage is reduced, the applied energy is significantly reduced. In a device using the voltage doubler, the multiplication factor is limited to 2N (N = positive integer), and the conversion rate cannot be freely selected. Further, a voltage step-down cannot be performed by the voltage doubler rectifier. <Object of the Invention> Therefore, according to the present invention, a voltage conversion IC capable of increasing or decreasing a voltage having an arbitrary waveform from AC to DC is provided. It is an object of the present invention to provide an inexpensive, compact, universal voltage conversion IC that can be developed into a configuration that can be made variable. <Example> Hereinafter, an example of the present invention will be described with reference to the drawings. 1 and 2 show the external appearance of a voltage conversion IC embodying the present invention. (1) is a synthetic resin case surrounding an internal silicon substrate and the like. (2-5) are input / output terminal pins protruding therefrom. The internal IC body is formed by forming a large number of diodes, FETs (field effect transistors), capacitors, resistors, etc. on a silicon substrate, and FIGS. 3 and 4 schematically show an enlarged structure of a part thereof. . (6) is a silicon substrate forming a p-type semiconductor. (7, 8) is an n-type semiconductor formed on the upper surface. (9, 10) are a source terminal and a drain terminal made of a metal film attached thereon. (11) is an insulating film made of silicon oxide covering the substrate (6). (12) is a gate electrode composed of a metal film formed thereon, (7,
8, 12) Others, one FET (MOS transistor)
Is formed. (13) is a metal film formed on the insulating film. (14) is the insulating layer on it. (15) is a metal layer further provided thereon, and forms a voltage conversion capacitor by (13, 14, 15). (16, 17, 18) are lead wires connecting between the electrodes. Actually, the well-known MO
Like an S-type IC, a metal film is attached to the lower surface of the silicon substrate 6 to serve as a counter electrode (earth / common terminal) for a large number of gates formed on the silicon substrate. FIG. 5 is a wiring diagram of a main part of an electric circuit provided on the entire silicon substrate in the case (1).
An enhancement-type n-channel MOS transistor, in which when a positive voltage is applied to a gate as a control terminal, conduction between a drain and a source as a main terminal pair is conducted, and when a gate voltage is close to zero, a drain-source The gap is in a cutoff state (non-conduction state). In FIG. 5, (19, 20) is a pair of low voltage terminals connected to pins (2, 3). (21, 22) is a pair of high voltage terminals connected to pins (4, 5). (23) is a low-voltage double-wave rectifier (low-voltage bridge rectifier) comprising a bridge rectifier circuit using four semiconductor diodes as rectifiers. (24) is a high-voltage double-wave rectifier (high-voltage bridge rectifier). (25) is the damping resistance.
Reference numeral (200) denotes a switching high-frequency pulse generator for generating a high-frequency pulse signal as a control signal of the FET. In this embodiment, the switching high-frequency pulse generator is realized as an unstable multivibrator as shown in FIG. (27, 28) is the internal load resistance. (29, 30) are FETs. (31, 32) are coupling capacitors. (33, 34) is a resistor connected to the gate of FET (29, 30). (26) is the power supply capacitor of the switching high-frequency pulse generator (200). (35) is a switching high-frequency pulse generator (20
Lead wire for transmitting the high-frequency pulse signal generated in 0).
(36) is also a lead for transmitting the high-frequency pulse signal generated by the switching high-frequency pulse generator (200). The level of the high-frequency pulse signal of this lead (36) and the lead (3
It has a reciprocal relationship with the level of the high frequency pulse signal of 5). (37, 38) are the leads connected to the low voltage terminal pair (19, 20) respectively. (39, 41) is the lead wire (37)
Semiconductor diode as a rectifier connected to. (40,
42) is a semiconductor diode as a rectifier connected to the lead wire (38). (43, 44) are lead wires connected to the high voltage terminal pair (21, 22), respectively. (45, 47) are semiconductor diodes as rectifiers connected to the lead wire (43).
(46, 48) are semiconductor diodes as rectifiers connected to the lead wires (44). (49-54) are voltage conversion capacitors. (55-66) are FETs as switching means for parallel connection formation (hereinafter referred to as "parallel connection formation FETs").
(67-74) are FETs as switching means for forming a series connection (hereinafter referred to as "FETs for forming a series connection"). (75, 7
6) Small-capacity smoothing condenser. Next, the operation of the present embodiment will be described. Now, through the pins (4, 5), the low voltage terminal (19) in the IC
If + 10V DC is applied to the DC power supply and 0V (negative voltage) is applied to the power supply (20), a part of it passes through the low-voltage double-wave rectifier (23) and the power supply capacitor (2) of the switching high-frequency pulse generator (200)
6) The FET is charged by the current supplied from the
(29, 30), resistor (27, 28, 33, 34), switching high-frequency pulse generator (200) consisting of non-stable multivibrator composed of capacitors (31, 32) oscillate, peak voltage Generates a high-frequency alternating pulse for switching control with a frequency of 10 MHz at about 3 V. As a result, the lead wire (35) is set to the positive potential for 5 × 10 ^-8 seconds, and simultaneously the lead wire (36) is set to the negative potential, and the next 5 × 10 ^-8
The reversal of the potential of both leads is repeated for a second. Even if a negative voltage is applied to the low voltage terminal (19) and a positive voltage is applied to (20), the polarity of the output current of the double-wave rectifier (23) does not change. When +30 V DC is applied to the high voltage terminal (21) and 0 V DC is applied to the (22), it passes through the double wave rectifier (24) and the attenuation resistor (25)
The voltage is reduced to about 10V by the high-frequency pulse generator for switching (20
0) is added to the power supply capacitor (26). Also in this case, even if the polarity applied to the terminals (21) and (22) is changed, the polarity of the voltage applied to the capacitor (26) does not change. Thus, regardless of whether the input voltage is applied to the low voltage terminal pair (19, 20), the high voltage terminal pair (21, 22), or the polarity is changed, the attenuation resistance (25) Rectifier (23)
By the action of (24), almost the same voltage is applied to the power supply capacitor (26), and a high-frequency alternating pulse voltage having almost the same frequency and voltage value is sent to the lead wires (35, 36). . Even when the input voltage is AC, it is converted to DC by the smoothing action of the power supply capacitor (26). Further, for example, when an input voltage is applied to the low voltage terminal pair (19, 20) and an output voltage is generated at the high voltage terminal pair (21, 22) as described later, a part of the output voltage is applied to the double wave rectifier (24). Then, it is supplied to the power supply capacitor (26) through the attenuation resistor (25). When the input and output directions are reversed, a part of the output is supplied from the double-wave rectifier (23). When the lead wire (35) is at a positive potential, the parallel connection forming FETs (55-60) that have the positive potential connected to the lead wire (35) and (61-6)
6) In addition to the control terminal (gate),
A conduction state is established between the drains. By this, low voltage terminal (19) → FET (55 → 56 → 57) and low voltage terminal (20) → FET
(58 → 59 → 60) and form a circuit (49,
50, 51) are connected in parallel with each other, and a circuit in which capacitors (49, 50, 51) are connected in parallel with each other is connected between the low voltage terminal pair (19, 20). Similarly, a circuit in which the capacitors (52, 53, 54) are connected in parallel with each other and the capacitors (52, 53, 54) are connected in parallel with each other is connected between the low-voltage terminal pair (19, 20). I do. When the lead wire (36) has a positive potential, the series connection forming FETs (67-70) and (71-7
4) In addition to the control terminal (gate),
A conduction state is established between the drains. Thereby, the capacitors (49, 50, 51) are connected in series with each other, and the circuit in which the capacitors (49, 50, 51) are connected in series with each other is connected between the high voltage terminal pair (21, 22). , Capacitors (52, 53, 54) connected in series with each other,
A circuit in which capacitors (52, 53, 54) are connected in series with each other is connected between the high voltage terminal pair (21, 22). Such a connection switching is, of course, every second 10 ⁷ times, 10MHz
It will be done in. When a DC input voltage of +10 V is applied to the low voltage terminal (19) and 0 V is applied to the low voltage terminal (20), the lead wire (35) shows a positive potential with the voltage waveform (phase) of FIG. At that time, through the diode (39, 40) and the source-drain of the parallel connection forming FET (55-60), the capacitor (49-51)
Charging as shown in the waveform of FIG. 6 (C) of 10V is performed. In this case, the capacitors (52, 54) are not charged because the diodes (41, 42) block the current from the low voltage terminal pair (19, 20). When the lead wire (36) has the waveform shown in FIG. 6 (B) and is at a positive potential, the capacitors (49 to 51) are connected to the series connection forming FET (67).
~ 70), connected in series, diodes (45, 46)
After that, the positive and negative voltages are discharged between the high voltage terminal pair (21, 22) with the waveform as shown in FIG. 6 (D), boosted to 30V, the current reduced to 1/3, and the output Is done. On the other hand, when 0V is applied to the low voltage terminal (19) and + 10V is applied to the low voltage terminal (20), it is cut off by the diodes (39, 40) and the capacitors (49 to 51) are not charged. However, when the lead wire (35) shows the positive potential in the waveform of FIG. 6 (A), the FETs (61-66) for forming the parallel connection become conductive, and the respective capacitors ( 52-54) When the battery is charged with the waveform shown in FIG. 6 (E) and the lead wire (36) has the positive potential with the waveform shown in FIG.
The FETs (71-74) become conductive and the capacitors (52-5
4) are connected in series and discharged through diodes (47, 48) with a waveform as shown in FIG.
30V output is sent between 1, 22). Since a small-capacity smoothing capacitor (76) is inserted between the high-voltage terminal pair (21, 22), FIG.
The output current of the intermittent high-frequency pulse is also smoothed and becomes a smooth direct current. Next, when a DC input voltage of +30 V is applied to the high-voltage terminal (21) and a DC input voltage of 0 V is applied to (22), when the lead wire (36) has a positive potential in the waveform of FIG. ) Is a condenser (52
~ 54) are connected in series, and each condenser (52 ~ 54) has 10
When V is charged to V and the lead (35) is at the positive potential in the waveform of FIG. 6 (A), the FETs (61-66) are connected to the respective capacitors (52-5).
4) are connected in parallel, and through the diodes (41, 42), a reduced voltage output of + 10V to the low voltage terminal (19) and 0V to (20) and an output current that is tripled are obtained. Smooth DC is provided by the small-capacity smoothing condenser (75). If the polarity of the DC input applied between the high voltage terminal pair (21, 22) is reversed, the capacitors (49-51) will be activated, producing 0V at the low voltage terminal (19) and + 10V at (20). . Next, between the low voltage terminal pair (19, 20), the frequency 0Hz ~ 1MHz
Degree, amplitude of about + 10～0V, the polarity is the pulsating flow is not reversed is applied, a condenser (49-51) is operated, one cycle of the input, 10 ⁷ times, split time, 3 times boost And output with the same waveform. By applying an input pulsating current between the high voltage terminal pair (21, 22),
Between the pair of low voltage terminals (19, 20), an output of the same waveform is generated, which is stepped down by one third and amplified by three times. At this time, each FET
If the internal resistance of each element and the resistance of each lead wire are small, the energy loss is very small. When the frequency of the switching pulse is set to 10 ⁷ Hz, the input frequency can range from 0 Hz to a maximum of about 1 MHz, so that processes such as boosting, amplification, step-down, and current multiplication can be performed. If the frequency of the switching pulse is further increased, the processable frequency range is further increased. When the input is AC, the capacitors (49 to 51) are activated during the period when the low voltage terminal (19) is at the positive voltage, and the capacitors (52 to 54) are activated during the period during the negative voltage. At that time, the internal resistance between the source and drain of each FET becomes
If it is higher than the opposite direction, if the current passing through the FET (55-60) or (67-70) on the capacitor (49-51) side is easy to flow, the FET (61 ~ 6
6) and (71 to 74) are wired in the opposite direction to reduce the electric resistance at the time of input / output. However, if there is no difference in the internal resistance depending on the conduction direction of the FET, it is not necessary to use another circuit depending on the direction of the input current, so that the diodes (39 to 42) and (45 to 48) are omitted. The capacitor group (52 to 54) and the FETs around it may be omitted to simplify the wiring. (Smoothing condenser (7
The output is smoothed by the action of 5, 76). In the case of the AC input, as in the case of the pulsating flow, boosting, amplification, step-down, current amplification, etc. can be performed in the range of about 0 to 1 MHz. During these operations, the FET for parallel connection and series connection (5
5 to 74) each output circuit (source-drain channel)
And the resistance between the control circuits (gates) needs to be almost infinite (insulating). If it is in a semi-conducting state, for example, an input voltage is applied to the low voltage terminal pair (19, 20), the lead wire (35) becomes positive potential, and each capacitor (49) is passed through the FET (55-60).
~ 51) is charged with 10V. Then, when the lead (36) becomes positive potential and each capacitor is connected in series, the capacitor (51) → the gate of the FET (57) → the lead (3
5) → Via the circuit of the gate of FET (58) → capacitor (49), the charge of each capacitor is discharged, etc.
No proper action takes place. The above embodiment can be further modified in various ways. The outline is described below. In the embodiment, a set of three voltage conversion capacitors is used, but the number of capacitors may be two or more. The conversion of the voltage converted by one set of capacitors into the next set of capacitors may be repeated to reduce the total number of capacitors and the number of associated switching elements. For example, it is possible to obtain an amplification factor of 11 times and a reduction rate of 1/11 by using 11 capacitor groups. In the same IC, boost the voltage by three times with the group of three capacitors, then reduce the voltage by half with two groups, obtain a conversion rate of 1.5 times, or boost by 7 times, Since the voltage can be reduced by a factor of two and a conversion rate of 2.3 times can be obtained, a product designed to have an almost arbitrary conversion rate can be obtained in the present invention. The energy loss at that time is much smaller than when a circuit for attenuating with a resistor is inserted. The capacitance, reverse withstand voltage, and other characteristics of each capacitor, FET, and other elements
You may change it arbitrarily. It is desirable that the resistance during conduction between the drain and the source of each FET for forming a series connection and for forming a parallel connection has no difference depending on the direction of conduction, but when the difference is large, two FETs are used. You may make it connect in parallel in reverse and use one set as one switching element. In the case where a bipolar transistor is used as a switching element instead of using a MOS transistor (MOS FET), it is necessary to prevent a short circuit between the transistors. For this purpose, for example, the lead wire (3
5, 36) may be applied to the base terminal of each transistor via a unique diode. (No.
The gate electrode (12) in Fig. 3 and 4, like a capacitor,
An FET is formed in contact with the source-drain channel with the insulating film (11) interposed therebetween. The output of the lead wires (35, 36) is connected to each bipolar transistor through a unique small-capacitance coupling capacitor. In addition to the control terminal (base) when used, a short circuit between transistors may be prevented. A light emitting element that emits light when a positive current flows through each of the lead wires (35, 36) is connected, and is mounted on a silicon substrate. Under the light emitting element connected to the lead wire (35), a parallel connection forming FET (55 66), a semiconductor photo-resistor that generates conductivity only when receiving light is formed on the silicon substrate surface, and a series connection forming FET is formed under the light emitting element connected to the lead wire (36). (67 to 74), a photoresistance may be formed, a switching element group may be formed in place of the FET, and the same effect as when switching is performed by the FET may be obtained. The alternating current entering the high voltage terminal pair (21, 22), which is the input terminal pair, is charged and discharged through the dual-wave rectifier provided in the IC and the capacitors (49-51) through each FET, and the rectification action An IC that also has a voltage drop function may be used. One of the drain and source terminals is connected to a capacitor (49-54).
6) Connect the other terminals of the drain and source to
It may be connected directly to the low voltage output terminal (19) or (20). (Connect each parallel connection FET in parallel with the low voltage terminal pair.) To make the voltage conversion rate variable, connect an external variable resistor between the lead (35) and the gate of the FET (58). Put, FET
A fixed resistor is connected between the gate of (58) and the gate of FET (59), between the gate of FET (59) and the gate of FET (60), and between the gate of FET (60) and the lead (36). And set the variable resistance to 0
A fixed resistance value may be set so that the FET (60) is finally brought into a conductive state when turned on. (FET (6
The resistance between the gate of (0) and the lead (36) is slightly higher than the others. Lead wires (35, 36) are partially omitted. In the above configuration, when a voltage of 10 V is applied to the low voltage terminal pair (19, 20), the FET (60)
The positive voltage of the lead wire (35) applied to the gate of the device drops, becomes non-conductive, and only 10V is applied to the capacitors (49) and (50).
When the lead wire (36) becomes positive potential, the voltage charged in the capacitors (49) and (50) is connected in series, and the positive potential of the capacitor (51) and the lead wire (36) Then, through the FETs (69 to 70) which are turned on in response to the current, a 20V output is obtained at the high voltage terminal pair (21, 22). If the resistance of the variable resistor is further increased, when the lead wire (35) is at a positive potential, the FET (59) will not conduct, and the capacitor (4
Only 9) is charged, and the output voltage becomes 10V. Thus, the voltage conversion rate can be changed by adjusting the variable resistance. When a 30V input is applied to the high voltage terminal pair (21, 22), when the lead wire (36) is at a positive potential, not only the FET (67-70) but also the FET (60) can be turned on. If the resistance is higher than 0 ohms, when the lead (36) is at a positive potential,
The input voltage is charged to capacitors (49) and (51) in 15V increments and charged. When the lead (35) goes to a positive potential, a 15V output is applied to the low voltage terminal pair (19, 20). . When the variable resistance is further increased and the lead wire (36) is at a positive potential,
If the FETs (59) and (60) are made conductive, only the capacitor (51) will be charged with 30V, and the output will be 30V. Alternatively, by providing a lead wire that sends switching control pulses individually to each FET, turning the variable resistor selects the FET that sends the control pulse, and incorporates a microprocessor that operates so that the voltage conversion rate changes Is also good. In addition, various designs for changing the conversion rate are possible. <Effects of the Invention> As described above, according to the present invention, a single IC can step up or down the voltage of an arbitrary waveform from AC to DC, or increase or decrease the current. Thus, an inexpensive and compact universal voltage-current converter having high energy efficiency (low energy loss) can be realized.
As described above, the configuration of such an IC-type voltage-to-current converter (voltage conversion IC) has been developed into a configuration in which the conversion rate can be set to an arbitrary value or the conversion rate can be varied. It is also possible to make it. Further, the voltage conversion IC according to the present invention includes a low-voltage double-wave rectifier (low-voltage bridge rectifier) (23), a high-voltage double-wave rectifier (high-voltage bridge rectifier) (24), and a damping resistor (25).
, It operates only by applying a DC or AC voltage to either the low voltage terminal pair or the high voltage terminal pair, and does not require a separate power supply from outside.

【図面の簡単な説明】第１図は本発明を実施したICの平面図、第２図は前記IC
の立面図、第３図は前記ICの一部の内部構造の拡大平面
図、第４図は前記ICの縦断面図、第５図は前記IC内の配
線を示す電気回路図、第６図は前記ICの電気回路内の電
圧波形を示す信号波形図である。１……ICの外部を囲む合成樹脂ケース。２〜５……入出力端子のピン。６……Ｐ型半導体をなすシリコン基板。７、８……ｎ型半導体。 19、20……低電圧端子対。 21、22……高電圧端子対。 23……低圧側両波整流器。 24……高圧側両波整流器。 25……減衰抵抗。 29、30……切替用高周波パルス発生用FET。 35、36……切替用高周波パルス信号を伝えるリード線。 39〜42……ダイオード（整流器）。 45〜48……ダイオード（整流器）。 49〜54……電圧変換用コンデンサー。 55〜66……並列接続形成用FET。 67〜77……直列接続形成用FET。 75、76……平滑コンデンサー。 200……切替用高周波パルス発生器（非安定マルチバイ
ブレータ）。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view of an IC embodying the present invention, and FIG.
FIG. 3 is an enlarged plan view of an internal structure of a part of the IC, FIG. 4 is a longitudinal sectional view of the IC, FIG. 5 is an electric circuit diagram showing wiring in the IC, and FIG. The figure is a signal waveform diagram showing a voltage waveform in the electric circuit of the IC. 1 .... A synthetic resin case surrounding the outside of the IC. 2-5 Pins of input / output terminals. 6... A silicon substrate forming a P-type semiconductor. 7, 8 ... n-type semiconductor. 19, 20 …… Low voltage terminal pair. 21, 22 ... High voltage terminal pair. 23 ... Low-voltage double-wave rectifier. 24 High voltage double-wave rectifier. 25 ... Damping resistance. 29, 30 ... High frequency switching FET for switching. 35, 36 ... Lead wires for transmitting switching high-frequency pulse signals. 39-42 …… Diode (rectifier). 45-48 …… Diode (rectifier). 49-54 ... Condenser for voltage conversion. 55-66 …… FETs for forming parallel connections. 67-77 …… FETs for forming a series connection. 75, 76 ... Smoothing condenser. 200: Switching high-frequency pulse generator (unstable multivibrator).

Claims

(57) [Claims] A pair of low voltage terminals (19, 20), a pair of high voltage terminals (21, 22), and a group of conversion capacitors {(49-51), (52-54)} composed of a plurality of capacitors of the same capacity; A switching device having a terminal pair and a control terminal, wherein a main terminal pair conducts when a signal of a predetermined level is applied to the control terminal, and the main terminal pair becomes non-conductive when a signal of a predetermined level is not applied to the control terminal. A switch circuit for forming a parallel connection comprising a plurality of means, wherein when the signal of the predetermined level is applied to a control terminal of each of the switching means (55 to 66), each of the capacitors included in the conversion capacitor group One of (49-51) and (52-54) is connected in parallel with each other, and a circuit consisting of capacitors connected in parallel is connected between the low-voltage terminal pair (19, 20) in parallel. Forming switch circuit and main terminal pair A switching means having a control terminal, and a main terminal pair conducting when a signal of a predetermined level is applied to the control terminal, and a non-conduction between the main terminal pair when a signal of a predetermined level is not applied to the control terminal. A switch circuit for forming a series connection comprising a plurality of switches, wherein when the signal of the predetermined level is applied to the control terminal of each of the switching means (67 to 74), each of the capacitors ｛( 49-51), one of (52-34) is connected in series with each other, and a circuit composed of capacitors connected in series is connected between the high voltage terminal pair (21, 22). A switch circuit, a pulse signal is generated, and the pulse signal is transmitted to a control terminal of each switching means in the switch circuit for forming a parallel connection and to a switching terminal in the switch circuit for forming a serial connection. The switching is supplied to the control terminal of the stage so that each switching means in the switch circuit for forming a parallel connection and each switching means in the switch circuit for forming a series connection are reciprocally repetitively turned on / off in response to the pulse signal. And a DC pulse output circuit for inputting an AC or DC voltage appearing between the low-voltage terminal pair (19, 20), outputting a DC voltage, and supplying the output DC voltage to the switching pulse generation circuit as a power source. A double-wave rectifier (23) and a second double-wave rectifier (24) that inputs an AC or DC voltage appearing between the high voltage terminal pair (21, 22) and outputs a DC voltage.
A damping resistor having one end connected to the output terminal of the first double-wave rectifier (23) and the other end connected to the output terminal of the second double-wave rectifier (24), And a damping resistor (25) for attenuating the DC voltage output from the power supply and supplying the power to the switching pulse generation circuit as a power supply.
I C.