JP2785446B2 - Multi decoder circuit - Google Patents

Multi decoder circuit

Info

Publication number
JP2785446B2
JP2785446B2 JP13594190A JP13594190A JP2785446B2 JP 2785446 B2 JP2785446 B2 JP 2785446B2 JP 13594190 A JP13594190 A JP 13594190A JP 13594190 A JP13594190 A JP 13594190A JP 2785446 B2 JP2785446 B2 JP 2785446B2
Authority
JP
Japan
Prior art keywords
circuit
signal
subcarrier
oscillation
color
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13594190A
Other languages
Japanese (ja)
Other versions
JPH0472891A (en
Inventor
茂 緒方
卓也 大槻
雅夫 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13594190A priority Critical patent/JP2785446B2/en
Publication of JPH0472891A publication Critical patent/JPH0472891A/en
Application granted granted Critical
Publication of JP2785446B2 publication Critical patent/JP2785446B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、NTSC,PAL等の複数のカラーTV方式に対応可
能な復調回路に関するもので、特に、そのサブキャリア
発生回路(APC回路)に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a demodulation circuit capable of supporting a plurality of color TV systems such as NTSC and PAL, and more particularly to a subcarrier generation circuit (APC circuit). is there.

従来の技術 世界のTV標準方式(以下、TV方式と略す)は、世界各
国で採用されている方式が異なっている。TV方式は大別
すると3つの方式があり、日本,米国等で採用されてい
るNTSC(National Television System Commitee)方
式、主に西欧諸国で採用されているPAL(Pase Alternat
ion by Line)方式、フランス,ソ連,東欧諸国等で採
用されているSECAM(Sequentiel Couleur′ a Memoire;
仏語)方式がある。これらのTV方式は、それぞれ1秒間
のフィールドの数(フィールド周波数)、1フィールド
内の走査線の数、およびカラー信号の変調方式が異なっ
ている。
2. Description of the Related Art The TV standard system in the world (hereinafter abbreviated as TV system) differs in the system adopted in each country of the world. The TV system is roughly classified into three systems, the NTSC (National Television System Committee) system used in Japan and the United States, and the PAL (Pase Alternat) mainly used in Western Europe.
ion by line) method, SECAM (Sequentiel Couleur 'a Memoire; adopted in France, USSR, Eastern European countries, etc.)
French). These TV systems differ from each other in the number of fields per second (field frequency), the number of scanning lines in one field, and the color signal modulation system.

例えば、NTSC方式では、フィールド周波数が59.94H
z、1フレーム内の走査線数が525本、カラー信号はサブ
キャリア周波数が3.579545MHzの直角二相変調になって
いるのに対して、PAL方式では、フィールド周波数が50H
z、1フレーム内の走査線数が625本、サブキャリア周波
数が4.43361875MHzとなっており、カラー信号の変調も
色差信号の片方をライン毎に極性を反転して変調してい
る。また、ブラジルでは、フィールド周波数が59.95H
z、走査線数が525本、サブキャリア周波数が3.57561149
MHzのPAL−M方式が採用されており、アルゼンチン等で
は、フィールド周波数が50Hz、走査線数が625本、サブ
キャリア周波数が3.582056MHzのPAL−N方式が採用され
ている。
For example, in the NTSC system, the field frequency is 59.94H
z While the number of scanning lines in one frame is 525 and the color signal is quadrature two-phase modulation with a subcarrier frequency of 3.579545 MHz, the PAL system has a field frequency of 50H
z The number of scanning lines in one frame is 625, the subcarrier frequency is 4.43361875 MHz, and the color signal is also modulated by inverting the polarity of one of the color difference signals line by line. In Brazil, the field frequency is 59.95H
z, 525 scanning lines, sub-carrier frequency 3.57561149
The PAL-M system of MHz is adopted. In Argentina and the like, the PAL-N system of a field frequency of 50 Hz, the number of scanning lines is 625, and the subcarrier frequency is 3.582056 MHz is adopted.

このように、各TV方式が異なるため、TV受像機やVTR
もそれぞれのTV方式に対応したものになっている。その
ため、複数のTV方式が混在するような地域では、幾つか
のTV方式に対応可能なマルチ方式のTVやVTRが必要であ
った。
Since each TV system is different, TV receivers and VTRs
Are also compatible with each TV system. Therefore, in an area where a plurality of TV systems are mixed, a multi-system TV or VTR capable of supporting several TV systems is required.

また、近年では、海外旅行者、海外留学生の増加や、
学校、企業、官庁等の国際化にともない、TV方式の異な
る国々(地域)との交流も活発化し、ビデオテープによ
るワールドワイドコミュニケーションが進展してきてお
り、一般家庭でも異なるTV方式で記録されたビデオテー
プ(以下、異方式ビデオテープと略す)の鑑賞や海外と
のビデオテープによる交流も生じてきている。こうした
中で、TV方式間の変換を行うTV標準方式変換装置(以
下、TV方式変換装置と略す)をLSI化,低コスト化し、
マルチ方式のVTRに内蔵し、異方式ビデオテープの再生
や作成(記録)が家庭でも自由自在にできるようなVTR
も開発されてきている。
In recent years, the number of overseas travelers and international students has increased,
With the internationalization of schools, corporations, government offices, etc., exchanges with countries (regions) with different TV formats have become active, and worldwide tape-based communication has been progressing. Appreciation of tapes (hereinafter abbreviated as video tapes) and exchange of video tapes with foreign countries have been occurring. Under these circumstances, TV standard system converters (hereinafter abbreviated as TV system converters) that convert between TV systems have been integrated into LSIs and cost reductions.
A VTR that is built into a multi-system VTR so that playback and creation (recording) of different-type video tapes can be done freely at home.
Are also being developed.

このマルチ方式のTVやTV方式変換装置では、TV方式毎
に異なる(1)水平走査線数,(2)フィールド周波
数,(3)クロマ信号の変調方式、に対応する必要があ
り、特にクロマ信号処理においては、いったん色差信号
にした後、水平走査線数やフィールド周波数を変換する
必要があり、複数のTV方式に対応した復調回路(以下、
マルチデコーダーと略す)が必要不可欠であった。
In this multi-system TV or TV system converter, it is necessary to cope with (1) the number of horizontal scanning lines, (2) the field frequency, and (3) the modulation system of the chroma signal, which differ for each TV system. In the processing, it is necessary to convert the number of horizontal scanning lines and the field frequency after converting them into color difference signals once.
Abbreviated as a multi-decoder).

第2図,第3図は従来のマルチデコーダー回路の一例
で、NTSCとPAL系(PAL,PAL−M,PAL−N)の方式に対応
できるようになっている。以下、これらの図面を用いて
その動作を説明する。
FIGS. 2 and 3 show an example of a conventional multi-decoder circuit, which is compatible with NTSC and PAL systems (PAL, PAL-M, PAL-N). Hereinafter, the operation will be described with reference to these drawings.

まず、PAL系(PAL,PAL−M,PAL−N)方式のクロマ信
号を復調する場合について説明する。第2図において、
入力端1に入来したクロマ信号は、ACC2にてクロマレベ
ルを所定のレベルにコントロールされた後、1水平走査
期間遅延するための1H遅延線(1HDL)3に入力され、1H
DL3の出力はスイッチ回路4を経て、1HDL28を通過しな
い信号とスイッチ回路4の出力とを減算器5、および、
加算器6によりそれぞれを減算,加算処理される。PAL
信号は、よく知られているように、R−Y信号成分が1
走査線毎に180度位相反転して変調されているため、上
記の減算器5の出力にはライン毎に位相反転しないB−
Y成分はキャンセルされてR−Y成分のみが取り出され
る。一方、加算器6の出力にはラインごとに位相反転す
るR−Y成分がキャンセルされてB−Y成分のみが取り
出される。
First, the case of demodulating a chroma signal of the PAL system (PAL, PAL-M, PAL-N) will be described. In FIG.
The chroma signal input to the input terminal 1 is input to a 1H delay line (1HDL) 3 for delaying one horizontal scanning period after the chroma level is controlled to a predetermined level by ACC2.
The output of DL3 passes through the switch circuit 4 and subtracts the signal not passing through 1HDL28 and the output of the switch circuit 4 into a subtractor 5, and
Each of them is subtracted and added by the adder 6. PAL
As is well known, the signal has one R-Y signal component.
Since the modulation is performed by inverting the phase by 180 degrees for each scanning line, the output of the subtracter 5 does not have the phase inversion for each line.
The Y component is canceled and only the RY component is extracted. On the other hand, in the output of the adder 6, the RY component whose phase is inverted for each line is canceled, and only the BY component is extracted.

このようにして取り出されたR−Y,B−Y軸方向のク
ロマ成分は、乗算回路7、および8で各各のサブキャリ
アと乗算(同期検波)処理され、さらに乗算時の高周波
成分をLPF9と10にて除去した後、R−Y,B−Yの色差信
号としてマルチデコーダーの出力端11,12に取り出され
る。
The chroma components in the RY and BY axes extracted in this way are multiplied (synchronous detection) with each of the subcarriers by the multiplying circuits 7 and 8, and the high-frequency components at the time of multiplication are converted to LPF9. After being removed at steps (10) and (10), the signals are extracted to the output terminals 11 and 12 of the multi-decoder as RY and BY color difference signals.

なお、乗算時のサブキャリアは、よく知られているよ
うに、バースト抜き取り回路13でバースト信号を抜き取
った後、サブキャリア発生回路14でバースト信号に位相
ロックしたサブキャリアを発生し、これを基準に同期検
波している。すなわち、B−Y成分の乗算器8にはB−
Y軸方向の0度のサブキャリアを発生し、R−Y成分の
乗算器8には、90度の移相器16と180度の移相器17の出
力サブキャリアをライン識別回路15にてR−Y成分の1
ライン毎の位相反転に合わせて交互にスイッチ回路18を
切り換えることにより、R−Y軸の1ライン毎の位相反
転に合わせたサブキャリアを発生し、これを用いて復調
を行っている。
As is well known, the subcarriers at the time of multiplication are, as is well known, after a burst signal is extracted by a burst extraction circuit 13 and a subcarrier that is phase-locked to the burst signal is generated by a subcarrier generation circuit 14, which is used as a reference. Is synchronously detected. In other words, the BY component multiplier 8
A 0-degree sub-carrier in the Y-axis direction is generated, and the output sub-carriers of the 90-degree phase shifter 16 and the 180-degree phase shifter 17 are supplied to the RY component multiplier 8 by the line identification circuit 15. 1 of RY component
By alternately switching the switch circuit 18 in accordance with the phase inversion of each line, subcarriers corresponding to the phase inversion of each line of the RY axis are generated, and demodulation is performed using this.

次に、NTSC方式のクロマ信号を復調する場合について
説明する。この場合は、モード制御部19の指令により、
スイッチ回路4は第2図でグランド側を選択し、1HDL3
の出力を加算器6、および減算器5に供給しないように
している。これは、NTSC方式ではPAL方式のようにライ
ンごとにR−Y成分の位相が反転していないため、1HDL
3の出力と加算,減算処理をする必要がなく、直接ACC2
の出力が乗算器7、および8に入力されるようにするた
めである。また、モード制御部19により、サブキャリア
発生回路14はNTSC方式の3.579545MHzのサブキャリアが
発生されるようモード選択され、スイッチ回路18は90度
移相器側のみを選択するように固定される。これによ
り、NTSC方式のR−Y軸方向の90度位相のサブキャリア
が乗算回路7に、B−Y軸方向の0度位相のサブキャリ
アが乗算回路8に、それぞれ加えられ、R−Y,B−Y信
号に復調される。
Next, a case of demodulating an NTSC chroma signal will be described. In this case, according to a command from the mode control unit 19,
The switch circuit 4 selects the ground side in FIG.
Is not supplied to the adder 6 and the subtractor 5. This is because the phase of the RY component is not inverted for each line in the NTSC system as in the PAL system,
No need to perform addition and subtraction processing with the output of 3, directly ACC2
Is input to the multipliers 7 and 8. Further, the mode control unit 19 selects the mode of the subcarrier generation circuit 14 so that a 3.579545 MHz subcarrier of the NTSC system is generated, and the switch circuit 18 is fixed so as to select only the 90-degree phase shifter side. . Thus, a 90-degree phase subcarrier in the RY axis direction of the NTSC system is added to the multiplier circuit 7 and a 0-degree phase subcarrier in the BY axis direction is added to the multiplier circuit 8. Demodulated into a BY signal.

このようにモード制御部19からどのTV方式の復調を行
うかのモード情報が送られ、これにより、サブキャリア
発生回路14,スイッチ回路4および18の状態が切り換わ
るようになっている。
As described above, mode information indicating which TV system is to be demodulated is transmitted from the mode control unit 19, whereby the states of the subcarrier generation circuit 14, the switch circuits 4 and 18 are switched.

このサブキャリア発生回路14は第3図に示すような構
成になっており、モード制御部19のモード情報により水
晶振動子25,26,27,28のうちいずれか1つがスイッチ回
路40で選択されるようになっている。すなわち、サブキ
ャリア発生回路14では、入力端20に入来したバースト信
号に位相ロックしたサブキャリアを位相比較器21,ルー
プフィルター22,電圧制御水晶発振器(VXO)23,分周器2
4により発生しており、VXO23に接続される水晶振動子2
5,26,27,28をスイッチ回路40にて選択することにより、
出力端39には各TV方式に対応したサブキャリアがとりだ
せるようにしている。なお第3図中の29,30,31,32はト
リマーコンデンサで、各水晶振動子のフリーラン周波数
を調整するためのもので、各々が、NTSC,PAL,PAL−M,PA
L−N方式のサブキャリア周波数の整数倍で発振するよ
うに調整されている。
The subcarrier generating circuit 14 has a configuration as shown in FIG. 3, and one of the crystal oscillators 25, 26, 27, and 28 is selected by the switch circuit 40 according to the mode information of the mode control unit 19. It has become so. That is, in the subcarrier generation circuit 14, the subcarrier phase-locked to the burst signal input to the input terminal 20 is compared with the phase comparator 21, the loop filter 22, the voltage controlled crystal oscillator (VXO) 23, the frequency divider 2
Crystal oscillator 2 generated by 4 and connected to VXO23
By selecting 5, 26, 27, 28 with the switch circuit 40,
The output terminal 39 can take out a subcarrier corresponding to each TV system. In FIG. 3, reference numerals 29, 30, 31, and 32 denote trimmer capacitors for adjusting the free-run frequency of each crystal oscillator. Each of the capacitors is NTSC, PAL, PAL-M, PA
It is adjusted to oscillate at an integer multiple of the subcarrier frequency of the LN system.

以上に述べたようにして、NTSC,PAL,PAL−M,PAL−N
の各方式のクロマ信号を復調することができる。
As described above, NTSC, PAL, PAL-M, PAL-N
Can be demodulated.

発明が解決しようとする課題 しかしながら、従来のマルチデコーダー回路のサブキ
ャリア発生回路14では、それぞれのTV方式に対応した水
晶振動子25,26,27,28をスイッチ回路40にて選択する必
要があるため、TV方式のモード切り換わり時等におい
て、選択された水晶の発振が安定に立ち上がらないとい
う課題を有していた。
However, in the subcarrier generation circuit 14 of the conventional multi-decoder circuit, it is necessary to select the crystal units 25, 26, 27, and 28 corresponding to each TV system by the switch circuit 40. For this reason, there has been a problem that oscillation of the selected crystal does not stably start at the time of mode switching of the TV system or the like.

すなわち、第3図のように4個の水晶振動子をVXO23
と接続しているため、この部分の配線パターンが長くな
りやすく、水晶振動子25,26,27,28とVXO23との配線部の
浮遊容量が増加し、VXO23と水晶振動子の発振条件が十
分満足できない場合があった。特に、スイッチ回路40で
水晶振動子を切り換えた直後や、サブキャリア発生回路
14に電源電圧が印加された直後等、の過渡時において発
振条件を満足できず、水晶振動子の発振周波数の奇数倍
の周波数で発振したり、高域の不要発振を引き起こした
りする場合があった。このため、従来は、VXO23と水晶
振動子25,26,27,28の発振条件の合わせ込み、および、
配線パターンの設計に細心の注意が必要であった。
That is, as shown in FIG.
Connection, the wiring pattern in this area is likely to be long, the stray capacitance in the wiring section between the crystal units 25, 26, 27, 28 and VXO23 increases, and the oscillation conditions of VXO23 and the crystal unit are sufficient. In some cases I was not satisfied. In particular, immediately after the crystal oscillator is switched by the switch circuit 40, the subcarrier generation circuit
Oscillation conditions cannot be satisfied during a transient such as immediately after a power supply voltage is applied to the power supply 14, causing oscillation at an odd multiple of the oscillation frequency of the crystal unit, or unnecessary oscillation in the high frequency range. Was. For this reason, conventionally, the oscillation conditions of the VXO23 and the crystal units 25, 26, 27, and 28 are matched, and
Great care was required in designing the wiring pattern.

本発明は、上記課題を解決するためのもので、TV方式
のモード切り換え時などでも安定に水晶振動子の発振を
行い、安定なサブキャリアを発生することが可能なマル
チデコーダー回路を提供することを目的としている。
An object of the present invention is to provide a multi-decoder circuit capable of stably oscillating a crystal unit and generating stable subcarriers even when switching the mode of a TV system, for example, in order to solve the above problem. It is an object.

課題を解決するための手段 本発明は上記目的を達成するために、NTSC,PAL,PAL−
M,PAL−Nの各カラーTVのクロマ信号を色差信号に復調
するように構成されたマルチデコーダー回路において、
前記クロマ信号中のバースト信号を抜き取るバースト抜
き取り回路と、前記各カラーTV方式から所望のカラーTV
方式を選択し制御信号を発生するモード制御手段と、前
記バースト抜き取り回路で抜き取られたバースト信号に
位相同期したサブキャリアを発生するサブキャリア発生
回路と、前記制御信号により前記各カラーTV方式に適合
した復調形態を選択し、前記サブキャリア発生回路の出
力をもとに前記クロマ信号を色差信号に復調する復調回
路と、前記制御信号の変化を検知し、前記各カラーTV方
式が第1のカラーTV方式から第2のカラーTV方式にモー
ド移行したことを検出するモード移行検出手段と、前記
モード移行検出手段の出力により、前記モード移行の直
後は、前記サブキャリア発生回路の位相同期動作が低周
波数側から行われるように発振周波数の制御をする発振
制御回路という構成を備えたものである。
Means for Solving the Problems The present invention provides NTSC, PAL, PAL-
In a multi-decoder circuit configured to demodulate a chroma signal of each color TV of M and PAL-N into a color difference signal,
A burst extracting circuit for extracting a burst signal in the chroma signal; and a desired color TV from each of the color TV systems.
Mode control means for selecting a system and generating a control signal, a subcarrier generating circuit for generating a subcarrier phase-synchronized with the burst signal extracted by the burst extracting circuit, and adapted to each of the color TV systems by the control signal And a demodulation circuit that demodulates the chroma signal into a color difference signal based on the output of the subcarrier generation circuit, and detects a change in the control signal. Immediately after the mode transition, the phase synchronization operation of the subcarrier generation circuit is low due to the mode transition detecting means for detecting that the mode has transitioned from the TV mode to the second color TV mode and the output of the mode transition detecting means. It has a configuration of an oscillation control circuit that controls the oscillation frequency so as to be performed from the frequency side.

また、NTSC,PAL,PAL−M,PAL−Nの各カラーTV方式の
クロマ信号を色差信号に復調するように構成されたマル
チデコーダー回路において、前記クロマ信号中のバース
ト信号を抜き取るバースト抜き取り回路と、前記各カラ
ーTV方式から所望のカラーTV方式を選択し制御信号を発
生するモード制御手段と、前記バースト抜き取り回路で
抜き取られたバースト信号に位相同期したサブキャリア
を発生するサブキャリア発生回路と、前記制御信号によ
り前記各カラーTV方式に適合した復調形態を選択し、前
記サブキャリア発生回路の出力をもとに前記クロマ信号
を色差信号に復調する復調回路と、前記サブキャリア発
生回路の出力が前記バースト信号に位相同期したかどう
かを判別する判別回路と、前記判別回路の判別に要する
時定数より長い周期で発振する発振回路と、前記発振回
路の出力パルスにゲートをかけるゲート回路とを備え、
前記判別回路で前記サブキャリア発生回路の出力が前記
バースト信号に位相同期していないと判断された場合に
は、前記ゲート回路を開き、前記発振回路の出力パルス
を前記サブキャリア発生回路におくり、位相同期動作が
前記出力パルスの発振周期で低周波数側からくり返し行
えるようにしたものである。
In a multi-decoder circuit configured to demodulate a chroma signal of each color TV system of NTSC, PAL, PAL-M, and PAL-N into a color difference signal, a burst extracting circuit for extracting a burst signal in the chroma signal is provided. A mode control means for selecting a desired color TV system from each of the color TV systems and generating a control signal, and a subcarrier generation circuit for generating a subcarrier phase-synchronized with the burst signal extracted by the burst extraction circuit, A demodulation circuit that selects a demodulation mode suitable for each color TV system by the control signal, demodulates the chroma signal into a color difference signal based on an output of the subcarrier generation circuit, and an output of the subcarrier generation circuit A discriminating circuit for discriminating whether or not the phase is synchronized with the burst signal, and oscillating at a period longer than a time constant required for discriminating by the discriminating circuit; An oscillation circuit, comprising a gate circuit that gates an output pulse of the oscillation circuit,
If the determination circuit determines that the output of the subcarrier generation circuit is not synchronized with the burst signal, the gate circuit is opened, and the output pulse of the oscillation circuit is sent to the subcarrier generation circuit. The phase synchronization operation can be repeated from the low frequency side in the oscillation cycle of the output pulse.

作用 本発明は上記した構成により、水晶振動子が切り換わ
った場合には、そのモード移行を検出し、VXOが低周波
から発振し始めるようにVXOの制御入力電圧をいったん
定電圧源にスイッチ回路で固定してから引き込み動作を
行なうようにし、これにより、TV方式のモードを切り換
えた場合(水晶振動子を切り換えた場合)でも、安定に
引き込み動作を行なうことができる。
Effect of the Invention With the above configuration, when the crystal oscillator is switched, the mode transition is detected, and the control input voltage of the VXO is temporarily switched to the constant voltage source so that the VXO starts oscillating from a low frequency. Then, the pull-in operation is performed after fixing, so that the pull-in operation can be stably performed even when the mode of the TV system is switched (when the crystal oscillator is switched).

また、サブキャリア発生回路の発振周波数と入力バー
スト信号のサブキャリア周波数とをキラー検波回路にて
比較し、発振が所望の周波数になっていない場合(バー
スト信号のサブキャリア周波数に位相ロックしていない
場合)には、1Hz程度の周期でVXOの制御電圧を定電圧源
に固定し、サブキャリア発生回路の発振周波数が所望の
周波数になるまで、低周波から引き込み動作を何度も立
ちあげる。これにより、水晶振動子の不要周波数での発
振や、サブキャリア発生回路の不要周波数での位相ロッ
クを防止することが可能である。
Also, the oscillation frequency of the subcarrier generation circuit and the subcarrier frequency of the input burst signal are compared by a killer detection circuit, and if the oscillation does not reach the desired frequency (the phase is not locked to the subcarrier frequency of the burst signal) In this case, the control voltage of VXO is fixed to a constant voltage source at a cycle of about 1 Hz, and the pull-in operation is started many times from a low frequency until the oscillation frequency of the subcarrier generation circuit reaches a desired frequency. This makes it possible to prevent oscillation at an unnecessary frequency of the crystal oscillator and phase lock at an unnecessary frequency of the subcarrier generation circuit.

実施例 以下、本発明の一実施例について図面を参照しながら
説明する。第1図は本発明の実施例のマルチデコーダー
回路のサブキャリア発生回路であり、第4図はその動作
を説明するための説明図である。また、マルチデコーダ
ー回路のサブキャリア発生回路以外の動作は先の従来例
で述べたとおりである。
Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a subcarrier generation circuit of a multi-decoder circuit according to an embodiment of the present invention, and FIG. 4 is an explanatory diagram for explaining the operation thereof. The operation of the multi-decoder circuit other than the subcarrier generation circuit is as described in the prior art.

第1図において、従来例で述べたように、位相比較器
21,ループフィルター22,VXO23,分周器24により、入力端
10に入来したバースト信号のサブキャリア周波数に位相
ロックしたサブキャリアを発生し出力端39から取り出さ
れる。VXO23には水晶振動子25,26,27,28、および、各水
晶振動子毎にフリーラン周波数を合わせるためのトリマ
ーコンデンサ29,30,31,32、スイッチ回路40が接続され
ており、モード制御部19のモード情報により4つの水晶
振動子のうちいずれか一つがスイッチ回路40により選択
される。水晶振動子25,26,27,28の発振周波数はNTSC,PA
L,PAL−M,PAL−Nの各方式のサブキャリア周波数の整数
倍になっており、本実施例ではサブキャリアの2倍の周
波数になっている。また、分周器24の分周比は、水晶振
動子の発振周波数に応じて設定されており、本実施例で
は1/2分周になっている。
In FIG. 1, as described in the conventional example, the phase comparator
21, Loop filter 22, VXO23, Divider 24
A subcarrier phase-locked to the subcarrier frequency of the burst signal input to 10 is generated and extracted from the output terminal 39. The VXO23 is connected to crystal oscillators 25, 26, 27, and 28, and trimmer capacitors 29, 30, 31, and 32 for adjusting the free-run frequency for each crystal oscillator, and a switch circuit 40. One of the four crystal units is selected by the switch circuit 40 according to the mode information of the unit 19. The oscillation frequency of the crystal unit 25, 26, 27, 28 is NTSC, PA
The subcarrier frequency of each system of L, PAL-M, and PAL-N is an integral multiple of the subcarrier frequency. In this embodiment, the frequency is twice the subcarrier frequency. Further, the frequency division ratio of the frequency divider 24 is set in accordance with the oscillation frequency of the crystal oscillator, and is 1/2 frequency division in the present embodiment.

本実施例で従来例と異なる点は、スイッチ回路37と電
圧源36とを設け、VXO23の入力電圧を所望の期間に所定
電圧に固定できるようになっている点である。VXO23の
入力電圧対発振周波数特性は第4図に示すようになって
おり、発振ループ(APCループ)が安定になった状態で
は第4図中のAO付近の周波数fO付近で発振するようにな
っている。このVXO32の入力電圧をモード移行時等にい
ったん安定点AOより高い電圧源(vH)36にスイッチ回路
37で強制的に固定することにより、VXO23の発振周波数
は安定点AOに比べて低い周波数fL(第4図中のAL点)に
移行し、その後にスイッチ回路37を開くことにより発振
ループの安定点は同図中のALからAOに確実に移行し、高
域の不要な安定点で発振したり、水晶発振周波数の奇数
倍のスプリアス成分で発振することを防止できる。
The present embodiment differs from the conventional example in that a switch circuit 37 and a voltage source 36 are provided so that the input voltage of the VXO 23 can be fixed at a predetermined voltage for a desired period. The input voltage vs. oscillation frequency characteristics of the VXO23 are as shown in FIG. 4. When the oscillation loop (APC loop) is stabilized, it oscillates near the frequency f O near A O in FIG. It has become. Once stable point A O higher voltage source input voltage of the VXO32 the mode transition or the like (v H) 36 to the switch circuit
By forcibly fixing at 37, the oscillation frequency of VXO23 shifts to a frequency f L (point A L in FIG. 4) lower than the stable point A O , and then the switch circuit 37 is opened to oscillate. The stable point of the loop shifts reliably from A L to A O in the figure, and it is possible to prevent oscillation at an unnecessary stable point in a high frequency range and oscillation at an odd multiple of the crystal oscillation frequency.

本実施例では、スイッチ回路23の制御を2系統の制御
信号により行っている。その1つは、TV方式のモードを
選択するモード制御部19からのモード情報をモード移行
検出部38に入力し、ここでモード移行を検出し、モード
移行の過渡期間のみスイッチ回路37を電圧源36に接続す
るように制御し、モード移行時に水晶振動子が切り換わ
った際に低周波数fLから安定に発振が立ち上がるように
している。
In this embodiment, the control of the switch circuit 23 is performed by two control signals. One of them is to input the mode information from the mode control unit 19 for selecting the mode of the TV system to the mode transition detecting unit 38, where the mode transition is detected, and the switch circuit 37 is switched to the voltage source only during the transition period of the mode transition. It is controlled so as to be connected to 36 so that the oscillation stably rises from the low frequency f L when the crystal oscillator is switched at the time of mode transition.

また、2つ目の制御方法は、分周器24の出力サブキャ
リアと位相比較器21の入力バースト信号のサブキャリア
とが位相ロックしているかどうかをキラー検波回路35に
て検出し、両者が位相ロックしていない場合にはゲート
回路35のゲートを開き発振回路33の発振出力パルスでス
イッチ回路37を一定周期(約1Hz程度の周期)で開閉す
るように作動させる。これにより、VXO23の入力は、分
周器24の出力サブキャリアと位相比較器21の入力バース
ト信号のサブキャリアとが位相ロックするまで一定周期
で電圧源36に接続された後、再び開放される動作をくり
かえすことになり、第4図のALからAOまでの移行をくり
返し、発振が所望の周波数に立ち上がるまでこの動作を
くり返すことになる。発振が立ち上がり、分周器24の出
力サブキャリアと位相比較器21の入力バースト信号のサ
ブキャリアとが位相ロックした後は、キラー検波回路35
の制御信号によりゲート回路34のゲートを閉じて発振回
路33の出力パルスをスイッチ回路37におくるのを止め、
スイッチ回路37は開放状態となり、通常のAPCループと
して作動するようにしている。
In the second control method, the killer detection circuit 35 detects whether or not the output subcarrier of the frequency divider 24 and the subcarrier of the input burst signal of the phase comparator 21 are phase-locked. When the phase is not locked, the gate of the gate circuit 35 is opened, and the switch circuit 37 is operated so as to open and close at a constant cycle (about 1 Hz cycle) by the oscillation output pulse of the oscillation circuit 33. As a result, the input of the VXO 23 is connected to the voltage source 36 at a constant cycle until the output subcarrier of the frequency divider 24 and the subcarrier of the input burst signal of the phase comparator 21 are phase-locked, and then released again. It will be repeated operation, repeatedly transition from a L of FIG. 4 to a O, the oscillation will be repeated this operation until the rising edge to the desired frequency. After the oscillation rises and the output subcarrier of the frequency divider 24 and the subcarrier of the input burst signal of the phase comparator 21 are phase-locked, the killer detection circuit 35
The gate of the gate circuit 34 is closed by the control signal to stop the output pulse of the oscillation circuit 33 from being sent to the switch circuit 37,
The switch circuit 37 is open, and operates as a normal APC loop.

このように本実施例によれば、VXO23の入力部にスイ
ッチ回路37と電圧源36とを設けることにより、水晶振動
子を切り換えるモード移行時や、発振が所望の周波数に
立ち上がらなかった場合に、いったんスイッチ回路37を
閉じてVXO23の入力電圧を電圧源36に接続し、これによ
り発振周波数をいったん低い発振周波数点(図中のAL
に強制的に設定し、そこから引き込み動作を行なわせる
ことにより、発振ループ(APCループ)を安定に立ち上
げ、確実に所望の周波数で発振させることができる。
As described above, according to the present embodiment, by providing the switch circuit 37 and the voltage source 36 at the input section of the VXO 23, when the mode shifts to switch the crystal oscillator, or when the oscillation does not rise to the desired frequency, once closing switch circuit 37 connects the input voltage of VXO23 the voltage source 36, thereby temporarily lower the oscillation frequency points the oscillation frequency (a L in the figure)
, The oscillation loop (APC loop) can be stably started, and oscillation can be reliably performed at a desired frequency.

なお、本実施例では、無入力時やバースト信号の存在
しない白黒信号時でもキラー検波回路35が働くようにな
っているため、この場合にも発振回路33の出力パルスが
ゲート回路34を経てスイッチ回路37に供給され、一定周
期にて発振立ち上げの動作を行うようになっている。し
かし、無入力時やバースト信号の存在しない信号におい
てAPCループをロックさせる動作は必要ないため、この
場合には、ゲート回路34を開かないようにし、発振立ち
上げの動作を禁止してもよい。
In this embodiment, the killer detection circuit 35 operates even when there is no input or when there is no black and white signal in which a burst signal does not exist. In this case, the output pulse of the oscillation circuit 33 is also switched through the gate circuit 34. The signal is supplied to a circuit 37, and an operation for starting oscillation is performed at a constant cycle. However, since there is no need to perform an operation to lock the APC loop when there is no input or in a signal having no burst signal, in this case, the gate circuit 34 may not be opened, and the operation of starting oscillation may be prohibited.

また、本実施例では、モード移行検出部38によりモー
ド移行時を検出しスイッチ回路37をその期間閉じるよう
にしているが、発振が不安定になりやすい期間(例え
ば、サブキャリア発振回路14の電源電圧が投入された直
後など)においても所定期間スイッチ回路37を閉じ、電
圧源36をVXO23の入力に接続し、強制的に低周波数の発
振点(AL)に固定し、電源電圧が十分安定になった時点
でスイッチ回路37を開き所望の発振点(AO)に移行させ
て、安定に発振を立ち上げることもできる。
Further, in the present embodiment, the mode transition detecting unit 38 detects the time of the mode transition and closes the switch circuit 37 during that period. However, during the period when the oscillation is likely to be unstable (for example, the power supply of the subcarrier oscillation circuit 14). close the predetermined period switching circuit 37 also in the like) immediately after the voltage is turned on, connecting the voltage source 36 to the input of VXO23, forcibly fixed to the lower frequency of the oscillation point (a L), the power supply voltage is sufficiently stable At this point, the switch circuit 37 can be opened to shift to a desired oscillation point (A O ), and oscillation can be stably started.

また、本実施例では、発振回路33の発振周波数は約1H
zで発振するようになっているが、これは、キラー検波
回路35の検波時定数より十分大きい時間間隔の発振周期
であれば特にどの周波数であっても構わない。
In this embodiment, the oscillation frequency of the oscillation circuit 33 is about 1H.
Oscillation is performed at z, but this may be any frequency as long as the oscillation period has a time interval sufficiently larger than the detection time constant of the killer detection circuit 35.

ただし、発振回路33の発振周期がキラー検波回路35の
検波時定数よりも短い周期で発振していると、以下に述
べる問題を生じるので注意を要する。すなわち、水晶振
動子の発振が正常に発振を開始し、出力サブキャリアが
入力端20のバースト信号に位相ロックした直後は、キラ
ー検波回路35は検波時定数のため、まだ位相ロックして
いないと判断しておりゲート回路34は開いたままになっ
ている。もし、この期間内に発振回路33から発振パルス
が出力されると、再びスイッチ回路37が閉じるため、VX
O23は定電圧源36のvHに対応する周波数fLから再び引き
こみ動作を開始してしまう。このため、キラー検波回路
35の検波が終了する前に発振立ち上げ動作(スイッチ回
路37の開閉)がくり返し行われ、サブキャリア発生回路
14は入力バースト信号に位相ロックすることができなく
なる。
Note, however, that if the oscillation cycle of the oscillation circuit 33 oscillates at a cycle shorter than the detection time constant of the killer detection circuit 35, the following problem occurs, so care must be taken. That is, immediately after the oscillation of the crystal oscillator starts to oscillate normally and the output subcarrier has phase-locked to the burst signal at the input terminal 20, the killer detection circuit 35 has not yet locked in phase due to the detection time constant. As a result, the gate circuit 34 remains open. If an oscillation pulse is output from the oscillation circuit 33 during this period, the switch circuit 37 closes again, so that VX
O23 would start again pull-operation from the frequency f L corresponding to v H of the constant voltage source 36. Therefore, the killer detection circuit
Before the detection of 35 is completed, the oscillation start-up operation (opening and closing of the switch circuit 37) is repeated, and the subcarrier generation circuit
No. 14 cannot be phase locked to the input burst signal.

これより分かるように、発振回路33はキラー検波回路
35の検波時定数よりも十分長い周期で発振するようにし
ておく必要があり、本実施例では、キラー検波回路の時
定数が約10Hzであることから、発振回路33の発振周波数
を約1Hzに設定している。
As can be seen, the oscillation circuit 33 is a killer detection circuit
It is necessary to oscillate at a period sufficiently longer than the detection time constant of 35.In this embodiment, since the time constant of the killer detection circuit is about 10 Hz, the oscillation frequency of the oscillation circuit 33 is set to about 1 Hz. You have set.

発明の効果 以上の説明から明らかなように、本発明によればマル
チデコーダー回路のサブキャリア発生回路において、水
晶振動子が切り換わった場合には、そのモード移行を検
出し、VXOが低周波から発振し始めるようにVXOの制御入
力電圧をいったん定電圧源にスイッチ回路で固定し、そ
の後に引きこみ動作を行うようにすることで、不要な高
域周波数における誤発振を防止し確実に所望の周波数で
発振させることができる。
As is clear from the above description, according to the present invention, when the crystal oscillator is switched in the subcarrier generation circuit of the multi-decoder circuit, the mode transition is detected, and the VXO is switched from low frequency. Once the VXO control input voltage is fixed to a constant voltage source with a switch circuit to start oscillating, and then the pull-in operation is performed, erroneous oscillation at unnecessary high frequency is prevented and the desired It can oscillate at a frequency.

また、発振がうまく立ち上がらずAPCループが入力の
バースト信号に位相ロックしなかった場合でも、キラー
検波回路にてこれを検出し、1Hz程度の周期でVXOの入力
電圧を定電圧源に固定し、サブキャリア発振回路の発振
周波数が所望の周波数になるまで、低周波から引きこみ
動作をくり返すようにし、これによりAPCループが位相
ロックするまで何度も引きこみ動作を行うことが可能に
なり、不要周波数で発振したり、不要周波数で位相ロッ
クすることを防止することができる。
Also, even if the oscillation does not start up properly and the APC loop does not lock in phase with the input burst signal, this is detected by the killer detection circuit, and the VXO input voltage is fixed to a constant voltage source with a cycle of about 1 Hz, Until the oscillation frequency of the subcarrier oscillation circuit reaches a desired frequency, the pull-in operation is repeated from a low frequency, whereby it is possible to perform the pull-in operation many times until the APC loop is phase locked. Oscillation at an unnecessary frequency and phase lock at an unnecessary frequency can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例マルチデコーダー回路のサブ
キャリア発生回路のブロック図、第2図は従来のマルチ
デコーダー回路の要部ブロック図、第3図は従来のマル
チデコーダー回路のサブキャリア発生回路のブロック
図、第4図はVXOの入力電圧対発振周波数の特性図であ
る。 2……ACC、3……1HDL、4,18,37,40……スイッチ回
路、7,8……乗算回路、13……バースト抜き取り回路、1
4……サブキャリア発生回路、15……ライン識別回路、1
9……モード制御部、21……位相比較器、22……ループ
フィルター、23……VXO、24……分周器、25,26,27,28…
…水晶振動子、29,30,31,32……トリマー、33……発振
回路、34……ゲート回路、35……キラー検波回路、36…
…電圧源、38……モード移行検出部。
FIG. 1 is a block diagram of a subcarrier generation circuit of a multi-decoder circuit according to one embodiment of the present invention, FIG. 2 is a block diagram of a main part of a conventional multi-decoder circuit, and FIG. FIG. 4 is a block diagram of the circuit, and FIG. 4 is a characteristic diagram of the input voltage of the VXO versus the oscillation frequency. 2 ... ACC, 3 ... 1HDL, 4,18,37,40 ... Switch circuit, 7,8 ... Multiplier circuit, 13 ... Burst extraction circuit, 1
4 ... Subcarrier generation circuit, 15 ... Line identification circuit, 1
9 Mode controller, 21 Phase comparator, 22 Loop filter, 23 VXO, 24 frequency divider, 25, 26, 27, 28
... crystal oscillator, 29, 30, 31, 32 ... trimmer, 33 ... oscillation circuit, 34 ... gate circuit, 35 ... killer detection circuit, 36 ...
... voltage source, 38 ... mode shift detector.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04N 9/00 H04N 9/45 H04N 9/64 - 9/66──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H04N 9/00 H04N 9/45 H04N 9/64-9/66

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】NTSC,PAL,PAL−M,PAL−Nの各カラーTV方
式のクロマ信号を色差信号に復調するように構成された
マルチデコーダー回路において、前記クロマ信号中のバ
ースト信号を抜き取るバースト抜き取り回路と、前記各
カラーTV方式から所望のカラーTV方式を選択し制御信号
を発生するモード制御手段と、前記バースト抜き取り回
路で抜き取られたバースト信号に位相同期したサブキャ
リアを発生するサブキャリア発生回路と、前記制御信号
により前記各カラーTV方式に適合した復調形態を選択
し、前記サブキャリア発生回路の出力をもとに前記クロ
マ信号を色差信号に復調する復調回路と、前記制御信号
の変化を検知し、前記各カラーTV方式が第1のカラーTV
方式から第2のカラーTV方式にモード移行したことを検
出するモード移行検出手段と、前記モード移行検出手段
の出力により、前記モード移行の直後は、前記サブキャ
リア発生回路の位相同期動作が低周波数側から行われる
ように発振周波数の制御をする発振制御回路とを備えた
ことを特徴とするマルチデコーダー回路。
In a multi-decoder circuit configured to demodulate a chroma signal of each color TV system of NTSC, PAL, PAL-M, and PAL-N into a color difference signal, a burst for extracting a burst signal from the chroma signal is provided. A sampling circuit, mode control means for selecting a desired color TV system from the respective color TV systems and generating a control signal, and subcarrier generation for generating a subcarrier phase-synchronized with the burst signal extracted by the burst sampling circuit A circuit, a demodulation circuit that selects a demodulation mode suitable for each color TV system by the control signal, and demodulates the chroma signal into a color difference signal based on an output of the subcarrier generation circuit; and a change in the control signal. And each color TV system is the first color TV
Mode transition detecting means for detecting that the mode has shifted from the system to the second color TV system, and the output of the mode transition detecting means allows the phase synchronization operation of the subcarrier generation circuit to be performed at a low frequency immediately after the mode transition. A multi-decoder circuit comprising: an oscillation control circuit that controls an oscillation frequency so as to be performed from the side.
【請求項2】NTSC,PAL,PAL−M,PAL−Nの各カラーTV方
式のクロマ信号を色差信号に復調するように構成された
マルチデコーダー回路において、前記クロマ信号中のバ
ースト信号を抜き取るバースト抜き取り回路と、前記各
カラーTV方式から所望のカラーTV方式を選択し制御信号
を発生するモード制御手段と、前記バースト抜き取り回
路で抜き取られたバースト信号に位相同期したサブキャ
リアを発生するサブキャリア発生回路と、前記制御信号
により前記各カラーTV方式に適合した復調形態を選択
し、前記サブキャリア発生回路の出力をもとに前記クロ
マ信号を色差信号に復調する復調回路と、前記サブキャ
リア発生回路の出力が前記バースト信号に位相同期した
かどうかを判別する判別回路と、前記判別回路の判別に
要する時定数より長い周期で発振する発振回路と、前記
発振回路の出力パルスにゲートをかけるゲート回路とを
備え、前記判別回路で前記サブキャリア発生回路の出力
が前記バースト信号に位相同期していないと判断された
場合には、前記ゲート回路を開き、前記発振回路の出力
パルスを前記サブキャリア発生回路におくり、位相同期
動作が前記出力パルスの発振周期で低周波数側からくり
返し行えるようにしたことを特徴としたマルチデコーダ
ー回路
2. A multi-decoder circuit configured to demodulate a chroma signal of each color TV system of NTSC, PAL, PAL-M, and PAL-N into a color difference signal, wherein a burst for extracting a burst signal from the chroma signal is provided. A sampling circuit, mode control means for selecting a desired color TV system from the respective color TV systems and generating a control signal, and subcarrier generation for generating a subcarrier phase-synchronized with the burst signal extracted by the burst sampling circuit A demodulation circuit for selecting a demodulation form suitable for each color TV system by the control signal, and demodulating the chroma signal into a color difference signal based on an output of the subcarrier generation circuit; and the subcarrier generation circuit A discriminating circuit for discriminating whether or not the output of the discriminator is in phase with the burst signal; An oscillation circuit for oscillating, and a gate circuit for applying a gate to an output pulse of the oscillation circuit, and when it is determined that the output of the subcarrier generation circuit is not phase-synchronized with the burst signal by the determination circuit, A multi-decoder circuit wherein the gate circuit is opened, an output pulse of the oscillation circuit is sent to the subcarrier generation circuit, and a phase synchronization operation can be repeated from a low frequency side in an oscillation cycle of the output pulse.
【請求項3】サブキャリア発生回路は、各TV方式のサブ
キャリア周波数の整数N倍で発振する水晶振動子と、前
記水晶振動子により発振する電圧制御発振器と、前記電
圧制御発振器の出力を1/N分周し前記サブキャリア発生
回路のサブキャリア出力を生成する分周器と、前記分周
器のサブキャリア出力と入力のバースト信号との位相比
較を行う位相比較器と、前記位相比較器の出力である比
較誤差電圧を積分するループフィルターと、前記ループ
フィルターの出力電圧を前記電圧制御発振器に印加する
ことにより、前記バースト信号に位相同期したサブキャ
リア出力を発生するように構成されており、前記電圧制
御発振器の印加電圧を所望の期間固定するためのスイッ
チ回路と、前記スイッチ回路に接続された定電圧源とを
有し、所望の期間は前記スイッチ回路を閉じることによ
り前記電圧制御発振器がバースト信号に位相同期した場
合の発振周波数に比べて低周波数側で発振するように
し、前記スイッチ回路を開いた後は、前記低周波数側か
ら位相同期動作を行うようにしたことを特徴とする請求
項1または2記載のマルチデコーダー回路。
3. A sub-carrier generating circuit comprising: a crystal oscillator oscillating at an integer N times the sub-carrier frequency of each TV system; a voltage-controlled oscillator oscillated by the crystal oscillator; / N frequency divider for generating a subcarrier output of the subcarrier generation circuit, a phase comparator for comparing the phase of the subcarrier output of the frequency divider with the input burst signal, and the phase comparator A loop filter that integrates a comparison error voltage that is an output of the loop filter, and a subcarrier output that is phase-synchronized with the burst signal by applying an output voltage of the loop filter to the voltage-controlled oscillator. A switch circuit for fixing the applied voltage of the voltage-controlled oscillator for a desired period, and a constant voltage source connected to the switch circuit, wherein the desired period is By closing the switch circuit, the voltage-controlled oscillator oscillates at a lower frequency than the oscillation frequency when phase-locked to the burst signal. 3. The multi-decoder circuit according to claim 1, wherein the multi-decoder circuit operates.
JP13594190A 1990-05-25 1990-05-25 Multi decoder circuit Expired - Fee Related JP2785446B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13594190A JP2785446B2 (en) 1990-05-25 1990-05-25 Multi decoder circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13594190A JP2785446B2 (en) 1990-05-25 1990-05-25 Multi decoder circuit

Publications (2)

Publication Number Publication Date
JPH0472891A JPH0472891A (en) 1992-03-06
JP2785446B2 true JP2785446B2 (en) 1998-08-13

Family

ID=15163427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13594190A Expired - Fee Related JP2785446B2 (en) 1990-05-25 1990-05-25 Multi decoder circuit

Country Status (1)

Country Link
JP (1) JP2785446B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7277134B2 (en) * 2003-11-10 2007-10-02 Matsushita Electric Industrial Co., Ltd. Chrominance signal demodulation apparatus

Also Published As

Publication number Publication date
JPH0472891A (en) 1992-03-06

Similar Documents

Publication Publication Date Title
US4554582A (en) Apparatus for synchronizing a source of computer controlled video to another video source
KR900006490B1 (en) Chrominance signal processing device
EP0332252B1 (en) Color television standard identification circuit
JPH09135456A (en) Video display device
US6538702B1 (en) Digital color signal reproducing circuit
JP2785446B2 (en) Multi decoder circuit
KR20010033521A (en) Dual-loop pll circuit and chrominance demodulation circuit using the same
EP0160531A2 (en) Demodulator circuits for amplitude-modulated signals
KR100406451B1 (en) Signal processing circuit
JP3030072B2 (en) Chroma signal jitter removal circuit
JPH0654274A (en) Video signal processing circuit
KR100239600B1 (en) Color signal demodulating circuit
JP2823291B2 (en) SECAM type line identification circuit
JP3129108B2 (en) Video signal processing device
JP3110196B2 (en) Automatic comb filter adjustment circuit
JP2905244B2 (en) Color signal processing device
EP0464329B1 (en) Color signal demodulating circuit
JP3363795B2 (en) Broadcast system identification device
JPS5930388A (en) Multi-purpose color television receiver
JPH0918892A (en) Chrominance signal processor
JPH05207496A (en) Discrimination circuit for chrominance subcarrier frequency
JPH05219522A (en) Yc separator circuit
JPH08140108A (en) Broadcasting system discriminating method
JPS6324783A (en) Signal discriminating circuit
JPS59126394A (en) Burst phase discriminating circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees