JP2776419B2 - 平面表示装置の駆動回路、それを有する平面表示装置、及びその駆動方法 - Google Patents
平面表示装置の駆動回路、それを有する平面表示装置、及びその駆動方法Info
- Publication number
- JP2776419B2 JP2776419B2 JP1430497A JP1430497A JP2776419B2 JP 2776419 B2 JP2776419 B2 JP 2776419B2 JP 1430497 A JP1430497 A JP 1430497A JP 1430497 A JP1430497 A JP 1430497A JP 2776419 B2 JP2776419 B2 JP 2776419B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- coil
- diode
- voltage
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は平面表示装置の駆動
回路、それを有する平面表示装置、及びその駆動方法に
関するものであり、特に詳しくは、平面表示装置に於い
て高速線順次方式の走査方法を低消費電力で、低コスト
で実現しうる平面表示装置の駆動に関するものである。
回路、それを有する平面表示装置、及びその駆動方法に
関するものであり、特に詳しくは、平面表示装置に於い
て高速線順次方式の走査方法を低消費電力で、低コスト
で実現しうる平面表示装置の駆動に関するものである。
【０００２】
【従来の技術】近年、薄形の利点からＣＲＴに代わりＰ
ＤＰ（プラズマディスプレイ），ＬＣＤ（液晶ディスプ
レイ），ＥＬ（エレクトロルミネッセンス）等の平面マ
トリクス形表示装置の要求が増加しているが、特に最近
ではカラー表示の要求が高まっている。
ＤＰ（プラズマディスプレイ），ＬＣＤ（液晶ディスプ
レイ），ＥＬ（エレクトロルミネッセンス）等の平面マ
トリクス形表示装置の要求が増加しているが、特に最近
ではカラー表示の要求が高まっている。
【０００３】従来から、プラズマディスプレイ装置やエ
レクトロルミネセンスディスプレイ（ＥＬ）装置等が代
表的とされている、平面表示装置、即ちフラット形表示
装置は、奥行きが小さく、且つ大型の表示画面が実現さ
れて来ている事から、急速にその用途が拡大され、生産
規模も増大して来ている。処で、係る平面表示装置は、
一般的には、電極間に堆積された電荷を所定の電圧下で
放電発光させて表示するものであり、その一般的な表示
原理を、プラズマディスプレイ装置を例に採って、その
構造と作動を以下に概略的に説明する。
レクトロルミネセンスディスプレイ（ＥＬ）装置等が代
表的とされている、平面表示装置、即ちフラット形表示
装置は、奥行きが小さく、且つ大型の表示画面が実現さ
れて来ている事から、急速にその用途が拡大され、生産
規模も増大して来ている。処で、係る平面表示装置は、
一般的には、電極間に堆積された電荷を所定の電圧下で
放電発光させて表示するものであり、その一般的な表示
原理を、プラズマディスプレイ装置を例に採って、その
構造と作動を以下に概略的に説明する。
【０００４】即ち、従来から良く知られているプラズマ
ディスプレイ装置（ＡＣ型ＰＤＰ）には、２本の電極で
選択放電（アドレス放電）および維持放電を行う２電極
型と、第３の電極を利用してアドレス放電を行う３電極
型とがある。一方、カラー表示を行うプラズマディスプ
レイ装置（ＰＤＰ）では、放電により発生する紫外線に
よって放電セル内に形成した蛍光体を励起しているが、
この蛍光体は、放電により同時に発生する正電荷である
イオンの衝撃に弱いという欠点がある。 上記の２電極
型では、当該蛍光体がイオンに直接当たるような構成に
なっているため、蛍光体の寿命低下を招く恐れがある。
ディスプレイ装置（ＡＣ型ＰＤＰ）には、２本の電極で
選択放電（アドレス放電）および維持放電を行う２電極
型と、第３の電極を利用してアドレス放電を行う３電極
型とがある。一方、カラー表示を行うプラズマディスプ
レイ装置（ＰＤＰ）では、放電により発生する紫外線に
よって放電セル内に形成した蛍光体を励起しているが、
この蛍光体は、放電により同時に発生する正電荷である
イオンの衝撃に弱いという欠点がある。 上記の２電極
型では、当該蛍光体がイオンに直接当たるような構成に
なっているため、蛍光体の寿命低下を招く恐れがある。
【０００５】これを回避するために、カラープラズマデ
ィスプレイ装置では、面放電を利用した３電極構造が一
般に用いられている。さらに、この３電極型において
も、第３の電極の維持放電を行う第１と第２の電極が配
置されている基板に当該第３の電極を形成する場合と、
対向するもう一つの基板に当該第３の電極を配置する場
合がある。
ィスプレイ装置では、面放電を利用した３電極構造が一
般に用いられている。さらに、この３電極型において
も、第３の電極の維持放電を行う第１と第２の電極が配
置されている基板に当該第３の電極を形成する場合と、
対向するもう一つの基板に当該第３の電極を配置する場
合がある。
【０００６】また、同一基板に前記の３種の電極を形成
する場合でも、維持放電を行う２本の電極の上に第３の
電極を配置する場合と、その下に第３の電極を配置する
場合がある。さらに、蛍光体から発せられた可視光を、
その蛍光体を透過して見る場合と、蛍光体からの反射を
見る場合がある。
する場合でも、維持放電を行う２本の電極の上に第３の
電極を配置する場合と、その下に第３の電極を配置する
場合がある。さらに、蛍光体から発せられた可視光を、
その蛍光体を透過して見る場合と、蛍光体からの反射を
見る場合がある。
【０００７】上記した各タイプのプラズマディスプレイ
装置は、何れも原理は、互いに同一であるので、以下で
は、維持放電を行う第１と第２の電極を設けた第１の基
板と、これとは別で、当該第１の基板と対向する第２の
基板に第３の電極を形成して構成された平面表示装置に
付いてその具体例を説明する。即ち、図３は、従来の平
面表示装置の一例の構成を示す平面図である。
装置は、何れも原理は、互いに同一であるので、以下で
は、維持放電を行う第１と第２の電極を設けた第１の基
板と、これとは別で、当該第１の基板と対向する第２の
基板に第３の電極を形成して構成された平面表示装置に
付いてその具体例を説明する。即ち、図３は、従来の平
面表示装置の一例の構成を示す平面図である。
【０００８】同図中、表示パネル１は、上記した３電極
方式のプラズマディスプレイ装置（ＰＤＰ）の構成の概
略を示す概略的平面図であり、又、図４は、図３のプラ
ズマディスプレイ装置に形成される、一つの放電セル１
０における概略的断面図である。即ち、当該プラズマデ
ィスプレイ装置は、図３及び図４から判る様に、２枚の
ガラス基板１２、１３によって構成されている。第１の
基板１３には、互いに平行して配置された維持電極とし
て作動する第１の電極（Ｘ電極）１４、および第２の電
極（Ｙ電極）１５を備え、それらは、誘電体層１８で被
覆されている。
方式のプラズマディスプレイ装置（ＰＤＰ）の構成の概
略を示す概略的平面図であり、又、図４は、図３のプラ
ズマディスプレイ装置に形成される、一つの放電セル１
０における概略的断面図である。即ち、当該プラズマデ
ィスプレイ装置は、図３及び図４から判る様に、２枚の
ガラス基板１２、１３によって構成されている。第１の
基板１３には、互いに平行して配置された維持電極とし
て作動する第１の電極（Ｘ電極）１４、および第２の電
極（Ｙ電極）１５を備え、それらは、誘電体層１８で被
覆されている。
【０００９】更に、該誘電体層１８からなる放電面には
保護膜としてＭｇＯ（酸化マグネシューム）膜等で構成
された被膜２１が形成されている。一方、前記第１のガ
ラス基板１３と向かい合う第２の基板１２の表面には、
第３の電極即ちアドレス電極として作動する電極１６
が、該維持電極１４、１５と直交する形で形成されてい
る。
保護膜としてＭｇＯ（酸化マグネシューム）膜等で構成
された被膜２１が形成されている。一方、前記第１のガ
ラス基板１３と向かい合う第２の基板１２の表面には、
第３の電極即ちアドレス電極として作動する電極１６
が、該維持電極１４、１５と直交する形で形成されてい
る。
【００１０】また、アドレス電極１６上には、赤、緑、
青の発光特性の一つを持つ蛍光体１９が、該第２の基板
１２の該アドレス電極が配置されている面と同一の面に
形成されている壁部１７によって規定される放電空間２
０内に、配置されている。つまり、該プラズマディスプ
レイ装置に於ける各放電セル１０は壁（障壁）によって
仕切られている。
青の発光特性の一つを持つ蛍光体１９が、該第２の基板
１２の該アドレス電極が配置されている面と同一の面に
形成されている壁部１７によって規定される放電空間２
０内に、配置されている。つまり、該プラズマディスプ
レイ装置に於ける各放電セル１０は壁（障壁）によって
仕切られている。
【００１１】また、上記具体例に於ける該プラズマディ
スプレイ装置に於いては、第１の電極（Ｘ電極）１４と
該第２の電極（Ｙ電極）１５とは、互いに平行に配置さ
れ、それぞれ対を構成しており、該第２の電極（Ｙ電
極）１５は、Ｙ電極駆動共通ドライバ回路３に接続され
ている個別のＹ電極駆動回路４1 〜４n により、それぞ
れ個別に駆動されるが、該第１の電極（Ｘ電極）１４
は、共通電極を構成しており、１個のドライバ回路５で
駆動される構成と成っている。
スプレイ装置に於いては、第１の電極（Ｘ電極）１４と
該第２の電極（Ｙ電極）１５とは、互いに平行に配置さ
れ、それぞれ対を構成しており、該第２の電極（Ｙ電
極）１５は、Ｙ電極駆動共通ドライバ回路３に接続され
ている個別のＹ電極駆動回路４1 〜４n により、それぞ
れ個別に駆動されるが、該第１の電極（Ｘ電極）１４
は、共通電極を構成しており、１個のドライバ回路５で
駆動される構成と成っている。
【００１２】又、当該Ｘ電極１４とＹ電極１５に直交し
てアドレス電極１６−１〜１６−ｍが配置されており、
該アドレスで電極１６−１〜１６−ｍは、適宜のアドレ
スドライバ回路６に接続されている。係る従来の平面表
示装置に於いては、アドレス電極１６は１本毎にアドレ
スドライバ６に接続され、そのアドレスドライバ６によ
ってアドレス放電時のアドレスパルスが各アドレス電極
に印加される。
てアドレス電極１６−１〜１６−ｍが配置されており、
該アドレスで電極１６−１〜１６−ｍは、適宜のアドレ
スドライバ回路６に接続されている。係る従来の平面表
示装置に於いては、アドレス電極１６は１本毎にアドレ
スドライバ６に接続され、そのアドレスドライバ６によ
ってアドレス放電時のアドレスパルスが各アドレス電極
に印加される。
【００１３】また、Ｙ電極１５は、個別にＹスキャンド
ライバ４1 〜４n に接続されている。該スキャンドライ
バ４1 〜４n は、更にＹ側共通ドライバ３に接続されて
おり、アドレス放電時のパルスはスキャンドライバ４1
〜４n から発生されるが、維持放電パルス等はＹ側共通
ドライバ３で発生し、Ｙスキャンドライバ４1 〜４nを
経由して、Ｙ電極１５に印加される。
ライバ４1 〜４n に接続されている。該スキャンドライ
バ４1 〜４n は、更にＹ側共通ドライバ３に接続されて
おり、アドレス放電時のパルスはスキャンドライバ４1
〜４n から発生されるが、維持放電パルス等はＹ側共通
ドライバ３で発生し、Ｙスキャンドライバ４1 〜４nを
経由して、Ｙ電極１５に印加される。
【００１４】一方、Ｘ電極１４は当該平面表示装置に於
けるパネルの全表示ラインに亘って共通に接続され駆動
される。つまり、Ｘ電極側の共通ドライバ５は、書き込
みパルス、維持パルス等を発生し、これらを同時平行的
に各Ｙ電極１５に印加する。これらのドライバ回路は、
図示されてはいない制御回路によって制御され、その制
御回路は、装置の外部より入力される、同期信号や表示
データ信号によって制御される。
けるパネルの全表示ラインに亘って共通に接続され駆動
される。つまり、Ｘ電極側の共通ドライバ５は、書き込
みパルス、維持パルス等を発生し、これらを同時平行的
に各Ｙ電極１５に印加する。これらのドライバ回路は、
図示されてはいない制御回路によって制御され、その制
御回路は、装置の外部より入力される、同期信号や表示
データ信号によって制御される。
【００１５】一方、本具体例に於けるＸ電極側の共通ド
ライバ５とＹ電極側の共通ドライバ３は図示しない適宜
の制御回路に接続されており、該Ｘ電極１４と該Ｙ電極
１５とを交互に印加される電圧の極性を反転させながら
一斉に駆動して、上記した維持放電を実行させるもので
ある。上記に於いて説明した様に、従来の平面表示装置
に於ける表示パネル１は、前記した維持放電セル部１０
が水平方向にｍ個、垂直方向にｎ個がマトリックス状に
配列されているもので有って、Ｙ側走査ドライバ回路４
1 は、当該垂直方向の一番上でかつ水平方向にｍ個整列
している維持放電セル部１０に接続されたＹ電極を駆動
するものであり、同様にそれぞれのＹ側走査ドライバ回
路４2 から４nは、各々対応する走査表示ラインである
Ｙ電極を個別に駆動するものである。
ライバ５とＹ電極側の共通ドライバ３は図示しない適宜
の制御回路に接続されており、該Ｘ電極１４と該Ｙ電極
１５とを交互に印加される電圧の極性を反転させながら
一斉に駆動して、上記した維持放電を実行させるもので
ある。上記に於いて説明した様に、従来の平面表示装置
に於ける表示パネル１は、前記した維持放電セル部１０
が水平方向にｍ個、垂直方向にｎ個がマトリックス状に
配列されているもので有って、Ｙ側走査ドライバ回路４
1 は、当該垂直方向の一番上でかつ水平方向にｍ個整列
している維持放電セル部１０に接続されたＹ電極を駆動
するものであり、同様にそれぞれのＹ側走査ドライバ回
路４2 から４nは、各々対応する走査表示ラインである
Ｙ電極を個別に駆動するものである。
【００１６】一方、Ｘ電極は、該全てのＹ電極に平行し
て配置されているが、共通電極を構成しているので有っ
て、従って、一つのＸ電極ドライバ回路５のみによっ
て、当該Ｘ電極は駆動されるものである。上記した従来
に於ける平面表示装置の駆動方法を図５及び図６を参照
しながら説明する。
て配置されているが、共通電極を構成しているので有っ
て、従って、一つのＸ電極ドライバ回路５のみによっ
て、当該Ｘ電極は駆動されるものである。上記した従来
に於ける平面表示装置の駆動方法を図５及び図６を参照
しながら説明する。
【００１７】つまり、１フレームの表示期間Ｓを走査ア
ドレス期間Ｓ−１と維持放電期間Ｓ−２とに分割して表
示操作を実行するものである。そして、該走査アドレス
期間に於いては、Ｙ電極側走査ドライバ回路４1 からＹ
電極１５−１へ走査信号を供給すると共に、アドレスド
ライバ回路６からアドレス電極１６−１から１６−ｍ
へ、Ｙ電極１５−１により構成される１ライン目の表示
データに応じた信号がアドレスパルスＡＰを用いて供給
され、表示すべきセル部分１０が、一時的に放電し、所
定の壁電荷が当該セル部分内に堆積されメモリ機能を発
揮する。
ドレス期間Ｓ−１と維持放電期間Ｓ−２とに分割して表
示操作を実行するものである。そして、該走査アドレス
期間に於いては、Ｙ電極側走査ドライバ回路４1 からＹ
電極１５−１へ走査信号を供給すると共に、アドレスド
ライバ回路６からアドレス電極１６−１から１６−ｍ
へ、Ｙ電極１５−１により構成される１ライン目の表示
データに応じた信号がアドレスパルスＡＰを用いて供給
され、表示すべきセル部分１０が、一時的に放電し、所
定の壁電荷が当該セル部分内に堆積されメモリ機能を発
揮する。
【００１８】以下同様にして、Ｙ電極側走査ドライバ４
2 、４3 ・・・４n の順に線順次に各Ｙ電極１５−２〜
１５−ｎまでを順次に走査して、所定のセル部分に表示
すべきデータを書き込むものである。当該走査アドレス
期間Ｓ−１が終了すると、維持放電期間Ｓ−２が開始さ
れるもので有って、当該表示パネルを構成する全てのセ
ル部分１０に対して、Ｙ電極側共通ドライバ回路３とＸ
電極側の共通ドライバ回路５によって、Ｙ電極１５−１
〜１５−ｎとＸ電極１４の間に、同時に所定の電圧Ｙｓ
ｕｓを印加するものであって、その後係る電圧の極性を
反転させて同様の電圧印加操作Ｘｓｕｓを行って、全て
のセル部分１０の電極間に交番に電圧を印加する。
2 、４3 ・・・４n の順に線順次に各Ｙ電極１５−２〜
１５−ｎまでを順次に走査して、所定のセル部分に表示
すべきデータを書き込むものである。当該走査アドレス
期間Ｓ−１が終了すると、維持放電期間Ｓ−２が開始さ
れるもので有って、当該表示パネルを構成する全てのセ
ル部分１０に対して、Ｙ電極側共通ドライバ回路３とＸ
電極側の共通ドライバ回路５によって、Ｙ電極１５−１
〜１５−ｎとＸ電極１４の間に、同時に所定の電圧Ｙｓ
ｕｓを印加するものであって、その後係る電圧の極性を
反転させて同様の電圧印加操作Ｘｓｕｓを行って、全て
のセル部分１０の電極間に交番に電圧を印加する。
【００１９】その際、走査アドレス期間に於いて表示デ
ータを印加され、所定の壁電荷を持っているセル部分１
０のみが、所定の回数繰り返して発光放電する事にな
る。尚、係る従来の平面表示装置に於いては、全セル部
分１０を対象に、Ｙ電極側共通ドライバ回路３とＸ電極
側の共通ドライバ回路５によって、直前の維持放電期間
に於いて、放電発光していたセル部分内に生成され、残
存している壁電荷を消去する為の初期操作期間を設ける
事も可能である。
ータを印加され、所定の壁電荷を持っているセル部分１
０のみが、所定の回数繰り返して発光放電する事にな
る。尚、係る従来の平面表示装置に於いては、全セル部
分１０を対象に、Ｙ電極側共通ドライバ回路３とＸ電極
側の共通ドライバ回路５によって、直前の維持放電期間
に於いて、放電発光していたセル部分内に生成され、残
存している壁電荷を消去する為の初期操作期間を設ける
事も可能である。
【００２０】この場合、係る初期化期間に於いては、表
示ライン毎に線順次に消去する方法を用いても良く、又
全ての表示ラインに対して一括消去する方法を使用する
事も可能である。次に、従来に於ける平面表示装置の構
成例を図７を参照して説明する。即ち、図７に示す平面
表示装置は、一般的にフローティング方式と称されるも
ので有って、該平面表示装置に於いては、走査用ドライ
バ回路３に、更に電力回収回路６０を付加したものであ
る。
示ライン毎に線順次に消去する方法を用いても良く、又
全ての表示ラインに対して一括消去する方法を使用する
事も可能である。次に、従来に於ける平面表示装置の構
成例を図７を参照して説明する。即ち、図７に示す平面
表示装置は、一般的にフローティング方式と称されるも
ので有って、該平面表示装置に於いては、走査用ドライ
バ回路３に、更に電力回収回路６０を付加したものであ
る。
【００２１】つまり、図７のブロックダイアグラムから
理解される様に、従来の平面表示装置では、Ｙ電極側の
走査用ドライバ回路４1 〜４n のそれぞれは、抵抗を介
して所定の書き込み電圧Ｖscに接続されたトランジスタ
ＴＲ5 から構成されたスイッチ手段５２と該トランジス
タＴＲ5 に並列に接続されたダイオードＤＯ30とから構
成されたものであり、更に、該トランジスタＴＲ5 の一
端部に電力回収回路６０が付加されている。
理解される様に、従来の平面表示装置では、Ｙ電極側の
走査用ドライバ回路４1 〜４n のそれぞれは、抵抗を介
して所定の書き込み電圧Ｖscに接続されたトランジスタ
ＴＲ5 から構成されたスイッチ手段５２と該トランジス
タＴＲ5 に並列に接続されたダイオードＤＯ30とから構
成されたものであり、更に、該トランジスタＴＲ5 の一
端部に電力回収回路６０が付加されている。
【００２２】又、Ｘ電極駆動回路５は、従来公知の出力
段を有すると同時に、該出力段に接続された電力回収回
路６０を有しているものである。又、該Ｙ電極側の走査
用ドライバ回路４1 〜４n のそれぞれと該電力回収回路
６０との接続は、走査用のドライバ回路４1 〜４n のそ
れぞれをオープンドレインとして両者を接続させてい
る。
段を有すると同時に、該出力段に接続された電力回収回
路６０を有しているものである。又、該Ｙ電極側の走査
用ドライバ回路４1 〜４n のそれぞれと該電力回収回路
６０との接続は、走査用のドライバ回路４1 〜４n のそ
れぞれをオープンドレインとして両者を接続させてい
る。
【００２３】係る電力回収回路６０は、表示パネルが容
量性負荷であるので、ガス放電に必要な電圧をパネルに
生成する際に移送する電荷を外部に回収する機能を有す
るもので有って、パネル容量Ｃｐとコイル６１によって
直列共振させる構成を有している。上記図７に示す従来
の平面表示装置での動作を説明すると、走査パルスの立
ち下げは、ドライバ回路５２のトランジスタＴＲ5 をＯ
Ｎにする事により行われ、その立ち上げは、該トランジ
スタＴＲ5 をＯＦＦにする事ににより、抵抗Ｒ１から該
パネル容量への充電電流により実行する方法で有っても
よく、又Ｙ電極側の共通ドライバ回路３内に設けられた
維持放電回路側からダイオードＤＯ30を経由する方法が
あり、一方、維持放電波形は、Ｘ電極側のドライバ回路
５とＸ電極側の共通ドライバ回路から、該ダイオードＤ
Ｏ30若しくはＦＥＴからなるトランジスタＴＲ5 を通し
て生成されるものである。
量性負荷であるので、ガス放電に必要な電圧をパネルに
生成する際に移送する電荷を外部に回収する機能を有す
るもので有って、パネル容量Ｃｐとコイル６１によって
直列共振させる構成を有している。上記図７に示す従来
の平面表示装置での動作を説明すると、走査パルスの立
ち下げは、ドライバ回路５２のトランジスタＴＲ5 をＯ
Ｎにする事により行われ、その立ち上げは、該トランジ
スタＴＲ5 をＯＦＦにする事ににより、抵抗Ｒ１から該
パネル容量への充電電流により実行する方法で有っても
よく、又Ｙ電極側の共通ドライバ回路３内に設けられた
維持放電回路側からダイオードＤＯ30を経由する方法が
あり、一方、維持放電波形は、Ｘ電極側のドライバ回路
５とＸ電極側の共通ドライバ回路から、該ダイオードＤ
Ｏ30若しくはＦＥＴからなるトランジスタＴＲ5 を通し
て生成されるものである。
【００２４】
【発明が解決しようとする課題】図７の平面表示装置に
於いては、抵抗のみで電圧を持ち上げたり、降下させる
必要がある。その為、該抵抗を大きくする必要あるが、
所定の電圧を得る為に時間が掛かってしまい、高速線順
次走査を行う場合には、適用しえない。その為、抵抗を
小さくしければならないが、逆に抵抗を小さくすると、
電圧を立ち下げる場合には、電源から余計な電流が流れ
込む事になり、その為走査用ドライバ回路のＯＮ電流を
大きく、従って容量を大きなものとする必要が生ずる。
於いては、抵抗のみで電圧を持ち上げたり、降下させる
必要がある。その為、該抵抗を大きくする必要あるが、
所定の電圧を得る為に時間が掛かってしまい、高速線順
次走査を行う場合には、適用しえない。その為、抵抗を
小さくしければならないが、逆に抵抗を小さくすると、
電圧を立ち下げる場合には、電源から余計な電流が流れ
込む事になり、その為走査用ドライバ回路のＯＮ電流を
大きく、従って容量を大きなものとする必要が生ずる。
【００２５】又、抵抗を使用しない場合には、Ｙ電極側
の共通ドライバ回路から電位を持ち上げる方法もある。
その場合には、該走査ドライバ回路は、走査アドレス期
間と維持放電期間の両方の期間で使用される為、電流の
損失が大きくなると言う問題が有った。従って、本発明
の目的は、上記した従来技術の欠点を改良し、高速線順
次走査が可能であり、電力が回収出来て、低消費電力型
の低価格な平面表示装置を提供するものである。
の共通ドライバ回路から電位を持ち上げる方法もある。
その場合には、該走査ドライバ回路は、走査アドレス期
間と維持放電期間の両方の期間で使用される為、電流の
損失が大きくなると言う問題が有った。従って、本発明
の目的は、上記した従来技術の欠点を改良し、高速線順
次走査が可能であり、電力が回収出来て、低消費電力型
の低価格な平面表示装置を提供するものである。
【００２６】
【課題を解決するための手段】本発明によれば、少なく
とも一対の電極及びそれに付随するパネル容量を備えた
平面表示装置を駆動するために該電極に結合した駆動回
路であって、該電極に印加された電圧を排出するための
第１パスと、該電極に電圧を印加するための第２のパス
と、該第１、第２のパスに共通に接続された電力蓄積手
段とを備え、該第１のパスは、第１のコイルと、該電極
側を陽極とした第１のダイオードと、第１のスイッチと
を、該電極側からこの順で含み、該第２のパスは、第２
のコイルと、該電極側を陰極とした第２のダイオード
と、第２のスイッチとを、該電極側からこの順で含み、
該第１のパスにおいて該電極と該第１のコイルとの間に
接続され、該第１のパスを低電位にクランプする第１の
クランプ手段と、該第２のパスにおいて該電極と該第２
のコイルとの間に接続され、該第２のパスを高電位にク
ランプする第２のクランプ手段とを含むことを特徴とす
る平面表示装置の駆動回路が提供される。本発明によれ
ば、電圧印加により放電発光を生じさせるための一対の
電極及びそれに付随するパネル容量を備え、該放電発光
のために該電極に結合された駆動回路を有する平面表示
装置であって、該駆動回路は、該電極に印加された電圧
を排出するための第１のパスと、該電極に電圧を印加す
るための第２のパスと、該第１、第２のパスに共通に接
続された電力蓄積手段とを備え、該第１のパスは、第１
のコイルと、該電極側を陽極とした第１のダイオード
と、第１のスイッチとを、該電極側からこの順で含み、
該第２のパスは、第２のコイルと、該電極側を陰極とし
た第２のダイオードと、第２のスイッチとを、該電極側
からこの順で含み、該第１のパスにおいて該電極と該第
１のコイルとの間に接続され、該第１のパスを低電位に
クランプする第１のクランプ手段と、該第２のパスにお
いて該電極と該第２のコイルとの間に接続され、該第２
のパスを高電位にクランプする第２のクランプ手段とを
含むことを特徴とする平面表示装置もまた提供される。
本発明によれば、電圧印加により放電発光を生じさせる
ための一対の電極及びそれに付随するパネル容量を備え
た平面表示装置を駆動する方法であって、第１のコイル
と第１のダイオードとを順に介して該パネル容量を放電
した後、該パネル容量の電位をクランプすると共に該第
１のコイルの両端の電位差を零とする工程と、第２のダ
イオードと第２のコイルとを順に介して該パネル容量を
充電した後、該パネル容量の電位をクランプすると共に
該第２のコイルの両端の電位差を零とする工程とを含む
ことを特徴とする平面表示装置の駆動方法もまた提供さ
れる。
とも一対の電極及びそれに付随するパネル容量を備えた
平面表示装置を駆動するために該電極に結合した駆動回
路であって、該電極に印加された電圧を排出するための
第１パスと、該電極に電圧を印加するための第２のパス
と、該第１、第２のパスに共通に接続された電力蓄積手
段とを備え、該第１のパスは、第１のコイルと、該電極
側を陽極とした第１のダイオードと、第１のスイッチと
を、該電極側からこの順で含み、該第２のパスは、第２
のコイルと、該電極側を陰極とした第２のダイオード
と、第２のスイッチとを、該電極側からこの順で含み、
該第１のパスにおいて該電極と該第１のコイルとの間に
接続され、該第１のパスを低電位にクランプする第１の
クランプ手段と、該第２のパスにおいて該電極と該第２
のコイルとの間に接続され、該第２のパスを高電位にク
ランプする第２のクランプ手段とを含むことを特徴とす
る平面表示装置の駆動回路が提供される。本発明によれ
ば、電圧印加により放電発光を生じさせるための一対の
電極及びそれに付随するパネル容量を備え、該放電発光
のために該電極に結合された駆動回路を有する平面表示
装置であって、該駆動回路は、該電極に印加された電圧
を排出するための第１のパスと、該電極に電圧を印加す
るための第２のパスと、該第１、第２のパスに共通に接
続された電力蓄積手段とを備え、該第１のパスは、第１
のコイルと、該電極側を陽極とした第１のダイオード
と、第１のスイッチとを、該電極側からこの順で含み、
該第２のパスは、第２のコイルと、該電極側を陰極とし
た第２のダイオードと、第２のスイッチとを、該電極側
からこの順で含み、該第１のパスにおいて該電極と該第
１のコイルとの間に接続され、該第１のパスを低電位に
クランプする第１のクランプ手段と、該第２のパスにお
いて該電極と該第２のコイルとの間に接続され、該第２
のパスを高電位にクランプする第２のクランプ手段とを
含むことを特徴とする平面表示装置もまた提供される。
本発明によれば、電圧印加により放電発光を生じさせる
ための一対の電極及びそれに付随するパネル容量を備え
た平面表示装置を駆動する方法であって、第１のコイル
と第１のダイオードとを順に介して該パネル容量を放電
した後、該パネル容量の電位をクランプすると共に該第
１のコイルの両端の電位差を零とする工程と、第２のダ
イオードと第２のコイルとを順に介して該パネル容量を
充電した後、該パネル容量の電位をクランプすると共に
該第２のコイルの両端の電位差を零とする工程とを含む
ことを特徴とする平面表示装置の駆動方法もまた提供さ
れる。
【００２７】
【発明の実施の形態】以下に、本発明に係る平面表示装
置に関する具体例を図面を参照しながら詳細に説明す
る。即ち、図１は、本発明に係る平面表示装置の駆動装
置に関する一具体例の構成を示すブロックダイアグラム
であって、表面に電極１５、１６が配置されている少な
くとも２枚の基板１２、１３が、当該電極部が、互いに
直交して対向する様に、隣接して配置され、且つ当該基
板間１２、１３に、例えば適宜の蛍光体１９が挿入され
ており、更に当該電極間に構成される複数個の直交部
が、それぞれ画素を構成するセル部１０を形成してお
り、当該セル部１０はマトリックス状に配列された表示
パネル１を構成しており、且つ当該セル部１０は、当該
電極１５、１６に印加される適宜の電圧に従って、所定
量の電荷を蓄積しうるメモリー機能と放電発光機能とを
有している平面表示装置であって、且つ該表示装置に表
示される一連の表示動作の期間が、当該複数個のセル部
１０を選択して適宜の表示データの書き込み操作を実行
する為、複数本の表示ラインを線順次にて選択する走査
を行うセル部に表示データを書き込む期間、例えばアド
レス期間Ｓ−１と該アドレス期間Ｓ−１に於いて、該表
示データが書き込まれたセル部１０を所定の期間、複数
回放電発光させる期間、例えば維持放電期間Ｓ−２とで
構成せしめる様に構成されている平面表示装置に於い
て、該走査される複数本の表示ラインを構成する一方の
電極、例えばＹ電極１５を駆動させるドライバ回路に接
続する２本の電源ラインＦＶＨ、ＦＬＧの各々に、例え
ば、２個のトランジスタＴＲ6 、ＴＲ7 で構成されたプ
ッシュプル型のドライバ回路５５を並列に設けると共
に、当該ドライバ回路に接続する個々の電源ラインの少
なくとも一方に所定の電圧、即ち、第１の電源、を印加
する電源回路手段７０、該ドライバ回路に接続する個々
の電源ラインに印加された所定の電圧をリークさせるス
イッチ手段８０とが設けられている平面表示装置の駆動
装置が示されている。
置に関する具体例を図面を参照しながら詳細に説明す
る。即ち、図１は、本発明に係る平面表示装置の駆動装
置に関する一具体例の構成を示すブロックダイアグラム
であって、表面に電極１５、１６が配置されている少な
くとも２枚の基板１２、１３が、当該電極部が、互いに
直交して対向する様に、隣接して配置され、且つ当該基
板間１２、１３に、例えば適宜の蛍光体１９が挿入され
ており、更に当該電極間に構成される複数個の直交部
が、それぞれ画素を構成するセル部１０を形成してお
り、当該セル部１０はマトリックス状に配列された表示
パネル１を構成しており、且つ当該セル部１０は、当該
電極１５、１６に印加される適宜の電圧に従って、所定
量の電荷を蓄積しうるメモリー機能と放電発光機能とを
有している平面表示装置であって、且つ該表示装置に表
示される一連の表示動作の期間が、当該複数個のセル部
１０を選択して適宜の表示データの書き込み操作を実行
する為、複数本の表示ラインを線順次にて選択する走査
を行うセル部に表示データを書き込む期間、例えばアド
レス期間Ｓ−１と該アドレス期間Ｓ−１に於いて、該表
示データが書き込まれたセル部１０を所定の期間、複数
回放電発光させる期間、例えば維持放電期間Ｓ−２とで
構成せしめる様に構成されている平面表示装置に於い
て、該走査される複数本の表示ラインを構成する一方の
電極、例えばＹ電極１５を駆動させるドライバ回路に接
続する２本の電源ラインＦＶＨ、ＦＬＧの各々に、例え
ば、２個のトランジスタＴＲ6 、ＴＲ7 で構成されたプ
ッシュプル型のドライバ回路５５を並列に設けると共
に、当該ドライバ回路に接続する個々の電源ラインの少
なくとも一方に所定の電圧、即ち、第１の電源、を印加
する電源回路手段７０、該ドライバ回路に接続する個々
の電源ラインに印加された所定の電圧をリークさせるス
イッチ手段８０とが設けられている平面表示装置の駆動
装置が示されている。
【００２８】本発明に係る該平面表示駆動装置に於ける
該表示パネル１は、Ｘ電極１４、Ｙ電極１５、及びアド
レス電極１６からなる３電極を使用して画像の表示駆動
を実行するものである事が望ましく、又その表示形態と
しては、当該平面表示駆動装置に於ける該表示パネル１
は、プラズマディスプレイ（ＰＤＰ）装置及びエレクト
ロルミネッセンス（ＥＬ）装置から選択された一つであ
る事が望ましい。
該表示パネル１は、Ｘ電極１４、Ｙ電極１５、及びアド
レス電極１６からなる３電極を使用して画像の表示駆動
を実行するものである事が望ましく、又その表示形態と
しては、当該平面表示駆動装置に於ける該表示パネル１
は、プラズマディスプレイ（ＰＤＰ）装置及びエレクト
ロルミネッセンス（ＥＬ）装置から選択された一つであ
る事が望ましい。
【００２９】つまり、本発明に係る該平面表示装置の駆
動装置に於いては、当該走査電極１５に対して走査を実
行する為に必要なＯＮ電圧（例えばＧＮＤ）及びＯＦＦ
電圧（例えばＶｓｃ）を与えるプッシュプル型のドライ
バ回路５５で構成されたＹ電極スキャンドライバ回路群
１０１、１０２・・・１０ｎと、該スキャンドライバ回
路群１０１、１０２・・・１０ｎに共通の電源ラインに
走査用電圧である、該第１の電源手段の電圧（例えば走
査時にＯＦＦの電圧でＶｓｃ）を供給したり、遮断した
りする為に設置された電源回路手段７０と、該スキャン
ドライバ回路群１０１、１０２・・・１０ｎのそれぞれ
の電源ラインに印加された該走査用の電圧をリークさせ
て、該電源ラインの電圧を０Ｖ、若しくはＧＮＤにする
為のスイッチ手段８０が設けられているものである。
動装置に於いては、当該走査電極１５に対して走査を実
行する為に必要なＯＮ電圧（例えばＧＮＤ）及びＯＦＦ
電圧（例えばＶｓｃ）を与えるプッシュプル型のドライ
バ回路５５で構成されたＹ電極スキャンドライバ回路群
１０１、１０２・・・１０ｎと、該スキャンドライバ回
路群１０１、１０２・・・１０ｎに共通の電源ラインに
走査用電圧である、該第１の電源手段の電圧（例えば走
査時にＯＦＦの電圧でＶｓｃ）を供給したり、遮断した
りする為に設置された電源回路手段７０と、該スキャン
ドライバ回路群１０１、１０２・・・１０ｎのそれぞれ
の電源ラインに印加された該走査用の電圧をリークさせ
て、該電源ラインの電圧を０Ｖ、若しくはＧＮＤにする
為のスイッチ手段８０が設けられているものである。
【００３０】更に、本発明に於ける該電源回路手段７０
は、セル部に表示データを書き込む期間である走査アド
レス期間Ｓ−１に於いて、当該ドライバ回路に接続する
２本の電源ラインＦＶＨ及びＦＬＧの内の少なくとも一
方、例えばＦＶＨ（第１の電源ライン）に所定の電圧例
えばＶｓｃを印加させる第１の電源手段７１と、該表示
データが書き込まれた該セル部を所定の期間放電させる
ための期間である維持放電期間Ｓ−２に於いて当該ＦＶ
Ｈに所定の電圧を印加させる第２の電源手段９０とで構
成させている事が望ましい。
は、セル部に表示データを書き込む期間である走査アド
レス期間Ｓ−１に於いて、当該ドライバ回路に接続する
２本の電源ラインＦＶＨ及びＦＬＧの内の少なくとも一
方、例えばＦＶＨ（第１の電源ライン）に所定の電圧例
えばＶｓｃを印加させる第１の電源手段７１と、該表示
データが書き込まれた該セル部を所定の期間放電させる
ための期間である維持放電期間Ｓ−２に於いて当該ＦＶ
Ｈに所定の電圧を印加させる第２の電源手段９０とで構
成させている事が望ましい。
【００３１】更に、本発明に於いて使用される該第１の
電源手段７１は、高電圧電源、例えばＶｓｃ、を発生す
る第１の電圧発生手段７２と低電圧電源、例えばＧＮ
Ｄ、を発生する第２の電圧発生手段７３とから構成され
たものであって、該第１の電圧発生手段７２は、前記ド
ライバ回路に接続する２本の電源ライン（ＦＶＨ、ＦＬ
Ｇ）のうちの一方の電源ライン例えば、配線ＦＶＨ（第
１の電源ライン）に接続され、該第２の電圧発生手段７
３は、前記ドライバ回路に接続する２本の電源ライン
（ＦＶＨ、ＦＬＧ）のうちの他方の電源ライン例えば、
配線ＦＬＧ（第２の電源ライン）に接続されている事が
望ましい。
電源手段７１は、高電圧電源、例えばＶｓｃ、を発生す
る第１の電圧発生手段７２と低電圧電源、例えばＧＮ
Ｄ、を発生する第２の電圧発生手段７３とから構成され
たものであって、該第１の電圧発生手段７２は、前記ド
ライバ回路に接続する２本の電源ライン（ＦＶＨ、ＦＬ
Ｇ）のうちの一方の電源ライン例えば、配線ＦＶＨ（第
１の電源ライン）に接続され、該第２の電圧発生手段７
３は、前記ドライバ回路に接続する２本の電源ライン
（ＦＶＨ、ＦＬＧ）のうちの他方の電源ライン例えば、
配線ＦＬＧ（第２の電源ライン）に接続されている事が
望ましい。
【００３２】本発明に於いて使用される、前記した各電
源手段７２、７３にはそれぞれスイッチ手段７４、７５
が設けられており、外部から入力される所定の制御信号
により所定の電圧を該ドライバ回路に接続する２本の電
源ライン（ＦＶＨ及びＦＬＧ）の何れかの配線（例えば
ＦＶＨ）に供給する様に構成されている事が望ましい。
源手段７２、７３にはそれぞれスイッチ手段７４、７５
が設けられており、外部から入力される所定の制御信号
により所定の電圧を該ドライバ回路に接続する２本の電
源ライン（ＦＶＨ及びＦＬＧ）の何れかの配線（例えば
ＦＶＨ）に供給する様に構成されている事が望ましい。
【００３３】更に、上記のスイッチ手段７４、７５は、
ＭＯＳＦＥＴ（ＴＲ8 、ＴＲ9 ）で構成されている事が
好ましい。更に、本発明に係る該平面表示装置の駆動装
置に於いて使用される該第１の電源手段７１の、該第１
の電圧発生手段７２と該ドライバ回路に接続する２本の
電源ラインのうちの一方の配線例えばＦＶＨ（第１の電
源ライン）との間に、ダイオードＤＯ4 若しくは抵抗Ｒ
もしくは、その両方が接続されている事が望ましい。
ＭＯＳＦＥＴ（ＴＲ8 、ＴＲ9 ）で構成されている事が
好ましい。更に、本発明に係る該平面表示装置の駆動装
置に於いて使用される該第１の電源手段７１の、該第１
の電圧発生手段７２と該ドライバ回路に接続する２本の
電源ラインのうちの一方の配線例えばＦＶＨ（第１の電
源ライン）との間に、ダイオードＤＯ4 若しくは抵抗Ｒ
もしくは、その両方が接続されている事が望ましい。
【００３４】一方、本発明に於ける該平面表示装置の駆
動装置に於いて使用される電源回路７０を構成する、該
第２の電源手段９０は、２個の異なる電位を発生する電
圧発生手段９１、９２から構成されており、各電圧発生
手段９１、９２は、該ドライバ回路に接続する電源ライ
ン表示ライン（ＦＶＨ、ＦＬＧ）のそれぞれに個別に接
続されている事が望ましい。
動装置に於いて使用される電源回路７０を構成する、該
第２の電源手段９０は、２個の異なる電位を発生する電
圧発生手段９１、９２から構成されており、各電圧発生
手段９１、９２は、該ドライバ回路に接続する電源ライ
ン表示ライン（ＦＶＨ、ＦＬＧ）のそれぞれに個別に接
続されている事が望ましい。
【００３５】本具体例に於いては、ＧＮＤ電位を供給す
る第１の電圧発生手段９１が、該ドライバ回路に接続す
る２本の電源ラインの内、例えば電源ラインＦＶＨに接
続されており、又、高電圧であるＶｓを供給する第２の
電圧発生手段９２が、該ドライバ回路に接続する２本の
電源ラインの内、他の電源ラインＦＬＧ（第２の電源ラ
イン）に接続されているものである。
る第１の電圧発生手段９１が、該ドライバ回路に接続す
る２本の電源ラインの内、例えば電源ラインＦＶＨに接
続されており、又、高電圧であるＶｓを供給する第２の
電圧発生手段９２が、該ドライバ回路に接続する２本の
電源ラインの内、他の電源ラインＦＬＧ（第２の電源ラ
イン）に接続されているものである。
【００３６】更に、本発明に於ける前記した第２の電源
回路９０を構成する電圧発生手段９１、９２にはそれぞ
れスイッチ手段９３、９４が設けられており、外部から
入力される所定の制御信号により所定の電圧を該ドライ
バ回路に接続する電源ライン（例えばＦＶＨ或いはＦＬ
Ｇ）の何れかに供給する様に構成されている事が望まし
い。
回路９０を構成する電圧発生手段９１、９２にはそれぞ
れスイッチ手段９３、９４が設けられており、外部から
入力される所定の制御信号により所定の電圧を該ドライ
バ回路に接続する電源ライン（例えばＦＶＨ或いはＦＬ
Ｇ）の何れかに供給する様に構成されている事が望まし
い。
【００３７】更に、上記のスイッチ手段９３、９４は、
ＭＯＳＦＥＴ（ＴＲ11、ＴＲ12）で構成されている事が
好ましい。尚、上記した該第２の電源手段９０に於ける
各電圧発生手段９１、９２に設けられているスイッチ手
段９３、９４である当該ＭＯＳＦＥＴ（ＴＲ11、Ｔ
Ｒ12）には、ダイオードＤＯ21、ＤＯ22がそれぞれ並列
に接続されていても良い。一方、本発明に於ける平面表
示装置の駆動装置に於いて使用される、Ｙ電極側の走査
ドライバ回路１０１に使用されている当該プッシュプル
型のドライバ回路５５の各トランジスタＴＲ6 、ＴＲ7
には、ダイオードＤＯ2 、ＤＯ3 がそれぞれ並列に接続
されている事がのぞましい。
ＭＯＳＦＥＴ（ＴＲ11、ＴＲ12）で構成されている事が
好ましい。尚、上記した該第２の電源手段９０に於ける
各電圧発生手段９１、９２に設けられているスイッチ手
段９３、９４である当該ＭＯＳＦＥＴ（ＴＲ11、Ｔ
Ｒ12）には、ダイオードＤＯ21、ＤＯ22がそれぞれ並列
に接続されていても良い。一方、本発明に於ける平面表
示装置の駆動装置に於いて使用される、Ｙ電極側の走査
ドライバ回路１０１に使用されている当該プッシュプル
型のドライバ回路５５の各トランジスタＴＲ6 、ＴＲ7
には、ダイオードＤＯ2 、ＤＯ3 がそれぞれ並列に接続
されている事がのぞましい。
【００３８】又、本発明に於いて使用されている各Ｙ電
極側のドライバ回路に接続する電源ラインは、２本の電
源ライン（ＦＶＨ、ＦＬＧ）で構成され、当該プッシュ
プル型のドライバ回路５５が、該２本の電源ライン間
（ＦＶＨ、ＦＬＧ）に並列に接続挿入されているもので
ある。尚、前記した様に、該平面表示装置に於ける他方
の電極、即ちＸ電極は、共通電極である。
極側のドライバ回路に接続する電源ラインは、２本の電
源ライン（ＦＶＨ、ＦＬＧ）で構成され、当該プッシュ
プル型のドライバ回路５５が、該２本の電源ライン間
（ＦＶＨ、ＦＬＧ）に並列に接続挿入されているもので
ある。尚、前記した様に、該平面表示装置に於ける他方
の電極、即ちＸ電極は、共通電極である。
【００３９】又、本発明に於いて使用される前記したリ
ーク制御スイッチ手段８０は、例えば、ＭＯＳＦＥＴ
（ＴＲ10）で構成されているスイッチ手段８１を有して
いるもので有っても良く、前記第１の電圧発生手段７２
が接続されている側の電源ライン（ＦＶＨ）に接続され
ているものである。次に、本発明に係る当該平面表示装
置に於いては、該ドライバ回路に接続する２本の電源ラ
インを構成する各電源ライン（ＦＶＨ、ＦＬＧ）のそれ
ぞれには電力回収回路６０が接続される。
ーク制御スイッチ手段８０は、例えば、ＭＯＳＦＥＴ
（ＴＲ10）で構成されているスイッチ手段８１を有して
いるもので有っても良く、前記第１の電圧発生手段７２
が接続されている側の電源ライン（ＦＶＨ）に接続され
ているものである。次に、本発明に係る当該平面表示装
置に於いては、該ドライバ回路に接続する２本の電源ラ
インを構成する各電源ライン（ＦＶＨ、ＦＬＧ）のそれ
ぞれには電力回収回路６０が接続される。
【００４０】当該電力回収回路６０は、表示パネル１の
持つ容量とダイオード例えばＤＯ2及びＤＯ3 を介した
コイル６２及び６３とによる直列共振回路で構成されて
いる事が好ましい。本発明に於いて、当該２系列に構成
された該パネル容量とダイオードを介したコイルとによ
る直列共振回路６０に於ける各コイル６２、６３のイン
ダクタンス値が互いに異なる様に設定する事も可能であ
る。
持つ容量とダイオード例えばＤＯ2及びＤＯ3 を介した
コイル６２及び６３とによる直列共振回路で構成されて
いる事が好ましい。本発明に於いて、当該２系列に構成
された該パネル容量とダイオードを介したコイルとによ
る直列共振回路６０に於ける各コイル６２、６３のイン
ダクタンス値が互いに異なる様に設定する事も可能であ
る。
【００４１】つまり、本発明に係る該電力回収回路６０
は、これに接続されるダイオード、或いはＭＯＳＦＥＴ
等で構成される２系統のＬ−Ｃ共振経路を持つものであ
り、係る電力回収回路は、その共振時に発生するピーク
電圧から、所定の電圧（Ｖｓ或いはＧＮＤ）へクランプ
する事が可能であり、その一部の電力を、後記するコン
デンサに蓄えておき、次の走査期間にその電力を利用す
るものである。
は、これに接続されるダイオード、或いはＭＯＳＦＥＴ
等で構成される２系統のＬ−Ｃ共振経路を持つものであ
り、係る電力回収回路は、その共振時に発生するピーク
電圧から、所定の電圧（Ｖｓ或いはＧＮＤ）へクランプ
する事が可能であり、その一部の電力を、後記するコン
デンサに蓄えておき、次の走査期間にその電力を利用す
るものである。
【００４２】前記した、第２の電源回路９０は、表示発
光を繰り返す維持放電期間の際の電流を供給する為のス
イッチ機能を有するものである。尚、該電力回収回路６
０の詳細な回路構成は、図１の具体例に限定されるもの
ではないが、図１の具体例に於いては、コイル６２、６
３の他に、ダイオードＤＯ13、ＤＯ14、ＤＯ15、Ｄ
Ｏ16、ＤＯ17、ＤＯ18、ＤＯ19、ＤＯ20、及びＭＯＳＦ
ＥＴ（ＴＲ13、ＴＲ14）更にはコンデンサＣ2 とが図示
の様な配列で構成されたものを使用している。
光を繰り返す維持放電期間の際の電流を供給する為のス
イッチ機能を有するものである。尚、該電力回収回路６
０の詳細な回路構成は、図１の具体例に限定されるもの
ではないが、図１の具体例に於いては、コイル６２、６
３の他に、ダイオードＤＯ13、ＤＯ14、ＤＯ15、Ｄ
Ｏ16、ＤＯ17、ＤＯ18、ＤＯ19、ＤＯ20、及びＭＯＳＦ
ＥＴ（ＴＲ13、ＴＲ14）更にはコンデンサＣ2 とが図示
の様な配列で構成されたものを使用している。
【００４３】これ等の、該電力回収回路６０に使用され
ている各ダイオードは、コイル６２、６３に関連して該
回路内に発生する寄生インダクタンス成分を除去する機
能を有するものである。尚、Ｘ電極側の共通駆動回路
は、図７に示す従来の平面表示装置に於いて使用されて
いるドライバ回路を使用する事が可能である。
ている各ダイオードは、コイル６２、６３に関連して該
回路内に発生する寄生インダクタンス成分を除去する機
能を有するものである。尚、Ｘ電極側の共通駆動回路
は、図７に示す従来の平面表示装置に於いて使用されて
いるドライバ回路を使用する事が可能である。
【００４４】又、上記した本発明に係る平面表示装置の
駆動装置に於いては、該スイッチ手段８０を使用する場
合には、該第２の電源回路９０に於ける第１の電圧発生
手段９１は、省略する事も可能である。本発明に係る他
の具体例としては、該リーク制御スイッチ回路８０と該
ドライバ回路に接続する２本の電源ラインのうちの一方
の電源ライン例えばＦＶＨとの間に、適宜の抵抗を挿入
して、該走査用電圧の立ち上がり波形を鈍化させる様に
しても良い。
駆動装置に於いては、該スイッチ手段８０を使用する場
合には、該第２の電源回路９０に於ける第１の電圧発生
手段９１は、省略する事も可能である。本発明に係る他
の具体例としては、該リーク制御スイッチ回路８０と該
ドライバ回路に接続する２本の電源ラインのうちの一方
の電源ライン例えばＦＶＨとの間に、適宜の抵抗を挿入
して、該走査用電圧の立ち上がり波形を鈍化させる様に
しても良い。
【００４５】上記した本発明に係る平面表示装置の駆動
装置に於いては、上記した構成を前提として、適宜の駆
動操作を行うものであるが、その駆動方法の基本的な構
成は、前記した構成を有する平面表示装置に於いて、該
セルを構成し、放電を行う一対の電極のうち、一方の電
極の各々に、２個のトランジスタで構成されたプッシュ
プル型のドライバ回路を設けると共に、前記セル部に表
示データを書き込む期間に於いて、当該個々の電極に所
定の電圧を印加させる第１の電源手段と、該表示データ
が書き込まれた該セル部を所定の期間放電させるための
期間に於いて当該個々の電極に所定の電圧を印加させる
第２の電源手段と、該個々の電極に印加された所定の電
圧をリークさせるリーク制御スイッチ手段とが設けられ
ている平面表示装置に於いて、該セル部に表示データを
書き込む直前に、当該第１の電源手段を作動させて、当
該電極に所定の電圧を印加せしめる工程、該セル部に表
示データを書き込む期間の終了直前に、該第１の電源手
段の作動を停止させ、該リーク制御スイッチ手段を作動
させて、当該電極の配線間の電位差を消滅させる工程、
及び該セル部を所定の期間放電させるための期間に於い
て該第２の電源手段を作動させ交番電圧を当該電極に印
加する工程とから構成される駆動方法である。
装置に於いては、上記した構成を前提として、適宜の駆
動操作を行うものであるが、その駆動方法の基本的な構
成は、前記した構成を有する平面表示装置に於いて、該
セルを構成し、放電を行う一対の電極のうち、一方の電
極の各々に、２個のトランジスタで構成されたプッシュ
プル型のドライバ回路を設けると共に、前記セル部に表
示データを書き込む期間に於いて、当該個々の電極に所
定の電圧を印加させる第１の電源手段と、該表示データ
が書き込まれた該セル部を所定の期間放電させるための
期間に於いて当該個々の電極に所定の電圧を印加させる
第２の電源手段と、該個々の電極に印加された所定の電
圧をリークさせるリーク制御スイッチ手段とが設けられ
ている平面表示装置に於いて、該セル部に表示データを
書き込む直前に、当該第１の電源手段を作動させて、当
該電極に所定の電圧を印加せしめる工程、該セル部に表
示データを書き込む期間の終了直前に、該第１の電源手
段の作動を停止させ、該リーク制御スイッチ手段を作動
させて、当該電極の配線間の電位差を消滅させる工程、
及び該セル部を所定の期間放電させるための期間に於い
て該第２の電源手段を作動させ交番電圧を当該電極に印
加する工程とから構成される駆動方法である。
【００４６】又、本発明に係る該平面表示装置の駆動方
法の他の態様としては、該表示データが書き込まれた該
セル部を所定の期間放電させるための期間、即ち維持放
電期間Ｓ−２中の該プッシュプル型のドライバ回路１０
１の両端部の電位差を０に維持して表示処理を行う様に
する事も出来る。更に、当該プッシュプル型のドライバ
回路５５の各トランジスタＴＲ6 及びＴＲ7 には、ダイ
オードＤＯ2 とＤＯ3 がそれぞれ並列に接続されてお
り、当該維持放電期間Ｓ−２に於ける維持放電電圧が、
当該第２の電源手段９０から、該ダイオードＤＯ2 とＤ
Ｏ3 を介してのみ表示パネルに印加せしめる様にしたも
ので有っても良い。
法の他の態様としては、該表示データが書き込まれた該
セル部を所定の期間放電させるための期間、即ち維持放
電期間Ｓ−２中の該プッシュプル型のドライバ回路１０
１の両端部の電位差を０に維持して表示処理を行う様に
する事も出来る。更に、当該プッシュプル型のドライバ
回路５５の各トランジスタＴＲ6 及びＴＲ7 には、ダイ
オードＤＯ2 とＤＯ3 がそれぞれ並列に接続されてお
り、当該維持放電期間Ｓ−２に於ける維持放電電圧が、
当該第２の電源手段９０から、該ダイオードＤＯ2 とＤ
Ｏ3 を介してのみ表示パネルに印加せしめる様にしたも
ので有っても良い。
【００４７】以下に、上記した本発明に係る平面表示装
置の駆動装置の駆動方法の具体例を図２を参照しながら
説明する。尚、図２に於いては、アドレス電極に関して
は省略されている。即ち、従来に於ける平面表示装置の
駆動方法に於いては、Ｙ電極側に走査パルスを出力して
線順次に各Ｙ電極を一つずつ選択して行くが、その際の
走査電圧として一方の配線にＶｓｃを出力させ、他方の
配線にはＧＮＤとしておき、当該配線間でＶｓｃの電圧
を印加させながら、走査を行うものである。
置の駆動装置の駆動方法の具体例を図２を参照しながら
説明する。尚、図２に於いては、アドレス電極に関して
は省略されている。即ち、従来に於ける平面表示装置の
駆動方法に於いては、Ｙ電極側に走査パルスを出力して
線順次に各Ｙ電極を一つずつ選択して行くが、その際の
走査電圧として一方の配線にＶｓｃを出力させ、他方の
配線にはＧＮＤとしておき、当該配線間でＶｓｃの電圧
を印加させながら、走査を行うものである。
【００４８】係る従来の走査方法に対して、本発明に於
いては、当該走査される各電極に走査用のＯＦＦ電圧と
して０Ｖの電圧を印加するものである。係る方法を採用
するのは、本発明に於ける平面表示装置に於いては、各
走査電極であるＹ電極を駆動するドライバ回路に接続す
る２本の電源ラインＦＶＨとＦＬＧには、セル部に表示
データを書き込む期間である走査アドレス期間Ｓ−１に
於いて使用される走査用の電圧波形Ｖｓｃ（約８０Ｖ）
と、表示データが書き込まれた該セル部を所定の期間放
電させるための期間である維持放電期間Ｓ−２に於いて
使用される維持放電電圧波形（例えば約２００Ｖ）の双
方が印加されるので、仮に、走査アドレス期間に於いて
使用された電圧が、当該電源ラインＦＶＨとＦＬＧ中に
残存していると、維持放電期間で使用する維持放電電圧
が加算され、２８０Ｖと言う様な高圧の電圧が、印加さ
れる事になるので、各回路の耐圧を大きくする必要にな
る。
いては、当該走査される各電極に走査用のＯＦＦ電圧と
して０Ｖの電圧を印加するものである。係る方法を採用
するのは、本発明に於ける平面表示装置に於いては、各
走査電極であるＹ電極を駆動するドライバ回路に接続す
る２本の電源ラインＦＶＨとＦＬＧには、セル部に表示
データを書き込む期間である走査アドレス期間Ｓ−１に
於いて使用される走査用の電圧波形Ｖｓｃ（約８０Ｖ）
と、表示データが書き込まれた該セル部を所定の期間放
電させるための期間である維持放電期間Ｓ−２に於いて
使用される維持放電電圧波形（例えば約２００Ｖ）の双
方が印加されるので、仮に、走査アドレス期間に於いて
使用された電圧が、当該電源ラインＦＶＨとＦＬＧ中に
残存していると、維持放電期間で使用する維持放電電圧
が加算され、２８０Ｖと言う様な高圧の電圧が、印加さ
れる事になるので、各回路の耐圧を大きくする必要にな
る。
【００４９】その為、本発明に於いては、前記した走査
電極を駆動するドライバ回路に接続する電源ラインのそ
れぞれを走査アドレス期間Ｓ−１と維持放電期間Ｓ−２
とで共通に使用すると言う新規な技術構成を採用すると
共に、前記した耐圧の問題を回避する為、或る特定の期
間に於いて当該電源ラインに印加された電圧を一旦消去
して、当該電源ラインの電圧を０Ｖの状態に戻した上
で、新たに、他の操作期間に於いて使用する所定の電圧
を印加する様にしたものである。
電極を駆動するドライバ回路に接続する電源ラインのそ
れぞれを走査アドレス期間Ｓ−１と維持放電期間Ｓ−２
とで共通に使用すると言う新規な技術構成を採用すると
共に、前記した耐圧の問題を回避する為、或る特定の期
間に於いて当該電源ラインに印加された電圧を一旦消去
して、当該電源ラインの電圧を０Ｖの状態に戻した上
で、新たに、他の操作期間に於いて使用する所定の電圧
を印加する様にしたものである。
【００５０】即ち、図２に於いて、該Ｙ電極１５が走査
アドレス期間Ｓ−１に入る直前に、図２のＳ−１に示す
様に、Ｙ電極のスキャンドライバ回路である走査ドライ
バ回路１０１を構成するＭＯＳＦＥＴトランジスタＴＲ
6 をＯＮの状態にすると同時に、該第２の電源手段７１
に於ける第１の電圧発生手段７２を構成するＭＯＳＦＥ
ＴトランジスタＴＲ8 をＯＮとし、第２の電圧発生手段
７３を構成するＭＯＳＦＥＴトランジスタＴＲ9 もＯＮ
とする。この間Ｘ電極の共通ドライバ５を構成している
ＭＯＳＦＥＴトランジスタＡがＯＮ状態となっており、
従って、該Ｙ電極１５を駆動するドライバ回路に接続す
る電源ラインＦＶＨとＦＬＧ間の電圧がＶｓｃとなると
同時に、該Ｘ電極には、電圧Ｖｓが印加される事にな
る。
アドレス期間Ｓ−１に入る直前に、図２のＳ−１に示す
様に、Ｙ電極のスキャンドライバ回路である走査ドライ
バ回路１０１を構成するＭＯＳＦＥＴトランジスタＴＲ
6 をＯＮの状態にすると同時に、該第２の電源手段７１
に於ける第１の電圧発生手段７２を構成するＭＯＳＦＥ
ＴトランジスタＴＲ8 をＯＮとし、第２の電圧発生手段
７３を構成するＭＯＳＦＥＴトランジスタＴＲ9 もＯＮ
とする。この間Ｘ電極の共通ドライバ５を構成している
ＭＯＳＦＥＴトランジスタＡがＯＮ状態となっており、
従って、該Ｙ電極１５を駆動するドライバ回路に接続す
る電源ラインＦＶＨとＦＬＧ間の電圧がＶｓｃとなると
同時に、該Ｘ電極には、電圧Ｖｓが印加される事にな
る。
【００５１】その結果、Ｙ電極のそれぞれは（１５─１
〜１５ｎ）は電圧Ｖｓｃ迄、急速に充電される期間（Ｔ
1 ）を経て、所定の電圧Ｖｓｃを当該走査アドレス期間
Ｓ−１の終了近くまで維持する事になる。一方、該Ｙ電
極のそれぞれは（１５─１〜１５ｎ）は、上記した様
に、電圧Ｖｓｃ迄充電されるが、先ず第１番目のＹ電極
１５−１を駆動するドライバ回路１０１に接続する一方
の電源ラインＦＬＧに接続されているプル（ＰＵＬＬ）
側のトランジスタＴＲ7 をＯＮ状態とし、プッシュ（Ｐ
ＵＳＨ）側のトランジスタＴＲ6 は、ＯＦＦ状態として
おく事により、当該Ｙ電極の電位をＧＮＤに落とし、そ
の間の時刻ｔ１に於いて、当該Ｙ電極１５−１を駆動す
るドライバ回路に接続する電源ラインＦＶＨと当該Ｙ電
極１５−１に相当する表示データに応じたアドレス出力
を適宜のアドレスドライバ６から印加して、データの書
き込みを行うものである。
〜１５ｎ）は電圧Ｖｓｃ迄、急速に充電される期間（Ｔ
1 ）を経て、所定の電圧Ｖｓｃを当該走査アドレス期間
Ｓ−１の終了近くまで維持する事になる。一方、該Ｙ電
極のそれぞれは（１５─１〜１５ｎ）は、上記した様
に、電圧Ｖｓｃ迄充電されるが、先ず第１番目のＹ電極
１５−１を駆動するドライバ回路１０１に接続する一方
の電源ラインＦＬＧに接続されているプル（ＰＵＬＬ）
側のトランジスタＴＲ7 をＯＮ状態とし、プッシュ（Ｐ
ＵＳＨ）側のトランジスタＴＲ6 は、ＯＦＦ状態として
おく事により、当該Ｙ電極の電位をＧＮＤに落とし、そ
の間の時刻ｔ１に於いて、当該Ｙ電極１５−１を駆動す
るドライバ回路に接続する電源ラインＦＶＨと当該Ｙ電
極１５−１に相当する表示データに応じたアドレス出力
を適宜のアドレスドライバ６から印加して、データの書
き込みを行うものである。
【００５２】係るデータの書き込み操作に於いては、該
アドレスデータにより選択された該Ｙ電極１５−１上の
セル部１０が、放電を行い、所定の壁電荷が当該セル部
１０に発生して、その後当該放電の発生したセル部１０
は、セル部１０自身の壁電荷により放電は終息し、アド
レスデータの書き込み操作が終了する。尚、この間、そ
の他のＹ電極１５−２〜１５−ｎの各電極を駆動するド
ライバ回路に於いては、プッシュ（ＰＵＳＨ）側のトラ
ンジスタＴＲ6 がＯＮの状態となっている。
アドレスデータにより選択された該Ｙ電極１５−１上の
セル部１０が、放電を行い、所定の壁電荷が当該セル部
１０に発生して、その後当該放電の発生したセル部１０
は、セル部１０自身の壁電荷により放電は終息し、アド
レスデータの書き込み操作が終了する。尚、この間、そ
の他のＹ電極１５−２〜１５−ｎの各電極を駆動するド
ライバ回路に於いては、プッシュ（ＰＵＳＨ）側のトラ
ンジスタＴＲ6 がＯＮの状態となっている。
【００５３】係る走査を各Ｙ電極１５−２〜１５−ｎの
それぞれに付いて実行し、当該走査アドレス期間Ｓ−１
の終了間際の時刻Ｔ2 に於いて、第１の電圧発生手段７
２を構成するＭＯＳＦＥＴトランジスタＴＲ8 をＯＦＦ
とし、その後所定の時間が経過した時刻Ｔ3 に於いて、
前記リーク制御スイッチ手段８０のＭＯＳＦＥＴトラン
ジスタＴＲ10をＯＮ状態とする。
それぞれに付いて実行し、当該走査アドレス期間Ｓ−１
の終了間際の時刻Ｔ2 に於いて、第１の電圧発生手段７
２を構成するＭＯＳＦＥＴトランジスタＴＲ8 をＯＦＦ
とし、その後所定の時間が経過した時刻Ｔ3 に於いて、
前記リーク制御スイッチ手段８０のＭＯＳＦＥＴトラン
ジスタＴＲ10をＯＮ状態とする。
【００５４】係る状態に於いては、該第２の電圧発生手
段７３を構成するＭＯＳＦＥＴトランジスタＴＲ9 がＯ
Ｎとなっているので、時刻Ｔ4 に於いて、該Ｙ電極を駆
動するドライバ回路に接続する電源ラインＦＶＨとＦＬ
Ｇとに充電されていた高電圧であるＶｓｃは、該ＭＯＳ
ＦＥＴトランジスタＴＲ10からＧＮＤに抜けるので、該
電源ラインＦＶＨとＦＬＧ間の電圧は、０Ｖになる。
段７３を構成するＭＯＳＦＥＴトランジスタＴＲ9 がＯ
Ｎとなっているので、時刻Ｔ4 に於いて、該Ｙ電極を駆
動するドライバ回路に接続する電源ラインＦＶＨとＦＬ
Ｇとに充電されていた高電圧であるＶｓｃは、該ＭＯＳ
ＦＥＴトランジスタＴＲ10からＧＮＤに抜けるので、該
電源ラインＦＶＨとＦＬＧ間の電圧は、０Ｖになる。
【００５５】尚、第２の電圧発生手段７３を構成するＭ
ＯＳＦＥＴトランジスタＴＲ9 も時刻Ｔ4 に於いてＯＦ
Ｆとなる。又同時に、Ｘ電極の共通ドライバ５を構成し
ているＭＯＳＦＥＴトランジスタＡも、該時刻Ｔ4 に於
いてＯＦＦの状態となり、走査アドレス期間Ｓ−１が終
了する。
ＯＳＦＥＴトランジスタＴＲ9 も時刻Ｔ4 に於いてＯＦ
Ｆとなる。又同時に、Ｘ電極の共通ドライバ５を構成し
ているＭＯＳＦＥＴトランジスタＡも、該時刻Ｔ4 に於
いてＯＦＦの状態となり、走査アドレス期間Ｓ−１が終
了する。
【００５６】つまり、Ｘ電極側の電位を０とすると同時
に、走査用スキャンドライバ１０１のダイオードＤＯ2
を介して全てのＹ電極の電圧を０とし、更に該電源ライ
ンＦＶＨとＦＬＧ間の電位も、０Ｖにする事によって、
一連の走査期間を終了する。この際、Ｘ電極側に於いて
は、たて方向に放電が延びない様に、電圧Ｖｓを印加し
ている。
に、走査用スキャンドライバ１０１のダイオードＤＯ2
を介して全てのＹ電極の電圧を０とし、更に該電源ライ
ンＦＶＨとＦＬＧ間の電位も、０Ｖにする事によって、
一連の走査期間を終了する。この際、Ｘ電極側に於いて
は、たて方向に放電が延びない様に、電圧Ｖｓを印加し
ている。
【００５７】次に、維持放電期間Ｓ−２に於いては、前
記走査アドレス期間に於いて放電したセル部分１０は、
表示すべきセル部分１０に壁電荷を残した状態となって
いるので、この壁電荷を利用して、当該壁電荷の残存し
ているセル部分にのみ、交番の電圧を交互に印加して放
電を繰り返す事によって、表示が行われる。尚、維持放
電を行う場合には、全てのＹ電極に対して同時に同一の
交番電圧を印加するものである。
記走査アドレス期間に於いて放電したセル部分１０は、
表示すべきセル部分１０に壁電荷を残した状態となって
いるので、この壁電荷を利用して、当該壁電荷の残存し
ているセル部分にのみ、交番の電圧を交互に印加して放
電を繰り返す事によって、表示が行われる。尚、維持放
電を行う場合には、全てのＹ電極に対して同時に同一の
交番電圧を印加するものである。
【００５８】先ず、本発明に於ける維持放電期間の当初
に於いては、Ｙ電極に対して所定の電圧Ｖｓを印加させ
るもので有って、時刻Ｔ5 に於いて、Ｘ電極側のドライ
バ回路５に於けるトランジスタＢがＯＮ状態となり、該
Ｘ電極を０Ｖに維持する。その後、時刻Ｔ6 に於いて、
該電力回収回路６０に設けたトランジスタＴＲ14がＯＮ
となり、コンデンサＣ2 に蓄積された電力の一部を該電
源ラインＦＬＧに充電させると事により、該Ｙ電極を駆
動するドライバ回路に接続する一方の電源ラインＦＬＧ
の電位が上昇する。
に於いては、Ｙ電極に対して所定の電圧Ｖｓを印加させ
るもので有って、時刻Ｔ5 に於いて、Ｘ電極側のドライ
バ回路５に於けるトランジスタＢがＯＮ状態となり、該
Ｘ電極を０Ｖに維持する。その後、時刻Ｔ6 に於いて、
該電力回収回路６０に設けたトランジスタＴＲ14がＯＮ
となり、コンデンサＣ2 に蓄積された電力の一部を該電
源ラインＦＬＧに充電させると事により、該Ｙ電極を駆
動するドライバ回路に接続する一方の電源ラインＦＬＧ
の電位が上昇する。
【００５９】該コンデンサＣ2 の電荷が充分であれば、
該Ｙ電極を駆動するドライバ回路に接続する一方の電源
ラインＦＬＧの電圧は、所定の電圧であるＶｓに迄上昇
するが、一般的にはＶｓに迄上昇する事が不可能である
から、時刻Ｔ7 に於いて、該トランジスタＴＲ14がＯＦ
Ｆとなると同時に、該第２の電源回路９０に設けた第２
の電圧発生手段９２に設けられているスイッチ手段９４
であるＭＯＳＦＥＴ（ＴＲ12）をＯＮ状態として、当該
電源ラインＦＬＧの電圧をＶｓに持ち上げる。
該Ｙ電極を駆動するドライバ回路に接続する一方の電源
ラインＦＬＧの電圧は、所定の電圧であるＶｓに迄上昇
するが、一般的にはＶｓに迄上昇する事が不可能である
から、時刻Ｔ7 に於いて、該トランジスタＴＲ14がＯＦ
Ｆとなると同時に、該第２の電源回路９０に設けた第２
の電圧発生手段９２に設けられているスイッチ手段９４
であるＭＯＳＦＥＴ（ＴＲ12）をＯＮ状態として、当該
電源ラインＦＬＧの電圧をＶｓに持ち上げる。
【００６０】時刻Ｔ8 に於いて、当該第２の電源回路９
０に設けた第２の電圧発生手段９２がＯＦＦとなると同
時に、Ｘ電極側のドライバ回路５に於けるトランジスタ
ＢがＯＦＦの状態となる。次いで、時刻Ｔ9 に於いて、
該電力回収回路６０に設けたトランジスタＴＲ13がＯＮ
となり、該配線部ＦＶＨに充電されていた電圧Ｖｓの一
部が、コンデンサＣ2 に引き込まれて、ここに蓄積さ
れ、その電荷が、つぎのＹ電極の放電に使用されるもの
である。
０に設けた第２の電圧発生手段９２がＯＦＦとなると同
時に、Ｘ電極側のドライバ回路５に於けるトランジスタ
ＢがＯＦＦの状態となる。次いで、時刻Ｔ9 に於いて、
該電力回収回路６０に設けたトランジスタＴＲ13がＯＮ
となり、該配線部ＦＶＨに充電されていた電圧Ｖｓの一
部が、コンデンサＣ2 に引き込まれて、ここに蓄積さ
れ、その電荷が、つぎのＹ電極の放電に使用されるもの
である。
【００６１】係る走査によって、該電源ラインＦＶＨの
電圧は、急速に低下し、時刻Ｔ10に於いて該トランジス
タＴＲ13がＯＦＦとなると同時に、該第２の電源回路９
０に設けた第１の電圧発生手段９１に設けられているス
イッチ手段９３であるＭＯＳＦＥＴ（ＴＲ11）をＯＮ状
態として、当該配線ＦＶＨの電圧を完全な０Ｖの状態に
降下させるものである。
電圧は、急速に低下し、時刻Ｔ10に於いて該トランジス
タＴＲ13がＯＦＦとなると同時に、該第２の電源回路９
０に設けた第１の電圧発生手段９１に設けられているス
イッチ手段９３であるＭＯＳＦＥＴ（ＴＲ11）をＯＮ状
態として、当該配線ＦＶＨの電圧を完全な０Ｖの状態に
降下させるものである。
【００６２】係る操作によって、第１回目のＹ電極の維
持放電操作が終了し、次にＸ電極側の維持放電操作が行
われる。Ｘ電極側に於いては、該ＭＯＳＦＥＴ（Ｔ
Ｒ11）がＯＮ状態の間の時刻Ｔ11に於いて、トランジス
タＣがＯＮとなり、コイル６１を介して、該Ｘ電極の電
位を持ち上げ、時刻Ｔ12に於いてトランジスタＣがＯＦ
Ｆすると同時に、トランジスタＡがＯＮする事によっ
て、該Ｘ電極の電位は、所定の電圧であるＶｓに持ち上
げられる。
持放電操作が終了し、次にＸ電極側の維持放電操作が行
われる。Ｘ電極側に於いては、該ＭＯＳＦＥＴ（Ｔ
Ｒ11）がＯＮ状態の間の時刻Ｔ11に於いて、トランジス
タＣがＯＮとなり、コイル６１を介して、該Ｘ電極の電
位を持ち上げ、時刻Ｔ12に於いてトランジスタＣがＯＦ
Ｆすると同時に、トランジスタＡがＯＮする事によっ
て、該Ｘ電極の電位は、所定の電圧であるＶｓに持ち上
げられる。
【００６３】この間、セル部分１０のＹ電極側に於ける
電圧は、ダイオードＤＯ2 とＤＯ3を介してＧＮＤの電
位が供給されて、０Ｖに維持されている。次いで、時刻
Ｔ13に於いて、前記のＭＯＳＦＥＴ（ＴＲ11）と該トラ
ンジスタＡが同時にＯＦＦとなり、時刻Ｔ14でトランジ
スタＤ及びトランジスタＢがＯＮする事によって、該Ｘ
電極の電位は０Ｖに立ち下がると共に、該セル部分１０
に蓄えられた電荷の一部が、コンデンサＣ3 に充電さ
れ、第１回のＸ電極側の維持放電操作が終了する。
電圧は、ダイオードＤＯ2 とＤＯ3を介してＧＮＤの電
位が供給されて、０Ｖに維持されている。次いで、時刻
Ｔ13に於いて、前記のＭＯＳＦＥＴ（ＴＲ11）と該トラ
ンジスタＡが同時にＯＦＦとなり、時刻Ｔ14でトランジ
スタＤ及びトランジスタＢがＯＮする事によって、該Ｘ
電極の電位は０Ｖに立ち下がると共に、該セル部分１０
に蓄えられた電荷の一部が、コンデンサＣ3 に充電さ
れ、第１回のＸ電極側の維持放電操作が終了する。
【００６４】その後は、上記の様なＹ電極側の放電操作
とＸ電極側の放電操作とが、交互に所定の回数繰り返さ
れて、表示パネルの所定のセル部分１０が、所定の輝度
で発光する。尚、該セル部分１０における輝度のレベル
は、該維持放電期間に於ける上記交番電圧の付与回数に
より決定される。
とＸ電極側の放電操作とが、交互に所定の回数繰り返さ
れて、表示パネルの所定のセル部分１０が、所定の輝度
で発光する。尚、該セル部分１０における輝度のレベル
は、該維持放電期間に於ける上記交番電圧の付与回数に
より決定される。
【００６５】尚、本発明に係る電力回収回路６０の動作
に付いて説明すると、例えば、Ｙ電極側の維持放電操作
に於いては、Ｙ電極にＶｓの電圧を印加する際に、つま
り、パネル容量に電荷を移送する際には、所定の電位、
例えば電圧ＶｓとＧＮＤとの中間の電圧に設定されてい
る外部電圧電源ＶｐよりトランジスタＴＲ14、ダイオー
ドＤＯ16、コイル６３、ダイオードＤＯ3 の経路に於け
る直列ＬＣ共振経路により、全てのＹ電極をＶｓの方向
に充電して行き、該ＬＣ共振電圧のピーク電圧付近にて
トランジスタＴＲ11をＯＮ状態にして、Ｖｓ電圧を印加
する事により行われる。
に付いて説明すると、例えば、Ｙ電極側の維持放電操作
に於いては、Ｙ電極にＶｓの電圧を印加する際に、つま
り、パネル容量に電荷を移送する際には、所定の電位、
例えば電圧ＶｓとＧＮＤとの中間の電圧に設定されてい
る外部電圧電源ＶｐよりトランジスタＴＲ14、ダイオー
ドＤＯ16、コイル６３、ダイオードＤＯ3 の経路に於け
る直列ＬＣ共振経路により、全てのＹ電極をＶｓの方向
に充電して行き、該ＬＣ共振電圧のピーク電圧付近にて
トランジスタＴＲ11をＯＮ状態にして、Ｖｓ電圧を印加
する事により行われる。
【００６６】この際、前記した様に、一定レベル以上の
壁電荷が残留しているセル部分１０が、印加される電圧
Ｖｓと残留壁電荷量の総和とが、放電セルに封入されて
いる希ガスの放電開始電圧以上となるので、維持放電が
行われる。かかる放電が、自身の壁電荷の移動によって
終息した後に、Ｙ電極をＧＮＤにするが、その際には、
該表示パネルに充電されていた電荷Ｃｐを前記した外部
電源Ｖｐに電荷移送する事になる。
壁電荷が残留しているセル部分１０が、印加される電圧
Ｖｓと残留壁電荷量の総和とが、放電セルに封入されて
いる希ガスの放電開始電圧以上となるので、維持放電が
行われる。かかる放電が、自身の壁電荷の移動によって
終息した後に、Ｙ電極をＧＮＤにするが、その際には、
該表示パネルに充電されていた電荷Ｃｐを前記した外部
電源Ｖｐに電荷移送する事になる。
【００６７】この際には、表示パネル容量Ｃｐより、ダ
イオードＤＯ2 、コイル６２、ダイオードＤＯ15、トラ
ンジスタＴＲ13の経路の直列ＬＣ共振経路にて、全ての
Ｙ電極をＧＮＤ方向に放電して行き、該電荷の一部を該
コンデンサＣ2 に充電させ、次回の維持放電操作で再使
用する様にしておくと同時に、ＬＣ共振電圧のピーク電
圧付近にて、トランジスタＴＲ11をＯＮ状態にして、該
Ｙ電極の電位をＧＮＤの状態にし、維持放電波形の生成
を終了する。
イオードＤＯ2 、コイル６２、ダイオードＤＯ15、トラ
ンジスタＴＲ13の経路の直列ＬＣ共振経路にて、全ての
Ｙ電極をＧＮＤ方向に放電して行き、該電荷の一部を該
コンデンサＣ2 に充電させ、次回の維持放電操作で再使
用する様にしておくと同時に、ＬＣ共振電圧のピーク電
圧付近にて、トランジスタＴＲ11をＯＮ状態にして、該
Ｙ電極の電位をＧＮＤの状態にし、維持放電波形の生成
を終了する。
【００６８】同様に、Ｘ電極側の維持放電波形を次のサ
イクルに於いて生成し、これらを繰り返す事によって、
一連の維持放電期間を構成する。以上の表示操作が終了
した場合には、全セル部分１０の壁電荷を初期化操作に
より消滅させて、次のフレームの動作を行う事になる。
イクルに於いて生成し、これらを繰り返す事によって、
一連の維持放電期間を構成する。以上の表示操作が終了
した場合には、全セル部分１０の壁電荷を初期化操作に
より消滅させて、次のフレームの動作を行う事になる。
【００６９】
【発明の効果】本発明に於ける該平面表示装置の駆動装
置に於いては、２系統の直列ＬＣ共振回路を接続する事
によって、電力を回収する事が可能となるので、省電力
型の平面表示装置の駆動装置を構成すると共に、回路構
成も特にドライバ回路をＬＳＩ化する事によって簡素化
されるので、経済的な平面表示装置の駆動装置を提供す
る事が出来る。
置に於いては、２系統の直列ＬＣ共振回路を接続する事
によって、電力を回収する事が可能となるので、省電力
型の平面表示装置の駆動装置を構成すると共に、回路構
成も特にドライバ回路をＬＳＩ化する事によって簡素化
されるので、経済的な平面表示装置の駆動装置を提供す
る事が出来る。
【図１】図１は、本発明に係る平面表示装置の駆動装置
の一具体例に於ける回路構成を示すブロックダイアグラ
ムである。
の一具体例に於ける回路構成を示すブロックダイアグラ
ムである。
【図２】図２は、図１に於ける平面表示装置の駆動装置
を操作する場合の駆動電圧波形の具体例を示す図であ
る。
を操作する場合の駆動電圧波形の具体例を示す図であ
る。
【図３】図３は、従来の平面表示装置の構成の概略を説
明する平面図である。
明する平面図である。
【図４】図４は、従来の平面表示装置に於いて使用され
るセル部分の構成の例を示す断面図である。
るセル部分の構成の例を示す断面図である。
【図５】図５は、従来に於ける平面表示装置の駆動方法
の一例を説明する図である。
の一例を説明する図である。
【図６】図６は、従来に於ける平面表示装置を操作する
場合の駆動電圧波形の具体例を示す図である。
場合の駆動電圧波形の具体例を示す図である。
【図７】図７は、従来の平面表示装置に於ける駆動装置
の一例を示すブロックダイアグラムである。
の一例を示すブロックダイアグラムである。
１…表示パネル ３…Ｙ電極側共通ドライバ回路 ４，４1 〜４n …Ｙ電極スキャンドライバー回路 ５…Ｘ電極側共通ドライバ回路 ６…アドレスドライバ回路 １０…セル部 １２、１３…基板 １４…Ｘ電極 １５…Ｙ電極 １６…アドレス電極 １７…壁部 １８…誘電体層 １９…蛍光体 ２０…放電空間 ２１…ＭｇＯ膜 ５５…プッシュプル型のドライバ回路 ６０…電力回収回路 ７０…電源手段 ７１…第１の電源手段 ８０…リーク制御スイッチ手段 ９０…第２の電源手段 １０１、１０２…Ｙ電極スキャンドライバー回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 晃 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 広瀬 忠継 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (58)調査した分野(Int.Cl.6，ＤＢ名) G09G 3/00 - 3/38
Claims (11)
- 【請求項１】 少なくとも一対の電極及びそれに付随す
るパネル容量を備えた平面表示装置を駆動するために該
電極に結合した駆動回路であって、 該電極に印加された電圧を排出するための第１パスと、
該電極に電圧を印加するための第２のパスと、該第１、
第２のパスに共通に接続された電力蓄積手段とを備え、 該第１のパスは、第１のコイルと、該電極側を陽極とし
た第１のダイオードと、第１のスイッチとを、該電極側
からこの順で含み、 該第２のパスは、第２のコイルと、該電極側を陰極とし
た第２のダイオードと、第２のスイッチとを、該電極側
からこの順で含み、 該第１のパスにおいて該電極と該第１のコイルとの間に
接続され、該第１のパスを低電位にクランプする第１の
クランプ手段と、 該第２のパスにおいて該電極と該第２のコイルとの間に
接続され、該第２のパスを高電位にクランプする第２の
クランプ手段とを含むことを特徴とする平面表示装置の
駆動回路。 - 【請求項２】 前記第１のパスにおいて前記第１のコイ
ルと前記第１のダイオードとの間にその陰極が接続さ
れ、低電位電源に陽極が接続された第３のダイオード
と、 前記第２のパスにおいて前記第２のコイルと前記第２の
ダイオードとの間にその陽極が接続され、高電位電源に
陰極が接続された第４のダイオードとを更に含むことを
特徴とする請求項１記載の平面表示装置の駆動回路。 - 【請求項３】 前記第１のパスにおいて前記第１のスイ
ッチと前記第１のダイオードとの間にその陽極が接続さ
れ、高電位電源に陰極が接続された第５のダイオード
と、 前記第２のパスにおいて前記第２のスイッチと前記第２
のダイオードとの間にその陰極が接続され、低電位電源
に陽極が接続された第６のダイオードとを更に含むこと
を特徴とする請求項２記載の平面表示装置の駆動回路。 - 【請求項４】 前記第１のパスにおいて前記電極と前記
第１のクランプ手段との間に接続され、該電極側を陽極
とした第７のダイオードと、 前記第２のパスにおいて該電極と前記第２のクランプ手
段との間に接続され、該電極側を陰極とした第８のダイ
オードとを更に含むことを特徴とする請求項１記載の平
面表示装置の駆動回路。 - 【請求項５】 該第１及び第２のコイルは、互いに異な
るインダクタンス値を有することを特徴とする請求項１
記載の平面表示装置の駆動回路。 - 【請求項６】 電圧印加により放電発光を生じさせるた
めの一対の電極及びそれに付随するパネル容量を備え、
該放電発光のために該電極に結合された駆動回路を有す
る平面表示装置であって、 該駆動回路は、 該電極に印加された電圧を排出するための第１のパス
と、該電極に電圧を印加するための第２のパスと、該第
１、第２のパスに共通に接続された電力蓄積手段とを備
え、 該第１のパスは、第１のコイルと、該電極側を陽極とし
た第１のダイオードと、第１のスイッチとを、該電極側
からこの順で含み、 該第２のパスは、第２のコイルと、該電極側を陰極とし
た第２のダイオードと、第２のスイッチとを、該電極側
からこの順で含み、 該第１のパスにおいて該電極と該第１のコイルとの間に
接続され、該第１のパスを低電位にクランプする第１の
クランプ手段と、 該第２のパスにおいて該電極と該第２のコイルとの間に
接続され、該第２のパスを高電位にクランプする第２の
クランプ手段とを含むことを特徴とする平面表示装置。 - 【請求項７】 電圧印加により放電発光を生じさせるた
めの一対の電極及びそれに付随するパネル容量を備えた
平面表示装置を駆動する方法であって、 第１のコイルと第１のダイオードとを順に介して該パネ
ル容量を放電した後、該パネル容量の電位をクランプす
ると共に該第１のコイルの両端の電位差を零とする工程
と、 第２のダイオードと第２のコイルとを順に介して該パネ
ル容量を充電した後、該パネル容量の電位をクランプす
ると共に該第２のコイルの両端の電位差を零とする工程
とを含むことを特徴とする平面表示装置の駆動方法。 - 【請求項８】 前記第１のコイルの両端の電位差を零と
する工程は、該第１のコイルと前記第１のダイオードと
の間にその陰極が接続され、低電位電源に陽極が接続さ
れたダイオードを介して行うものであり、 前記第２のコイルの両端の電位差を零とする工程は、該
第２のコイルと前記第２のダイオードとの間にその陽極
が接続され、高電位電源に陰極が接続されたダイオード
を介して行うものであることを特徴とする請求項７記載
の平面表示装置の駆動方法。 - 【請求項９】 前記パネル容量の充電が、充電後に該パ
ネル容量が達する電位の約１／２の大きさの電圧の印加
を含むことを特徴とする請求項７記載の平面表示装置の
駆動方法。 - 【請求項１０】 前記パネル容量の放電が、充電後に該
パネル容量が達する電位の約１／２の大きさの電圧の印
加を含むことを特徴とする請求項７記載の平面表示装置
の駆動方法。 - 【請求項１１】 前記パネル容量の放電後のクランプ
は、前記第１のコイル及び該パネル容量にて構成される
第１の直列共振回路における共振電圧のピーク付近で行
われ、前記パネル容量の充電後のクランプは、前記第２
のコイル及び該パネル容量にて構成される第２の直列共
振回路における共振電圧のピーク付近で行われることを
特徴とする請求項７記載の平面表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1430497A JP2776419B2 (ja) | 1997-01-28 | 1997-01-28 | 平面表示装置の駆動回路、それを有する平面表示装置、及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1430497A JP2776419B2 (ja) | 1997-01-28 | 1997-01-28 | 平面表示装置の駆動回路、それを有する平面表示装置、及びその駆動方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310258A Division JP2891280B2 (ja) | 1993-12-10 | 1993-12-10 | 平面表示装置の駆動装置及び駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09179521A JPH09179521A (ja) | 1997-07-11 |
| JP2776419B2 true JP2776419B2 (ja) | 1998-07-16 |
Family
ID=11857372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1430497A Expired - Fee Related JP2776419B2 (ja) | 1997-01-28 | 1997-01-28 | 平面表示装置の駆動回路、それを有する平面表示装置、及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776419B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126594B2 (en) | 2002-05-24 | 2006-10-24 | Pioneer Corporation | Circuit for driving plasma display panel |
-
1997
- 1997-01-28 JP JP1430497A patent/JP2776419B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126594B2 (en) | 2002-05-24 | 2006-10-24 | Pioneer Corporation | Circuit for driving plasma display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09179521A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2891280B2 (ja) | 平面表示装置の駆動装置及び駆動方法 | |
| JP3672669B2 (ja) | 平面表示装置の駆動装置 | |
| KR100404839B1 (ko) | 플라즈마 디스플레이 패널의 어드레스 방법 및 장치 | |
| KR100343360B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 구동회로 | |
| US7479952B2 (en) | Apparatus and method for driving plasma display panel | |
| JP2002215089A (ja) | 平面表示装置の駆動装置および駆動方法 | |
| JP2004310108A (ja) | プラズマディスプレイパネル及びそれの駆動方法 | |
| JP4584924B2 (ja) | プラズマディスプレイパネルの駆動装置およびその方法 | |
| US7852292B2 (en) | Plasma display apparatus and driving method thereof | |
| JP2006018288A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| US20050258776A1 (en) | Plasma display apparatus and driving method thereof | |
| JP2005338842A (ja) | プラズマディスプレイ装置 | |
| JP2776419B2 (ja) | 平面表示装置の駆動回路、それを有する平面表示装置、及びその駆動方法 | |
| JP4509649B2 (ja) | プラズマディスプレイ装置 | |
| JP2005321802A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| KR100385883B1 (ko) | 플라즈마 디스플레이 패널의 데이터 구동방법 및 그구동장치 | |
| JP3602099B2 (ja) | 平面表示装置の駆動装置 | |
| US7619586B2 (en) | Plasma display apparatus and method for driving the same | |
| KR100440971B1 (ko) | Ｐｄｐ의 ｙ 구동 장치 | |
| KR20070003450A (ko) | 플라즈마 디스플레이 장치 | |
| KR100625498B1 (ko) | 플라즈마 디스플레이 패널 구동장치 | |
| KR100627410B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
| KR20020080095A (ko) | 플라즈마 디스플레이 패널의 소거방전구동방법 및 그의구동장치 | |
| KR20020041487A (ko) | 고효율 유지회로 방식의 플라즈마 디스플레이 패널 구동방법 | |
| JP2009122169A (ja) | 駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980317 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080501 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |