JP2776228B2 - Manufacturing method of semiconductor light receiving element - Google Patents

Manufacturing method of semiconductor light receiving element

Info

Publication number
JP2776228B2
JP2776228B2 JP5337968A JP33796893A JP2776228B2 JP 2776228 B2 JP2776228 B2 JP 2776228B2 JP 5337968 A JP5337968 A JP 5337968A JP 33796893 A JP33796893 A JP 33796893A JP 2776228 B2 JP2776228 B2 JP 2776228B2
Authority
JP
Japan
Prior art keywords
layer
light receiving
semiconductor light
manufacturing
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5337968A
Other languages
Japanese (ja)
Other versions
JPH07202253A (en
Inventor
正芳 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5337968A priority Critical patent/JP2776228B2/en
Publication of JPH07202253A publication Critical patent/JPH07202253A/en
Application granted granted Critical
Publication of JP2776228B2 publication Critical patent/JP2776228B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子の製造方法に関す
るものである。
BACKGROUND OF THE INVENTION The present invention relates to optical communication, optical information processing,
The present invention relates to a method for manufacturing a semiconductor light receiving element used for optical measurement and the like.

【0002】[0002]

【従来の技術】従来、1〜1. 6μm帯の光通信用半導
体受光素子として、InP基板上に格子整合したIn
0.53Ga0.47As層(以下InGaAs層と略す)を光
吸収層とするPIN型半導体受光素子(「光通信素子工
学」、米津氏著、工学図書株式会社刊、371頁(19
83)に記載)、アバランシェ増倍型半導体受光素子
(エレクトロニクス・レタ−ズ(Electronic
s Letters)1984年,20巻,pp653
−654に記載)が知られている。特に、後者は、アバ
ランシェ増倍作用による内部利得効果及び高速応答を有
する点で、長距離通信用として実用化されている。
2. Description of the Related Art Conventionally, as a semiconductor light receiving element for optical communication in the 1 to 1.6 μm band, an InP lattice-matched on an InP substrate has been used.
0.53 Ga 0.47 PIN type semiconductor light-receiving element As layer (hereinafter referred to as InGaAs layer) and the light-absorbing layer ( "optical communication element engineering", Yonezu Mr. al., Engineering books, Inc. published, 371 pp. (19
83)), an avalanche multiplication type semiconductor light receiving element (Electronic Letters (Electronic)
s Letters) 1984, 20 volumes, pp653
-654). Particularly, the latter is practically used for long-distance communication because it has an internal gain effect and a high-speed response due to avalanche multiplication.

【0003】近年、アバランシェ増倍型半導体受光素子
において、増倍層に超格子構造を適用し、伝導帯不連続
エネルギーによる電子のイオン化促進を意図した超格子
APD(アバランシェ増倍型半導体受光素子は以下AP
Dと略す。)が研究される。特に、InAlAs/InAlGaAs 超
格子層を増倍層とした超格子APDにおいて、利得帯域
幅積120GHzが報告されている(アイ・イ−・イ−・イ−
フォトニクス テクノロジー レターズ(IEEE
photonics TechnologyLette
rs)1993年、5巻、pp675−677に記
載)。図7に、典型的なInAlAs/InAlGaAs 超格子APD
の構造図を示す。また図8に従来の製造方法を示す。素
子形成は、まず気相成長法でn型InP基板1上にn+
型InPバッファ層2、n+ 型InAlAsバッファ層
3、n- 型InAlAs/InAlGaAs 超格子増倍層4、p+ 型I
nP電界緩和層5、p- 型InGaAs光吸収層6、p
+ 型InPキャップ層7及びp+ 型InGaAsキャッ
プ層8を順次積層する。その後、Br系エッチャントで
メサ形成をし、SiNx をパッシベーション膜9として
表面に堆積させる。その後、n側10及びp側11にオ
ーミック電極を蒸着して完成する。入射光12は表面か
ら入射する。
In recent years, in avalanche multiplication semiconductor light receiving devices, a superlattice APD (avalanche multiplication semiconductor light receiving device, in which a superlattice structure is applied to a multiplication layer to promote ionization of electrons by conduction band discontinuous energy, has been proposed. Below AP
Abbreviated as D. ) Will be studied. Particularly, in a superlattice APD using an InAlAs / InAlGaAs superlattice layer as a multiplication layer, a gain bandwidth product of 120 GHz has been reported (I-I-I-I-).
Photonics Technology Letters (IEEE
photonics TechnologyLette
rs), 1993, vol. 5, pp. 675-677). Figure 7 shows a typical InAlAs / InAlGaAs superlattice APD.
FIG. FIG. 8 shows a conventional manufacturing method. First, n + is formed on an n-type InP substrate 1 by a vapor phase growth method.
-Type InP buffer layer 2, n + -type InAlAs buffer layer 3, n -- type InAlAs / InAlGaAs superlattice multiplication layer 4, p + -type I
nP electric field relaxation layer 5, p -type InGaAs light absorption layer 6, p
A + type InP cap layer 7 and ap + type InGaAs cap layer 8 are sequentially laminated. Thereafter, a mesa is formed with a Br-based etchant, and SiN x is deposited on the surface as a passivation film 9. Thereafter, ohmic electrodes are deposited on the n-side 10 and the p-side 11 to complete the process. The incident light 12 enters from the surface.

【0004】[0004]

【発明が解決しようとする課題】従来の技術の欄で述べ
たように、超格子APDはBr系エッチャントによるエ
ッチングによりメサ形成され、またパッシベーション膜
は窒化膜が使われている。 しかしながら、ウェットエ
ッチングによるメサ形成は大面積の均一性が悪く、且
つ、エッチング側面に欠陥あるいはキャリアのトラップ
準位を形成し易いことが知られている。一方、エッチン
グを回避するため選択成長によるメサ形成も考えられる
が、通常の選択成長では、マスクの上に飛来した原子が
水平方向にマイグレーションし、よって、マスク端と成
長面の界面近傍で成長が加速される、いわゆるリッジ成
長を引き起こしてしまう。
As described in the Background of the Invention, the superlattice APD is formed as a mesa by etching with a Br-based etchant, and a nitride film is used as a passivation film. However, it is known that the formation of a mesa by wet etching has poor uniformity over a large area, and it is easy to form defects or trap levels of carriers on the etched side surface. On the other hand, mesa formation by selective growth is also conceivable to avoid etching, but in normal selective growth, atoms flying on the mask migrate in the horizontal direction, so that growth occurs near the interface between the mask edge and the growth surface. It causes accelerated, so-called ridge growth.

【0005】また、窒化膜や酸化膜のパッシベーション
膜では、半導体層とのボンドの結合が完全でないため
に、経時的な信頼性がなく、また表面暗電流の原因にも
なる。
Further, in the case of a passivation film such as a nitride film or an oxide film, the bond with the semiconductor layer is not completely bonded, so that there is no reliability over time and a surface dark current is caused.

【0006】本発明の目的は、上述の課題を解決し、高
均一且つ信頼性に優れた半導体受光素子を提供すること
にある。
An object of the present invention is to solve the above-mentioned problems and to provide a highly uniform and highly reliable semiconductor light receiving element.

【0007】[0007]

【課題を解決するための手段】本発明は、半導体基板上
に光吸収層等の積層部分を選択成長を用いて形成する半
導体受光素子の製造方法において、選択成長のマスク幅
を0.5μm以下とし、半導体受光素子の表面パッシベ
ーション膜まで選択成長をおこなうことを特徴とする。
According to the present invention, there is provided a method of manufacturing a semiconductor light receiving device in which a laminated portion such as a light absorbing layer is formed on a semiconductor substrate by using selective growth. The passive surface of the semiconductor light-receiving element.
Selective growth up to the solution film .

【0008】[0008]

【0009】また、前記パッシベーション膜が高抵抗I
nAlAsであることを特徴とする。
Further, the passivation film has a high resistance I
It is characterized by being nAlAs.

【0010】[0010]

【作用】図1は、本発明の請求項1の半導体受光素子の
製造方法の原理を説明するための図である。通常、選択
成長を行うときは、積層部分以外をすべてマスクで覆う
ことになる。このマスクは、SiO2 あるいはSiNx
等の堆積膜が使われる。この方法場合、図1(a)に示
すようにマスク幅は100μm程度以上に広くなり、マ
クス上に飛来した原子が水平方向にマイグレーションす
る。この結果、マスク端と成長面の界面近傍で成長が加
速され、いわゆるリッジ成長を引き起こし、膜厚制御が
困難になる。一方、本発明の請求項1の製造方法による
と、マスク幅を0.5μm以下としている(図1(b) )
ので、マスク上に飛来してくる原子の総量は少なく、上
記リッジ成長を防ぐことができる。
FIG. 1 is a view for explaining the principle of the method for manufacturing a semiconductor light receiving element according to claim 1 of the present invention. Normally, when performing selective growth, all parts other than the laminated portion are covered with a mask. This mask is made of SiO 2 or SiN x
Etc. are used. In the case of this method, as shown in FIG. 1A, the mask width is increased to about 100 μm or more, and the atoms flying on the mask migrate in the horizontal direction. As a result, the growth is accelerated near the interface between the mask edge and the growth surface, causing so-called ridge growth, and it becomes difficult to control the film thickness. On the other hand, according to the manufacturing method of the first aspect of the present invention, the mask width is set to 0.5 μm or less (FIG. 1B).
Therefore, the total amount of atoms flying on the mask is small, and the ridge growth can be prevented.

【0011】マスク幅とリッジ高の関係を図6に示す。
選択成長幅が50μmと広いので通常の選択成長のマス
クを用いた場合リッジ成長は不可避であるが図に示され
ているようにマスク幅Wを狭めることによりリッジ高が
低くなる。平坦成長部の高さに対して1割以下のリッジ
高にすることにより優れたデバイス特性を得ることがで
きる。
FIG. 6 shows the relationship between the mask width and the ridge height.
Since the selective growth width is as large as 50 μm, ridge growth is inevitable when a normal selective growth mask is used. However, as shown in the figure, the ridge height is reduced by reducing the mask width W. By setting the ridge height to 10% or less of the height of the flat growth portion, excellent device characteristics can be obtained.

【0012】マスクを狭小化したために、本来必要でな
い領域にも半導体層を形成することになるが、マスクを
除去すれば絶縁性は確保されるので、全く問題はない。
しかもこの方法だと、エッチングなしにメサ形成が可能
になるので、エッチングによるメサ壁面へのダメージが
ない、高品質のメサ構造を得ることができる。加えて、
ウェットエッチングに起因する面内のムラがなくなり、
大面積にわたって高均一なメサ構造を得ることができ
る。本発明の請求項2の半導体受光素子の製造方法は、
狭小マスクを用いて、選択成長によりメサ構造を作製
し、続けてパッシベーション膜を形成する。この方法で
は、図2の構造が1回の成長で形成可能となる。よっ
て、パッシベーション膜成長成長前にキャップ層表面を
大気に曝さずに済み、清浄表面にパッシベーション膜を
形成できるメリットがある。これにより、従来の製造方
法で得られる素子に比べ、パッシベーション膜とキャッ
プ層との界面に形成される欠陥やキャリアトラップ準位
を大幅に低減でき、リーク電流発生の抑圧及び信頼性向
上を図ることができる。また、1回の成長で形成可能で
あるので、製造工数の低減も図れる。
Since the mask is made smaller, a semiconductor layer is also formed in a region that is not originally required. However, if the mask is removed, the insulating property is ensured, and there is no problem at all.
Moreover, according to this method, a mesa can be formed without etching, so that a high-quality mesa structure without damage to the mesa wall surface due to the etching can be obtained. in addition,
In-plane unevenness due to wet etching is eliminated,
A highly uniform mesa structure can be obtained over a large area. The method for manufacturing a semiconductor light receiving element according to claim 2 of the present invention comprises:
A mesa structure is formed by selective growth using a narrow mask, and a passivation film is subsequently formed. In this method, the structure of FIG. 2 can be formed by one growth. Therefore, the surface of the cap layer does not need to be exposed to the air before the growth of the passivation film, and there is an advantage that the passivation film can be formed on the clean surface. As a result, defects and carrier trap levels formed at the interface between the passivation film and the cap layer can be significantly reduced as compared with the device obtained by the conventional manufacturing method, thereby suppressing the occurrence of leak current and improving reliability. Can be. Further, since it can be formed by one growth, the number of manufacturing steps can be reduced.

【0013】次に本発明の請求項3についてその作用を
説明する。通常、メサ構造の半導体受光素子の表面パッ
シベーション膜としては、SiO2 やSiNx 等の多結
晶膜が利用される。しかしながら、これらの膜では単結
晶半導体表面層とのボンドの結合が完全でないために、
表面リーク電流発生や径時的な信頼性劣化の原因にもな
っている。これらの問題解決のため、本発明では高抵抗
単結晶InAlAsを利用することを提案している。I
nAlAsの場合、単結晶膜であるので上記問題は解決
される。加えて、InAlAsでは禁制帯幅が広く、光
通信に利用される1.3μmや1.55μm帯の波長の
光に対しては吸収を生じない。高抵抗InAlAsの成
長方法として、Feをドーピングする方法もある。図3
は、ZnドーピングInAlAs濃度のV/III 比依存
性を示す。Znはp型ドーパントであるが、V/III 比
を低くした場合高抵抗特性を示すことが分かる。
Next, the operation of claim 3 of the present invention will be described. Usually, a polycrystalline film such as SiO 2 or SiN x is used as a surface passivation film of a semiconductor light receiving element having a mesa structure. However, in these films, the bond bonding with the single crystal semiconductor surface layer is not perfect,
This is also a cause of surface leakage current generation and temporal deterioration of reliability. In order to solve these problems, the present invention proposes to use high-resistance single crystal InAlAs. I
In the case of nAlAs, the above problem is solved because it is a single crystal film. In addition, InAlAs has a wide bandgap and does not absorb light having a wavelength in the 1.3 μm or 1.55 μm band used for optical communication. As a method for growing high-resistance InAlAs, there is also a method of doping Fe. FIG.
Shows the V / III ratio dependence of the concentration of Zn-doped InAlAs. It can be seen that Zn is a p-type dopant, but exhibits high resistance characteristics when the V / III ratio is reduced.

【0014】[0014]

【実施例】本発明の請求項1の実施例について、図面を
用いて詳細に説明する。図4は、本発明1の一実施例の
製造方法過程を説明するための図である。半導体基板上
にレジスト13を塗布、マスクを堆積させる部分のみリ
フトオフする(図4(a) )。次に化学気相成長法(CV
D)によりSiO2 14を堆積させる(図4(b) )。こ
のとき、SiO2 マスク幅は0.5μmとした。次にレ
ジストをリフトオフ(図4(c) )した後、超格子APD
構造をMOVPE法により成長する(図4(d) )。該構
造は、n型InP基板1上にn+ 型InPバッファ層2
を0.1μm、n+ 型InAlAsバッファ層3を0.
1μm、n- 型InAlAs/InAlGaAs 超格子増倍層4を0.
2μm、p+ 型電界緩和層5を500A、p- 型光吸収
層6を1.2μm、p+ 型InPキャップ層7を0.2
μm及びp+ 型InGaAsコンタクト層8を0.1μ
m順次積層する。その後、SiO2 マスクを除去してメ
サ構造を完成する(図4(e) )。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The first embodiment of the present invention will be described in detail with reference to the drawings. FIG. 4 is a diagram for explaining a manufacturing method process according to one embodiment of the present invention. A resist 13 is applied on the semiconductor substrate, and lift-off is performed only on a portion where a mask is deposited (FIG. 4A). Next, chemical vapor deposition (CV)
D) to deposit SiO 2 14 (FIG. 4B). At this time, the SiO 2 mask width was 0.5 μm. Next, after the resist is lifted off (FIG. 4C), the superlattice APD
The structure is grown by MOVPE (FIG. 4D). The structure is such that an n + -type InP buffer layer 2 is formed on an n-type InP substrate 1.
Is 0.1 μm and the n + -type InAlAs buffer layer 3 is 0.1 μm.
1 μm, n -type InAlAs / InAlGaAs superlattice multiplication layer 4
2 μm, p + type electric field relaxation layer 5 at 500 A, p type light absorption layer 6 at 1.2 μm, p + type InP cap layer 7 at 0.2 μm
μm and p + -type InGaAs contact layer 8
m are sequentially laminated. Thereafter, the SiO 2 mask is removed to complete the mesa structure (FIG. 4E).

【0015】本発明の請求項2の実施例について、図5
を用いて詳細に説明する。半導体基板上にレジスト13
を塗布、マスクを堆積させる部分のみリフトオフする
(図5(a) )。次に化学気相成長法(CVD)によりS
iO2 14を堆積させる(図5(b) )。このとき、Si
2 マスク幅は0.5μmとした。次にレジストをリフ
トオフ(図5(c) )した後、超格子APD構造をMOV
PE法により成長する(図5(d) )。該構造は、n型I
nP基板1上にn+ 型InPバッファ層2を0.1μ
m、n+ 型InAlAsバッファ層3を0.1μm、n
- 型InAlAs/InAlGaAs 超格子増倍層4を0.2μm、p
+ 型電界緩和層5を500A、p- 型光吸収層6を1.
2μm、p+ 型InPキャップ層7を0.2μm及びp
+ 型InGaAsコンタクト層8を0.1μm順次積層
する。その後続けて、V/III 比100の条件下でZn
ドーピングInAlAs15を成長する(図5(e) )。
このときのZnドーピング量は、 [DEZn] /[III]
比で0.27であった。この条件により高抵抗InAl
Asエピパッシベーション膜を作製した。この後、Si
2 マスクを除去してメサ構造を完成する(図5(f)
)。
FIG. 5 shows a second embodiment of the present invention.
This will be described in detail with reference to FIG. Resist 13 on semiconductor substrate
Is applied and lift-off is performed only on the portion where the mask is to be deposited (FIG. 5A). Next, S is deposited by chemical vapor deposition (CVD).
iO 2 14 is deposited (FIG. 5B). At this time, Si
The O 2 mask width was 0.5 μm. Next, after the resist is lifted off (FIG. 5 (c)), the superlattice APD structure is
It grows by PE method (FIG. 5 (d)). The structure is an n-type I
An n + -type InP buffer layer 2 is formed on an nP substrate 1 by 0.1 μm.
m, n + type InAlAs buffer layer 3 is 0.1 μm, n
- type InAlAs / InAlGaAs superlattice multiplication layer 4 of 0.2 [mu] m, p
The + type electric field relaxation layer 5 is 500 A, and the p type light absorption layer 6 is 1.A.
2 μm, the p + -type InP cap layer 7 is
+ -Type InGaAs contact layers 8 are sequentially laminated by 0.1 μm. Subsequently, Zn is added under the condition of a V / III ratio of 100.
A doping InAlAs 15 is grown (FIG. 5E).
The Zn doping amount at this time is [DEZn] / [III]
The ratio was 0.27. Under these conditions, high resistance InAl
An As epi-passivation film was produced. After this, Si
The mesa structure is completed by removing the O 2 mask (FIG. 5 (f)
).

【0016】[0016]

【発明の効果】本発明による半導体受光素子の製造方法
は、狭小マスクを用いた選択成長によるメサ構造形成と
高抵抗InAlAsエピパッシベーションを用いること
に特徴を有する。前者の効果は、メサ表面へのウェット
エッチングによる欠陥あるいはキャリアトラップ準位形
成を防ぎ、且つ、面内均一性を大幅に向上できる点にあ
る。また後者の効果は、半導体層とパッシベーション膜
界面のボンド結合を強固にし、リーク電流抑圧及び信頼
性向上が得られる点にある。
The method of manufacturing a semiconductor light receiving element according to the present invention is characterized in that a mesa structure is formed by selective growth using a narrow mask and high-resistance InAlAs epi-passivation is used. The former effect is that defects or carrier trap levels are prevented from being formed on the mesa surface due to wet etching, and the in-plane uniformity can be greatly improved. The latter effect is in that the bond between the interface of the semiconductor layer and the passivation film is strengthened, thereby suppressing leakage current and improving reliability.

【0017】また、両者を採用した製造方法において
は、エピパッシベーションまでを1回の成長ででき、製
造工数の低減、また、半導体表面を大気に曝さずにパッ
シベーション膜を形成できるので良好な界面を得ること
ができる。
Further, in the manufacturing method employing both of them, the growth up to the epi-passivation can be performed by a single growth, the number of manufacturing steps can be reduced, and the passivation film can be formed without exposing the semiconductor surface to the atmosphere. Obtainable.

【図面の簡単な説明】[Brief description of the drawings]

【図1】請求項1の発明の原理を説明するための図であ
る。
FIG. 1 is a diagram for explaining the principle of the invention of claim 1;

【図2】半導体受光素子の構造図である。FIG. 2 is a structural diagram of a semiconductor light receiving element.

【図3】Znドーピング濃度とV/III 比の関係を示す
図である。
FIG. 3 is a diagram showing a relationship between a Zn doping concentration and a V / III ratio.

【図4】請求項1の実施例を説明するための図である。FIG. 4 is a diagram for explaining the embodiment of claim 1;

【図5】請求項2の実施例を説明するための図である。FIG. 5 is a diagram for explaining an embodiment of claim 2;

【図6】マスク幅とリッジ高の関係を示す図である。FIG. 6 is a diagram illustrating a relationship between a mask width and a ridge height.

【図7】従来例の超格子APDの構造図である。FIG. 7 is a structural diagram of a conventional superlattice APD.

【図8】従来の半導体受光素子の製造方法を示す図であ
る。
FIG. 8 is a diagram showing a conventional method for manufacturing a semiconductor light receiving element.

【符号の説明】[Explanation of symbols]

1 n型InP基板 2 n+ 型InPバッファ層 3 n+ 型InAlAsバッファ層 4 n- 型InAlAs/InAlGaAs超格子増倍
層 5 p+ 型InP電界緩和層 6 p- 型InGaAs光吸収層 7 p+ 型InPキャップ層 8 p+ 型InGaAsコンタクト層 9 SiNx パッシベーション膜 10 n側オーミック電極 11 p側オーミック電極 12 入射光 13 レジスト 14 SiO2 パッシベーション膜 15 InAlAsエピパッシベーション膜
Reference Signs List 1 n-type InP substrate 2 n + -type InP buffer layer 3 n + -type InAlAs buffer layer 4 n -- type InAlAs / InAlGaAs superlattice multiplication layer 5 p + -type InP electric field relaxation layer 6 p -- type InGaAs light absorption layer 7 p + Type InP cap layer 8 p + type InGaAs contact layer 9 SiN x passivation film 10 n-side ohmic electrode 11 p-side ohmic electrode 12 incident light 13 resist 14 SiO 2 passivation film 15 InAlAs epi passivation film

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上の光吸収層等の積層部分を
選択成長を用いて形成する半導体受光素子の製造方法に
おいて、選択成長のマスク幅を0.5μm以下とし、半
導体受光素子の表面パッシベーション膜まで選択成長を
おこなうことを特徴とする半導体受光素子の製造方法。
1. A method of manufacturing a semiconductor light receiving element formed by using a selective growth stacked portion of the light-absorbing layer or the like on a semiconductor substrate, the mask width of the selective growth and 0.5μm or less, half
Selective growth up to surface passivation film of conductor photo detector
A method for manufacturing a semiconductor light receiving element.
【請求項2】 前記パッシベーション膜に高抵抗InA
lAsを用いたことを特徴とする請求項記載の半導体
受光素子の製造方法。
2. The method according to claim 1, wherein the passivation film has a high resistance InA.
2. The method according to claim 1 , wherein 1As is used.
JP5337968A 1993-12-28 1993-12-28 Manufacturing method of semiconductor light receiving element Expired - Lifetime JP2776228B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5337968A JP2776228B2 (en) 1993-12-28 1993-12-28 Manufacturing method of semiconductor light receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5337968A JP2776228B2 (en) 1993-12-28 1993-12-28 Manufacturing method of semiconductor light receiving element

Publications (2)

Publication Number Publication Date
JPH07202253A JPH07202253A (en) 1995-08-04
JP2776228B2 true JP2776228B2 (en) 1998-07-16

Family

ID=18313693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5337968A Expired - Lifetime JP2776228B2 (en) 1993-12-28 1993-12-28 Manufacturing method of semiconductor light receiving element

Country Status (1)

Country Link
JP (1) JP2776228B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3212840B2 (en) * 1995-08-09 2001-09-25 日本電気株式会社 Method for manufacturing semiconductor optical wavelength discrimination circuit
JP6112472B2 (en) * 2013-01-15 2017-04-12 住友電気工業株式会社 Manufacturing method of light receiving device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254629A (en) * 1984-05-30 1985-12-16 Fujitsu Ltd Manufacture of semiconductor device
JPH02156586A (en) * 1988-12-08 1990-06-15 Sumitomo Electric Ind Ltd Formation of quantum well structure
JPH05251738A (en) * 1992-03-05 1993-09-28 Fujitsu Ltd Manufacture of semiconductor optical device array

Also Published As

Publication number Publication date
JPH07202253A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
JP4220688B2 (en) Avalanche photodiode
JP2762939B2 (en) Superlattice avalanche photodiode
JP2601231B2 (en) Superlattice avalanche photodiode
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
JPH022691A (en) Semiconductor light receiving device
JPH06291359A (en) Semiconductor light receiving device
JPH05160426A (en) Semiconductor light receiving element
CN108091720A (en) Uniline carrier photodetector and preparation method thereof
JP4765211B2 (en) Pin type light receiving element
JP4861388B2 (en) Avalanche photodiode
JP2002231992A (en) Semiconductor light receiving element
JP2751846B2 (en) Semiconductor light receiving element
JP2776228B2 (en) Manufacturing method of semiconductor light receiving element
JP2002083993A (en) Optical semiconductor light receiving element and its manufacturing method
JP2730472B2 (en) Semiconductor light receiving element
JPH08274366A (en) Semiconductor light receiving device
JPH05291605A (en) Semiconductor photodetector
US7687874B2 (en) Surface illuminated photodiode and optical receiver module
JPS59232470A (en) Semiconductor light receiving element
JPH0265279A (en) Semiconductor photodetecting element
JPH03297173A (en) Semiconductor optical detector device
KR0161064B1 (en) Fabrication method for burried semiconductor laser
JPH11340481A (en) Photodetector and fabrication
JP2742358B2 (en) Semiconductor photodetector and method of manufacturing the same
JP2766761B2 (en) Semiconductor photodetector and method of manufacturing the same