JP2775452B2 - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JP2775452B2 JP2775452B2 JP1309289A JP1309289A JP2775452B2 JP 2775452 B2 JP2775452 B2 JP 2775452B2 JP 1309289 A JP1309289 A JP 1309289A JP 1309289 A JP1309289 A JP 1309289A JP 2775452 B2 JP2775452 B2 JP 2775452B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cathode
- anode
- region
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はシャントレギュレータ用半導体集積回路装置
に関するものである。Description: TECHNICAL FIELD The present invention relates to a semiconductor integrated circuit device for a shunt regulator.
（従来技術と解決すべき問題点） シャントレギュレータ回路は第１図に示すように、基
準電圧源Ｅと、カソード側電圧の比較により誤差電圧を
検出する誤差増幅器EAと、その出力によりベースを制御
され、コレクタとエミッタがカソードＫとアノードＡに
接続されたトランジスタTrからなる出力回路とにより構
成される。(Problems to be solved with the prior art) As shown in FIG. 1, the shunt regulator circuit controls the base by the reference voltage source E, the error amplifier EA for detecting the error voltage by comparing the cathode side voltage, and the output thereof. is composed of an output circuit in which the collector and emitter of transistors T r which is connected to the cathode K and the anode a.
また上記のようなシャントレギュレータを半導体集積
回路により構成する場合、前記出力回路用トランジスタ
Trは第２図に示す断面構造図の如く形成される。即ちＰ
−基板（１）に形成されたアイソレーションＮ型領域
（２）内にベースとなるＰ型領域（３）とコレクタとな
るＮ型領域（５）を形成すると共に、上記Ｐ型領域
（３）にはエミッタとなるＮ型領域（４）を形成する。
また前記コレクタ（５）をアルミ配線（８）によって第
１図のようにカソード接続端子Ｋに接続すると共に、Ｐ
−基板（１）にはＰ型領域（６）を形成して、エミッタ
（４）をアルミ配線（７）によりアノード接続端子Ａに
接続し、ベースＰ型領域（３）をアルミ配線（９）によ
り誤差増幅器EAの出力側に接続して形成される。なお図
中（10）はＮ型埋込み領域、（11）は絶縁膜である。Further, when the shunt regulator as described above is configured by a semiconductor integrated circuit, the output circuit transistor
Tr is formed as shown in the sectional structural view of FIG. That is, P
A P-type region (3) serving as a base and an N-type region (5) serving as a collector are formed in an isolation N-type region (2) formed in a substrate (1), and the P-type region (3) is formed. Is formed with an N-type region (4) to be an emitter.
The collector (5) is connected to the cathode connection terminal K by an aluminum wiring (8) as shown in FIG.
Forming a P-type region (6) on the substrate (1), connecting the emitter (4) to the anode connection terminal A by an aluminum wiring (7), and connecting the base P-type region (3) to an aluminum wiring (9); And is connected to the output side of the error amplifier EA. In the drawing, (10) is an N-type buried region, and (11) is an insulating film.
ところでこのシャントレギュレータは次のように動作
してカソード側およびアノード側電圧を制御する。即ち
カソード側からアノード側に電流を流す極性のときに
は、誤差増幅器EAがカソード電圧と基準電圧源Ｅとを比
較し、その検出誤差電圧により出力回路用NPNトランジ
スタTrのコレクタ，エミッタを介してカソードＫからア
ノードＡに流れる電流を制御するように動作して、カソ
ード側の電圧を基準電圧値，誤差増幅器，出力回路トラ
ンジスタの特性によって定まる値になるように動作す
る。The shunt regulator operates as follows to control the cathode and anode voltages. Cathode that is, when the cathode side of the polar supplying a current to the anode side, the error amplifier EA compares the cathode voltage and the reference voltage source E, the collector of the detected error voltage by an output circuit for NPN transistor T r, through an emitter It operates so as to control the current flowing from K to the anode A, and operates so that the voltage on the cathode side becomes a value determined by the characteristics of the reference voltage value, the error amplifier, and the output circuit transistor.
またアノード側からカソード側に電流を流す極性のと
きには、第２図中に点線によって示すＰ−基板（１）と
アイソレーションＮ型領域（２）間に形成される寄生ダ
イオードＤを介してカソードＫに電流を流すように動作
して、アノードＡ側の電圧が寄生のダイオードＤの順方
向電圧降下となるように動作するが、このようなシャン
トレギュレータは次のような問題点をもつ。When the polarity is such that a current flows from the anode side to the cathode side, the cathode K is connected via a parasitic diode D formed between the P- substrate (1) and the isolation N-type region (2) shown by a dotted line in FIG. The shunt regulator operates so that a current flows through the shunt regulator and the voltage on the anode A side becomes a forward voltage drop of the parasitic diode D. However, such a shunt regulator has the following problems.
即ち上記のようにシャントレギュレータのカソードア
ノード間電圧が０ボルトを中心として正，負に変わる場
合、寄生ダイオードＤの逆回復時間が長いので、周波数
が高いと回路の応答遅れを生じてアノード側からカソー
ド側に電流を流すような高周波の動作を行うことができ
ない。That is, when the voltage between the cathode and the anode of the shunt regulator changes from positive to negative around 0 volt as described above, the reverse recovery time of the parasitic diode D is long. High-frequency operation such as passing a current to the cathode side cannot be performed.
（発明の目的） 本発明は入力電圧が０ボルトを中心として正，負に変
わる高周波の場合にも、応答時間の短いシャントレギュ
レータ用の半導体集積回路装置の提供を目的とするもの
である。(Object of the Invention) It is an object of the present invention to provide a semiconductor integrated circuit device for a shunt regulator having a short response time even at a high frequency in which an input voltage changes from positive to negative around 0 volt.
（問題点を解決するための本発明の手段） 本発明の特徴とするところは第３図に示す等価回路の
ように、従来のNPNトランジスタTrの外に、ベースとコ
レクタ間が短絡され、エミッタがカソードK,コレクタが
アノードＡに接続されたNPNトランジスタTr1による電流
通路を設けると共に、上記NPNトランジスタTrの寄生ト
ランジスタＤと直列に、順方向電圧降下を見掛け上高く
する抵抗Ｒが接続されるように半導体集積回路を形成す
る。そして抵抗Ｒにより寄生ダイオードＤに電流が流れ
るのを防ぎながら、NPNトランジスタTr1によりアノード
Ａからカソードに電流を流すようにした点である。As the equivalent circuit shown in FIG. 3 has as characteristic of the present invention (aspect of the present invention for solving the problem), out of the conventional NPN transistor T r, between the base and collector are short-circuited, emitter cathode K, a collector is provided a current path by NPN transistor T r1 connected to the anode a, the parasitic transistor D in series with the NPN transistor T r, connection resistance R to increase the apparent forward voltage drop A semiconductor integrated circuit is formed as follows. And while preventing current from flowing in the parasitic diode D by resistance R, lies in that to flow a current from the anode A to the cathode by the NPN transistor T r1.
（実施例） 第４図は以上にもとづく本発明半導体集積回路装置の
一実施例断面構成図（第１図と同一符号は同等部分を示
す）であって、図中Ａの部分が上記のNPNトランジスタT
rの部分、Ｂの部分が本発明による部分である。部分Ｂ
において（12）はＰ−基板（１）中に形成されたアイソ
レーションＮ型領域、（13）はＮ型埋込み領域、（14）
はベースとなるＰ型領域、（15）はエミッタとなるＮ型
領域、（16）はコレクタとなるＮ型領域であって、ベー
スとコレクタはアルミ配線（17）により短絡されてアノ
ードＡに接続され、エミッタはアルミ配線（18）により
カソードＫに接続される。（19）はトランジスタTr部分
と離してＰ−基板（１）に形成されたＰ型領域であっ
て、これはアルミ配線（20）によりアノードＡに接続さ
れる。そしてこれによるＰ−基板（１）の横方向抵抗に
より、図中に点線によって示すように寄生ダイオードＤ
と直列に抵抗分Ｒが入るようにしたものである。(Embodiment) FIG. 4 is a sectional view of an embodiment of the semiconductor integrated circuit device according to the present invention based on the above (the same reference numerals as those in FIG. 1 indicate the same parts). Transistor T
The portion r and the portion B are portions according to the present invention. Part B
In (12), an isolation N-type region formed in the P- substrate (1), (13) an N-type buried region, and (14)
Is a P-type region serving as a base, (15) is an N-type region serving as an emitter, and (16) is an N-type region serving as a collector. The base and the collector are short-circuited by an aluminum wiring (17) and connected to the anode A The emitter is connected to the cathode K by an aluminum wiring (18). (19) is a P-type region formed on the P-substrate (1) apart from the transistor Tr portion, which is connected to the anode A by the aluminum wiring (20). As a result, the lateral resistance of the P-substrate (1) causes the parasitic diode D as shown by the dotted line in the figure.
And a resistor R in series.
（作 用） 以上のようにすればカソード側からの電流は従来と同
様にトランジスタTrを介してアノードに流れ、カソード
側の電圧は誤差増幅器，基準電圧源などの特性によって
定められる。Current from the cathode side if as (work for) or flows to the anode through the conventional manner as transistor T r, the voltage on the cathode side is determined by characteristics such as error amplifier, the reference voltage source.
一方寄生ダイオードＤには直列抵抗Ｒを挿入してダイ
オードＤの見掛け上の順方向電圧降下を大にしている。
このためアノード側からの電流はダイオードＤに流れる
ことがなく、急速にトランジスタTr1を介してカソード
側に流れ、またアノード側電圧はトランジスタTr1の順
方向電圧によって定まる。On the other hand, a series resistor R is inserted into the parasitic diode D to increase the apparent forward voltage drop of the diode D.
Thus the current from the anode side without flowing through the diode D, quickly flows into the cathode side via the transistor T r1, also the anode voltage is determined by the forward voltage of the transistor T r1.
従って高周波となっても寄生ダイオードＤの逆回復時
間の遅れを無視することができ、実質的に応答時間を短
くできる。Therefore, even at high frequencies, the delay of the reverse recovery time of the parasitic diode D can be ignored, and the response time can be substantially shortened.
（発明の効果） 以上のように本発明によれば、応答時間を短くでき
る。従って０ボルトを中心として正負に電圧を変える入
力をもつ高周波回路用シャントレギュレータの提供が可
能となる。(Effect of the Invention) As described above, according to the present invention, the response time can be shortened. Therefore, it is possible to provide a shunt regulator for a high-frequency circuit having an input for changing the voltage between positive and negative around 0 volt.
第１図，第２図は従来装置の説明図、第３図，第４図は
本発明の一実施例説明図である。 Ｋ……カソード、Ａ……アノード、Ｅ……基準電圧源、
EA……誤差増幅器、Tr……トランジスタ、Ｄ……その寄
生ダイオード、Ｒ……抵抗、Tr1……トランジスタ、
（１）……Ｐ−基板、（２）……アイソレーションＮ型
領域、（３）……ベースとなるＰ型領域、（４）……エ
ミッタとなるＮ型領域、（５）……コレクタとなるＮ型
領域、（６）……Ｐ−基板のコンタクト、（７）（８）
（９）……アルミ配線、（12）……アイソレーションＮ
型領域、（13）……Ｎ型埋込み領域、（14）……ベース
となるＰ型領域、（15）……エミッタとなるＮ型領域、
（16）……コレクタとなるＮ型領域、（19）……Ｐ−基
板のコンタクトであるＰ型領域、（18）（20）（21）…
…アルミ配線。1 and 2 are explanatory views of a conventional apparatus, and FIGS. 3 and 4 are explanatory views of an embodiment of the present invention. K: cathode, A: anode, E: reference voltage source,
EA ...... error amplifier, T r ...... transistor, D ...... parasitic diode, R ...... resistance, T r1 ...... transistor,
(1) P-substrate, (2) N-type isolation region, (3) P-type region serving as a base, (4) N-type region serving as an emitter, (5) collector (6)... P-substrate contact, (7) (8)
(9) ... aluminum wiring, (12) ... isolation N
(13) N-type buried region, (14) P-type region serving as base, (15) N-type region serving as emitter,
(16) N-type region serving as collector, (19) P-type region serving as P-substrate contact, (18) (20) (21) ...
... aluminum wiring.
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/822 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 H01L 27/08 G05F 1/613 G05F 1/56Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/822 H01L 21/8222-21/8228 H01L 21/8232 H01L 27/06 H01L 27/08 G05F 1/613 G05F 1 / 56
Claims (1)
域に誤差増幅器の出力側に接続されるベース領域と、カ
ソードに接続されるコレクタ領域と、アノードに接続さ
れるエミッタ領域を設けると共に、前記Ｐ−基板にその
電位取得用コンタクトとなるＰ領域を設けた第１トラン
ジスタと、前記Ｐ−基板とアイソレーションＮ型領域間
に形成される寄生ダイオードをもつ半導体集積回路装置
において、 前記電位取得用コンタクトとなるＰ型拡散部を前記アイ
ソレーションＮ型領域から離して設けて、Ｐ−基板の横
方向抵抗により前記寄生ダイオードと直列に抵抗を挿入
すると共に、前記Ｐ−基板中にはアノードに接続される
コレクタ領域とカソードに接続されるエミッタ領域と前
記コレクタ領域と短絡されるベース領域を備えた第２ト
ランジスタを設け、これを介してアノード側からの電流
を流すようにしたことを特徴とする半導体集積回路装
置。An isolation N-type region provided on a P-substrate is provided with a base region connected to the output side of the error amplifier, a collector region connected to a cathode, and an emitter region connected to an anode. A semiconductor integrated circuit device comprising: a first transistor provided with a P region serving as a potential acquisition contact on the P- substrate; and a parasitic diode formed between the P- substrate and an isolation N-type region. A P-type diffusion portion serving as a contact is provided apart from the isolation N-type region, a resistor is inserted in series with the parasitic diode by a lateral resistance of the P-substrate, and an anode is provided in the P-substrate. A second transistor having a collector region connected to the cathode, an emitter region connected to the cathode, and a base region shorted to the collector region; A semiconductor integrated circuit device, wherein a current is supplied from the anode side through the current collector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309289A JP2775452B2 (en) | 1989-01-24 | 1989-01-24 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1309289A JP2775452B2 (en) | 1989-01-24 | 1989-01-24 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02283060A JPH02283060A (en) | 1990-11-20 |
| JP2775452B2 true JP2775452B2 (en) | 1998-07-16 |
Family
ID=11823518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1309289A Expired - Fee Related JP2775452B2 (en) | 1989-01-24 | 1989-01-24 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775452B2 (en) |
-
1989
- 1989-01-24 JP JP1309289A patent/JP2775452B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02283060A (en) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4489285A (en) | Signal processing circuit employing an improved composite current mirror circuit/device | |
| JP2850801B2 (en) | Semiconductor element | |
| JPH0262965B2 (en) | ||
| US4543593A (en) | Semiconductor protective device | |
| JPS61501735A (en) | Integrated circuits and methods for biasing epitaxial layers | |
| JP3200599B2 (en) | Substrate inflow clamp and method | |
| JP2775452B2 (en) | Semiconductor integrated circuit device | |
| JP2653408B2 (en) | Semiconductor circuit device for high speed switching process. | |
| JP2612354B2 (en) | Constant voltage device | |
| US6978008B2 (en) | Zero crossing detection circuit | |
| US4096400A (en) | Inductive load driving amplifier | |
| JP3124757B2 (en) | Current detector and rectifier | |
| JP3099124B2 (en) | Semiconductor integrated circuit device | |
| JP2995778B2 (en) | Integrated circuit | |
| JPS58166740A (en) | Semiconductor device | |
| EP0091996B1 (en) | An electric circuit for detecting the maximum value of a plurality of input currents and a signal processing circuit employing it. | |
| JP3086726B2 (en) | Output circuit | |
| JPH0587023B2 (en) | ||
| JP3440216B2 (en) | Rectifier and current detector | |
| JPS6141247Y2 (en) | ||
| JP2690201B2 (en) | Semiconductor integrated circuit | |
| JP2606663Y2 (en) | Semiconductor integrated circuit device | |
| JPH03746Y2 (en) | ||
| JP2671304B2 (en) | Logic circuit | |
| JPS6336145B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |