JP2773623B2 - Interpolator for numerical controller - Google Patents

Interpolator for numerical controller

Info

Publication number
JP2773623B2
JP2773623B2 JP6019052A JP1905294A JP2773623B2 JP 2773623 B2 JP2773623 B2 JP 2773623B2 JP 6019052 A JP6019052 A JP 6019052A JP 1905294 A JP1905294 A JP 1905294A JP 2773623 B2 JP2773623 B2 JP 2773623B2
Authority
JP
Japan
Prior art keywords
output
residual
unit
feed amount
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6019052A
Other languages
Japanese (ja)
Other versions
JPH07230311A (en
Inventor
功 宮城
佳史 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6019052A priority Critical patent/JP2773623B2/en
Publication of JPH07230311A publication Critical patent/JPH07230311A/en
Application granted granted Critical
Publication of JP2773623B2 publication Critical patent/JP2773623B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Numerical Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】指令移動量が複数のブロックとし
て構成され、このブロックの分配が一定の周期毎に連続
して行われる数値制御装置の補間器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interpolator for a numerical control device in which a commanded moving amount is configured as a plurality of blocks and the distribution of the blocks is continuously performed at regular intervals.

【0002】[0002]

【従来の技術】従来、この種の補間器は、図5に示す構
成を有する。
2. Description of the Related Art Conventionally, this type of interpolator has a configuration shown in FIG.

【0003】残差算出部4は、メインCPU1から出力
される移動量指令値Aを記憶するとともに、この移動量
指令値Aと送り量積算部8から出力される積算量Iとの
差を残差Fとして比較部6および切替部7に出力する。
The residual calculation unit 4 stores a movement amount command value A output from the main CPU 1 and calculates a difference between the movement amount command value A and the integrated amount I output from the feed amount integration unit 8. The difference F is output to the comparison unit 6 and the switching unit 7.

【0004】補間演算部5は、前記メインCPU1から
出力される分配周期Cと指令速度Dとの積を送り量Eと
して前記比較部6および前記切替部7に出力する。
The interpolation calculator 5 outputs the product of the distribution cycle C and the command speed D output from the main CPU 1 to the comparing unit 6 and the switching unit 7 as a feed amount E.

【0005】前記比較部6は、前記残差算出部4から出
力される残差Fと前記補間演算部5から出力される送り
量Eとを比較し、その比較結果に基づいて、切替信号G
を前記切替部7に出力する。
The comparing section 6 compares the residual F output from the residual calculating section 4 with the feed amount E output from the interpolation calculating section 5, and, based on the comparison result, a switching signal G.
Is output to the switching unit 7.

【0006】前記切替部7は、前記比較部6から出力さ
れる切替信号Gに基づいて、前記残差Fまたは送り量E
を送り量Hとして出力するとともに、この送り量Hを前
記送り量積算部8に出力する。
[0006] The switching section 7 receives the residual F or the feed amount E based on the switching signal G output from the comparing section 6.
Is output as the feed amount H, and the feed amount H is output to the feed amount integrating section 8.

【0007】前記送り量積算部8は、前記切替部7から
出力される送り量Hを累積した値を積算量Iとして前記
残差算出部4に出力する。
The feed amount integrating section 8 outputs the accumulated value of the feed amount H output from the switching section 7 to the residual calculating section 4 as an integrated amount I.

【0008】次に、複数のブロックとして構成される移
動量指令値が連続して分配される場合のこの種の従来の
補間器の動作について図5を用いて説明する。
Next, the operation of this type of conventional interpolator when the moving amount command values formed as a plurality of blocks are successively distributed will be described with reference to FIG.

【0009】まず、メインCPU1から1ブロック目の
移動量指令値Aが残差算出部4に出力され、この残差算
出部4では、この移動量指令値Aが記憶されるととも
に、この移動量指令値Aと送り量積算部8から出力され
る積算量Iとの差が算出され、その値が残差Fとして比
較部6および切替部7に出力される。ここで、最初のブ
ロック分配の時点においては、前記積算量Iは0であ
り、前記残差Fは、前記移動量指令値Aと等しい値とな
る。
First, the movement amount command value A of the first block is output from the main CPU 1 to the residual calculation unit 4, which stores the movement amount command value A and the movement amount command value A. The difference between the command value A and the integrated amount I output from the feed amount integrating unit 8 is calculated, and the value is output to the comparing unit 6 and the switching unit 7 as a residual F. Here, at the time of the first block distribution, the integrated amount I is 0, and the residual F has a value equal to the moving amount command value A.

【0010】また、前記メインCPU1は、前記移動量
指令値Aを出力すると同時に分配周期Cおよび指令速度
Dを補間演算部5に出力する。この補間演算部5では、
この分配周期Cと指令速度Dとの積が演算され、その値
は送り量Eとして前記比較部6および前記切替部7に出
力される。
The main CPU 1 outputs the movement amount command value A, and at the same time, outputs the distribution cycle C and the command speed D to the interpolation calculation unit 5. In this interpolation calculation unit 5,
The product of the distribution cycle C and the command speed D is calculated, and the value is output as the feed amount E to the comparison unit 6 and the switching unit 7.

【0011】次に、前記比較部6において、前記送り量
Eと前記残差Fとが比較される。この比較の結果、前記
残差Fが送り量Eより大きい場合、前記切替部7は、送
り量Eを送り量Hとして出力する。さらに、この送り量
Hは、前記送り量積算部8に出力され、この送り量積算
部8において、この送り量Hが累積され、この累積値が
前記積算量Iとして、前記残差算出部4に出力される。
ここで、再度、前記残差算出部4では、記憶した移動量
指令値Aと前記送り量積算部8から出力される積算量I
との差が算出され、この値が新しい残差Fとして前記比
較部6および切替部7に出力される。
Next, the comparing section 6 compares the feed amount E with the residual F. As a result of the comparison, when the residual F is larger than the feed amount E, the switching unit 7 outputs the feed amount E as the feed amount H. Further, the feed amount H is output to the feed amount integrating unit 8, and the feed amount H is accumulated in the feed amount integrating unit 8, and the accumulated value is used as the integrated amount I as the residual calculating unit 4. Is output to
Here, the residual calculating unit 4 again calculates the stored moving amount command value A and the integrated amount I output from the feed amount integrating unit 8.
Is calculated, and this value is output to the comparing unit 6 and the switching unit 7 as a new residual F.

【0012】以上の動作が、分配周期毎に残差Fが送り
量Eより小さくなるまで繰り返される。
The above operation is repeated for each distribution cycle until the residual F becomes smaller than the feed amount E.

【0013】次に、前記比較部6において、残差Fと送
り量Eとを比較した結果、この残差Fが送り量Eより小
さくなると、1ブロックにおける最後の分配と判定さ
れ、この比較部6から前記切替部7に切替信号Gが出力
される。
Next, as a result of comparing the residual F with the feed amount E in the comparing section 6, if the residual F becomes smaller than the feed amount E, it is determined that the distribution is the last distribution in one block. A switching signal G is output from 6 to the switching unit 7.

【0014】前記切替部7は、前記比較部6から出力さ
れる切替信号Gを入力すると、前記残差Fを送り量Eと
して出力する。ここで、最後に分配される残差Fを端数
と呼ぶ。
When the switching unit 7 receives the switching signal G output from the comparing unit 6, the switching unit 7 outputs the residual F as a feed amount E. Here, the residual F distributed last is called a fraction.

【0015】次に、前記送り量積算部8において、この
最後の分配による送り量Hが累積され、その積算値Iが
前記残差算出部4に出力される。ここで、この残差算出
部4において算出される前記移動量指令値Aと積算値I
との差が0となるので、この残差算出部4は直ちにメイ
ンCPU1に対しブロック分配完了信号Lを出力する。
Next, the feed amount accumulating unit 8 accumulates the feed amount H due to the last distribution, and outputs the integrated value I to the residual calculating unit 4. Here, the moving amount command value A calculated by the residual calculating unit 4 and the integrated value I
The residual difference calculation unit 4 immediately outputs a block distribution completion signal L to the main CPU 1 because the difference between the two is zero.

【0016】このメインCPU1はこのブロック分配完
了信号Lを入力すると、2ブロック目の移動量指令値A
を前記残差算出部4に出力する。2ブロック目以降の移
動量指令値Aに対しても上記と同様の動作を繰り返す。
When the main CPU 1 receives the block distribution completion signal L, the movement amount command value A for the second block is input.
Is output to the residual calculation unit 4. The same operation as described above is repeated for the movement amount command value A for the second and subsequent blocks.

【0017】図6に、この種の従来の補間器による分配
データ列の一例を示す。図6の補間データは2ブロック
の移動量指令値を連続して分配を行った場合の一例であ
り、各ブロックの継ぎ目には端数が発生している。
FIG. 6 shows an example of a distribution data sequence by this type of conventional interpolator. The interpolation data shown in FIG. 6 is an example of a case where the movement amount command values of two blocks are continuously distributed, and a fraction is generated at the joint of each block.

【0018】[0018]

【発明が解決しようとする課題】この従来の補間器で
は、連続して分配されるブロック間の継ぎ目に端数が発
生するために、速度の変動が生じ、その結果、加工条件
の設定が非常に困難となり、また、切削時の加工精度に
多大な悪影響を及ぼすという問題点があった。
In the conventional interpolator, since a fraction is generated at a joint between blocks distributed continuously, a speed variation occurs. As a result, setting of machining conditions is very difficult. There is a problem that it becomes difficult and has a great adverse effect on the processing accuracy at the time of cutting.

【0019】[0019]

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の補間器は、CPUから出力される移動量
指令値である第1のブロックを所定の周期で第1の送り
量として分配する分配手段と、前記第1のブロックの最
後の分配時に所定の分配量に満たない残差を先読みしこ
の値を端数として出力する端数制御手段と、前記端数制
御手段から出力された端数と前記CPUから前記第1の
ブロックに続いて出力される第2のブロックとを加算
し、この加算値を前記分配手段に出力する先送り加算手
段とを有し、前記分配手段は、ブロックとして構成され
る移動量指令値と前記第1の送り量の積算値との差を残
差として出力する残差算出部と、前記CPUから出力さ
れる分配周期および指令速度との積を第2の送り量とし
て出力する補間演算部と、前記残差算出部から出力され
る残差と前記補間演算部から出力される第2の送り量と
を比較し、比較の結果、前記残差の方が前記第1の送り
量よりも小さい場合に切替信号を出力する第1の比較部
と、前記第1の比較部から出力される切替信号を受信し
た場合は、前記残差を第1の送り量として出力し、前記
切替信号を受信しない場合は、前記第2の送り量を第1
の送り量として出力する切替部と、前記切替部から出力
される第1の送り量を積算し、前記残差算出部にこの積
算値を出力する送り量積算部とを有することを特徴とす
る。
In order to solve the above-mentioned problems, an interpolator according to the present invention comprises a first block, which is a movement amount command value output from a CPU and has a first feed amount at a predetermined cycle. Distribution means for pre-distribution, a fraction control means for pre-reading a residual less than a predetermined distribution amount at the last distribution of the first block, and outputting this value as a fraction, a fraction output from the fraction control means And a second block output from the CPU after the first block, and a postponing addition unit for outputting the added value to the distribution unit. The distribution unit is configured as a block. Is
The difference between the moving amount command value and the integrated value of the first feed amount.
A residual calculation unit for outputting the difference,
The product of the distribution cycle and the commanded speed is used as the second feed amount.
And an interpolation calculation unit that outputs
And the second feed amount output from the interpolation calculator
And, as a result of the comparison, the residual is greater than the first feed.
A first comparing unit that outputs a switching signal when the amount is smaller than the amount
And receiving a switching signal output from the first comparing unit.
Output the residual as a first feed amount,
If the switching signal is not received, the second feed amount is set to the first
A switching unit that outputs the feed amount of the
The first feed amount is integrated, and the product is added to the residual calculation unit.
A feed amount integrating unit that outputs a calculated value .

【0020】[0020]

【実施例】次に、本発明の補間器について図面を参照し
て詳細に説明する。
Next, the interpolator of the present invention will be described in detail with reference to the drawings.

【0021】図1は、本発明の一実施例を示すブロック
図である。図1を参照すると、メインCPU1は、ブロ
ック単位に移動量指令値Aを先送り加算部2に出力する
とともに、補間演算部5に対し分配周期Cおよび指令速
度Dを出力する。また、残差算出部4から出力されるブ
ロック分配完了信号Mを受信すると次のブロック(移動
量指令値A)を出力する。
FIG. 1 is a block diagram showing one embodiment of the present invention. Referring to FIG. 1, the main CPU 1 outputs a movement amount command value A to the advance addition unit 2 in block units, and outputs a distribution cycle C and a command speed D to the interpolation calculation unit 5. When receiving the block distribution completion signal M output from the residual calculation unit 4, the next block (movement amount command value A) is output.

【0022】前記先送り加算部2は、前記メインCPU
1から出力される移動量指令値Aと端数制御部3から出
力される端数Kとの和を算出し、その値を移動量指令値
Bとして前記残差算出部4に出力する。
The advance adding unit 2 is provided with the main CPU
The sum of the movement command value A output from 1 and the fraction K output from the fraction control unit 3 is calculated, and the value is output to the residual calculation unit 4 as the movement command value B.

【0023】ここで、図1における残差算出部4、補間
演算部5、比較部6、切替部7および送り量積算部8
は、従来技術の説明の欄に記載した補間器と同様の構成
であり、前記メインCPU1から移動量指令値B(従来
技術の欄においては移動量指令値A)、分配周期Cおよ
び指令速度Dを入力し、送り量Hを前記端数制御部3に
出力する。ただし、本実施例においては、前記切替部7
から送り量Hが出力された後に前記残差算出部4におい
て算出された残差Fも前記端数制御部3に出力される。
また、前記残差算出部4は、前記端数制御部3から出力
される残差クリア信号Jを受信すると直ちに前記メイン
CPU1にブロック分配完了信号Mを出力する。
Here, the residual calculation unit 4, the interpolation calculation unit 5, the comparison unit 6, the switching unit 7, and the feed amount integration unit 8 in FIG.
Has the same configuration as that of the interpolator described in the description of the prior art, and includes a movement amount command value B (movement amount command value A in the prior art column), a distribution cycle C, and a command speed D from the main CPU 1. And outputs the feed amount H to the fraction control unit 3. However, in the present embodiment, the switching unit 7
The residual F calculated by the residual calculator 4 after the feed amount H is output from is also output to the fraction controller 3.
Upon receiving the residual clear signal J output from the fraction control unit 3, the residual calculation unit 4 outputs a block distribution completion signal M to the main CPU 1 immediately.

【0024】前記端数制御部3は、前記切替部7から出
力される送り量Hとその送り量Hを出力することによっ
て前記残差算出部4で算出され出力される残差Fとを比
較し、その残差Fが送り量Hよりも大きい場合はこの送
り量Hを送り量Lとして出力する。また、前記残差Fが
送り量Hよりも小さい場合は、この送り量Hを送り量L
として出力すると同時に次に出力されるブロック(移動
量指令値A)が存在するかどうか判定し、次に出力され
るブロックが存在する場合は前記残差Fを端数Kとして
前記先送り加算部2に出力し、さらに、前記残差算出部
4に対し残差クリア信号Jを出力する。
The fraction control unit 3 compares the feed amount H output from the switching unit 7 with the residual F calculated and output by the residual calculation unit 4 by outputting the feed amount H. When the residual F is larger than the feed amount H, the feed amount H is output as the feed amount L. When the residual F is smaller than the feed amount H, the feed amount H is set to the feed amount L.
At the same time, it is determined whether or not there is a block to be output next (movement amount command value A). If there is a block to be output next, the residual F is set as a fraction K to the advance adding unit 2. And outputs a residual clear signal J to the residual calculator 4.

【0025】次に、本発明の一実施例の動作について図
1、図2および図5を用いて説明する。図2は、本発明
の補間器による補間データ、特に2つのブロックが連続
して分配された場合の一例を示す図である。
Next, the operation of one embodiment of the present invention will be described with reference to FIGS. 1, 2 and 5. FIG. 2 is a diagram showing an example of interpolation data obtained by the interpolator of the present invention, in particular, a case where two blocks are successively distributed.

【0026】まず、メインCPU1から1ブロック目の
移動量指令値Aが先送り加算部2に、また、分配周期C
および指令速度Dが補間演算部5に出力される。
First, the movement amount command value A of the first block from the main CPU 1 is sent to the advance addition section 2 and the distribution cycle C
And the command speed D are output to the interpolation calculator 5.

【0027】前記先送り加算部2では、このメインCP
U1から出力される移動量指令値Aを移動量指令値Bと
して残差算出部4に出力する。ここで、最初のブロック
が出力される時点においては、端数制御部3から出力さ
れる端数Kが0であるため、移動量指令値Aと移動量指
令値Bは等しい値となっている。
In the advance adding section 2, the main CP
The moving amount command value A output from U1 is output to the residual calculation unit 4 as the moving amount command value B. Here, when the first block is output, since the fraction K output from the fraction control unit 3 is 0, the moving amount command value A and the moving amount command value B are equal.

【0028】次に、前記残差算出部4では、この移動量
指令値Bが記憶されるとともに、この移動量指令値Bと
送り量積算部8から出力される積算量Iとの差が算出さ
れ、その値が残差Fとして比較部6および切替部7に出
力される。ここで、最初のブロック分配の時点において
は、前記積算量Iは0であり、前記残差Fは、前記移動
量指令値Bと等しい値となる。
Next, the residual amount calculating section 4 stores the moving amount command value B and calculates the difference between the moving amount command value B and the integrated amount I output from the feed amount integrating section 8. Then, the value is output to the comparing unit 6 and the switching unit 7 as the residual F. Here, at the time of the first block distribution, the integrated amount I is 0, and the residual F has a value equal to the moving amount command value B.

【0029】これと同時に、前記補間演算部5では、前
記メインCPU1から出力される分配周期Cと指令速度
Dとの積が演算され、その値が送り量Eとして前記比較
部6および前記切替部7に出力される。
At the same time, the interpolation calculation unit 5 calculates the product of the distribution cycle C output from the main CPU 1 and the command speed D, and the value is used as the feed amount E by the comparison unit 6 and the switching unit. 7 is output.

【0030】次に、前記比較部6において、前記送り量
Eと前記残差Fとが比較される。この比較の結果、前記
残差Fが送り量Eより大きい場合、前記切替部7は、送
り量Eを送り量Hとして出力する。さらに、この送り量
Hは、前記送り量積算部8に出力され、この送り量積算
部8において、この送り量Hが累積され、この累積値が
前記積算量Iとして、前記残差算出部4に出力される。
ここで、再度、前記残差算出部4では、記憶した移動量
指令値Bと前記送り量積算部8から出力される積算量I
との差が算出され、この値が新しい残差Fとして前記比
較部6および切替部7に出力されるとともに、前記送り
量Hとともに前記端数制御部3に出力される。
Next, the comparing unit 6 compares the feed amount E with the residual F. As a result of the comparison, when the residual F is larger than the feed amount E, the switching unit 7 outputs the feed amount E as the feed amount H. Further, the feed amount H is output to the feed amount integrating unit 8, and the feed amount H is accumulated in the feed amount integrating unit 8, and the accumulated value is used as the integrated amount I as the residual calculating unit 4. Is output to
Here, again in the residual calculation unit 4, the stored movement amount command value B and the integrated amount I output from the feed amount integration unit 8 are stored.
Is output to the comparing unit 6 and the switching unit 7 as a new residual F, and is output to the fraction control unit 3 together with the feed amount H.

【0031】次に、前記端数制御部3において、前記切
替部7から出力される送り量Hと前記残差算出部4から
出力される残差Fとが比較され、比較の結果、残差Fの
方が送り量Hよりも大きい場合は、送り量Hが送り量L
として出力される。
Next, the fraction control unit 3 compares the feed amount H output from the switching unit 7 with the residual F output from the residual calculation unit 4, and as a result of the comparison, the residual F Is larger than the feed amount H, the feed amount H is equal to the feed amount L.
Is output as

【0032】この動作が、前記残差Fが送り量Hよりも
小さくなるまで繰り返される。
This operation is repeated until the residual F becomes smaller than the feed amount H.

【0033】上記の動作による補間データ(送り量D)
は、図2における送り量のうちからに示すようにな
る。
Interpolation data (feed amount D) by the above operation
Becomes as shown in the feed amount in FIG.

【0034】次に、前記端数制御部3における比較の結
果、前記残差Fが送り量Hよりも小さくなるとき、つま
り、図2に示す補間データのうち送り量が出力される
場合、この端数制御部3は、まず、この送り量H(図2
における送り量)を送り量Lとして出力し、さらに、
メインCPU1から次のブロック(移動量指令値A)が
出力されるかどうか判定し、出力される場合は、前記残
差Fを端数Kとして前記先送り加算部2に出力し、か
つ、前記残差算出部4に対し残差クリア信号Jを出力す
る。
Next, as a result of the comparison by the fraction control unit 3, when the residual F becomes smaller than the feed amount H, that is, when the feed amount is output from the interpolation data shown in FIG. The control unit 3 first determines the feed amount H (see FIG. 2).
Is output as the feed amount L, and
It is determined whether or not the next block (movement amount command value A) is output from the main CPU 1, and if so, the residual F is output as a fraction K to the advance adding section 2, and the residual is output. The residual clear signal J is output to the calculator 4.

【0035】前記残差算出部4では、この残差クリア信
号Jを受信すると残差Fを0とし直ちにブロック分配完
了信号MをメインCPU1に対し出力する。このメイン
CPU1では、このブロック分配完了信号Mを受信する
と次のブロック(移動量指令値A)を前記先送り加算部
2に出力する。
Upon receiving the residual clear signal J, the residual calculator 4 sets the residual F to 0 and immediately outputs a block distribution completion signal M to the main CPU 1. When receiving the block distribution completion signal M, the main CPU 1 outputs the next block (movement amount command value A) to the advance addition section 2.

【0036】次に、前記先送り加算部2では、前記端数
制御部3から出力された端数Kと新たにメインCPU1
から出力された移動量指令値Aとを加算し、その加算値
が移動量指令値Bとして前記残差算出部4に出力され
る。
Next, the advance adding section 2 newly adds the fraction K output from the fraction control section 3 to the main CPU 1.
Is added to the moving amount command value A output from the control unit 4, and the added value is output to the residual calculation unit 4 as the moving amount command value B.

【0037】以上説明した動作が、すべてのブロック
(移動量指令値A)がメインCPU1から出力されるま
で繰り返される。
The operation described above is repeated until all blocks (movement amount command value A) are output from the main CPU 1.

【0038】つまり、送り量Lとして図2に示す送り量
が出力されたのち、続いて出力されるブロック(2ブ
ロック目)の送り量’が出力されることにより、ブロ
ックの継ぎ目における端数を除去することができる。
That is, after the feed amount shown in FIG. 2 is output as the feed amount L, the feed amount ′ of the subsequently output block (second block) is output, thereby removing the fraction at the joint of the blocks. can do.

【0039】また、前記端数制御部3において、メイン
CPU1から次のブロック(移動量指令値A)が出力さ
れないと判定された場合は、その時の残差Fが送り量L
として出力される。
If the fraction control unit 3 determines that the next block (movement amount command value A) is not output from the main CPU 1, the residual F at that time is converted to the feed amount L.
Is output as

【0040】つまり、送り量Gとして図2に示す2ブロ
ック目の送り量’が出力された時点で、次のブロック
がメインCPU1から出力されないので、その時点にお
ける残差F(図2における送り量’)が次の分配時に
送り量Lとして出力される。
That is, when the feed amount G of the second block shown in FIG. 2 is output as the feed amount G, the next block is not output from the main CPU 1, so that the residual F (the feed amount in FIG. ') Is output as the feed amount L at the next distribution.

【0041】次に、本発明の先送り加算部の一実施例に
ついて図3を用いて説明する。
Next, an embodiment of the advance adding section of the present invention will be described with reference to FIG.

【0042】図3は、本発明の先送り加算部の一実施例
を示すブロック図であり、移動量検出部31は、メイン
CPU1から出力される移動量指令値Aを入力した時点
を検出し加算部32に加算指令信号Nを出力する。
FIG. 3 is a block diagram showing an embodiment of the advance adding section according to the present invention. The moving amount detecting section 31 detects a point in time when a moving amount command value A output from the main CPU 1 is inputted, and adds the detected value. The addition command signal N is output to the unit 32.

【0043】前記加算部32は、前記移動量検出部31
から出力される加算指令信号Nを受信すると、端数制御
部3から出力される端数Kと前記移動量指令値Aとを加
算し、この加算値を移動量指令値Bとして残差算出部4
に出力する。
The adding section 32 is provided with the moving amount detecting section 31.
Receives the addition command signal N output from the controller, adds the fraction K output from the fraction control unit 3 and the movement amount command value A, and sets the added value as a movement amount command value B as a residual calculation unit 4.
Output to

【0044】次に、端数制御部について図4を用いて説
明する。
Next, the fraction control unit will be described with reference to FIG.

【0045】図4は、本発明の端数制御部の一実施例を
示すブロック図であり、比較部41は、残差算出部4か
ら出力される残差Fと切替部7から出力される送り量H
とを比較し、この残差Fが送り量Hよりも小さい場合に
検出信号Oを検出部に出力する。
FIG. 4 is a block diagram showing an embodiment of the fraction control unit according to the present invention. The comparison unit 41 includes a residual F output from the residual calculation unit 4 and a feed F output from the switching unit 7. Quantity H
And if this residual F is smaller than the feed amount H, the detection signal O is output to the detection unit.

【0046】前記検出部42は、メインCPU1から次
のブロック(移動量指令値A)が出力されるかどうかを
検出するとともに、次のブロックが出力されると検出さ
れ、かつ、前記比較部41から出力される検出信号Oを
受信すると、切替信号Pを出力切替部43に出力する。
The detecting section 42 detects whether or not the next block (movement amount command value A) is output from the main CPU 1, detects that the next block is output, and outputs the signal to the comparing section 41. Upon receiving the detection signal O output from the controller, the switching signal P is output to the output switching unit 43.

【0047】前記出力切替部43は、前記検出部42か
ら出力される切替信号Pを入力した場合に、前記切替部
7から出力される送り量Hを送り量Lとして出力すると
ともに、前記残差算出部4から出力される残差Fを端数
Kとして出力し、さらに、前記残差算出部4に対し残差
クリア信号Jを出力する。また、切替信号Pが入力され
ない(前記比較部41から検出信号Oが出力されない)
場合は、前記切替部7から出力される送り量Hを送り量
Lとして出力し、前記残差Fは端数Kとして出力されな
い。
When the switching signal P output from the detection unit 42 is input, the output switching unit 43 outputs the feed amount H output from the switching unit 7 as the feed amount L, The residual F output from the calculating unit 4 is output as a fraction K, and a residual clear signal J is output to the residual calculating unit 4. Further, the switching signal P is not input (the detection signal O is not output from the comparing unit 41).
In this case, the feed amount H output from the switching unit 7 is output as a feed amount L, and the residual F is not output as a fraction K.

【0048】次に、端数制御部の動作について図4を用
いて説明する。
Next, the operation of the fraction control unit will be described with reference to FIG.

【0049】まず、比較部41では、切替部7から出力
される送り量Hと残差算出部から出力される残差Fが入
力されると、この送り量Hと残差Fとが比較され、比較
の結果、この残差Fが送り量Hよりも大きい場合は検出
信号Oは出力されない。この場合、前記比較部41から
検出信号Oが出力されないために、検出部42は切替信
号Pを出力せず、さらに、出力切替部43では、切替信
号Pが入力されないために、送り量Hを送り量Lとして
出力するが、端数Kは出力されず、また、残差クリア信
号Jも出力されない。
First, when the feed amount H output from the switching unit 7 and the residual F output from the residual calculating unit are input, the comparing unit 41 compares the feed amount H with the residual F. As a result of the comparison, when the residual F is larger than the feed amount H, the detection signal O is not output. In this case, since the detection signal O is not output from the comparison unit 41, the detection unit 42 does not output the switching signal P, and the output switching unit 43 does not receive the switching signal P. Although it is output as the feed amount L, the fraction K is not output, and the residual clear signal J is not output.

【0050】上記の動作が、前記残差Fが送り量Hより
も小さくなるまで繰り返される。
The above operation is repeated until the residual F becomes smaller than the feed amount H.

【0051】次に、前記残差Fが送り量Hよりも小さく
なった場合、前記比較部41では検出信号Oが出力され
る。次に、前記検出部42では、この検出信号Oが入力
され、メインCPU1から次のブロック(移動量指令値
A)が出力されるかどうか検出し、次のブロック(移動
量指令値A)が出力されない場合は、切替信号Pは出力
されず、前記出力切替部43では、この切替信号Pが入
力されないために、前記残差Fを端数Kとして出力せ
ず、この残差Fを次の分配時の送り量Lとして出力す
る。
Next, when the residual F becomes smaller than the feed amount H, the comparator 41 outputs a detection signal O. Next, the detection section 42 receives the detection signal O, detects whether or not the next block (movement amount command value A) is output from the main CPU 1, and detects the next block (movement amount command value A). When not output, the switching signal P is not output, and the output switching unit 43 does not output the residual F as a fraction K because the switching signal P is not input. It is output as the feed amount L at the time.

【0052】また、前記検出部42において、検出信号
Oが入力された後、メインCPU1から次のブロック
(移動量指令値A)が出力されると検出された場合、切
替信号Pを出力する。前記出力切替部43では、この切
替信号Pを入力すると、前記送り量Hが送り量Lとして
出力されるとともに、前記残差Fが端数Kとして先送り
加算部2に出力される。さらに、これと同時に、前記残
差算出部4に対して残差クリア信号Jが出力される。
When the detection block 42 detects that the main CPU 1 outputs the next block (movement amount command value A) after the detection signal O is inputted, it outputs a switching signal P. When the output switching unit 43 receives the switching signal P, the feed amount H is output as the feed amount L, and the residual F is output to the advance adding unit 2 as a fraction K. Further, at the same time, a residual clear signal J is output to the residual calculator 4.

【0053】以上の動作がメインCPU1からブロック
(移動量指令値A)が出力される限り繰り返される。
The above operation is repeated as long as the main CPU 1 outputs a block (movement amount command value A).

【0054】[0054]

【発明の効果】以上、説明したように本発明は連続して
分配されるブロック(移動量指令値)間の継ぎ目に発生
する端数を次ブロックの移動量指令値に加算して出力す
ることにより、指令速度と移動量指令値に基づく送り量
による移動速度とが一致し、移動量指令値の継ぎ目での
速度の変動が生じないため、加工条件の設定が容易に行
え、また、切削時の加工精度を向上させる。
As described above, according to the present invention, the fraction generated at the joint between the blocks (movement amount command values) distributed continuously is added to the movement amount command value of the next block and output. Since the command speed and the moving speed based on the feed amount based on the moving amount command value match, and the speed does not fluctuate at the joint of the moving amount command value, machining conditions can be easily set, and Improve machining accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構成を示すブロック図。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図2】実施例における補間データを示す図。FIG. 2 is a diagram showing interpolation data in the embodiment.

【図3】実施例の先送り加算部の構成を示すブロック
図。
FIG. 3 is a block diagram illustrating a configuration of a postponement adding unit according to the embodiment.

【図4】実施例の端数制御部の構成を示すブロック図。FIG. 4 is a block diagram illustrating a configuration of a fraction control unit according to the embodiment.

【図5】従来の補間器の構成を示すブロック図。FIG. 5 is a block diagram showing a configuration of a conventional interpolator.

【図6】従来の補間器による補間データを示す図。FIG. 6 is a diagram showing interpolation data obtained by a conventional interpolator.

【符号の説明】[Explanation of symbols]

1 メインCPU 2 先送り加算部 3 端数制御部 4 残差算出部 5 補間演算部 6 比較部 7 切替部 8 送り量積算部 31 移動量検出部 32 加算部 41 比較部 42 検出部 43 出力切替部 DESCRIPTION OF SYMBOLS 1 Main CPU 2 Advance addition part 3 Fraction control part 4 Residual calculation part 5 Interpolation calculation part 6 Comparison part 7 Switching part 8 Feed amount integration part 31 Movement amount detection part 32 Addition part 41 Comparison part 42 Detection part 43 Output switching part

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 CPUから出力される移動量指令値であ
る第1のブロックを所定の周期で第1の送り量として分
配する分配手段と、 前記第1のブロックの分配時に残った移動量指令値を残
差として先読みし、この残差と前記第1の送り量とを比
較し、その比較結果に基づいて、前記第1の送り量を出
力するとともに、前記残差を端数として出力する端数制
御手段と、 前記端数制御手段から出力された端数と前記CPUから
前記第1のブロックに続いて出力される第2のブロック
とを加算し、この加算値を前記分配手段に出力する先送
り加算手段とを有する補間器において、 前記分配手段は、 ブロックとして構成される移動量指令値と前記第1の送
り量の積算値との差を残差として出力する残差算出部
と、 前記CPUから出力される分配周期および指令速度との
積を第2の送り量として出力する補間演算部と、 前記残差算出部から出力される残差と前記補間演算部か
ら出力される第2の送り量とを比較し、比較の結果、前
記残差の方が前記第1の送り量よりも小さい場合に切替
信号を出力する第1の比較部と、 前記第1の比較部から出力される切替信号を受信した場
合は、前記残差を第1の送り量として出力し、前記切替
信号を受信しない場合は、前記第2の送り量を第1の送
り量として出力する切替部と、 前記切替部から出力される第1の送り量を積算し、前記
残差算出部にこの積算値を出力する送り量積算部とを有
する ことを特徴とする補間器。
1. A distribution means for distributing a first block, which is a movement amount command value output from a CPU, as a first feed amount in a predetermined cycle, and a movement amount command remaining when distributing the first block. The value is read ahead as a residual, the residual is compared with the first feed amount, and based on the comparison result, the first feed amount is output, and the fraction that outputs the residual as a fraction is output. Control means; and a forward addition means for adding a fraction output from the fraction control means and a second block output from the CPU after the first block, and outputting the added value to the distribution means. In the interpolator having the following , the distributing means includes: a moving amount command value configured as a block;
Residual calculation unit that outputs the difference from the integrated value of the residual amount as the residual
And the distribution cycle and command speed output from the CPU.
An interpolation operation unit that outputs a product as a second feed amount; and a residual output from the residual calculation unit and the interpolation operation unit.
Is compared with the second feed amount output from the
Switch if the residual is smaller than the first feed amount
A first comparing unit for outputting a signal, and a switching unit for receiving a switching signal output from the first comparing unit.
Output the residual as a first feed amount,
If no signal is received, the second feed amount is set to the first send amount.
A switching unit that outputs as a feed amount, and integrates a first feed amount output from the switching unit,
The residual calculation unit has a feed amount integration unit that outputs this integrated value.
An interpolator characterized in that:
【請求項2】 前記残差算出部は、ブロックとして構成
される移動量指令値と前記第1の送り量の積算値との差
を残差として最後に積算された第1の送り量とともに外
部に出力することを特徴とする前記請求項1に記載の補
間器。
2. The apparatus according to claim 1, wherein the residual calculation unit is configured as a block.
Between the commanded moving amount command value and the integrated value of the first feed amount
With the first feed amount accumulated last as the residual
2. The interpolator according to claim 1, wherein the signal is output to a section.
【請求項3】 前記加算手段は、 前記第1のブロックに続いて出力される第2のブロック
が存在するかどうかを検出し、存在する場合は加算指令
信号を出力する移動量検出部と、 前記移動量検出部から出力される加算指令信号を入力す
ると、前記CPUから出力される前記第2のブロックと
前記端数制御手段から出力される端数との加算値を出力
する加算部とを有することを特徴とする前記請求項1ま
たは2 に記載の補間器。
Wherein said addition means, a second block that is output subsequent to the first block
Is detected, and if so, an addition command
A moving amount detecting unit for outputting a signal, and an addition command signal output from the moving amount detecting unit.
Then, the second block output from the CPU is
Outputs an addition value with the fraction output from the fraction control means
And an adder for performing the operation.
Or the interpolator according to 2 .
【請求項4】 前記端数制御手段は、 前記分配手段から出力される第1の送り量と残差とを比
較し、前記残差の方が前記第1の送り量よりも小さい場
合に検出信号を出力する第2の比較部と、 前記第2の比較部から出力される検出信号を受信し、か
つ、前記第1のブロックに続いて出力される第2のブロ
ックが存在する場合に、切替信号を出力する検出部と、
前記検出部から出力される切替信号に基づいて、この切
替信号を受信した場合は、前記第1の送り量を分配する
とともに、この時の残差を端数として、前記先送り加算
部に出力する出力切替部 とを有することを特徴とする前
記請求項1または2または3に記載の補間器。
4. The fraction control means compares the first feed amount output from the distribution means with a residual.
If the residual is smaller than the first feed amount,
A second comparison unit that outputs a detection signal when the detection signal is output from the second comparison unit ;
And a second block output following the first block.
A detection unit that outputs a switching signal when a lock is present;
This switching is performed based on the switching signal output from the detection unit.
Distributes the first feed amount when a replacement signal is received.
With the residual at this time as a fraction,
The interpolator according to claim 1, further comprising an output switching unit that outputs the result to a unit.
【請求項5】 前記出力切替部は、 前記検出手段から出力される切替信号を入力すると、前
記分配手段に対し、残差の値を0にする残差クリア信号
を出力 することを特徴とする前記請求項に記載の補間
器。
5. The output switching section receives a switching signal output from the detecting means and receives a switching signal.
Residual clear signal for setting the residual value to 0 for the distribution means
Interpolator according to claim 4, characterized in that the output.
JP6019052A 1994-02-16 1994-02-16 Interpolator for numerical controller Expired - Lifetime JP2773623B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6019052A JP2773623B2 (en) 1994-02-16 1994-02-16 Interpolator for numerical controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6019052A JP2773623B2 (en) 1994-02-16 1994-02-16 Interpolator for numerical controller

Publications (2)

Publication Number Publication Date
JPH07230311A JPH07230311A (en) 1995-08-29
JP2773623B2 true JP2773623B2 (en) 1998-07-09

Family

ID=11988665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6019052A Expired - Lifetime JP2773623B2 (en) 1994-02-16 1994-02-16 Interpolator for numerical controller

Country Status (1)

Country Link
JP (1) JP2773623B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62260206A (en) * 1986-05-07 1987-11-12 Mitsubishi Electric Corp Numerical controller

Also Published As

Publication number Publication date
JPH07230311A (en) 1995-08-29

Similar Documents

Publication Publication Date Title
US4571697A (en) Apparatus for calculating pattern dissimilarity between patterns
US5282150A (en) Statistical processor
EP0858626B1 (en) Control by means of a set-point generator
US6943590B2 (en) Clock monitoring apparatus
JP2773623B2 (en) Interpolator for numerical controller
JP3134048B2 (en) Clock recovery device and clock recovery method
US5379232A (en) Logic simulator
JP2002107394A (en) Jitter detector and phase-synchronizing loop circuit thereof
JP2000059774A (en) Video encoding controller
JP3478228B2 (en) Speed conversion circuit and control method thereof
US5412368A (en) Digital signal comparison circuitry
JP2003076410A (en) Speed control device, speed control method and program for carrying the method with computer
US20050246403A1 (en) Interpolation method and apparatus performing the same
US4563744A (en) Apparatus for adjusting starting positions of high speed injection
JPH01292405A (en) Digital position servo device
JP2885039B2 (en) Motion vector detection circuit
JPS60105013A (en) Circular arc approximation method
JPS62550B2 (en)
RU1800467C (en) Device for determining optimal period of article maintenance
JP3265152B2 (en) Phase synchronization controller
KR0133869Y1 (en) Interfolator
JP3253387B2 (en) Feedback control method for injection molding machine and injection molding machine
JPH08214315A (en) Encoded image cut detector
SU935970A1 (en) Apparatus for calculation of inverse functions
SU1305756A2 (en) Device for evaluating the working capabilities of operators of automatic control systems

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980324

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090424

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100424

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110424

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110424

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 16

EXPY Cancellation because of completion of term