JP2768704B2 - Semiconductor device manufacturing equipment - Google Patents

Semiconductor device manufacturing equipment

Info

Publication number
JP2768704B2
JP2768704B2 JP63297736A JP29773688A JP2768704B2 JP 2768704 B2 JP2768704 B2 JP 2768704B2 JP 63297736 A JP63297736 A JP 63297736A JP 29773688 A JP29773688 A JP 29773688A JP 2768704 B2 JP2768704 B2 JP 2768704B2
Authority
JP
Japan
Prior art keywords
module
integrated processing
mechanisms
communication network
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63297736A
Other languages
Japanese (ja)
Other versions
JPH02143512A (en
Inventor
和男 今山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63297736A priority Critical patent/JP2768704B2/en
Publication of JPH02143512A publication Critical patent/JPH02143512A/en
Application granted granted Critical
Publication of JP2768704B2 publication Critical patent/JP2768704B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、半導体素子の製造装置に関し、特に、製造
装置の制御方式に好適する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial application field) The present invention relates to a semiconductor device manufacturing apparatus, and is particularly suitable for a control system of the manufacturing apparatus.

(従来の技術) 最近の半導体素子の組立工程は、コンピュータを使っ
た自動化工程が一般的であり、バッチ処理の他に枚葉式
処理も話題になっている程であり、加えて製造装置や製
造条件の開発により製造可能な半導体用単結晶寸法も益
々大形になる傾向にある。
(Prior art) In recent semiconductor device assembling processes, an automation process using a computer is generally used. In addition to batch processing, single-wafer processing has become a hot topic. Due to the development of manufacturing conditions, the size of a single crystal for a semiconductor that can be manufactured tends to become larger.

更に、厳しい経済環境のもとにあって、大寸法の半導
体用単結晶を使用して、大量生産方式によるコスト削減
と、少量多品種の生産にも対応しなければならないのが
現状である。このような背景にあって、半導体素子の製
造に必要な複数の製造装置を一体化した装置が開発・実
用化されており、その延長として、いくつかの処理工程
をまとめて装置化した方式も採用されているが、処理工
程の流れは、この装置内で一定である。
Furthermore, under the severe economic environment, it is necessary to use a large-sized single crystal for semiconductors to cope with cost reduction by a mass production system and to cope with production of a small number of various kinds. Against this background, a device that integrates a plurality of manufacturing devices required for manufacturing semiconductor devices has been developed and put into practical use. Although employed, the flow of processing steps is constant within this device.

(発明が解決しようとする課題) このような製造方法では、(1)所定工程の組合わせ
が類似していても、装置化する時期、状況及びユーザ
(User)事情等により全く別の装置となってしまう。
(Problems to be Solved by the Invention) In such a manufacturing method, (1) even if the combination of the predetermined processes is similar, the device is completely different from another device depending on the timing of the device, the situation, the user (User) circumstances, and the like. turn into.

(2)また、処理技術の進歩に合せて装置の改善がなか
なか進まず、できたとしてもコスト、納期、技術及びス
ペース(Space)等の条件付加が頻発して実現が難し
い。
(2) In addition, the improvement of the apparatus does not easily progress in accordance with the progress of the processing technology, and even if it is possible, conditions such as cost, delivery date, technology, and space are frequently added, and it is difficult to realize.

(3)更に、製造ラインの変化に合せた改良ができず、
(2)と同じく条件付加が多く実現が難しい。
(3) In addition, improvements cannot be made in line with changes in the production line.
As in the case of (2), there are many additional conditions and it is difficult to realize.

本発明は、このような事情から成されたもので、特
に、製造工程の流れを任意に選択でき(製品に必要最小
限の流れに切替えられる)、しかも、処理工程の組合わ
せを任意に選択できる(予めモジュール化された処理工
程を任意に組合わせて装置化する)半導体素子製造装置
を提供することを目的とする。
The present invention has been made under such circumstances. In particular, the flow of the manufacturing process can be arbitrarily selected (the flow can be switched to the minimum flow required for the product), and the combination of the processing steps can be arbitrarily selected. It is an object of the present invention to provide a semiconductor device manufacturing apparatus that can be used (devices are formed by arbitrarily combining processing steps that have been previously modularized).

〔発明の構成〕[Configuration of the invention]

(課題を解決するための手段) 本発明にかかる半導体素子の製造装置は、半導体素子
の製造工程毎に必要な製造装置に設置する異なる単一の
処理を行う機構部および機構部単位の制御を行う制御部
を備えた複数のモジュール機構と、これらの各モジュー
ル機構と電気的に接続され、管理制御を行う統合処理装
置と、この統合処理装置および前記各モジュール機構間
を接続する通信ネットワークとを具備し、この通信ネッ
トワークを介して前記統合処理装置と前記各モジュール
機構間の信号授受によりこれらの各モジュール機構の処
理を可能にして、前記半導体素子の製造工程毎に必要な
製造装置を制御することを特徴とするものである。
(Means for Solving the Problems) A semiconductor device manufacturing apparatus according to the present invention controls a mechanism unit that performs a different single process installed in a manufacturing apparatus necessary for each semiconductor device manufacturing process, and controls each mechanism unit. A plurality of module mechanisms having a control unit for performing the processing, an integrated processing apparatus electrically connected to each of these module mechanisms and performing management control, and a communication network connecting the integrated processing apparatus and each of the module mechanisms. The integrated processing device and the respective module mechanisms are transmitted and received via the communication network to enable processing of each of the module mechanisms, and control a manufacturing apparatus required for each manufacturing process of the semiconductor device. It is characterized by the following.

(作用) 本発明では、半導体素子の製造工程に必要なレジスト
コータ(Resist Coater)、デベロッパ(Developer)、
ソフトベーカ(Soft Baker)、ハードベーカ(Hard Bak
er),ATR(Automatic Transfer)及びウエーハスピン
(Wafer Spin)等の各機械機構夫々にインターフエース
を付属させている。その上、このインターフエース即ち
制御部を備えた各機械機構は、統合処理装置に通信ネッ
トワークにより電気的に接続して集中制御ができるシス
テムとなっており、制御部を備えた機械機構を本発明で
は、モジュール機構と呼称する。
(Function) In the present invention, a resist coater (Resist Coater), a developer (Developer),
Soft Baker, Hard Bak
er), an ATR (Automatic Transfer), a wafer spin (Wafer Spin), and other mechanical mechanisms are each provided with an interface. In addition, each of the mechanical mechanisms having the interface, that is, the control unit, is a system that can be electrically connected to the integrated processing device by a communication network to perform centralized control. Then, it is called a module mechanism.

即ち複数のモジュール機構により半導体製造装置を構
成し、これに付属する制御部により各々を制御するが、
必要なレシピ(コンピュータを利用した半導体製造工程
に必要な情報であり、通常のメニューMenueとほぼ同じ
意味である)等のデータは、統合処理装置から指示され
る。統合処理装置及び複数のモジュール機構間は、通信
ネットワークによるステータス信号により情報交換を行
いながら実施する。
That is, a semiconductor manufacturing apparatus is configured by a plurality of module mechanisms, and each is controlled by a control unit attached thereto.
Data such as necessary recipes (information necessary for a semiconductor manufacturing process using a computer and having substantially the same meaning as a normal menu) is instructed from the integrated processing device. The information is exchanged between the integrated processing device and the plurality of module mechanisms by a status signal through a communication network.

(実施例) 第1図乃至第17図を参照して本発明の実施例を説明す
る。第1図のシステム全体の構成図に示すように、統合
処理装置1(IMCS)には、複数個のモジュール装置2,3
…(IIOC)を通信ネットワークシステム6により接続し
て、データのポーリングとレスポンスを交信して装置全
体を統合管理する。
Embodiment An embodiment of the present invention will be described with reference to FIGS. As shown in the overall configuration diagram of FIG. 1, the integrated processing device 1 (IMCS) includes a plurality of module devices 2, 3
.. (IIOC) are connected by the communication network system 6, and polling and response of data are exchanged to integrally manage the entire apparatus.

このシステム全体の概念図を第2図により説明する。
ここには、各モジュール機構の機構部を構成するエレベ
ータ部#1,2,12,13(図のS/Rはエレベータの略称)、#
6のレジストコータ(Resist Coater)、#10デベロッ
パー(Developer)、#4ソフトベーカ(Soft Baker)
#8ハードベーカ(Hard Baker)、#10ATR(Automatic
Transfer)、2台のスピン7,8を配置する。図中点線で
示したものが、具体的な各装置を意味しており、実線部
分は、ここから被処理半導体基板(以後ウエーハと記載
する)を取出した状態を示している。
A conceptual diagram of the entire system will be described with reference to FIG.
Here, elevator units # 1, 2, 12, and 13 (the S / R in the figure is an abbreviation of an elevator), which constitute a mechanism unit of each module mechanism, #
6, Resist Coater, # 10 Developer, # 4 Soft Baker
# 8 Hard Baker, # 10ATR (Automatic
Transfer) Two spins 7, 8 are arranged. Dotted lines in the figure indicate specific devices, and solid lines indicate a state in which a semiconductor substrate to be processed (hereinafter, referred to as a wafer) is removed therefrom.

このクリーンハンドに隣接して記載された点線図は、
被処理ウエーハを搬送する搬送車を意味しており、その
制御はインターフエースであるクリーンハンドと#3と
#11のCMIFが受持ち、勿論各モジュール機構とも接続す
る。
The dotted line written next to this clean hand is
The control means a transporting vehicle for transporting a wafer to be processed. The control is performed by a clean hand as an interface and CMIFs # 3 and # 11, and of course, is connected to each module mechanism.

スピン7,8とは、複数のウエーハを揃える動作を行う
機器であり、インターフエースとして夫々にCTMと#5
と#9CTMIFを接続する。
Spins 7 and 8 are devices that perform the operation of aligning multiple wafers. The interfaces are CTM and # 5, respectively.
And # 9CTMIF.

更に、各モジュール機構やインターフェースは統合処
理装置1(IMCS)とPCS(Power Controler)に電気的に
接続するのは勿論である。
Further, it goes without saying that each module mechanism and interface are electrically connected to the integrated processing device 1 (IMCS) and the PCS (Power Controller).

情報伝達を行う通信ネットワークシステムは、第3図
に明らかなように1次局5から制御コマンド(指示)を
発信する。第3図は、統合処理装置1の機構概要を示し
た図で、CPU,RAM,ディスクコントローラ、プラズマデイ
スプレイとグラフィクコントローラ、プリンタ及びPIO
及びLANを内蔵している。CPUには場合によってはシステ
ムコンソールを設け、他方、操作用キーボードもインタ
ーフェースを介して接続する。
The communication network system for transmitting information transmits a control command (instruction) from the primary station 5 as apparent from FIG. FIG. 3 is a diagram showing an outline of the mechanism of the integrated processing apparatus 1, including a CPU, a RAM, a disk controller, a plasma display and a graphic controller, a printer and a PIO.
And a built-in LAN. In some cases, a CPU is provided with a system console, and an operation keyboard is also connected via an interface.

一方、モジュール機構2,3…は、第5図に示すよう
に、2〜n次局(スレープチャンネル)を備えた通信ネ
ットワークシステムに保有する1次局5から発信した制
御コマンドをその制御部インターフェースに入力してシ
ーケンスにもとずいて出力をだす。要するに、通信ネッ
トワークシステムは、統合処理装置1とモジュール2,3
…間に制御データ・レシピデータ・ステータスデータ・
エンドデータ及びその他のデータ伝達を行う。
On the other hand, as shown in FIG. 5, the module mechanisms 2, 3,... Transmit a control command transmitted from a primary station 5 held in a communication network system having second to n-th stations (slave channels). Input to the interface and output according to the sequence. In short, the communication network system includes the integrated processing device 1 and the modules 2 and 3
… Control data, recipe data, status data,
Provides end data and other data transmission.

この統合処理装置1の機能をブロック毎に第4図に示
し、各機能毎に個別表示ができ、いわゆるオペレータイ
ンターフェースが設置されている。
The functions of the integrated processing apparatus 1 are shown in FIG. 4 for each block, and each function can be individually displayed, and a so-called operator interface is provided.

即ち、図にあるように、アクションキイには、6種の
キイモードがあり、テストモードに7、エントリーモー
ドに属するスタンダードエントリ4に、更に、コントロ
ールモードにも4種類が用意されている。
That is, as shown in the figure, the action key has six types of key modes. The test mode has seven types, the standard entry 4 belonging to the entry mode has four types of control modes.

第6図は、通信ネットワークシステムの通信タイミン
グを示す図である。図にあるように、1次局に、2次局
に送るデータが発生した場合が表示されており、1次局
ポーリングに対する2次局レスポンスで3番目のポーリ
ングとレスポンス後に送信すべきデータが発生した状態
を示し、その送信完了後4番目以降のポーリングとレス
ポンスが行われる。
FIG. 6 is a diagram showing communication timing of the communication network system. As shown in the figure, the case where data to be sent to the secondary station has occurred in the primary station is displayed. In the secondary station response to the primary station polling, data to be transmitted occurs after the third polling and response. After the transmission is completed, the fourth and subsequent polling and response are performed.

次に具体的な処理について説明する。 Next, specific processing will be described.

第7図には、モジュール機構を経由する処理の流れを
示しており、記号は、S/R:エレベータ、C:コータ、SB:
ソフトベーク、ATR:アライナートランスファ、D:デベロ
ッパー、HB:ハードベーク、CTM:センタトランスファ、
→:クリーンハンドによる搬送方向、→:専用機種によ
る搬送方向である。
FIG. 7 shows the flow of processing via the module mechanism, where the symbols are S / R: elevator, C: coater, SB:
Soft bake, ATR: Aligner transfer, D: Developer, HB: Hard bake, CTM: Center transfer,
→: Transfer direction by clean hand, →: Transfer direction by dedicated model.

例1は、エレベータ→CTM→コータ→CTM→ソフトベー
ク→エレベータ、例2は、エレベータ→CTM→デベロッ
パー→CTM→ハードベーク→エレベータ、例3は、エレ
ベータ→CTM→コータ→CTM→ソフトベーク→ATR→ハー
ドベーク →1.CTM→デベロッパー→CTM →2.CTM→ハードベーク →3.エレベータ このように半導体素子製造プロセスにより色々な経路
が生ずる。
Example 1 is elevator → CTM → coater → CTM → soft bake → elevator. Example 2 is elevator → CTM → developer → CTM → hard bake → elevator. Example 3 is elevator → CTM → coater → CTM → soft bake → ATR → Hard bake → 1.CTM → Developer → CTM → 2.CTM → Hard bake → 3. Elevator As described above, various routes are generated by the semiconductor device manufacturing process.

更に、第8図と第9図には、通信ネットワークシステ
ムを用いた総合処理装置IMCSとモジュール機構IIOC間の
各種データ(コマンド・プロセス等)の交信状況を示し
た。
Further, FIGS. 8 and 9 show the communication status of various data (commands, processes, etc.) between the integrated processing unit IMCS and the module mechanism IIOC using the communication network system.

この中でスタンダードは、レシピを送信する手順が示
されており、モジュール機構2…の機構部を動作させる
順序も明らかにされている。
In the standard, the procedure for transmitting the recipe is shown, and the order of operating the mechanism units of the module mechanisms 2 is also clarified.

第10図乃至第13図には、通信ネットワークシステムに
より接続された複数のモジュール機構2…間を処理する
通信データタイミングを明らかにしている。
10 to 13 clarify communication data timing for processing between a plurality of module mechanisms 2 connected by the communication network system.

これに対して、第14図乃至第17図には、専用通信で接
続された複数のモジュール機構間を処理する通信タイミ
ングである。
In contrast, FIGS. 14 to 17 show communication timings for processing between a plurality of module mechanisms connected by dedicated communication.

更にデータ区分として表−1を示す。 Table 1 shows the data division.

以上のシステムの動作について説明する。先ず初期設
定として、統合処理装置1へ接続されているモジュール
機構2…を自動検索する。即ち、表−1にあるコマンド
“B0"を全スレーブチャンネル(局)に送出し、これに
対して応答のあったスレーブチャンネルの応答コマンド
“B1"を調べ、それに続くテキスト(通信ネットワーク
システムに付属する)に記載されているモジュール機構
No.により、スレーブチャンネルとモジュール機構2…
の配列を判読する。
The operation of the above system will be described. First, as an initial setting, the module mechanisms 2... Connected to the integrated processing apparatus 1 are automatically searched. That is, the command "B0" shown in Table 1 is sent to all slave channels (stations), the response command "B1" of the slave channel that has responded to the command is checked, and the subsequent text (attached to the communication network system). Module mechanism described in
Depending on the No., slave channel and module mechanism 2 ...
Read the sequence.

次に、自動的にモニターされたモジュール機構2…の
配列をプラズマディスプレイ装置(第3図参照)に表示
するが、この場合、モジュール機構2…から処理の流れ
を予想して配列する。
Next, the arrangement of the module mechanisms 2 automatically monitored is displayed on the plasma display device (refer to FIG. 3). In this case, the arrangement is made in anticipation of the processing flow from the module mechanisms 2.

それから、オペレータによりこの表示内容を確認の
上、モジュール機構2…の配列を第7図にあるように登
録する。ここでは、表示された配列の修正をキーで行う
が、ただし、モジュール機構の追加は、スレーブチャン
ネルに接続されていることが必要条件になる。
Then, after confirming the display contents by the operator, the arrangement of the module mechanisms 2 is registered as shown in FIG. Here, the displayed arrangement is corrected by a key. However, the addition of the module mechanism is a necessary condition that the arrangement is connected to the slave channel.

処理開始は、上記の初期設定が終了後レシピNo.をキ
ー入力し、レシピNo.に対応するデータは、予め統合処
理装置1のエントリーモードに登録しておく必要があ
る。
To start the process, it is necessary to key in the recipe number after the above-mentioned initial setting is completed, and to register the data corresponding to the recipe number in the entry mode of the integrated processing apparatus 1 in advance.

そこで、所定のモジュール機構2…に被処理半導体素
子即ちワークをセット(Set)してから、システムをス
タート(Start)させる。スタート起動後は、ワークの
移動に合せて統合処理装置1とモジュール機構2…に対
するコマンドの発行、第8図にあるステータス交信及び
モジュール機構2…間のステータス交信(第8,9図)を
実施しながら処理を進める。
Then, after setting a semiconductor element to be processed, that is, a work in a predetermined module mechanism 2..., The system is started. After the start is started, a command is issued to the integrated processing apparatus 1 and the module mechanisms 2 in accordance with the movement of the work, and the status communication shown in FIG. 8 and the status communication between the module mechanisms 2 (FIGS. 8 and 9) are performed. While proceeding.

この処理に必要になるワークの移動等は、第10図乃至
第13図の通信ネットワークシステム用通信タイミング及
び第14図乃至第17図に明らかにした通信タイミングを利
用する。
The movement of the work required for this processing uses the communication timing for the communication network system in FIGS. 10 to 13 and the communication timing clarified in FIGS. 14 to 17.

〔発明の効果〕〔The invention's effect〕

このように、単一の処理工程を受持ち、制御部と機構
部を設置したモジュール機構を有機的に結合することに
よって、一連の処理装置が構策でき、しかも、変化に即
応できる製造装置が完成された。これにより、従来問題
とされていた、変更した処理工程の流れにもモジュール
機構単位により対応でき更に、装置に寿命を長くする利
点もある。
In this way, by handling a single processing step and organically combining the module mechanism with the control unit and the mechanism unit, a series of processing equipment can be planned and a manufacturing equipment that can respond to changes is completed. Was done. As a result, it is possible to cope with the flow of the changed processing steps, which has been conventionally regarded as a problem, by the unit of the module mechanism, and there is an advantage that the life of the apparatus is extended.

【図面の簡単な説明】[Brief description of the drawings]

第1図は、この発明に係わるシステム全体を示す構成
図、第2図は、このシステム構成の概念図、第3図は、
統合処理装置のハードウェーアブロック図、第4図は、
統合処理装置の機能ブロック図、第5図は、モジュール
機構のハードウェーアブロック図、第6図は、通信ネッ
トワークシステムの通信タイミング図、第7図は複数の
モジュール機構による処理の流れを示す図、第8図と第
9図は、統合処理装置とモジュール機構間のコマンド・
データの流れを示す図、第10図〜第13図は、各モジュー
ル機構間のステータス交信タイミング図、第14図〜第17
図は、専用通信を用いた各モジュール機構間におけるス
テータス交信タイミング図である。 1:統合処理装置、2…モジュール機構、6:通信ネットワ
ークシステム。
FIG. 1 is a configuration diagram showing the entire system according to the present invention, FIG. 2 is a conceptual diagram of the system configuration, and FIG.
FIG. 4 is a hardware block diagram of the integrated processing apparatus.
5 is a functional block diagram of the integrated processing apparatus, FIG. 5 is a hardware block diagram of a module mechanism, FIG. 6 is a communication timing diagram of a communication network system, and FIG. , FIG. 8 and FIG. 9 show commands and commands between the integrated processing device and the module mechanism.
FIG. 10 to FIG. 13 are diagrams showing the flow of data, FIG.
The figure is a timing communication timing diagram between each module mechanism using dedicated communication. 1: Integrated processing unit, 2 ... module mechanism, 6: Communication network system.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体素子の製造工程毎に必要な製造装置
に設置する異なる単一の処理を行う機構部およびこの機
構部単位の制御を行う制御部を備えた複数のモジュール
機構と、これらの各モジュール機構と電気的に接続さ
れ、管理制御を行う統合処理装置と、この統合処理装置
および前記各モジュール機構間を接続する通信ネットワ
ークとを具備し、この通信ネットワークを介して前記統
合処理装置と前記各モジュール機構間の信号授受により
これらの各モジュール機構の処理を可能にして、前記半
導体素子の製造工程毎に必要な製造装置を制御すること
を特徴とする半導体素子製造装置。
A plurality of module mechanisms each including a mechanism unit for performing a single different process installed in a manufacturing apparatus required for each semiconductor device manufacturing process and a control unit for controlling each of the mechanism units; An integrated processing device that is electrically connected to each module mechanism and performs management control, and includes a communication network that connects the integrated processing device and each module mechanism, and the integrated processing device via the communication network. A semiconductor device manufacturing apparatus, wherein processing of each of these module mechanisms is enabled by transmitting and receiving signals between the respective module mechanisms, and a manufacturing apparatus required for each manufacturing process of the semiconductor element is controlled.
JP63297736A 1988-11-25 1988-11-25 Semiconductor device manufacturing equipment Expired - Lifetime JP2768704B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63297736A JP2768704B2 (en) 1988-11-25 1988-11-25 Semiconductor device manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63297736A JP2768704B2 (en) 1988-11-25 1988-11-25 Semiconductor device manufacturing equipment

Publications (2)

Publication Number Publication Date
JPH02143512A JPH02143512A (en) 1990-06-01
JP2768704B2 true JP2768704B2 (en) 1998-06-25

Family

ID=17850514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63297736A Expired - Lifetime JP2768704B2 (en) 1988-11-25 1988-11-25 Semiconductor device manufacturing equipment

Country Status (1)

Country Link
JP (1) JP2768704B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101603A (en) * 1983-11-09 1985-06-05 Hitachi Ltd Controller for semiconductor producer
JPS625304U (en) * 1985-06-21 1987-01-13
JPS6276712A (en) * 1985-09-30 1987-04-08 Toshiba Corp Manufacture of semiconductor

Also Published As

Publication number Publication date
JPH02143512A (en) 1990-06-01

Similar Documents

Publication Publication Date Title
JPH0525332B2 (en)
JPH0364231A (en) Communication interface circuit
JP2768704B2 (en) Semiconductor device manufacturing equipment
US5940299A (en) System & method for controlling a process-performing apparatus in a semiconductor device-manufacturing process
JP4408259B2 (en) Motion control system
JPS586177B2 (en) Interface circuit selection system
JP4212133B2 (en) Substrate processing equipment
JP2000260676A (en) Substrate processing apparatus and storage medium storing communication control program
KR20050105266A (en) Inline connection setting method and device and substrate processing device and substrate processing system
US11621185B2 (en) Semiconductor manufacturing apparatus and method for transferring wafer
JPH05257852A (en) Process data processing system and processing method
WO2021125452A1 (en) Plc analog module comprising hart pass-through interface
JP3576980B2 (en) Operation system switching method by hardware control
WO2020166131A1 (en) Remote i/o system
JPH08255735A (en) Multi-chamber system
JPH0934531A (en) Control system for numerical controller via information processor equipped with software processor function
JP2001338854A (en) Semiconductor manufacturing apparatus, console part therefor, semiconductor manufacturing system and device manufacturing method
JPH1197506A (en) Substrate treater
JP2522847B2 (en) Programmable controller system
KR100297486B1 (en) Apparatus and method for controlling bake-unit in spinner sytem
JPH1097232A (en) Communication system for display
JPH03184154A (en) Network control system
JPH04361519A (en) Control device for wafer treatment device
JPH0218745B2 (en)
JP2000029805A (en) Method for inputting nc data in working machine

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080410

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090410

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090410

Year of fee payment: 11