JP2765625B2 - Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole - Google Patents

Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole

Info

Publication number
JP2765625B2
JP2765625B2 JP7316920A JP31692095A JP2765625B2 JP 2765625 B2 JP2765625 B2 JP 2765625B2 JP 7316920 A JP7316920 A JP 7316920A JP 31692095 A JP31692095 A JP 31692095A JP 2765625 B2 JP2765625 B2 JP 2765625B2
Authority
JP
Japan
Prior art keywords
film
barrier layer
hole
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7316920A
Other languages
Japanese (ja)
Other versions
JPH09162283A (en
Inventor
正史 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7316920A priority Critical patent/JP2765625B2/en
Publication of JPH09162283A publication Critical patent/JPH09162283A/en
Application granted granted Critical
Publication of JP2765625B2 publication Critical patent/JP2765625B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は,多層微細配線構造
を有する半導体装置の製造方法及びスルーホールのTi
膜の腐食防止方法に関し,特にスルーホールにおけるブ
ランケットタングステン化学蒸着(W CVD)成長に
関するものである。
The present invention relates to the semiconductor equipment manufacturing method and through-holes having a multi-layered fine wiring structure Ti
More particularly, the present invention relates to blanket tungsten chemical vapor deposition (WCVD) growth in through holes.

【0002】[0002]

【従来の技術】近年,半導体素子の高密度化,高集積化
に伴ない多層配線構造を作製する技術が注目されてい
る。この多層配線構造において異なる層の金属配線間の
スルーホールを接続する技術には,例えば,特開平4−
130720号公報(以下,従来技術1と呼ぶ)に開示
されているようなコンタクト構造を応用し用いたものが
ある。この従来技術1を応用したものでは,層間絶縁膜
にスルーホールを設け,このスルーホールにバリア層を
形成した後,ブランケットW CVD法によってタング
ステン金属(W)を埋め込んでプラグを形成し,スルー
ホール底面の金属配線と層間絶縁膜上に形成される金属
配線とを接続することになる。
2. Description of the Related Art In recent years, attention has been paid to a technique for fabricating a multi-layer wiring structure as semiconductor devices become higher in density and higher in integration. In this multilayer wiring structure, a technique for connecting through holes between metal wirings of different layers is disclosed in, for example,
There is one using a contact structure as disclosed in JP-A-130720 (hereinafter referred to as prior art 1). In the application of the prior art 1, a through hole is provided in an interlayer insulating film, a barrier layer is formed in the through hole, and a tungsten metal (W) is buried by a blanket W CVD method to form a plug. The metal wiring on the bottom surface is connected to the metal wiring formed on the interlayer insulating film.

【0003】図3(a)〜(d)は,従来技術1に係る
半導体装置の製造方法を示す図である。図3(a)に示
すように,Si基板11上に形成された下地絶縁膜12
上に下層金属配線13及びその上に重ねて層間絶縁膜1
4を形成した後,スルーホール15を形成する。次に,
図3(b)に示すように,Ti膜16をスパッタ法によ
り形成する。その後,下層金属配線の溶融が懸念される
為,N2 ガス中で約700℃,30秒程度のランプアニ
ールを行なうことによるバリア層となるTiN膜の形成
が不可能な為,Ti膜同様スパッタ法によりTiN膜1
7を形成する。この点が従来技術1の開示内容を応用し
た部分となる。次に,図3(c)に示すようにブランケ
ットW CVD法によってスルーホール15内及びTi
N膜17上にW膜18を形成し,その後,プラズマエッ
チング法により,スルーホール15外のTiN膜17上
のW膜18を除去し,スルーホール17内にのみW膜1
8を形成させ,Wプラグ19を形成する。そして最後
に,図3(d)に示すようにスパッタ法でAl膜を形成
し,所定のパターニングを施すことによって上層金属配
線20を形成して半導体装置を製造する。
FIGS. 3A to 3D are views showing a method for manufacturing a semiconductor device according to the prior art 1. FIG. As shown in FIG. 3A, a base insulating film 12 formed on a Si substrate 11 is formed.
The lower metal wiring 13 is formed thereon, and the interlayer insulating film 1 is superposed thereon.
After the formation of the through holes 4, the through holes 15 are formed. next,
As shown in FIG. 3B, a Ti film 16 is formed by a sputtering method. Then, since there is a concern that the lower metal wiring may be melted, it is impossible to form a TiN film serving as a barrier layer by performing lamp annealing at about 700 ° C. for about 30 seconds in N 2 gas. TiN film 1 by the method
7 is formed. This point is a portion to which the disclosed content of the prior art 1 is applied. Next, as shown in FIG. 3C, the inside of the through hole 15 and the Ti
After forming a W film 18 on the N film 17, the W film 18 on the TiN film 17 outside the through hole 15 is removed by a plasma etching method, and the W film 1 is formed only in the through hole 17.
8 and the W plug 19 is formed. Finally, as shown in FIG. 3D, an Al film is formed by a sputtering method, and is subjected to predetermined patterning to form an upper metal wiring 20, thereby manufacturing a semiconductor device.

【0004】このとき,スパッタ法により形成されるバ
リア層のTiN膜17は,スパッタ法により形成される
膜の特徴であるガバレッジの悪さを有しており,スルー
ホール底部ではTiN膜の形成は極くわずかであり,T
i膜16が露出している場合が十分考えられる。
At this time, the TiN film 17 of the barrier layer formed by the sputtering method has poor coverage which is a characteristic of the film formed by the sputtering method, and the formation of the TiN film is extremely low at the bottom of the through hole. Negligible, T
It is conceivable that the i-film 16 is exposed.

【0005】[0005]

【発明が解決しようとする課題】この従来の半導体装置
の製造方法は,スルーホール15内に形成されるバリア
層であるTiN膜17上にW膜18を形成させる工程に
おいて,図4の概略断面図に示されるように,反応ガス
のWF6 21がバリア層のTiN膜17が形成されない
箇所又はスパッタ法によるTiN膜17がガバレッジの
悪さからバリア層として充分な膜厚が形成されない箇
所,例えばスルーホール底部に拡散し,Ti膜16に達
し,WF6 +Ti→TiWx+Fという式で示されるW
6 とTiとの反応によりWF6 21のTiの侵食部2
2が発生し,密着性の劣化を引き起こすという問題があ
る。
According to the conventional method of manufacturing a semiconductor device, a process of forming a W film 18 on a TiN film 17 which is a barrier layer formed in a through hole 15 is performed by a schematic cross section shown in FIG. as shown, locations WF 6 21 of the reaction gas TiN film 17 by points or sputtering TiN film 17 is not formed in the barrier layer is not sufficient film thickness is formed from poor as a barrier layer coverage, for example, through It diffuses to the bottom of the hole, reaches the Ti film 16, and is expressed by the formula WF 6 + Ti → TiWx + F.
Due to the reaction between F 6 and Ti, the eroded portion 2 of WF 6 21
2 is generated, and there is a problem that adhesion is deteriorated.

【0006】また,上記問題はスルーホール15にブラ
ンケットW CVD法によるW膜18を形成する場合に
のみ起こる問題とも考えることができる。これは,Al
からなる下層金属配線13の溶融を懸念し,N2 ガス中
でランプアニールを行なえないことによるところが大き
い。
The above problem can be considered as a problem that occurs only when the W film 18 is formed in the through hole 15 by the blanket W CVD method. This is Al
This is largely due to the fact that lamp annealing cannot be performed in N 2 gas due to concern about melting of lower metal wiring 13 composed of.

【0007】そこで,本発明の技術的課題は,上記ブラ
ンケットW成長時に発生するバリア層となるTiN膜1
7の密着性の劣化による浸蝕部の形成を防止した多層配
線構造を有する半導体装置の製造方法とスルーホールの
Ti膜の腐食防止方法とを提供することにある。
Therefore, a technical problem of the present invention is to provide a TiN film 1 serving as a barrier layer generated when the blanket W is grown.
And to provide a corrosion prevention method of the Ti film production method and the through hole of the semiconductor equipment having a multilayer wiring structure that prevents formation of erosion portion by adhesion of degradation of 7.

【0008】[0008]

【課題を解決するための手段】上記課題を解決する為
に,本発明の半導体装置の製造方法では,半導体基板上
にAl薄膜形成及びパターニングによる下層金属配線を
形成する下層金属配線工程と,前記基板上に層間絶縁膜
を形成する層間絶縁膜形成工程と,前記層間絶縁膜をエ
ッチングによりスルーホールを形成し,その底面に前記
下層金属配線を露出させるエッチング工程と,前記スル
ーホールにTi/TiNをバリア層として形成するバリ
ア層形成工程と,前記バリア層形成後にWによって埋設
する埋設工程を備えた多層微細配線構造を有する半導体
装置の製造方法において,前記埋設工程は,前記バリア
層の表面に露出したTiを同一の装置内(インサイチュ
ー)で前記Wの成膜温度と等しい温度にて窒化させる段
階を含むことを特徴としている。
[Means for Solving the Problems] In order to solve the above problems
In the method of manufacturing a semiconductor device according to the present invention,
The lower metal wiring by Al thin film formation and patterning
Forming a lower metal wiring process and forming an interlayer insulating film on the substrate;
Forming an interlayer insulating film, and etching the interlayer insulating film.
A through hole is formed by etching, and the
An etching step for exposing the lower metal wiring;
Forming Ti / TiN as a barrier layer in a hole
A layer forming step and embedding with W after forming the barrier layer
With multi-layered micro-wiring structure with embedded burying process
In the method for manufacturing a device, the embedding step may include the step of:
The exposed Ti on the surface of the layer is placed in the same device (in-situ
Step of nitriding at the same temperature as the film formation temperature of W in the step (-)
It is characterized by including a floor.

【0009】[0009]

【0010】ここで,本発明の半導体装置及びその製造
方法において,前記Wにより埋設する段階は,ブランケ
ットW CVD法によって行われることが好ましい。
Here, in the semiconductor device and the method of manufacturing the same according to the present invention, the step of embedding with W is preferably performed by a blanket W CVD method.

【0011】また,本発明のスルーホールのTi膜の腐
食防止方法では,半導体基板上に形成された下層金属配
線に至るスルーホールにTi/TiNをバリア層として
形成し,前記バリア層にWプラグを形成する際の前記ス
ルホールのTi膜の腐食防止方法において,前記バリア
層の表面の露出したTiを同一の装置内で前記Wプラグ
の形成温度と等しい温度で同一の装置内(インサイチ
ュー)で窒化した後,前記WプラグをブランケットW
CVD法によって形成することを特徴としている。
In the method for preventing corrosion of a Ti film in a through hole according to the present invention, Ti / TiN is formed as a barrier layer in a through hole reaching a lower metal wiring formed on a semiconductor substrate, and a W plug is formed in the barrier layer. In the method for preventing corrosion of a Ti film in a through hole when forming a hole, the exposed Ti on the surface of the barrier layer is removed by using the W plug in the same device.
In the same apparatus at a temperature equal to the formation temperature of the
After nitriding in (W ) , the W plug is
It is characterized by being formed by a CVD method.

【0012】[0012]

【発明の実施の形態】以下,本発明の実施の形態につい
て図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】図1は本発明の第1の実施の形態に係わる
半導体装置を示す概略断面図である。図1を参照して,
本発明の第1の実施の形態に係わる半導体装置の構成に
ついて説明する。半導体装置は,Si基板11上に下地
絶縁膜12が形成されている。なお,図示しないが,S
i基板11内及び表面には拡散層,ゲート電極等の半導
体装置として必要な構造が形成されている。また,下地
絶縁膜12の必要な位置にはコンタクトが存在し,下層
金属配線と,拡散層もしくはゲート電極あるいはその他
の構造とを接続するコンタクト構造が形成されている。
FIG. 1 is a schematic sectional view showing a semiconductor device according to a first embodiment of the present invention. Referring to FIG.
The configuration of the semiconductor device according to the first embodiment of the present invention will be described. In the semiconductor device, a base insulating film 12 is formed on a Si substrate 11. Although not shown, S
A structure necessary for a semiconductor device such as a diffusion layer and a gate electrode is formed inside and on the surface of the i-substrate 11. Further, a contact exists at a required position of the base insulating film 12, and a contact structure for connecting the lower metal wiring to the diffusion layer, the gate electrode, or another structure is formed.

【0014】更に,詳しく説明すると,下地絶縁膜12
上には,Alからなる下層金属配線13が形成されてい
る。下層金属配線の形成された下地絶縁膜12上には,
層間絶縁膜14が形成されている。下層金属配線上の層
間絶縁膜14には,スルーホール15が形成されてい
る。さらに,スルーホール15の内側及び層間絶縁膜1
4上にはスパッタ法により形成されたTi膜16及びT
iN膜17から成る積層構造のバリア層が形成されてい
る。このバリア層内に,同一の装置内で形成されたイン
サイチュー窒化部1を介してWプラグ19が形成されて
いる。
More specifically, the underlying insulating film 12
A lower metal wiring 13 made of Al is formed thereon. On the underlying insulating film 12 on which the lower metal wiring is formed,
An interlayer insulating film 14 is formed. A through hole 15 is formed in the interlayer insulating film 14 on the lower metal wiring. Further, the inside of the through hole 15 and the interlayer insulating film 1 are formed.
4 is provided with a Ti film 16 and a T film
A barrier layer having a laminated structure composed of the iN film 17 is formed. In this barrier layer, a W plug 19 is formed via an in-situ nitrided portion 1 formed in the same device .

【0015】図2は半導体製造装置の概略を示してい
る。図2を参照して,半導体製造装置30は,外部に設
けられたシステムコントロールユニット40によって,
その動作を制御されている。ウェーハ31はクリーンル
ーム37aから,インデックスロボット33aを備えた
ロードロック室32aに搬送され,更に,搬送ロボット
34aを備えた搬送室34を介して,反応室35に搬送
される。反応室35には,反応機構36が設けられ,ガ
スを導入するエッチング処理,CVD,プラズマ発生等
の各処理を行うことができる。反応室35で予め定めら
れた処理を施され,再び搬送ロボット34によって搬送
室34を介して,ロードロック室のインデックスロボッ
ト33aに渡される。インデックスロボット33aによ
り,再び反応室に運ばれたり,又は,シャトル38a,
38b等に渡されて,インデックスロボット33bによ
ってロードロック室32bを介して,クリーンルーム3
7bに排出され,さらに,新たな工程のためのクリーン
ルーム41に導入される。
FIG. 2 schematically shows a semiconductor manufacturing apparatus. Referring to FIG. 2, a semiconductor manufacturing apparatus 30 is controlled by a system control unit 40 provided outside.
Its operation is controlled. The wafer 31 is transferred from the clean room 37a to the load lock chamber 32a provided with the index robot 33a, and further transferred to the reaction chamber 35 via the transfer chamber 34 provided with the transfer robot 34a. A reaction mechanism 36 is provided in the reaction chamber 35, and can perform various processes such as an etching process for introducing a gas, CVD, and plasma generation. The predetermined processing is performed in the reaction chamber 35, and the transfer robot 34 transfers the processing to the index robot 33a in the load lock chamber via the transfer chamber 34 again. It is transported again to the reaction chamber by the index robot 33a, or the shuttle 38a,
To the clean room 3 via the load lock chamber 32b by the index robot 33b.
The waste gas is discharged to a clean room 41 for a new process.

【0016】次に,図1に戻って,本発明の第1の実施
の形態に係わる半導体装置の製造方法について更に詳し
く説明する。
Next, returning to FIG. 1, the method of manufacturing the semiconductor device according to the first embodiment of the present invention will be described in more detail.

【0017】Ti膜16及びTiN膜17から成る積層
構造のバリア層を形成するまでは,従来と同様である。
バリア層を形成した後,ブランケットW CVD法によ
ってW膜18を形成する。ここでブランケットW CV
D法によるW膜18の形成工程を図2を参照して更に具
体的に示す。
The steps up to the formation of a barrier layer having a laminated structure composed of the Ti film 16 and the TiN film 17 are the same as in the conventional case.
After forming the barrier layer, a W film 18 is formed by a blanket W CVD method. Here blanket W CV
The step of forming the W film 18 by the D method will be more specifically described with reference to FIG.

【0018】まず,ウェーハ31は,真空引き可能であ
り,インデックスロボット33aを備えたロードロック
室32aへ搬送可能枚数搬送される。ロードロック室3
2aは,予め定められた圧力まで真空引きされる。その
後ウェーハ31は,搬送室34を介して,搬送ロボット
34aによって,反応室35内に搬送され,ガスを流さ
ない状態でウェーハ31を反応可能な位置に移動する。
次に,ウェーハ面内の温度分布を均一にする為にウェー
ハ加熱を行なう。
First, the number of wafers 31 that can be evacuated is transferred to a load lock chamber 32a equipped with an index robot 33a. Load lock room 3
2a is evacuated to a predetermined pressure. Thereafter, the wafer 31 is transferred into the reaction chamber 35 by the transfer robot 34a via the transfer chamber 34, and moves to a position where the wafer 31 can react without flowing gas.
Next, the wafer is heated to make the temperature distribution in the wafer plane uniform.

【0019】次に,反応機構36により反応ガスを導入
して,SiH4 だけを約30sccm反応室35内に導
入し,ウェーハ31の表面にSiH4 を吸着させる。こ
の理由として,ウェーハ31に吸着したフッ素除去,W
6 の還元剤であるSiH4をウェーハに吸着させるこ
とによる面内均一性向上,強反応性であるWF6 の侵食
防止等がある。次に,SiH4 還元によるタングステン
の核を形成し,その後,ガバレッジの良いH2 還元によ
り埋め込みを行なうものである。このブランケットW
CVD法のウェーハ31の加熱時に,例えば,反応室3
5の大気開放に用いるN2 を反応室35内に導入するこ
とにより,W成膜に用いる温度約450℃で熱処理され
る為,TiN膜17の表面もしくはTiN膜が形成され
ない箇所もしくはスパッタ法により形成される膜の特徴
であるガバレッジの悪さから生じるスルーホール底部で
起こり得るTi膜16が露出する箇所のTi膜表面を窒
化させることができる。
Next, a reaction gas is introduced by the reaction mechanism 36, only SiH 4 is introduced into the reaction chamber 35 of about 30 sccm, and SiH 4 is adsorbed on the surface of the wafer 31. The reason for this is that fluorine adsorbed on the wafer 31 is removed and W
The in-plane uniformity is improved by adsorbing SiH 4 , which is a reducing agent of F 6 , onto the wafer, and the erosion of WF 6 , which is strongly reactive, is prevented. Next, a tungsten nucleus is formed by SiH 4 reduction, and then buried by H 2 reduction with good coverage. This blanket W
When heating the wafer 31 by the CVD method, for example, the reaction chamber 3
By the 5 N 2 used in the air opening of introducing into the reaction chamber 35, because it is heat-treated at a temperature of about 450 ° C. using the W film formation, a portion or sputtering surface or TiN film of TiN film 17 is not formed It is possible to nitride the surface of the Ti film where the Ti film 16 is exposed, which may occur at the bottom of the through-hole due to poor coverage, which is a characteristic of the formed film.

【0020】従って,W堆積時における強反応性である
WF6 の侵食を防止し,密着性の劣化を防止するに充分
なバリア層の形成が可能になる。さらに,ブランケット
WCVDのW膜成長前に同一の装置内で行なうことによ
り,ウェーハ表面の酸化を最少限に抑えることができ
る。その後,反応機構36を用いたプラズマエッチング
法により層間絶縁膜14上のW膜18を除去し,スルー
ホール15内にのみW膜18を形成させ,図1に示すよ
うに,Wプラグ19を形成する。最後に,図2のところ
で説明したものと同様に,スパッタ法によりAl膜を形
成し,所定のパターニングを施すことによって,上層金
属配線20を形成して半導体装置を製造する。
Therefore, it is possible to form a barrier layer sufficient to prevent erosion of WF 6 , which is strongly reactive during W deposition, and to prevent deterioration of adhesion. Further, by performing the blanket WCVD in the same apparatus before growing the W film, oxidation of the wafer surface can be minimized. Thereafter, the W film 18 on the interlayer insulating film 14 is removed by the plasma etching method using the reaction mechanism 36, and the W film 18 is formed only in the through hole 15, and the W plug 19 is formed as shown in FIG. I do. Finally, as described with reference to FIG. 2, an Al film is formed by a sputtering method and is subjected to predetermined patterning to form an upper metal wiring 20, thereby manufacturing a semiconductor device.

【0021】次に,本発明の第2の実施の形態による半
導体装置について説明する。本発明の第2の実施の形態
による半導体装置は,前述した第1の実施の形態とその
構成が等しいが,製造方法において異なる。即ち,前述
した第1の実施の形態では,ウェーハ31が反応室35
まで搬送され反応可能な位置に移動された後,ウェーハ
面内の温度分布を均一にする為のウェーハ31の加熱時
にN2 を反応室35内に導入することにより,W成膜に
用いる温度約450℃で熱処理が施され,窒化を可能と
している。
Next, a semiconductor device according to a second embodiment of the present invention will be described. The semiconductor device according to the second embodiment of the present invention has the same configuration as the above-described first embodiment, but differs in the manufacturing method. That is, in the first embodiment described above, the wafer 31 is
After being transported to a position where it can react, the N 2 is introduced into the reaction chamber 35 when the wafer 31 is heated in order to make the temperature distribution in the wafer surface uniform, so that the temperature used for W film formation is reduced. Heat treatment is performed at 450 ° C. to enable nitriding.

【0022】しかし,第2の実施の形態では,W膜18
の形成前,ウェーハ31が第1に搬送される,真空引き
可能でありインデックスロボット33a又は搬送用ロボ
ット34aを備えたロードロック室32aは搬送室34
において,例えばウェーハ31が一時的に保持される箇
所を抵抗加熱方式にて加熱しておき,ロードロック室3
2a又は搬送室34の大気開放に用いるN2 をロードロ
ック室32a内に導入し,熱処理により窒化させること
を可能とする。
However, in the second embodiment, the W film 18
Before the formation of the wafer, the load lock chamber 32a in which the wafer 31 is first transferred and which can be evacuated and provided with the index robot 33a or the transfer robot 34a is provided in the transfer chamber 34.
In this case, for example, a portion where the wafer 31 is temporarily held is heated by a resistance heating method, and the load lock chamber 3 is heated.
2a or N 2 used to open the transfer chamber 34 to the atmosphere can be introduced into the load lock chamber 32a and can be nitrided by heat treatment.

【0023】この第2の実施の形態では,ロードロック
室32a又は搬送室34を真空引きしている間に,窒化
を行なうことが可能な為,W膜の形成に対しスループッ
トの低下は無く,又,ロードロック室32a又は搬送室
34内で,既にウェーハ31の加熱が終了している為,
反応室35内でのウェーハ31の加熱は必要無くなるこ
とにより,さらにスループットが向上する利点も合わせ
て有している。
In the second embodiment, nitriding can be performed while the load lock chamber 32a or the transfer chamber 34 is being evacuated, so that there is no decrease in throughput with respect to the formation of the W film. Since the heating of the wafer 31 has already been completed in the load lock chamber 32a or the transfer chamber 34,
Since the heating of the wafer 31 in the reaction chamber 35 is not required, there is an advantage that the throughput is further improved.

【0024】以上,説明したように,本発明の第1及び
第2の実施の形態において,バリア層としてスパッタ法
により形成されるTiN膜が,形成されない箇所,又は
スパッタ法により形成される膜の特徴であるガバレッジ
の悪さから生じるスルーホール底部で起こり得るTi膜
が露出する箇所のTi膜表面を下層金属配線を溶融させ
ないブランケットW CVD法によるW膜形成時に同一
の装置内で窒化させてインサイチュー窒化部1をTi/
TiN膜17とW膜18との間に形成することによっ
て,Ti膜のWF6 ガスによる腐食を防止することがで
き,W膜18の密着性の劣化を防止することができる。
As described above, in the first and second embodiments of the present invention, a TiN film formed by a sputtering method as a barrier layer is formed at a place where a TiN film is not formed or at a position where a TiN film formed by a sputtering method is formed. A blanket W that does not melt the lower metal wiring is formed on the surface of the Ti film where the possible Ti film is exposed at the bottom of the through hole resulting from poor coverage, which is the same as when the W film is formed by the CVD method.
The in- situ nitriding unit 1 is made of Ti /
By forming between the TiN film 17 and the W film 18, corrosion of the Ti film by the WF 6 gas can be prevented, and deterioration of the adhesion of the W film 18 can be prevented.

【0025】[0025]

【発明の効果】以上説明したように,本発明によれば,
ブランケットW CVD法によるスルーホール埋設を行
なう場合,下地バリア層であるTiN膜の表面もしくは
TiN膜が形成されない箇所もしくはスパッタ法により
形成される膜の欠点であるガバレッジの悪さから生じる
スルーホール底部で起こり得るTi膜が露出する箇所の
Ti膜表面を,W成膜前のウェーハ加熱時に,反応室内
もしくは加熱機構を備えたロードロック室もしくは搬送
室内にN2 を導入することにより,Alからなる下層金
属配線の溶融が起こらない温度により窒化することを可
能にし,密着性の劣化を防止できるという利点を有して
いる。
As described above, according to the present invention,
When the through hole is buried by the blanket W CVD method, it occurs at the surface of the TiN film which is the underlying barrier layer, at a place where the TiN film is not formed, or at the bottom of the through hole resulting from poor coverage which is a defect of the film formed by the sputtering method. By introducing N 2 into the reaction chamber or a load lock chamber or a transfer chamber equipped with a heating mechanism at the time of heating the wafer before the W film formation, the lower layer metal made of Al There is an advantage that nitriding can be performed at a temperature at which wiring does not melt, and deterioration of adhesion can be prevented.

【0026】さらに,本発明によれば,ブランケットW
CVDの成長前に同一の装置内での窒化可能であるこ
とから窒化後W成長までのウェーハ表面の酸化を最小限
に抑えることができ,また工程フローの追加が無く実現
できるという利点も合わせて有している。
Further, according to the present invention, a blanket W
Since nitridation can be performed in the same apparatus before CVD growth, oxidation of the wafer surface from nitridation to W growth can be minimized, and it can be realized without adding a process flow. Have.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係わる半導体装置
の断面図である。
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】半導体装置の製造装置を概略的に示す図であ
る。
FIG. 2 is a view schematically showing a semiconductor device manufacturing apparatus.

【図3】従来例に係わる半導体装置の各製造工程を示す
図である。
FIG. 3 is a view showing each manufacturing process of a semiconductor device according to a conventional example.

【図4】従来例に係わる半導体装置の問題点の説明に供
せられる模式図である。
FIG. 4 is a schematic diagram for explaining a problem of a semiconductor device according to a conventional example.

【符号の説明】[Explanation of symbols]

11 Si基板 12 下地絶縁膜 13 下層金属配線 14 層間絶縁膜 15 スルーホール 16 Ti膜 17 TiN膜 18 W膜 19 Wプラグ 20 上層金属配線 21 WF6 22 Ti侵食部 30 半導体製造装置 31 ウェーハ 32a,32b ロードロック室 33a,33b インデックスロボット 34 搬送室 34a 搬送ロボット 35 反応室 36 反応機構 37a,37b,41 クリーンルーム 38a,38b シャトル 40 システムコントロールユニットDESCRIPTION OF SYMBOLS 11 Si substrate 12 Base insulating film 13 Lower metal wiring 14 Interlayer insulating film 15 Through hole 16 Ti film 17 TiN film 18 W film 19 W plug 20 Upper metal wiring 21 WF 6 22 Ti erosion part 30 Semiconductor manufacturing apparatus 31 Wafer 32a, 32b Load lock chamber 33a, 33b Index robot 34 Transfer chamber 34a Transfer robot 35 Reaction chamber 36 Reaction mechanism 37a, 37b, 41 Clean room 38a, 38b Shuttle 40 System control unit

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 29/40 - 29/51──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 6 , DB name) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28-21/288 H01L 29/40-29 / 51

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上にAl薄膜形成及びパター
ニングによる下層金属配線を形成する下層金属配線工程
と,前記基板上に層間絶縁膜を形成する層間絶縁膜形成
工程と,前記層間絶縁膜をエッチングによりスルーホー
ルを形成し,その底面に前記下層金属配線を露出させる
エッチング工程と,前記スルーホールにTi/TiNを
バリア層として形成するバリア層形成工程と,前記バリ
ア層形成後にWによって埋設する埋設工程を備えた多層
微細配線構造を有する半導体装置の製造方法において,
前記埋設工程は,前記バリア層の表面を前記Wにより埋
設する前に,前記バリア層の表面に露出したTiを同一
の装置内で前記Wの成膜温度と等しい温度にて窒化させ
る段階を含むことを特徴とする半導体装置の製造方法。
1. A lower metal wiring step for forming an Al thin film on a semiconductor substrate by forming and patterning an Al thin film, an interlayer insulating film forming step for forming an interlayer insulating film on the substrate, and etching the interlayer insulating film. An etching process for exposing the lower metal wiring on the bottom surface thereof, a barrier layer forming process for forming Ti / TiN as a barrier layer in the through hole, and embedding by W after forming the barrier layer. In a method of manufacturing a semiconductor device having a multilayer fine wiring structure having a process,
In the embedding step, before embedding the surface of the barrier layer with the W, the Ti exposed on the surface of the barrier layer is made the same.
A step of nitriding at a temperature equal to the film forming temperature of W in the apparatus of (1).
【請求項2】 請求項記載の半導体装置の製造方法に
おいて,前記Wにより埋設する段階は,ブランケットW
CVD法によって行われることを特徴とする半導体装
置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1 , wherein said step of burying with W comprises a blanket W.
A method for manufacturing a semiconductor device, wherein the method is performed by a CVD method.
【請求項3】 半導体基板上に形成された下層金属配線
に至るスルーホールにTi/TiNをバリア層として形
成し,前記バリア層にWプラグを形成する際の前記スル
ホールのTi膜の腐食防止方法において,前記バリア層
の表面の露出したTiを同一の装置内で前記Wプラグの
形成温度と等しい温度で窒化した後,前記Wプラグをブ
ランケットW CVD法によって形成することを特徴と
するスルーホールのTi膜の腐食防止方法。
3. A method for preventing corrosion of a Ti film in a through hole when Ti / TiN is formed as a barrier layer in a through hole reaching a lower metal wiring formed on a semiconductor substrate and a W plug is formed in the barrier layer. The exposed Ti on the surface of the barrier layer is removed from the W plug in the same device.
A method of preventing corrosion of a Ti film in a through hole, wherein the W plug is formed by blanket W CVD after nitriding at a temperature equal to the formation temperature .
JP7316920A 1995-12-05 1995-12-05 Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole Expired - Lifetime JP2765625B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7316920A JP2765625B2 (en) 1995-12-05 1995-12-05 Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7316920A JP2765625B2 (en) 1995-12-05 1995-12-05 Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole

Publications (2)

Publication Number Publication Date
JPH09162283A JPH09162283A (en) 1997-06-20
JP2765625B2 true JP2765625B2 (en) 1998-06-18

Family

ID=18082395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7316920A Expired - Lifetime JP2765625B2 (en) 1995-12-05 1995-12-05 Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole

Country Status (1)

Country Link
JP (1) JP2765625B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2947818B2 (en) * 1988-07-27 1999-09-13 株式会社日立製作所 Method of filling in fine hole with metal and cvd device for executing same
JPH07161662A (en) * 1993-12-08 1995-06-23 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH09162283A (en) 1997-06-20

Similar Documents

Publication Publication Date Title
EP0720212B1 (en) Method of manufacturing semiconductor devices
US5498768A (en) Process for forming multilayer wiring
JP2737764B2 (en) Semiconductor device and manufacturing method thereof
JPH09172085A (en) Method and device for improving step coverage of substrate at low temperature
KR19990066783A (en) Semiconductor device and manufacturing method thereof
JPH0936230A (en) Manufacture of semiconductor device
KR100259692B1 (en) Semiconductor device manufacturing method having contact structure
KR100560666B1 (en) Metal layer deposition system for semiconductor device fabrication and method of operating the same
JPH1140518A (en) Film formation of cvd-titanium film
US5851581A (en) Semiconductor device fabrication method for preventing tungsten from removing
US6887522B2 (en) Method for forming a copper thin film
US5641993A (en) Semiconductor IC with multilayered Al wiring
JP3270196B2 (en) Thin film formation method
JP2765625B2 (en) Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole
JPH1032248A (en) Formation of tungsten film
US6548398B1 (en) Production method of semiconductor device and production device therefor
JPH06224194A (en) Manufacture of semiconductor device
JPH10233444A (en) Manufacture of semiconductor device
JP4327407B2 (en) Copper wiring film forming method
JP2004311545A (en) Process for fabricating semiconductor device, and system for depositing high melting point metal film
JP4304547B2 (en) Single wafer CVD apparatus and single wafer CVD method
KR950000108B1 (en) Multi-layer metal wiring method
JPH08111455A (en) Formation of wiring
JP3641488B2 (en) Method for forming multilayer wiring structure
JPH0590425A (en) Formation of multilayer wiring

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980304