JP2756448B2 - Semiconductor device and test method thereof - Google Patents
Semiconductor device and test method thereofInfo
- Publication number
- JP2756448B2 JP2756448B2 JP2232657A JP23265790A JP2756448B2 JP 2756448 B2 JP2756448 B2 JP 2756448B2 JP 2232657 A JP2232657 A JP 2232657A JP 23265790 A JP23265790 A JP 23265790A JP 2756448 B2 JP2756448 B2 JP 2756448B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat sink
- chip
- package
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔目次〕 ・概要 ・産業上の利用分野 ・従来の技術（第３図） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例（第１図，第２図） ・発明の効果 〔概要〕 半導体装置及びその取扱い方法に関し、更に詳しく言
えば、チップと直接接着されたヒートシンクを備えた半
導体装置及びその取扱い方法に関し、 密封性を向上するとともに、取り扱い上機械的に弱い
ところを補うことができる半導体装置及びその取扱い方
法を提供することを目的とし、 半導体装置は、素子設置部を有するパッケージの基台
と、開口部が形成されたパッケージのキャップと、前記
素子設置部に設置されたチップと、前記開口部を通して
前記チップと直接接着されたヒートシンクとを有する半
導体装置において、前記ヒートシンクは前記チップと対
向する面に凸部を有し、かつ該凸部の周縁部が前記キャ
ップに接着されるとともに、該周縁部と同一面の中央部
に前記チップが接着されていることを含み構成し、 別の半導体装置は、前記ヒートシンクの一部が切除さ
れ、該切除部から前記パッケージの一部が露出している
ことを含み構成する。Detailed Description of the Invention [Table of Contents] ・ Overview ・ Industrial application field ・ Prior art (FIG. 3) ・ Problems to be solved by the invention ・ Means for solving the problems ・ Function ・ Example (No. (FIGS. 1 and 2) ・ Effects of the Invention [Outline] The present invention relates to a semiconductor device and a method of handling the same, and more specifically, relates to a semiconductor device having a heat sink directly adhered to a chip and a method of handling the same to improve sealing performance. In addition, it is an object of the present invention to provide a semiconductor device capable of compensating for mechanical weakness in handling and a method of handling the same. The semiconductor device includes a package base having an element installation portion, and a package in which an opening is formed. A cap, a chip mounted on the element mounting portion, and a heat sink directly bonded to the chip through the opening, The heat sink has a convex portion on a surface facing the chip, and a peripheral portion of the convex portion is bonded to the cap, and the chip is bonded to a central portion of the same surface as the peripheral portion. Another semiconductor device includes a part of the heat sink, and a part of the package is exposed from the cut part.
本発明は、半導体装置及びその取扱い方法に関し、更
に詳しく言えば、チップと直接接着されたヒートシンク
を備えた半導体装置及びその取扱い方法に関する。The present invention relates to a semiconductor device and a method of handling the same, and more particularly, to a semiconductor device having a heat sink directly bonded to a chip and a method of handling the same.
近年、半導体装置においては高密度化のため、TAB方
式が用いられているが、そのまま使用すると熱抵抗が高
いので、半導体装置の大電力化に伴いヒートシンクをチ
ップに直接接着して用いるようになっている。In recent years, the TAB method has been used in semiconductor devices for higher density, but if used directly, the heat resistance is high, and as the power of semiconductor devices increases, heat sinks are directly bonded to chips and used. ing.
第３図（ａ）〜（ｄ）は、従来の半導体装置を説明す
る図である。FIGS. 3A to 3D are diagrams illustrating a conventional semiconductor device.
同図（ａ）は半導体装置の断面図、同図（ｂ）は上面
図で、同図（ｂ）のＡ−Ａ線断面図が同図（ａ）に相当
する。また、同図（ｃ）はヒートシンクの底面を示す
図、同図（ｄ）はヒートシンクを取りつける前の半導体
装置の上面図である。2A is a cross-sectional view of the semiconductor device, FIG. 2B is a top view, and a cross-sectional view taken along line AA of FIG. 1B corresponds to FIG. FIG. 1C is a diagram showing the bottom surface of the heat sink, and FIG. 1D is a top view of the semiconductor device before the heat sink is attached.
同図（ａ）〜（ｄ）において、１は素子設置部２を有
するパッケージの基台、３は基台１に設けられた外部リ
ード、４は同図（ｄ）に示すようなチップを挿入できる
最小の開口部５が設けられているキャップ、６はTABに
組み立てられたチップで、TABの内部リード７を素子設
置部２に接続し、かつチップ６を開口部５に露出するよ
うに組み立てられている。そして、この開口部５を介し
て半田８によりヒートシンク９と接着されている。ま
た、ヒートシンク９とキャップ４とは半田８により接着
されてキャップ４の内部が密封される。更に、ヒートシ
ンク９は放熱効果を大きくする為できるだけ表面積を増
やすように作成されるが、設置領域の制限上、第３図
（ｂ）に示すように、通常パッケージとほぼ同じ大きさ
の平面領域に含まれるように大きさの制限を受ける。1A to 1D, reference numeral 1 denotes a base of a package having an element mounting portion 2, reference numeral 3 denotes an external lead provided on the base 1, and reference numeral 4 denotes a chip as shown in FIG. A cap provided with the smallest possible opening 5, a chip 6 assembled into a TAB, connecting the internal lead 7 of the TAB to the element mounting section 2 and assembling the chip 6 so as to expose the opening 6. Have been. Then, it is bonded to the heat sink 9 by the solder 8 through the opening 5. Further, the heat sink 9 and the cap 4 are bonded by solder 8 to seal the inside of the cap 4. Further, the heat sink 9 is formed so as to increase the surface area as much as possible in order to increase the heat radiation effect. However, due to the limitation of the installation area, as shown in FIG. Subject to size restrictions to be included.
このようにして作成された半導体装置の電気的特性を
試験する場合は、測定器の被試験体設置部に半導体装置
を載せ、ヒートシンク９の上から半導体装置を押さえて
測定端子と外部リードとを接触させた上で測定を行って
いる。When testing the electrical characteristics of the semiconductor device prepared in this way, the semiconductor device is placed on the device-under-test installation portion of the measuring instrument, the semiconductor device is pressed from above the heat sink 9, and the measurement terminal and the external lead are connected. The measurement is performed after the contact.
ところで、第３図（ａ）に示すように、キャップ４と
ヒートシンク９との接着は溶融半田８により行われてい
るので、キャップ４の上表面とヒートシンク９の底面9a
との間にはほぼ全面に半田８が満たされるが、同図
（ｄ）に示すようにキャップ４の上表面はかなり広いの
で、ボイドなどが発生する場合があり、後の温度サイク
ル試験等によりボイドから亀裂が入り、密封性が悪化す
るという問題がある。By the way, as shown in FIG. 3 (a), since the bonding between the cap 4 and the heat sink 9 is performed by the molten solder 8, the upper surface of the cap 4 and the bottom surface 9a of the heat sink 9 are formed.
The solder 8 is filled almost entirely between the two, but the upper surface of the cap 4 is considerably wide as shown in FIG. 4D, so that voids and the like may be generated. There is a problem that a crack is formed from the void and the sealing performance is deteriorated.
また、チップ６がヒートシンク９と直接接着され、か
つヒートシンク９はキャップ４に固定されているだけな
ので、半導体装置の試験の際、ヒートシンク９を押さえ
ると、チップ６に応力を及ぼす場合があり、チップ６と
ヒートシンク９との接着性が悪化するという問題があ
る。Further, since the chip 6 is directly adhered to the heat sink 9 and the heat sink 9 is simply fixed to the cap 4, when the heat sink 9 is pressed down during the test of the semiconductor device, stress may be applied to the chip 6, and the chip 6 may be stressed. There is a problem that the adhesiveness between the heat sink 6 and the heat sink 9 is deteriorated.
本発明は、かかる従来の問題点に鑑みてなされたもの
で、密封性を向上するとともに、取り扱い上、機械的に
弱いところを補うことができる半導体装置及びその取扱
い方法を提供することを目的とするものである。The present invention has been made in view of such conventional problems, and has as its object to provide a semiconductor device capable of improving hermeticity, compensating for mechanical weakness in handling, and a handling method thereof. Is what you do.
上記課題は、第１の発明である、素子設置部を有する
パッケージの基台と、開口部が形成されたパッケージの
キャップと、前記素子設置部に設置されたチップと、前
記開口部を通して前記チップと直接接着されたヒートシ
ンクとを有する半導体装置において、前記ヒートシンク
は前記チップと対向する面に凸部を有し、かつ該凸部の
周縁部が前記キャップに接着されるとともに、該周縁部
と同一面の中央部に前記チップが接着されていることを
特徴とする半導体装置によって解決され、 第２の発明である、前記ヒートシンクの凸部は、銅・
モリブデン（CuMo），銅・タングステン（CuW）又はア
ルミニウム・シリコン（AlSi）からなることを特徴とす
る第１の発明に記載の半導体装置によって解決され、 第３の発明である、前記ヒートシンクの一部が切除さ
れ、該切除部から前記パッケージの一部が露出している
ことを特徴とする第１又は第２の発明に記載の半導体装
置によって解決され、 第４の発明である、第３の発明に記載の半導体装置を
測定器の被試験体設置部に載せて、前記基台面に設けら
れた外部リードと、前記被試験体設置部の測定端子とを
接触させ、前記ヒートシンクの切除部を通して直接前記
パッケージを押圧しながら試験を行うことを特徴とする
半導体装置の試験方法によって解決される。The above object is a first aspect of the present invention, which is a package base having an element installation portion, a package cap having an opening formed therein, a chip installed in the element installation portion, and the chip passing through the opening. And a heat sink directly bonded to the chip, wherein the heat sink has a convex portion on a surface facing the chip, and a peripheral portion of the convex portion is adhered to the cap and is the same as the peripheral portion. The semiconductor device is solved by the semiconductor device, wherein the chip is bonded to the center of the surface.
A part of the heat sink, which is solved by the semiconductor device according to the first invention, wherein the semiconductor device is made of molybdenum (CuMo), copper-tungsten (CuW), or aluminum-silicon (AlSi). Is solved by the semiconductor device according to the first or second invention, wherein a part of the package is exposed from the cut portion, and the third invention is a fourth invention. The semiconductor device according to the above is placed on the test object installation part of the measuring instrument, the external lead provided on the base surface, the measurement terminal of the test object installation part is brought into contact, and directly through the cutout part of the heat sink The problem is solved by a method of testing a semiconductor device, wherein a test is performed while pressing the package.
〔作用〕 第１の発明の半導体装置によれば、チップと対向する
ヒートシンクの底面に凸部を有しているので、凸部以外
の領域に半田等の接着剤が流れるのを防止し、凸部とキ
ャップとの接着面積を必要最小限にすることができる。
従って、半田等により凸部とキャップとを接着した場合
でも、ボイドが発生しにくく、たとえボイドが発生して
も直ちに除去できる。[Operation] According to the semiconductor device of the first aspect of the present invention, since the bottom surface of the heat sink opposed to the chip has the convex portion, it is possible to prevent an adhesive such as solder from flowing to a region other than the convex portion, and to prevent The bonding area between the portion and the cap can be minimized.
Therefore, even when the projection and the cap are bonded by solder or the like, voids are hardly generated, and even if voids are generated, they can be removed immediately.
また、第２の発明の半導体装置においては、凸部が銅
・モリブデン（CuMo），銅・タングステン（CuW）又は
アルミニウム・シリコン（AlSi）により形成されてい
る。これにより、これらの金属の熱膨張係数と、チップ
或いはキャップの熱膨張係数との差が小さくなるので、
良好な熱伝導を保持しながらヒートシンクとチップとの
間、或いはヒートシンクとキャップとの間の熱応力を低
減することができる。In the semiconductor device according to the second aspect of the present invention, the protrusion is formed of copper / molybdenum (CuMo), copper / tungsten (CuW), or aluminum / silicon (AlSi). As a result, the difference between the coefficient of thermal expansion of these metals and the coefficient of thermal expansion of the tip or cap becomes smaller,
Thermal stress between the heat sink and the chip or between the heat sink and the cap can be reduced while maintaining good heat conduction.
ところで、第１の発明のように凸部をヒートシンクの
底面に設けた場合、素子の電気的特性を測定するためヒ
ートシンクを上から抑える際力がバランスよくかからな
いと、接着部に応力がかかり、ヒートシンクとキャップ
との間、或いは、ヒートシンクとチップとの間が剥離す
る場合がある。このため、封止性が悪化したり、チップ
の接続抵抗が大きくなったりする危険性が従来の場合よ
りも大きくなる。従って、第３の発明の半導体装置のよ
うに、ヒートシンクの一部が切除され、該切除部から前
記パッケージの一部が露出しているので、第４の発明の
半導体装置の試験方法のように、切除部を通してパッケ
ージを押さえて接触抵抗の低減及び放熱効果の向上を図
るとともに、ヒートシンクの接着部及びチップに直接応
力が加わらないようにすることができる。By the way, when the convex portion is provided on the bottom surface of the heat sink as in the first invention, if the force is not well balanced when the heat sink is suppressed from above in order to measure the electrical characteristics of the element, stress is applied to the bonding portion and the heat sink is applied. And the cap, or between the heat sink and the chip, in some cases. For this reason, the danger that the sealing property deteriorates or the connection resistance of the chip increases becomes larger than in the conventional case. Therefore, as in the semiconductor device of the third invention, a part of the heat sink is cut off, and a part of the package is exposed from the cut portion. By reducing the contact resistance and improving the heat radiation effect by pressing the package through the cutout portion, it is possible to prevent stress from being directly applied to the bonding portion of the heat sink and the chip.
以下、図面を参照しながら本発明の実施例について説
明する。Hereinafter, embodiments of the present invention will be described with reference to the drawings.
本発明の第１の実施例 第１図（ａ）〜（ｄ）は、本発明の第１の実施例の半
導体装置について説明する図である。First Embodiment of the Present Invention FIGS. 1 (a) to 1 (d) are diagrams illustrating a semiconductor device according to a first embodiment of the present invention.
同図（ａ）は半導体装置の断面図、同図（ｂ）は上面
図で、同図（ｂ）のＢ−Ｂ線断面図が同図（ａ）に相当
する。また、同図（ｃ）はヒートシンクの底面を示す
図、同図（ｄ）はヒートシンクを取りつける前の半導体
装置の上面図である。2A is a cross-sectional view of the semiconductor device, FIG. 2B is a top view, and a cross-sectional view taken along line BB of FIG. 1B corresponds to FIG. FIG. 1C is a diagram showing the bottom surface of the heat sink, and FIG. 1D is a top view of the semiconductor device before the heat sink is attached.
同図（ａ）〜（ｄ）において、10は一辺が約43mmのア
ルミナセラミックからなるパッケージの基台で、導電膜
の形成された素子設置部11を有する。また、12は基台10
に設けられた外部リード、13は同図（ｄ）に示すような
チップとほぼ同じ大きさで、かつチップを挿入できる必
要最小限の開口部14が設けられているコバールからなる
キャップ、15はTABに組み立てられた一辺が約14mmのSi
からなるチップで、TABの内部リード16を素子設置部11
に接続し、かつチップ15を開口部14に露出するように組
み立てられている。18はアルミニウム（Al）からなるヒ
ートシンクで、チップ15と対向する面に摩擦圧接により
形成されたCuMoからなる一辺が約21mmで角部が丸められ
ている凸部19を有する。そして、この凸部19は開口部14
を介して半田17によりチップ15と接着されている。ま
た、ヒートシンク18の凸部19の周縁部とキャップ13の開
口部14の縁とが半田17により接着されてキャップ13の内
部が密封される。1A to 1D, reference numeral 10 denotes a base of a package made of alumina ceramic having a side of about 43 mm, and has an element mounting portion 11 on which a conductive film is formed. 12 is the base 10
The external lead 13 provided is provided with a cap made of Kovar having substantially the same size as the chip as shown in FIG. 14mm side Si assembled to TAB
The internal lead 16 of the TAB is connected to the element
And the chip 15 is assembled so as to expose the chip 15 to the opening 14. Reference numeral 18 denotes a heat sink made of aluminum (Al), which has a convex portion 19 having a side of about 21 mm and a rounded corner made of CuMo formed by friction welding on a surface facing the chip 15. And this convex part 19 is
Is bonded to the chip 15 by the solder 17 via the. Further, the periphery of the convex portion 19 of the heat sink 18 and the edge of the opening 14 of the cap 13 are bonded with solder 17 to seal the inside of the cap 13.
以上のように、本発明の第１の実施例によれば、チッ
プ15と対向するヒートシンク18の底面に凸部19を有して
いるので、凸部19以外の領域に半田等の接着剤が流れる
のを防止し、凸部19とキャップ13との接着面積を必要最
小限にすることができる。従って、半田17により接着し
た場合でも、ボイドが発生しにくく、たとえボイドが発
生しても直ちに除去できる。As described above, according to the first embodiment of the present invention, since the bottom surface of the heat sink 18 facing the chip 15 has the convex portion 19, the adhesive such as solder is applied to the region other than the convex portion 19. Flow can be prevented, and the bonding area between the projection 19 and the cap 13 can be minimized. Therefore, even when bonding is performed by the solder 17, voids are unlikely to be generated, and even if the voids are generated, they can be removed immediately.
また、凸部19がCuMoにより形成されている。これによ
り、この金属の熱膨張係数と、チップ15或いはキャップ
13の熱膨張係数との差が小さくなるので、良好な熱伝導
を保持しながらヒートシンク18の凸部19とチップ15との
間、或いは凸部19とキャップ13との間の熱応力を低減す
ることができる。The projection 19 is formed of CuMo. As a result, the coefficient of thermal expansion of this metal and the tip 15 or cap
Since the difference between the thermal expansion coefficient and the thermal expansion coefficient of the heat sink 13 is small, thermal stress between the convex portion 19 of the heat sink 18 and the chip 15 or between the convex portion 19 and the cap 13 is reduced while maintaining good heat conduction. be able to.
なお、上記の実施例では、凸部19の材料としてCuMoを
用いているが、CuW又はAlSiを用いることもできる。In the above embodiment, CuMo is used as the material of the convex portion 19, but CuW or AlSi can also be used.
本発明の第２の実施例 第２図（ａ），（ｂ）は、本発明の第２の実施例の半
導体装置について説明する図である。同図（ａ）は半導
体装置の断面図、同図（ｂ）は上面図で、同図（ｂ）の
Ｃ−Ｃ線断面図が同図（ａ）に相当する。Second Embodiment of the Present Invention FIGS. 2A and 2B are views for explaining a semiconductor device according to a second embodiment of the present invention. 1A is a cross-sectional view of the semiconductor device, FIG. 1B is a top view, and a cross-sectional view taken along line CC of FIG. 1B corresponds to FIG.
同図（ａ），（ｂ）において、第１図（ａ）〜（ｄ）
の本発明の第１の実施例と異なるところは、ヒートシン
ク20の周縁部の角部４か所を約5mmずつ切除しているこ
とである。また、21はこの切除部を示す。実験によれ
ば、このような切除部21を設けた場合でも切除部21の面
積はヒートシンク20全体の表面積と比較してわずかなの
で、放熱効果はほとんど影響を受けない。なお、他の符
号については、第１図（ａ）〜（ｄ）の符号と同じ符号
は第１図（ａ）〜（ｄ）の符号で示すものと同じものを
示す。FIGS. 1 (a) and 1 (b) show FIGS.
The difference from the first embodiment of the present invention is that four corners of the periphery of the heat sink 20 are cut off by about 5 mm. Reference numeral 21 denotes this resection. According to the experiment, even when such a cutout 21 is provided, the area of the cutout 21 is small compared to the entire surface area of the heat sink 20, so that the heat radiation effect is hardly affected. As for the other reference numerals, the same reference numerals as those in FIGS. 1A to 1D indicate the same reference numerals as those in FIGS. 1A to 1D.
次に、本発明の半導体装置の取扱方法の実施例に係る
電気的特性を測定する場合について説明する。Next, a case of measuring electrical characteristics according to an embodiment of the method for handling a semiconductor device of the present invention will be described.
まず、測定器の被試験体設置部に半導体装置を設置す
る。被試験体設置部にはパッケージの基台10に設けられ
た外部リード12と対応するところに測定端子が設けられ
ており、これらの測定端子と対応する外部リード12とを
接触する。First, a semiconductor device is installed on a test object installation portion of a measuring instrument. Measuring terminals are provided at positions corresponding to the external leads 12 provided on the base 10 of the package in the test object installation portion, and these measuring terminals are brought into contact with the corresponding external leads 12.
次に、接触抵抗を減らすために切除部21を介して細長
い棒状の押さえ具によりパッケージを押さえる。Next, in order to reduce contact resistance, the package is held down by the elongated rod-shaped holder through the cutout 21.
次いで、測定器から電気信号を半導体装置に送り、電
気的特性を測定する。Next, an electric signal is sent from the measuring device to the semiconductor device, and electric characteristics are measured.
以上のように、本発明の第２の実施例の半導体装置の
ようにヒートシンク20の周縁部の角部が切除され、この
切除部21を介して直接前記パッケージの基台10と接触可
能なようになっているので、本発明の第２の実施例の半
導体装置の取扱方法のように切除部21を介してパッケー
ジを押さえてチップ15に直接応力が加わらないようにす
ることができる。As described above, as in the semiconductor device according to the second embodiment of the present invention, the corner of the peripheral portion of the heat sink 20 is cut away, and the heat sink 20 can be directly contacted with the base 10 of the package via the cutout 21. Therefore, the package can be held down via the cutout portion 21 as in the method of handling the semiconductor device according to the second embodiment of the present invention, so that no direct stress is applied to the chip 15.
これにより、放熱効果を保持したまま第１の実施例の
ようなパッケージに基づく機械的強度の低下を補うこと
ができる。This makes it possible to compensate for a decrease in mechanical strength based on the package as in the first embodiment while maintaining the heat radiation effect.
以上のように、本発明の半導体装置によれば、チップ
と対向するヒートシンクの底面に凸部を有しているの
で、接着面を凸部の周縁部にのみ限定して接着面積を必
要最小限にし、ボイドの発生を防止することができる。
また、凸部に銅・モリブデン（CuMo），銅・タングステ
ン（CuW）又はアルミニウム・シリコン（AlSi）を用い
ることによりヒートシンクとチップとの間、或いはヒー
トシンクとキャップの間の熱応力を低減することができ
る。As described above, according to the semiconductor device of the present invention, since the convex portion is provided on the bottom surface of the heat sink facing the chip, the bonding surface is limited to only the peripheral portion of the convex portion, and the bonding area is minimized. Thus, generation of voids can be prevented.
Also, by using copper-molybdenum (CuMo), copper-tungsten (CuW), or aluminum-silicon (AlSi) for the protrusion, it is possible to reduce thermal stress between the heat sink and the chip or between the heat sink and the cap. it can.
これにより、半導体装置の密封性を向上することがで
きる。Thereby, the sealing performance of the semiconductor device can be improved.
更に、本発明の別の半導体装置のように、ヒートシン
クの一部が切除され、該切除部から前記パッケージの一
部が露出しているので、本発明の半導体装置の試験方法
のように切除部を介してパッケージを押さえてチップに
直接応力が加わらないようにすることができる。これに
より、放熱効果を保持したまま第１の実施例のようなパ
ッケージに基づく機械的強度の低下を補うことができ
る。Further, as in another semiconductor device of the present invention, a part of the heat sink is cut off, and a part of the package is exposed from the cut portion. Thus, the package can be held down to prevent stress from being directly applied to the chip. This makes it possible to compensate for a decrease in mechanical strength based on the package as in the first embodiment while maintaining the heat radiation effect.
第１図は、本発明の第１の実施例の半導体装置について
説明する図、 第２図は、本発明の第２の実施例の半導体装置について
説明する図、 第３図は、従来例の半導体装置について説明する図であ
る。 〔符号の説明〕 1,10…基台、2,11…素子設置部、3,12…外部リード、4,
13…キャップ、5,14…開口部、6,15…チップ、7,16…内
部リード、8,17…半田、9,18,20…ヒートシンク、9a,19
a…底面、19…凸部、21…切除部。FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a diagram illustrating a semiconductor device according to a second embodiment of the present invention, and FIG. FIG. 4 illustrates a semiconductor device. [Explanation of reference numerals] 1,10: Base, 2,11: Element installation part, 3,12: External lead, 4,
13 ... Cap, 5,14 ... Opening, 6,15 ... Chip, 7,16 ... Internal lead, 8,17 ... Solder, 9,18,20 ... Heat sink, 9a, 19
a: bottom surface, 19: convex portion, 21: cut-out portion.
Claims (4)
開口部が形成されたパッケージのキャップと、前記素子
設置部に設置されたチップと、前記開口部を通して前記
チップと直接接着されたヒートシンクとを有する半導体
装置において、 前記ヒートシンクは前記チップと対向する面に凸部を有
し、かつ該凸部の周縁部が前記キャップに接着されると
ともに、該周縁部と同一面の中央部に前記チップが接着
されていることを特徴とする半導体装置。A package base having an element mounting portion;
In a semiconductor device having a package cap having an opening formed therein, a chip installed in the element installation section, and a heat sink directly bonded to the chip through the opening, the heat sink is a surface facing the chip. A semiconductor device, wherein a peripheral portion of the convex portion is adhered to the cap, and the chip is adhered to a central portion on the same surface as the peripheral portion.
ン（CuMo），銅・タングステン（CuW）又はアルミニウ
ム・シリコン（AlSi）からなることを特徴とする請求項
１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the protrusion of the heat sink is made of copper / molybdenum (CuMo), copper / tungsten (CuW), or aluminum / silicon (AlSi).
除部から前記パッケージの一部が露出していることを特
徴とする請求項１又は請求項２に記載の半導体装置。3. The semiconductor device according to claim 1, wherein a part of the heat sink is cut off, and a part of the package is exposed from the cut part.
試験体設置部に載せて、前記基台面に設けられた外部リ
ードと、前記被試験体設置部の測定端子とを接触させ、
前記ヒートシンクの切除部を通して直接前記パッケージ
を押圧しながら試験を行うことを特徴とする半導体装置
の試験方法。4. A semiconductor device according to claim 3, which is mounted on a test object installation portion of a measuring instrument, and an external lead provided on the base surface is brought into contact with a measurement terminal of the test object installation portion. ,
A test method for a semiconductor device, wherein a test is performed while directly pressing the package through a cutout portion of the heat sink.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232657A JP2756448B2 (en) | 1990-09-03 | 1990-09-03 | Semiconductor device and test method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2232657A JP2756448B2 (en) | 1990-09-03 | 1990-09-03 | Semiconductor device and test method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04113659A JPH04113659A (en) | 1992-04-15 |
| JP2756448B2 true JP2756448B2 (en) | 1998-05-25 |
Family
ID=16942742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2232657A Expired - Lifetime JP2756448B2 (en) | 1990-09-03 | 1990-09-03 | Semiconductor device and test method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2756448B2 (en) |
-
1990
- 1990-09-03 JP JP2232657A patent/JP2756448B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04113659A (en) | 1992-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7635916B2 (en) | Integrated circuit package with top-side conduction cooling | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| US4839716A (en) | Semiconductor packaging | |
| US4703339A (en) | Package having a heat sink suitable for a ceramic substrate | |
| JPH08116016A (en) | Lead frame and semiconductor device | |
| JPS6066843A (en) | Integrated circuit package | |
| US6169330B1 (en) | Method and apparatus for packaging high temperature solid state electronic devices | |
| US5159432A (en) | Semiconductor device package having improved sealing at the aluminum nitride substrate/low melting point glass interface | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH04264758A (en) | Semiconductor chip carrier | |
| JP2756448B2 (en) | Semiconductor device and test method thereof | |
| JPS6221249A (en) | Semiconductor device | |
| US5923083A (en) | Packaging technology for Schottky die | |
| JPS59207646A (en) | Semiconductor device and lead frame | |
| JP2868868B2 (en) | Semiconductor device | |
| JPH0196952A (en) | Hermetically sealed chip carrier | |
| JP2669310B2 (en) | Semiconductor integrated circuit device and mounting method thereof | |
| JPH05326625A (en) | Lsi mounting structure | |
| JPH0455337B2 (en) | ||
| JPH0547953A (en) | Package for semiconductor device | |
| JPS6236287Y2 (en) | ||
| JP3415192B2 (en) | Sealing brazing material, method for manufacturing semiconductor device package using the same, and semiconductor device package | |
| JPH08148620A (en) | Semiconductor package and its mounting method | |
| JPH0334561A (en) | Semiconductor device | |
| JPH05275578A (en) | Semiconductor device |