JP2756427B2

JP2756427B2 - 表示装置

Info

Publication number: JP2756427B2
Application number: JP13060595A
Authority: JP
Inventors: 英雄菅野; 裕司井上; 敦水留
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-05-29
Filing date: 1995-05-29
Publication date: 1998-05-25
Anticipated expiration: 2013-05-25
Also published as: JPH07301783A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置に関し、特に
カーソルやマウスなどの移動表示に適した強誘電性液晶
表示装置に関する。

【０００２】

【従来技術】蛍光体の残光特性を利用して画像を形成す
るＣＲＴ（カソード・レイ・チューブ）や駆動電圧実効
値に応じた透過光量特性を利用して画像を形成するＴＮ
（ツイステッド・ネマチック）型ＬＣＤ（液晶素子）で
は表示原理上、１画面形成周波数であるフレーム周波数
を一定値以上に保つ必要がある。それは、一般に３０Ｈ
ｚ以上とされており、このフレーム周波数は表示部を構
成する走査線数とこれを走査するため水平走査時間との
積の逆数で表現することができる。現状では、走査方式
として、インターレース方式（１本おき以上の飛越し走
査）とノンインターレース方式（非飛越し走査）が知ら
れている。又、その他の方式として、ペアリング方式及
びＬＣＤに限られるが画面を分割して同時平列走査方式
等々が提案、実用化されている。ＮＴＳＣ規格において
は、フレーム周波数３０Ｈｚの２フィールド／フレーム
のインターレース方式で、水平走査時間は約６３．５μ
ｓｅｃであり、走査線数は４８０本程度（有効表示線
数）となっている。ＴＮ型ＬＣＤにおいては走査線数２
００〜４００本で、フレーム周波数３０Ｈｚ以上のノン
インターレース方式となっている。又、ＣＲＴではＮＴ
ＳＣ規格とは別にフレーム周波数４０〜６０Ｈｚ程度の
ノンインターレース方式も用いられており、走査線数は
２００〜１０００本程度である。

【０００３】ここで、仮りに縦（走査線）１９２０×横
２５６０画素のＣＲＴとＴＮ型ＬＣＤについて駆動する
事を考えてみる。フレーム周波数３０Ｈｚ、インターレ
ース方式とした場合、その水平走査時間は約１７．５μ
ｓｅｃになり、水平ドットクロック周波数は、約１４７
ＭＨｚ（ＣＲＴにおける水平帰線時間は考慮していな
い）となる。ＣＲＴの場合、水平ドットクロック周波数
１４７ＭＨｚはビーム走査速度が非常に高く、現状の受
像管における電子銃の最大電子ビーム変調周波数を大き
く越えてしまい、１７．５μｓｅｃで走査しても正確に
映像させる事はできない。ＴＮ型ＬＣＤの場合、１９２
０本の走査線駆動はデューティ比１９２０に相当し、現
在の最大デューティ比４００程度を大きく越えて、表示
できない。そこで、水平走査時間を現実的な値にして駆
動する事を考えて見ると、こんどはフレーム周波数が３
０Ｈｚより小さくなり、このため走査状態が視覚に認識
されたり、ちらつきが発生し、表示品位を著しく損な
う。このようにＣＲＴやＴＮ型ＬＣＤの大画面化、高密
度化はその表示原理や駆動素子等の制約により走査線数
が充分に増やせない事によって頭打ちになっているのが
現状である。

【０００４】ところで、近年クラークとラガーウエルが
高速応答性とメモリー性（双安定性）をもつ強誘電性液
晶素子を米国特許第４３６７９２４号公報などで発表し
た。

【０００５】この強誘電性液晶素子は、一般に特定の温
度域において、カイラルスメクチックＣ相（ＳｍＣ^* ）
又はＨ相（ＳｍＨ^* ）を有し、この状態において、加え
られる電界に応答して第１の光学的安定状態と第２の光
学的安定状態のいずれかを取り、且つ電界の印加のない
ときはその状態を維持する性質、すなわち双安定性を有
し、又電界の変化に対する応答も速やかであり、高速な
らびに記憶型の表示素子として広い利用が期待されてい
る。

【０００６】しかしながら、一般に強誘電性液晶素子は
クラークらが提案したような双安定性を有することはむ
ずかしく、単安定状態をもつ傾向が強い。クラークら
は、永久的な双安定性を実現させるために、シエアリン
グによるせん断力の印加や磁場の印加などによる配向制
御方法を利用していたが、生産技術面で見ると配向制御
方法としては、ラビング処理や斜方蒸着処理などの一軸
性配向処理を基板に付与する方法が有利である。かかる
一軸性配向処理を基板に付与させて配向制御した強誘電
性液晶素子は、永久的な双安定性を生じない場合があっ
た。この永久的な双安定性を生じない配向状態。いわゆ
る単安定性配向状態は、数ｍｓｅｃ〜数時間の範囲で、
電界印加時の２軸配向が無電界時に１軸配向に転移する
性質をもっている。このため、この単安定性の強誘電性
液晶素子を用いた表示装置では、一旦書込んだ画像が、
電界の解除にともなって消失してしまう問題点があっ
た。特に、マルチプレクシング駆動時には、アクセスさ
れていない走査線上の画素の書込み状態が次第に消失し
ていく問題点があった。

【０００７】そこで、かかる問題点に対して、選択され
た走査線上の画素に“黒”を生じさせる電圧信号と
“白”を生じさせる電圧信号を選択的に印加し、走査線
を順次選択する周期を１フレーム又は１フィールドとし
た時、この周期を繰返すことによって書込みを行う駆動
方式（リフレッシュ駆動）が考えられている。かかるリ
フレッシュ駆動方式を採用することによって、非選択画
素の透過光量の変動は非常に小さく、しかもフレーム周
波数を３０Ｈｚより低いフレーム周波数においても、書
込み走査ラインの視認（走査書込みラインが他のライン
と較べ高輝度となって視覚的にもそれが容易に判別され
うる）やちらつきの発生を解消することができた。この
際、本発明者らの検討によれば、５Ｈｚ程度のフレーム
周波数であっても、同様の効果があることを確認するこ
とができた。

【０００８】以上の事実は、前述したＣＲＴ及びＴＮ型
ＬＣＤでの制約である３０Ｈｚ以上のフレーム周波数で
駆動しなければならないという必須条件から生じていた
大画面化，高精細化への問題点を一挙に打開するに有効
である。

【０００９】

【発明が解決しようとする技術課題】しかしながら、前
述のごとく低いフレーム周波数でリフレッシュ駆動する
場合では、文字編集やグラフィックス画面等でのスムー
ズスクロールやカーソル移動などのいわゆる動画表示に
は遅く、表示性能が落ちる問題点がある。近年、コンピ
ュータ及びその周辺回路やソフトウエアの発達が著し
く、特に大画面，高精細ディスプレイに対してはマルチ
ウインドウと呼ばれる、表示領域内に複数の画面を重ね
表示する表示方法が普及している。強誘電性液晶素子を
用いた表示装置では、従来の表示装置（ＣＲＴ，ＴＮ型
ＬＣＤ等）をはるかに上回る大画面化・高精細化を可能
にする表示装置であるが、その大画面化・高精細化にと
もない、フレーム周波数が低周波となり、このため増々
スムーズスクロールやカーソル移動の速度が遅くなる問
題点があった。

【００１０】

【課題を解決する為の手段】本発明の目的は、前述の問
題点を解決した表示装置を提供すること、特にフレーム
周波数が３０Ｈｚ以下のような低フレーム周波数の走査
駆動下でのカーソル移動やマウス移動を高速に移動表示
することを可能にした表示装置を提供することにある。

【００１１】上述した課題を解決し、上記目的を達成す
る本発明は、全表示画面の走査を飛び越し走査し、表示
画面の一部の書換えを非飛び越し走査するとともに、非
飛び越し走査による部分書換えでは、走査線アドレスデ
ータと映像データとを同一伝送線を介して駆動制御手段
に転送する。こうして、部分書換えの処理がスムーズに
行われる。

【００１２】

【作用】本発明によれば、フレーム周波数を低くしても
良好な表示を維持でき、静止画像の焼き付きも少なくな
り、動画の表示特性も向上する。又、画像変更時の情報
処理量・処理時間も少なくなりクイックレスポンスの装
置を提供できる。

【００１３】

【実施例】

Ａ．信号転送方式図１は、液晶表示装置と表示情報信号の供給をなす本体
装置の構成図である。図２は表示情報信号のタイミング
チャートを示す。表示パネル１１は走査電極１２Ｃ（４
００本）×情報電極１３Ｄ（８００本）のマトリクス構
造で、これに強誘電性液晶を封入し、走査電極１２Ｃに
走査電極駆動回路１２を接続し、情報電極１３Ｄに情報
電極駆動回路１３を接続する。走査電極駆動回路１２に
はデコーダ１２Ａと出力段１２Ｂが備えられ、情報電極
駆動回路１３には、シフトレジスタ１３Ａ、ラインメモ
リ１３Ｂと出力段１３Ｃが備えられている。

【００１４】まず、走査電極１２Ｃを指定する走査電極
アドレスデータと映像データが、４本の信号線ＰＤ０，
ＰＤ１，ＰＤ２とＰＤ３を通して本体装置１４から制御
回路１５へ出力する。本実施例では、走査電極アドレス
データ（Ａ０，Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６，
Ａ７，Ａ８，Ａ９，Ａ１０，Ａ１１）と映像データ（Ｄ
０，Ｄ１，Ｄ２，Ｄ３，…Ｄ７９８，Ｄ７９９）が信号
線ＰＤ０〜ＰＤ３のそれぞれの同一伝送線にて転送され
る為、走査電極アドレスデータと映像データを区別しな
ければならない。本例では、識別のための信号として、
Ａ／Ｄを具備しており、このＡ／Ｄ信号がハイレベルの
時は走査電極アドレスデータであることを示し、ローレ
ベルの時は映像データであることを示すように、それぞ
れの関係付けを定めている。更に、Ａ／Ｄ信号は表示情
報の転送にあたり、転送開始の信号としての意味付けも
含んでいる。

【００１５】走査電極アドレスデータを走査電極駆動回
路１２へ与え、映像データを情報電極駆動回路１３へ与
える際、走査電極アドレスデータＡ０〜Ａ１１と映像デ
ータＤ０〜Ｄ７９９とが信号線ＰＤ０〜ＰＤ３上にシリ
アルに配置しているため、走査電極アドレスデータＡ０
〜Ａ１１と映像データＤ０〜Ｄ７９９を振り分ける回路
もしくは走査電極アドレスデータＡ０〜Ａ１１を抽出す
る回路が必要となるが、この操作を制御回路１５にて行
う。この制御回路１５により信号線ＰＤ０〜ＰＤ３上に
配置される走査電極アドレスデータＡ０〜Ａ１１を抽出
して、一時格納し、指定された走査電極１２Ｃを駆動す
る際に、走査電極駆動回路１２へ水平走査期間の間出力
する。この走査電極アドレスデータＡ０〜Ａ１１は走査
電極駆動回路１２内のデコーダ１２Ａに入力され、デコ
ーダ１２Ａを通して走査電極１２Ｃを選択する。

【００１６】一方、映像データＤ０〜Ｄ７９９は情報電
極駆動回路１３内のシフトレジスタ１３Ａへ入力され、
転送クロックＣＬＫにて４画素毎にシフトして情報電極
１３Ｄ（８００本）に対応する画素数の映像データＤ０
〜Ｄ７９９が分離される。シフトレジスタ１３Ａにて水
平方向の一走査線分のシフトが完了すると、これら８０
０回路のシフトレジスタ１３Ａ上の映像データＤ０〜Ｄ
７９９はラインメモリー１３Ｂに転送され、水平走査期
間内で記憶される。

【００１７】又、本実施例では、表示パネル１１の駆動
と本体装置１４における走査電極アドレスデータＡ０〜
Ａ１１及び映像データＤ０〜Ｄ７９９の発生が非同期で
行われているため、表示情報転送時に、制御回路１５と
本体装置１４との間の同期をとる必要がある。この同期
をとる信号が信号Ｓｙｎｃで、水平走査毎に制御回路１
５で発生する。

【００１８】この信号Ｓｙｎｃは、Ａ／Ｄとの間で関係
づけられた動作をする。本体装置１４は常時Ｓｙｎｃ信
号を管視しており、Ｓｙｎｃ信号がローレベルであれば
表示情報の転送を行い、逆にハイレベルであれば、一水
平走査分の表示情報の転送終了後は、転送を行わない。
つまり、図２において、Ｓｙｎｃ信号がローレベルにな
った瞬間、Ａ／Ｄ信号をハイレベルにし、そして制御回
路１５はＳｙｎｃ信号を表示情報転送期間中にハイレベ
ルに戻す。そして、Ａ点より測って１水平走査時間を経
た後（Ｂ点）に、ローレベルに戻す。もし、Ｂ点の時点
で本体装置１４が連続して表示情報を転送する場合、つ
まり次の走査電極を駆動する時は、再びＡ／Ｄ信号をハ
イレベルにして転送開始する。本実施例ではリフレッシ
ュ駆動であるから線順次で連続駆動する。

【００１９】前記、１水平走査期間（１走査選択期間に
相当）というのは、強誘電性液晶の特性と駆動方法に帰
因して定められており、種々の最適駆動条件を加味して
所望の印加時間が決り、これが１水平走査期間として定
められる。本実施例においては、１水平走査期間は常温
において約２５０μｓｅｃに定めた。したがって、フレ
ーム周波数は約１０Ｈｚとなった。また、転送クロック
ＣＬＫは５ＭＨｚとし、走査電極アドレスデータと映像
データの転送時間は約４０．８μｓｅｃとなる。図２に
おける待ち時間は、約２０９．２μｓｅｃとなる。図２
における制御信号ＣＮＴは所望の駆動波形を発生させる
制御信号である。これは、制御回路１５からそれぞれの
駆動回路１２と１３へ出力される。ＣＮＴの出力タイミ
ングは走査電極アドレスデータＡ０〜Ａ１１を制御回路
１５から走査電極駆動回路１２へ出力するタイミングと
同一であり、シフトレジスタ１３Ａの映像データをライ
ンメモリー１３Ｂに転送するタイミングと同一である。

【００２０】又、ＣＮＴ信号の出力タイミングは、図２
に示すように、Ｓｙｎｃ信号のローレベル開始（Ａ点）
から転送時間（４０．８μｓｅｃ）終了後で、かつ、１
本前のアクセス開始から測って１水平走査期間経過した
ところで切り換わる。本実施例では、次のＳｙｎｃ信号
がローレベル（Ｂ点）になる前と、転送時間終了後との
間に設定したＣ期間は、一定値に定まっている。

【００２１】以上のような通信を駆動回路１２と１３及
び制御回路１５と本体装置１４との間で行い、かつ前述
のようなタイミングをもって表示パネルを駆動する。

【００２２】Ｂ．表示走査方式本発明は、リフレッシュ駆動を下記のインターレース走
査方式、部分書換え駆動をノンインターレース走査方式
によって行う。リフレッシュ駆動は、前述したとおりで
あり、部分書換え駆動は、全表示画面の一部領域を書換
える時、その一部領域（書換え領域）に対応する走査電
極のみに走査選択信号を印加する「部分走査線走査」に
よって行われる。

【００２３】１．インターレース走査方式走査電極に、一垂直走査期間（一フィールド期間に相
当）内に、走査選択信号を１本おき以上、好ましくは４
本おき以上（２０本おき以下が適している）で飛越し印
加し、Ｎ＋１回（Ｎ＝飛越し本数）のフィールド走査で
一画面走査（一フレーム走査に相当）を行う。特に、本
発明では全表示画面の走査電極に対して一垂直走査駆動
を行う時、走査電極を２本おき以上で飛越し走査選択
し、連続する少なくとも２つの一垂直走査で隣合ってい
ない走査電極を走査選択するのがよい。

【００２４】図３は、走査選択信号Ｓ_S 、走査非選択信
号Ｓ_N 、白情報信号Ｉ_W と黒情報信号Ｉ_B を表わしてい
る。図４は、走査選択信号が印加された走査選択電極上
の画素（走査電極と情報電極との交差部）のうちの選択
画素（白情報信号Ｉ_W が印加された画素で電圧（Ｉ_W −
Ｓ_S ）が印加される）に印加される電圧波形、同じ走査
選択電極上の非選択画素（黒情報信号Ｉ_B が印加された
画素で電圧（Ｉ_B −Ｓ_S ）が印加される）に印加される
電圧波形及び走査非選択信号が印加された走査非選択電
極上の２種の画素に印加される電圧波形が示されてい
る。図３と図４によれば、位相ｔ₁ で選択された走査電
極上の画素には、一斉に情報信号の種類にかかわらず、
強誘電性液晶の一方の配向状態を生じさせる電圧が印加
され、かかる強誘電性液晶の一方の配向状態に基づく黒
状態に消去される（本例では、黒状態に消去が行われな
い様に一対の偏光子のクロスニコルを設定したが、白状
態に消去される様にしてもよい。）続く位相ｔ₂ では、
選択された走査電極上の選択された画素（Ｉ_W −Ｓ_S ）
には、強誘電性液晶の他方の配向状態に基づく白状態を
生じさせる電圧（Ｖ₂ ＋Ｖ₃ ）が印加され、他の画素に
は位相ｔ₁ での黒状態を変化させない電圧（Ｖ₂ −Ｖ₃
＝Ｖ₃ ）が印加される。一方、走査非選択信号Ｓ_N が印
加された走査電極上の画素には、強誘電性液晶の閾値電
圧以下の電圧±Ｖ₃ が印加される。このため、本例で
は、位相ｔ₁ とｔ₂ で選択された走査電極上の画素が白
か黒の書込みが行われ、続く走査非選択信号Ｓ_N が印加
された状態となっても、前の書込み時の書込み状態がそ
のまま維持されることになる。

【００２５】又、本例においては、位相ｔ₃ で書込み位
相ｔ₂ での情報信号に対して逆極性の電圧が情報電極か
ら印加される。したがって、図５に示す様に走査非選択
時の画素には交流電圧が印加され、強誘電性液晶の閾値
特性を改善することができる。かかる位相ｔ₃ で情報電
極から印加する信号を補助信号と称し、米国特許第４，
６５５，５６１号公報で詳述されている。

【００２６】図３〜図５は、ある表示状態を生じさせる
時の電圧波形のタイミングチャートを示している。本例
では、走査選択信号を、３本おきに走査電極に飛越し印
加し、連続する４つのフィールドで、隣合っていない走
査電極に走査選択信号が印加される。本例では、走査電
極を３本おきに選択し、４回のフィールド走査で、１フ
レーム走査（一画面走査）することによって、低温時に
おいて走査選択期間（ｔ₁ ＋ｔ₂ ＋ｔ₃ ）が長く設定さ
れ、結果的に低フレーム周波数の走査駆動（例えば５〜
１０Ｈｚのフレーム周波数）であっても、低フレーム周
波数の走査駆動に原因するフリッカーの発生を顕著に抑
制することができ、さらに連続する４つのフィールド走
査で隣合っていない走査電極を選択する様に走査選択信
号を印加することによって、画像流れを有効に解消する
ことができた。

【００２７】図６は、図３の駆動波形を用いた例であっ
て、この例では、走査電極を５本おきに飛越し選択し、
連続する６つのフィールド走査で隣合っていない走査電
極を選択する様に走査選択信号が印加された。

【００２８】図７と図８は、本発明で用いた別の駆動例
である。図７と図８によれば、位相Ｔ₁ で情報信号の種
類にかかわらず走査選択信号Ｓ_S が印加された走査電極
上の全又は所定数の画素には、一斉に黒状態に消去する
ための電圧が印加され、位相ｔ₃ でそのライン上の選択
された画素（Ｉ_W −Ｓ_S ）には、選択的に白状態に反転
書込みさせる電圧（Ｖ₂ −Ｖ₃ ）が印加され、他の画素
位（Ｉ_B −Ｓ_S ）には、相₁ での黒状態を変えない電圧
（Ｖ₂ −Ｖ₃ ＝Ｖ₃ ）が印加される。又、位相ｔ₂ とｔ
₄ は、前例と同様に走査非選択時の画素に交流電圧が印
加される様に情報電極から印加する補助信号である。

【００２９】図９は、図７と図８の駆動波形を用いた時
のある表示状態を生じるタイミングチャートである。図
９に示す駆動例によれば、走査選択信号を４本おきの飛
越しで、走査電極に印加し、５フィールド走査で１フレ
ーム走査が完了する。又、この例でも連続する５回のフ
ィールド走査で隣合っていない走査電極に走査選択信号
が印加される。

【００３０】本発明は、前述の例に限定されるものでは
なく、特に走査電極に１本おき以上、好ましくは４本〜
２０本おきで走査選択信号を飛越し印加することができ
る。又、本発明では、電圧信号Ｖ₁ ，−Ｖ₂ 及び±Ｖ₃
の波高値を｜Ｖ₁ ｜＝｜−Ｖ₂ ｜＞｜±Ｖ₃ ｜、好まし
くは｜Ｖ¹ ｜＝｜−Ｖ₂ ｜＞２｜±Ｖ₃ ｜に設定するの
がよい。又、これらの電圧信号のパルス幅は一般に１μ
ｓｅｃ〜１ｍｓｅｃ、好ましくは１０μｓｅｃ〜１００
μｓｅｃに設定され、低温時のパルス幅を高温時のパル
ス幅に較べ長く設定するのがよい。

【００３１】本発明で用いた部分書換え駆動は、前述の
リフレッシュ駆動による全表示画面走査を中断して行わ
れる。したがって、部分書換え駆動で用いた部分走査線
走査と全表示画面走査との動作関係を以下に定めた。

【００３２】（１）リフレッシュ駆動による全表示画面
走査中に、表示画面の一部を書換える要求が発生した
時、発生した時点のフィールド走査を終了した後に、部
分走査線走査駆動を行う。

【００３３】（２）部分走査線走査による部分書換え駆
動をノンインターレース駆動で行う。

【００３４】（３）部分走査線走査の最大走査本数を全
表示画面の全走査線走査の走査本数（１フレーム走査の
走査本数）と等しい値に設定する。言い換えると、部分
走査線走査の走査本数が全表示画面の全走査線走査の走
査本数を越えた時点で、部分走査線走査を中断して全表
示画面走査駆動を行う。

【００３５】（４）部分走査線走査の走査本数が、前項
（３）の最大走査本数より少ない本数で部分走査線を終
了した時、この部分走査線走査駆動の直前に行ったフィ
ールド走査の次のフィールド走査における先頭走査線か
ら順次フィールド走査駆動を行う。

【００３６】（５）ＶＲＡＭ（画像情報格納用メモリ）
の画像情報書換えは、表示パネルの書換え速度に依存し
ない。

【００３７】（６）全表示画面走査時に表示パネルに転
送される画像情報は、転送される時刻における画像情報
とする。

【００３８】上述（１）〜（６）の動作を行う回路構成
を図１０に示す。図１０は、図１に示す本体装置１４
で、機能上ＣＰＵ部５１、ＶＲＡＭ部５２及びシーケン
サ部５３を備えている。

【００３９】ＣＰＵ部５１は本体装置１４の制御中枢で
画像情報発生に関しては、その命令源となる。

【００４０】ＶＲＡＭ部５２は、「ＶＲＡＭ」５２１と
「ＶＲＡＭタイミング発生部」５２２で構成され、画像
情報を格納するメモリーである。

【００４１】シーケンサ部５３は、第１アドレス切換５
３１、第２アドレス切換５３２、４００ラインカウンタ
（４００ラインカウント）５３３、走査カウンタ（８ラ
インカウント）５３４、５０ラインカウンタ（５０ライ
ンカウント）５３５、フラグメモリ５３６、シーケンサ
５３７、入出力ポート５３８及び８００ドットカウンタ
５３９を備えている。シーケンサ部５３は、ＣＰＵ部５
１のＶＲＡＭ部５２へのアクセスと表示パネル１１への
画像情報転送に対するＶＲＡＭ部５２の制御を行う。

【００４２】ＶＲＡＭ５２１のアドレスをアクセスする
ためのＶＡ信号は、第１アドレス切換５３１によってＢ
Ａ信号、ＡＤＲ信号及びＲＡ信号のうちの１つのアドレ
ス信号として選択された信号である。

【００４３】（１）ＢＡ信号：表示パネル１１の部分書
換え駆動をアクセスするためのＶＲＡＭアドレス信号（２）ＡＤＲ信号：ＣＰＵ５１からの画像情報発生時の
ＶＲＡＭアドレス信号（３）ＲＡ信号：表示パネルの全表示画面走査駆動をア
クセスするためのＶＲＡＭアドレス信号

【００４４】上述のＢＡ信号、ＡＤＲ信号とＲＡ信号
は、第１アドレス切換５３１で選択されて、ＶＲＡＭア
ドレスＶＡ信号として発生する。第１アドレス切換５３
１は、シーケンサ回路５３７で制御される。

【００４５】走査カウンタ５３４は、走査方式を定める
カウンタで、リフレッシュ駆動の飛越し走査線の走査順
番をカウントする。本例では７本おきに走査線を飛越し
走査するものとした。５０ラインカウンタ５３５は、リ
フレッシュ駆動の１フィールドあたりの走査線数を定め
ており、本例では走査線４００本を７本おき飛越し走査
で８フィールド走査が行われたので、５０本毎の走査線
カウントでフィールド回数をカウントした。４００ライ
ンカウンタ５３３は、所定の走査本数（本例では４００
ライン計数に設定）をカウントする。全表示画面走査で
はフレームカウンタとして機能する。又、部分書換え駆
動時では、部分走査線走査の走査線アドレスデータを発
生し、ＶＲＡＭアドレスをアクセスする。

【００４６】第２アドレス切換５３２は、フラグメモリ
アドレス（ＦＡ）のアクセスがＢＡ信号とＡＤＲ信号の
２通りで行われるため、これらの１つを選択する回路で
ある。２種類のフラグメモリアドレス用の信号はシーケ
ンサ回路５３７で選択される。

【００４７】フラグメモリ５３６は、走査電極１本、１
本に１ｂｉｔずつのデータを割り当てるためのメモリで
ある。以下この１ｂｉｔのデータを「フラグ」と称す
る。このフラグは、ＣＰＵ５１からの画像情報をＶＲＡ
Ｍ５２１に書き込む動作で発生する。ＣＰＵ５１のＶＲ
ＡＭ５２１への書換え動作時に起こるＶＲＡＭアドレス
信号（ＡＤＲ）をサンプリングし、走査電極１本、１本
に対応するアドレスに変換してから、アドレス信号（Ｆ
Ａ）に基づいてフラグメモリ５３６にフラグ“０”又は
“１”を書き込む。つまり、ＣＰＵ５１の画像情報の書
き込み動作から、書き換えるべき走査電極の場所を検知
し、この検知したデータをフラグとしてフラグメモリ５
３６に書き込む。そして、表示パネル１１の部分書換え
駆動においては、フラグメモリ５３６内のフラグ情報
と、４００ラインカウンタ５３３からのＢＡ信号とを比
較し、フラグの“０”（＝“ＯＦＦ”）と“１”（＝
“ＯＮ”）を検索し、部分書換え駆動時の走査線のみを
指定する。

【００４８】２００ｄｏｔカウンタ５３９は、１水平走
査における映像データの転送データ量を計数し、入出力
ポート５３８の制御を行う回路である。本実施例では８
００ドットのデータ量を４ｂｉｔ（ＰＤ０，ＰＤ１，Ｐ
Ｄ２，ＰＤ３）で転送するので８００／４＝２００カウ
ントと定めている。

【００４９】「入出力ポート５３８」は、走査電極アド
レスデータと映像データとをもつ画像情報ＰＤ０，ＰＤ
１，ＰＤ２，ＰＤ３，ＣＬＫＡ／Ｄを制御回路１５に転
送し、又制御回路１５からのＳｙｎｃ信号を受信する。

【００５０】Ｃ．表示情報発生と転送タイミングと表示
パネルとの動作関係図１１は、全表示画面走査駆動と部分書換え走査駆動の
動作関係を示すフローチャートである。

【００５１】図１２は、部分書換え走査駆動動作のフロ
ーチヤートである。図１３は、全表示画面走査駆動のフ
ローチャートである。

【００５２】図１１において、まずはじめに、「第１ア
ドレス切換のＲＡ選択」で、全表示画面走査駆動用カウ
ンタである走査カウンタ５３４と５０ラインカウンタ５
３５からＶＲＡＭアドレス信号（ＲＡ）をＶＲＡＭ５２
１に走査電極アドレスデータＶＡとして与える。次に、
Ｓｙｎｃ信号の“Ｌ”レベルを待って、走査電極アドレ
スデータＶＡとこのＶＡ信号で指定されるＶＲＡＭ内の
映像データを読み出し、表示パネル１１へ転送する。そ
して５０ラインカウンタ５３５を１つインクリメントす
る。インクリメントした時点で、計数が４９であれば
「部分書き換えルーチン」に飛び、４９になってなけれ
ば、再びＳｙｎｃ信号の“Ｌ”レベルを待つ。ここまで
はいわゆる１フィールド走査駆動時の動作である。

【００５３】では、計数が４９になり、「部分書き換え
ルーチン」に飛んだ時のその動作について以下説明す
る。

【００５４】計数４９は、次に送るべき表示情報が１フ
ィールド内走査電極４９本目と、定めたもので図１２に
示す、Ｉの端子から「部分書換えルーチン」が始まる。
また、「部分書換えルーチン」がおこなわれている間で
も、１フィールド走査駆動が表示パネルで動作している
ので、「部分書換えルーチン」と「１フィールド走査駆
動」の時間関係を「４９本目転送中」及び「５０本目転
送中」とで示している。４９本目及び５０本目転送中と
いうのは、１フィールド走査駆動におけるＶＲＡＭ５２
１からの走査電極アドレスデータと映像データとの転送
をさす。

【００５５】「第２アドレス切換のＢＡ選択」で、４０
０ラインカウンタ５３３のフラグメモリアドレス信号
（ＦＡ）をフラグメモリ５３６に与え、４００回のカウ
ントでフラグメモリ５３６の４００ｂｉｔのデータを読
み出す。この読み出したデータのうちフラグ“０１”
（＝“ＯＮ”）のデータがあれば、以降「部分書換えル
ーチン」に入り、フラグ“０”（＝“ＯＦＦ”）であれ
ば、端子ＩＩに進む。端子ＩＩに進むということは、全
表示画面走査駆動に戻るということになる。「部分書換
えルーチン」の終了後、走査カウンタ５３４を１つイン
クリメントして、次の１フィールド走査をアクセスする
ＲＡ信号を設定する。そして、再び１フィールド走査駆
動を行う。

【００５６】ここで、フラグ“１”は、フラグメモリア
ドレス（ＦＡ）で示される走査電極に書換えが生じると
いう事をさす。これに対し、書換えがなければフラグ
“０”ということにする。端子Ｉからここまでの処理が
４９本目転送中に行われる。

【００５７】では、フラグ“１”のｂｉｔがある場合の
処理について説明する。

【００５８】Ｓｙｎｃ＝“Ｌ”レベルを待ち、５０本目
転送開始されると、まず４００ラインカウンタをクリア
（“０”）にし、フラグメモリ５３６から１ｂｉｔを読
み出す。読み出す順番は走査電極番号に対し、先頭の１
番目から読み出す。ここで、またフラグメモリ５３６の
“１”又は“０”を判断する。“０”であれば、４００
ラインカウンタ５３３を１つインクリメントして、次の
１ｂｉｔ読み出しのアドレス（ＦＡ）を設定する。この
時点でインクリメントした結果が４００になっていない
時に再びフラグメモリ５３６から１ｂｉｔ読み出す。こ
こまでの処理をフラグ“１”のｂｉｔにあたるまで繰り
返す。

【００５９】フラグ“１”ｂｉｔが読み出した時に直ち
に４００ラインカウンタ５３３の動作を中断させ、フラ
グ“１”ｂｉｔのアドレスを保持する。４００ラインカ
ウンタ５３３の動作を中断させた状態で、１フィールド
走査駆動の終了をＳｙｎｃ＝“Ｌ”レベルになるのを待
つ。

【００６０】一方、第１アドレス切換５３１をＢＡ選択
としておき、１フィールド走査駆動に続き、フラグメモ
リ５３６が保持していたフラグのアドレスが部分書換え
走査の走査電極アドレスとなり、その走査電極アドレス
で指定されるＶＲＡＭの映像データを転送する。そし
て、転送するのと同時に先に述べた「４００ラインカウ
ンターを１つインクリメント」以降の処理をする。

【００６１】このようにフラグ“１”ｂｉｔがある時の
処理を４００回繰り返す。次に、４００回繰り返した
時、つまりインクリメントした結果の値を判断してか
ら、更に、その４００は部分書換え走査の走査回数が４
００回に相当するかどうかを判断する。４００に達して
いない時には端子ＩＩに進み、部分書換えルーチンにリ
ターンする。４００に達していた時には、端子ＩＩＩに
進み、全表示画面走査ルーチンに飛ぶ。

【００６２】次に、全表示画面走査ルーチンの動作説明
をする。

【００６３】図１３において、端子ａより始まり、まず
第１アドレス切換でＲＡ信号を選択し、Ｓｙｎｃ＝
“Ｌ”レベルを待ち、走査カウンタ５３４と５０ライン
カウンタ５３５で定められる走査電極アドレスデータ
と、これに指定されるＶＲＡＭ内の映像データの転送を
行う。そして、５０ラインカウンタ５３５を１つインク
リメントする。このインクリメント値が５０であるかど
うかを判断し、５０でなければ、次の転送に入る。５０
であれば、１フィールドの走査駆動が終了したと判断
し、走査カウンタ５３４を１つインクリメントして、次
のフィールドを設定する。更に、その設定値が８かどう
かを判断し、８でなければ次のフィールドの先頭から１
フィールド走査駆動をおこなう。８であれば、８フィー
ルド走査駆動終了と判断し、１フレームの走査駆動を終
了し、端子ｂに進む。そして再び、全表示画面走査ルー
チンと部分書換えルーチンを図１１のごとくおこなう。

【００６４】以上説明してきた処理を、表示パネル駆動
の立場から見ると、表示画面の書換えがおこらないうち
は、常に全表示画面走査駆動している。画像書換えのサ
ーチは、１フィールド走査駆動毎に行う。書換えがあれ
ば、１フィールド走査駆動終了後、続けて部分書換えす
る。ここで、部分書換えする時の動作方法はノンインタ
ーレース方式となる。部分書換えする上で、この書換え
回数が次の１フィールド走査駆動する前に４００回を越
える場合は、自動的に１フレーム走査駆動する。この時
の走査方法は、インターレース駆動となる。表示パネル
１１は、本体装置１４からの画像情報に基づいて、これ
ら一連の動作を繰り返していく。

【００６５】図１１〜図１３に示した様に画像情報が発
生している間、第１アドレス切換５３１で選択されるＢ
Ａ信号とＲＡ信号は一時的なもので、それ以外はＣＰＵ
５１のＡＤＲ信号が選択されている。つまり、ＶＲＡＭ
５２１内のデータは常にＣＰＵ５１により、アクセス可
能な状態となっている。

【００６６】図１４は本発明で用いた別の部分書き込み
ルーチンである。この動作を図１５に示す。ＣＰＵから
新たに書換えデータが来るか判断し、もし来なければこ
れを繰り返し、もし来た場合にはＶＲＡＭの前歴データ
を書き直し、新しいデータを書く。こうして、本体装置
１４はＣＰＵから新たに送られてくる映像データに走査
電極アドレスデータを付加して制御回路１５へ転送す
る。

【００６７】一方、全表示画面走査駆動は、一定の間隔
をもって実行するようにしている。このため、主プログ
ラムへ割り込み要求を用いて、全表示画面走査駆動を行
うようにし、一定間隔をもってこの割り込み要求に応じ
て本体装置１４が図１５に示すルーチンで実行する。図
１５の動作は、部分書換え中であれば、これを中断しＣ
ＰＵからの新たなデータを拒否する。そして、全画面の
画像情報を制御回路１５へ転送する。そして、次の全表
示画面走査駆動までの時間を設定する（本実施例では１
秒とした）。そして、ＣＰＵからの新たなデータを受け
つけるようにする。

【００６８】以上のように本体装置１４の動作を定めて
本発明の駆動方法を実行する。

【００６９】図１６は、上述の例における表示動作原理
を示すタイミング図である。１フレーム目は全表示画面
走査駆動期間である。この時、書換え情報が発生したと
すると本体装置１４は前述した手段をもって書換え画像
情報（走査電極アドレスデータと映像データとがシリア
ルに発生）を準備する。そして、２フレーム目にかかる
先頭のところから、図１４と図１５に示すルーチンをも
って部分書換え動作に入る。部分書換えが終了し、１フ
レーム目から一定の定刻になり次第再び全表示画面走査
駆動する。

【００７０】ここで、書換え情報が全面にわたらない
時、つまり部分書換えの走査電極数＜全面走査電極数の
場合は、図１６のＡのごとく部分書換え終了後、定刻に
なり次第、全表示画面走査駆動する。

【００７１】次に、部分書換え走査の走査回数≧全表示
画面走査の走査線数（例えば４００本）の場合は、図１
６のＢに示すように部分書換え走査の走査回数が４００
回を越えた時に部分書換え走査を中断して次の全表示画
面走査駆動に進む。

【００７２】この実施例では、全表示画面走査駆動周期
を１秒とした。

【００７３】Ｄ．表示動作例以下、本実施例を具体的にあげ、更に詳しく説明する。

【００７４】図１７はマルチウインドウ画面表示の一実
施例である。表示画面は、表示領域に各々異なった画面
を表示したものである。ウインドウ１はある集計結果を
円グラフで表現した画面。ウインドウ２はウインドウ１
の集計結果を表で表現した画面。ウインドウ３はウイン
ドウ１の集計結果を某グラフで表現した画面。ウインド
ウ４は文章作成に関した動作をしている。そして、背景
は白の無地である。

【００７５】ここで、いまウインドウ４が作業画面であ
り、他のウインドウは静止画状態にある。つまりウイン
ドウ４は文章作成中で動画表示状態にある。この動画状
態の具体的動作はスクロール，単語・文節の挿入や削除
及びコピー，領域移動等々である。これらの動作は比較
的速い動作が必要である。以下、表示動作例をあげる。

【００７６】第１の例ウインドウ４内の任意の一行に
一文字を新たに追加表示する文字フォントは１６×１６構成とする。一文字を新たに
追加表示することは走査電極１６本を書換える事であ
る。図１１〜図１３に示すルーチンの時、全表示画面走
査駆動中に１６走査電極のみ書換えするタイミングは、
まず、ＣＰＵ５１が、一文字をＶＲＡＭ５２１内に追加
書換えした時点のフィールドの４９本目から、フラグメ
モリー５３６のサーチを行い、１６ｂｉｔのフラグ“Ｏ
Ｎ”を検知し、フィールド走査駆動中の走査終了後、続
けて走査電極１６本のみをノンインターレースで部分書
換えする。そして、再び次のフィールド走査駆動を先頭
の走査電極から順次行う。１６本書換えに要する時間
は、１水平走査期間を２５０μｓｅｃとすると、１６×
２５０μｓｅｃ＝３．８ｍｓｅｃとなり、高速に部分書
換えが行われる。フィールド走査駆動に要する時間は、
５０×２５０μｓｅｃ＝１２．５ｍｓｅｃ、したがって
ＣＰＵ５１がＶＲＡＭ５２１を書換えてから表示パネル
１１に追加文字が表示されるまでに要する時間は最大で
も１６．３ｍｓｅｃとなる。周波数に置き換えると、約
６１Ｈｚとなり、非常に速い応答である。したがって、
カーソルやマウスなどのフォントに対応した部分走査線
走査駆動を異なる走査電極毎で繰り返し周期的に行うこ
とによって、カーソルやマウスなどの移動表示を可能と
し、かかる移動表示を高速で行うことができる。

【００７７】第２の例図１１〜図１３のルーチンを用
いて全体をスクロール全表示画面走査駆動から部分書換え走査駆動への切換え
タイミングは、前述の第１例と同様である。ここでは、
部分書換えの代わりに全表示画面書換え走査となり、走
査される走査電極４００本にわたるため、初めの１フレ
ームはノンインターレース走査方式で４００本の走査電
極を走査することによって全表示画面書換えを行い、次
のフレームでインターレース走査方式で走査する。つま
り、交互にノンインターレース走査方式とインターレー
ス走査方式とで表示画面が書き変わっていく。ここでイ
ンターレース走査駆動時であっても、ＶＲＡＭから転送
される画像情報は、最新映像データをもっている。本例
では１画面の書換えスピードは、１水平走査時間の２５
０μｓｅｃとして、４００×２５０μｓｅｃ＝１００ｍ
ｓｅｃとなり、周波数で表現すればフレーム周波数１０
Ｈｚとなり、スクロールは視認できるレベルである。

【００７８】第３の例図１４〜図１６のルーチンを用
いてウインドウ４をスムーススクロール状態ウインドウ４の占める走査電極数は２００本であるとす
る。スムーススクロール表示は２００本書換える事であ
る。全表示画面走査駆動中に２００本の走査電極を駆動
するタイミングは、図１６に示したタイミングである。
１フレーム目は全表示画面走査駆動しており、２フレー
ムの先頭から２００走査電極の駆動時間２００×２５０
μｓｅｃ＝５０ｍｓｅｃを次の全表示画面走査駆動開始
時間がくるまで繰り返し部分書き込みが続けられる。

【００７９】Ｅ．強誘電性液晶素子図１８は、強誘電性液晶セルの例を模式的に描いたもの
である。透明電極がコートされた上下の電極基板（ガラ
ス基板）１３１Ａと１３１Ｂの間に強誘電性液晶の分子
で組織された層、１３２を電極基板１３１Ａ，１３１Ｂ
に垂直になるように封入されている。この強誘電性液晶
はカイラルスメクチックＣ又はＨ相を呈しており、該カ
イラルスメクチック相の固有らせん構造を消失させるの
に十分に薄い膜厚（例えば０．５μｍ〜５μｍ）に設定
されている。

【００８０】上下の電極基板１３１Ａと１３１Ｂの間に
一定のしきい値以上の電界Ｅ（−Ｅ）をかけると液晶分
子１３３は電界方向に配向方向を変える。液晶分子は細
長い形状を有しており、その長軸方向と短軸方向で屈折
率異方性を示す。そこでガラス面の上下に互いにクロス
ニコルの偏光板（図示せず）を置けば電界Ｅ（−Ｅ）の
印加極性によって光学特性が変わる液晶変調素子とな
る。このようなセルに一定のしきい値以上の電界Ｅを印
加すると液晶分子１３３は第１の安定状態１３３Ａに配
向する。又、逆向きの電界−Ｅを印加すると、液晶分子
１３３は第２の安定状態１３３Ｂに配向してその分子の
向きを変えられる。又、印加する電界がＥおよび−Ｅが
一定のしきい値を越えないかぎり、それぞれの配向状態
に保たれる。

【００８１】本実施例で用いた強誘電性液晶素子は、単
安定性配向状態を有しており、第１の安定状態１３３Ａ
と第２の安定状態１３３Ｂとの安定状態が非対称であっ
て、電界Ｅ又は−Ｅを解除した後、何れか一方の安定状
態、又は別のより安定な第３の安定状態へ配向する。
尚、本発明において、かかる単安定性配向状態の強誘電
性液晶素子への適用が好適であるが、米国特許第４，３
６７，９２４号公報に開示された半永久的又は永久的な
双安定性を発現させる配向状態の強誘電性液晶素子やヨ
ーロッパ特許第９１，６６１号公報に開示された様なら
せん構造が存在する配向状態の強誘電性液晶素子への適
用も可能である。

【００８２】図１９と図２０は、本発明の液晶素子の一
実施例を示している。図１９は、本発明の液晶素子の平
面図で、図２０はそのＡ−Ａ′断面図である。

【００８３】図１９、図２０で示すセル構造体１４０
は、ガラス板又はプラスチック板などからなる一対の基
板１４１Ａと１４１Ｂをスペーサ１４４で所定の間隔に
保持され、この一対の基板をシーリングするために接着
剤１４６で接着したセル構造を有しており、さらに基板
１４１Ａの上には複数の透明電極１４２Ａからなる電極
群（例えば、マトリクス電極構造のうちの走査電圧印加
電極群）が例えば帯状パターンなどの所定パターンで形
成されている。基板１４１Ｂの上には前述の透明電極１
４２Ａと交差させた複数の透明電極１４２Ｂからなる電
極群（例えば、マトリクス電極構造のうちの信号電圧印
加用電極群）が形成されている。

【００８４】この様な透明電極１４２Ｂを設けた基板１
４１Ｂには、例えば、一酸化硅素，二酸化硅素，参加ア
ルミニウム，ジルコニア，フッ化マグネシウム，酸化セ
リウム，フッ化セリウム，シリコン窒化物，シリコン炭
化物，ホウ素窒化物などの無機絶縁物質やポリビニルア
ルコール，ポリイミド，ポリアミドイミド，ポリエステ
ルイミド，ポリパラキシレリン，ポリエステル，ポリカ
ーボネート，ポリビニルアセタール，ポリ塩化ビニル，
ポリアミド，ポリスチレン，セルロース樹脂，メラミン
樹脂，ユリア樹脂やアクリル樹脂などの有機絶縁物質を
用いて被膜形成した配向制御膜１４５を設けることがで
きる。

【００８５】この配向制御膜１４５は、前述の如き無機
絶縁物質又は有機絶縁物質を被膜形成した後に、その表
面をビロード、布や紙で一方向に摺擦（ラビング）する
ことによって得られる。

【００８６】本発明の別の好ましい具体例では、ＳｉＯ
やＳｉＯ₂ などの無機絶縁物質を基板１４１Ｂの上に斜
め蒸着法によって被膜形成することによって、配向制御
膜１４５を得ることができる。

【００８７】また、別の具体例ではガラス又はプラスチ
ックからなる基板１４１Ｂの表面あるいは基板１４１Ｂ
の上に前述した無機絶縁物質や有機絶縁物質を被膜形成
した後に、該被膜の表面を斜方エッチング法によりエッ
チングすることにより、その表面に配向制御効果を付与
することができる。

【００８８】前述の配向制御膜１４５は、同時に絶縁膜
としても機能させることが好ましく、このためにこの配
向制御膜１４５の膜厚は一般に１００Å〜１μ、好まし
くは５００Å〜５０００Åの範囲に設定することができ
る。この絶縁膜は、液晶層１４３に微量に含有される不
純物等のために生ずる電流の発生を防止できる利点をも
有しており、したがって動作を繰り返し行っても液晶化
合物を劣化させることがない。

【００８９】また、本発明の液晶素子では前述の配向制
御膜１４５と同様のものをもう一方の基板１４１Ａに設
けることができる。

【００９０】強誘電性液晶１４３としては、米国特許第
４，５６１，７２６号公報、米国特許第４，６１４，６
０９号公報、米国特許第４，５８９，９９６号公報、米
国特許第４，５９２，８５８号公報、米国特許第４，５
９６，６６７号公報、米国特許第４，６１３，２０９号
公報などに開示されたカイラルスメクチック相を呈する
液晶化合物又は組成物を用いることができる。

【００９１】又、図中、１４３と１４８は偏光板であっ
て、その偏光軸は互いに交差、好ましくは９０°で交差
されている。

【００９２】

【発明の効果】本発明によれば、部分書換え走査駆動と
全表示画面走査駆動との両立を実現することができ、低
フレーム周波数における部分的動画表示を高速化でき
る。

【図面の簡単な説明】

【図１】本発明の表示装置を表わすブロック図である。

【図２】本発明の表示装置で用いた信号転送と駆動タイ
ミングを示すチャート図である。

【図３】本発明に用いられる駆動信号の波形図である。

【図４】本発明に用いられる画素への印加信号を示す図
である。

【図５】本発明に用いられる信号のタイミングチャート
を示す図である。

【図６】本発明に用いられる信号のタイミングチャート
を示す図である。

【図７】本発明に用いられる駆動信号の図である。

【図８】本発明に用いられる画素への印加信号を示す図
である。

【図９】本発明に用いられる信号のタイミングチャート
を示す図である。

【図１０】本発明による本体装置の制御系を示す図であ
る。

【図１１】本発明による駆動制御のフローチャートを示
す図である。

【図１２】本発明による駆動制御のフローチャートを示
す図である。

【図１３】本発明による駆動制御のフローチャートを示
す図である。

【図１４】本発明による駆動制御のフローチャートを示
す図である。

【図１５】本発明による駆動制御のフローチャートを示
す図である。

【図１６】本発明によるフレーム走査の一例を示す図で
ある。

【図１７】本発明による表示装置にて表示可能な画像の
例を示す図である。

【図１８】本発明に用いられる表示素子の一例を示す図
である。

【図１９】表示素子の上面図である。

【図２０】表示素子の断面図である。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 1/133 560 G02F 1/133 545 G09G 3/36

Claims

(57)【特許請求の範囲】

【請求項１】複数の走査線と複数の情報線とが設けら
れた、表示画面を有する表示パネルと、該走査線に走査選択信号を印加する為の第１の手段と該
情報線に情報信号を印加する為の第２の手段とを有する
駆動手段と、該駆動手段を制御する制御手段と、を備えた表示装置において、該表示画面の全走査線を順次走査選択する場合に、一垂
直走査期間内に一本以上の走査線を飛び越して走査選択
する、第１のルーチンを実行し、該表示画面の一部分を
書き換える場合に、該一部分の走査線を非飛び越しで走
査選択する、第２のルーチンを実行する為の手段と、該表示画面に表示すべき画像情報を格納するメモリと、
を具備し、該メモリに格納された画像情報の一部に書換が生じたと
き、該一部の走査線アドレスデータを映像データととも
に同一伝送線を介して該制御手段転送し、該制御手段が
該走査線アドレスデータを該第１の手段に該映像データ
を該第２の手段に出力することで、該第２のルーチンを
実行することを特徴とする表示装置。
【請求項２】前記表示パネルは、強誘電性液晶を該走
査線と該情報線とを有する一対の基板間に配した強誘電
性液晶素子である請求項１に記載の表示装置。
【請求項３】前記第１の手段はデコーダを有する走査
電極駆動回路であり、前記第２の手段はシフトレジスタ
を有する情報電極駆動回路である請求項１又は２に記載
の表示装置。
【請求項４】複数の走査線と複数の情報線とが設けら
れた、表示画面を有する表示パネルと、該走査線に走査選択信号を印加する為の第１の手段と該
情報線に情報信号を印加する為の第２の手段とを有する
駆動手段と、該駆動手段を制御する制御手段と、を備えた表示装置において、該表示画面の全走査線を順次走査選択する場合に、一垂
直走査期間内に複数本の走査線を飛び越すとともに連続
する２つの垂直走査間で隣合わない走査線を走査選択す
る、第１のルーチンを実行し、該表示画面の一部分を書
き換える場合に、該一部分の走査線を非飛び越しで走査
選択する、第２のルーチンを実行する為の手段と、該表示画面に表示すべき画面情報を格納するメモリと、
を具備し、該メモリに格納された画像情報の一部に書換が生じたと
き、該一部の走査線アドレスデータを映像データととも
に同一伝送線を介して該制御手段に転送し、該制御手段
が該走査線アドレスデータを該第１の手段に、該映像デ
ータを該第２の手段に出力することで、該第２のルーチ
ンを実行することを特徴とする表示装置。
【請求項５】前記表示パネルは強誘電性液晶を該走査
線と該情報線とを有する一対の基板間に配した強誘電性
液晶素子である請求項４に記載の表示装置。
【請求項６】前記第１の手段はデコーダを有する走査
電極駆動回路であり、前記第２の手段はシフトレジスタ
を有する情報電極駆動回路である請求項４又は５に記載
の表示装置。