JP2752456B2 - Channel device - Google Patents
Channel deviceInfo
- Publication number
- JP2752456B2 JP2752456B2 JP1239374A JP23937489A JP2752456B2 JP 2752456 B2 JP2752456 B2 JP 2752456B2 JP 1239374 A JP1239374 A JP 1239374A JP 23937489 A JP23937489 A JP 23937489A JP 2752456 B2 JP2752456 B2 JP 2752456B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- response
- signal
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
Description
【発明の詳細な説明】 〔概 要〕 少なくとも,下位装置側との間で,同期転送を行うと
共に,転送要求を出す側の装置が転送応答信号の受領を
待つことなく転送要求信号を発信でき,かつ転送応答を
出す側の装置が自己が受信または送信すべきデータ数を
定めることができるよう構成されたチャネル装置に関
し, 自己が受信すべきデータ数を受信したことを契機にデ
ータ転送終了指示信号を送出でき,かつデータ転送に遅
延が生じても正しくデータ転送応答信号を返すことがで
きるようにすることを目的とし, データ・バッファをそなえると共に,転送要求信号を
受領した受領個数と転送応答信号を送出した送出個数と
の差を保持する要求・応答数差スタックをそなえ,更に
データ転送終了指示信号を送出するタイミングを与える
データを保持する終了指示スタックをそなえて構成す
る。DETAILED DESCRIPTION OF THE INVENTION [Outline] At least, synchronous transfer can be performed with a lower-level device, and a transfer request signal can be transmitted without waiting for a device that issues a transfer request to receive a transfer response signal. A data transfer termination instruction for a channel device configured so that a device that issues a transfer response can determine the number of data to be received or transmitted by itself when the number of data to be received is received. The purpose of the present invention is to provide a data buffer that can transmit a signal and correctly return a data transfer response signal even if a delay occurs in data transfer. A request / response number difference stack that holds the difference from the number of signals sent is provided, and data that gives the timing for sending a data transfer end instruction signal is also provided. It is configured to include an end instruction stack to equity.
本発明は,チャネル装置,特に少なくとも,下位装置
側との間で,同期転送を行うと共に,転送要求を出す側
の装置が転送応答信号の受領を持つことなく転送要求信
号を発信でき,かつ転送応答を出す側の装置が自己が受
信または送信すべきデータ数を定めることができるよう
構成されたチャネル装置に関する。According to the present invention, a transfer request signal can be transmitted without receiving a transfer response signal from a channel device, in particular, at least a synchronous transfer with a lower device side, and the transfer requesting device can receive the transfer response signal. The present invention relates to a channel device configured so that a device that issues a response can determine the number of data to be received or transmitted.
データ線の長さが大になって信号伝送時の伝送時間を
問題にする必要が生じたことなどから,同期転送方式を
採用するものであるが,自己が発した転送要求信号に対
応する応答信号を受領することを待つことなく,次々と
転送要求信号を送出するようにしたインタフェースが採
用されている。また自己が受信すべきデータ数を定め
て,当該個数のデータを受信したらデータ転送終了指示
信号を適切な時点で送出することが望まれる。Since the length of the data line has become so long that it has become necessary to make the transmission time during signal transmission a problem, the synchronous transfer method is adopted, but the response corresponding to the transfer request signal issued by itself is used. An interface is employed in which a transfer request signal is transmitted one after another without waiting for reception of a signal. It is also desirable to determine the number of data to be received by itself and to transmit a data transfer end instruction signal at an appropriate time when the number of data is received.
自己が発した転送要求信号に対応する応答信号を受領
することを待つことなく,次々と転送要求信号を送出す
るインタフェースが採用されている。An interface is used that sends out a transfer request signal one after another without waiting for receiving a response signal corresponding to the transfer request signal issued by itself.
しかし,当該従来の場合においては,転送要求信号を
受領した受領個数と転送応答信号を送出した送出個数と
の差を管理する管理手段をそなえていなかった。However, in the conventional case, there is no management means for managing the difference between the number of received transfer request signals and the number of transmitted transfer response signals.
また,何らかの理由によって例えば上位装置との間で
のデータ転送に非所望な遅延が生じることがあり,下位
装置からの転送要求を受領した直後に転送応答信号を所
望通りに返送できないことがあり,このためデータ転送
終了指示を行うタイミングを見出すことがむづかしい場
合がある。For some reason, for example, an undesired delay may occur in data transfer with a higher-level device, and a transfer response signal may not be returned as desired immediately after receiving a transfer request from a lower-level device. For this reason, it may be difficult to find the timing at which the data transfer end instruction is issued.
従来の場合には,上記管理手段をそなえていないこと
から,返送すべき転送応答信号を正しく返送できないこ
とが生じる可能性がある。また上述の如く転送応答信号
を返送する時期が非所望に遅れてしまうような場合があ
り,データ転送終了指示を行うタイミングを見出すこと
がむづかしい。このために下位装置から上位装置にデー
タを転送する場合は,自己が受信すべきデータ数に対応
する個数のデータ転送要求信号(この信号と共にデータ
が転送されてくると考えてよい)を受信した時点で,上
記データ転送終了指示信号を送出するようにすると,上
記の如く,返送すべき転送応答信号を返送できない状態
で,上記データ転送終了指示信号が先に送出されてしま
うことが生じる。In the conventional case, since the management means is not provided, there is a possibility that a transfer response signal to be returned cannot be returned correctly. Further, as described above, the timing of returning the transfer response signal may be undesirably delayed, and it is difficult to find the timing of issuing the data transfer end instruction. For this reason, when transferring data from a lower device to a higher device, a number of data transfer request signals corresponding to the number of data to be received by itself (it may be considered that data is transferred together with this signal) are received. If the data transfer end instruction signal is transmitted at the point in time, the data transfer end instruction signal may be transmitted first in a state where the transfer response signal to be returned cannot be returned as described above.
本発明は,自己が受信すべきデータ数を受信したこと
を契機にデータ転送終了指示信号を送出でき,かつデー
タ転送に遅延が生じても正しくデータ転送応答信号を返
すことができるようにすることを目的としている。An object of the present invention is to enable a data transfer end instruction signal to be sent when the number of data to be received is received, and to correctly return a data transfer response signal even if a delay occurs in data transfer. It is an object.
第1図は本発明の原理構成図を示す。図中の符号1は
チャネル・プロセッサ(以下チャネル装置ともいう),2
は上位装置であって図示の場合には主記憶装置(MS)で
代表せしめているもの,3は下位装置であって図示の場合
には入出力装置(IO)で代表せしめているものを表して
いる。FIG. 1 shows a principle configuration diagram of the present invention. Reference numeral 1 in the figure denotes a channel processor (hereinafter also referred to as a channel device), 2
Denotes a higher-level device, which is represented by a main storage device (MS) in the case shown, and 3 denotes a lower-level device, which is represented by an input / output device (IO) in the case shown. ing.
また4はデータ・バッファである。更に5は本発明に
おいてもうけられている要求・応答数差スタックであ
り,例えば図示の如く下位装置3から転送要求信号が次
々と発せられてデータ・バッファ4にデータが蓄積され
てゆくことに対応して,チャネル装置1が当該データを
受信したことを通知する転送応答信号を逐次返送してゆ
くようにされているが,この間の転送要求信号を受領し
た受領個数と,転送応答信号を送出した送出個数との差
を保持するようにする。4 is a data buffer. Further, reference numeral 5 denotes a request / response number difference stack provided in the present invention, which corresponds to, for example, successive transmission of a transfer request signal from the lower device 3 and accumulation of data in the data buffer 4 as shown in the figure. Then, the channel device 1 sequentially returns a transfer response signal notifying that the data has been received. However, the number of received transfer request signals during this time and the transfer response signal are transmitted. The difference from the number sent is kept.
また6は本発明においてもうけられている終了指示ス
タックであって,上述した如く何らかの理由によって上
記転送応答信号の返送タイミングが遅れるようなことが
ある場合でも,自己が受信すべき個数のデータに見合う
数の転送応答信号を返送することを契機にデータ転送終
了指示信号を送出できるようにする。Reference numeral 6 denotes an end instruction stack provided in the present invention, which is suitable for the number of data to be received even if the return timing of the transfer response signal is delayed for some reason as described above. It is possible to send a data transfer end instruction signal when returning a number of transfer response signals.
今,下位装置3からのデータを上位装置2へ転送する
ことを考える。この場合,下位装置3は,転送要求信号
と対応してデータを送出し,チャネル装置1からの転送
応答の受領を待つことなく,次々と転送要求信号(デー
タと共に)を送出する。Now, consider transferring data from the lower-level device 3 to the higher-level device 2. In this case, the lower order device 3 sends out data in response to the transfer request signal, and sends out the transfer request signal (along with the data) one after another without waiting for the reception of the transfer response from the channel device 1.
当該送出されたデータは,データ・バッファ4に一時
蓄えられた上で,上位装置2へ転送されてゆくものであ
るが,チャネル装置1は上記個々の転送要求信号の受領
に対応して転送応答信号を返送する。The transmitted data is temporarily stored in the data buffer 4 and then transferred to the host device 2. The channel device 1 responds to the reception of the individual transfer request signals by a transfer response. Send back signal.
要求・応答数差スタック5は,転送要求信号の受領個
数と転送応答信号の送出個数との差に対応する値を保持
するようにして,返送すべき転送応答信号の個数を管理
できるようにしている。The request / response number difference stack 5 holds a value corresponding to the difference between the number of transfer request signals received and the number of transfer response signals transmitted, so that the number of transfer response signals to be returned can be managed. I have.
一方,チャネル装置1は,自己が受信すべきデータ数
を知っており,当該データ数Nに対応する個数の上記転
送要求信号を受信すると,この時点での上記要求・応答
数差スタック5の内容rを終了指示スタック6に転記す
る。当該内容が示す値rは,上記データ数Nに対応する
個数の転送要求信号を受信した時点での,当該数Nに相
当する個数の転送応答信号を返送するために当該時点以
降に返送すべき転送応答信号の数を示している。このこ
とから,チャネル装置1は,以後転送応答信号を返送す
るたびに,上記終了指示スタック6の内容rをマイナス
1づつしてゆき,データ転送終了指示信号を送出できる
ようにする。On the other hand, when the channel device 1 knows the number of data to be received by itself and receives the transfer request signals of the number corresponding to the data number N, the contents of the request / response number difference stack 5 at this time point r is transferred to the end instruction stack 6. The value r indicated by the content should be returned after the time to return the number of transfer response signals corresponding to the number N when the number of transfer request signals corresponding to the number N of data is received. This shows the number of transfer response signals. From this, the channel device 1 increments the content r of the end instruction stack 6 by one each time the transfer response signal is returned thereafter, so that the data transfer end instruction signal can be transmitted.
第2図は本発明の一実施例構成を示す。図中の符号1
はチャネル装置(チャネル・プロセッサ),4はデータ・
バッファ,5は要求・応答数差スタック,6は終了指示スタ
ック,7,8は夫々データ・バス,9はバス制御回路,10は応
答可否判定部であって転送応答信号を送出してよいか否
かを判定するもの,11は転送要求信号受信回路,12は転送
応答信号送出回路,13はデータ転送終了指示信号送出回
路を表している。FIG. 2 shows an embodiment of the present invention. Symbol 1 in the figure
Is the channel device (channel processor), 4 is the data
A buffer, 5 is a request / response number difference stack, 6 is a termination instruction stack, 7, 8 are a data bus, 9 is a bus control circuit, and 10 is a response availability determination unit. 11 is a transfer request signal receiving circuit, 12 is a transfer response signal sending circuit, and 13 is a data transfer end instruction signal sending circuit.
要求・応答数差スタック5の内容は,転送要求信号受
信回路11による受信検出に対応して+1され,かつ転送
応答信号送出回路12による送出に対応して−1される。
応答可否判定部10は,データ・バッファ4に現に蓄積さ
れているデータ個数や,要求・応答数差スタック5の内
容(値)を勘案して,転送応答信号を送出するか否かを
判定する。そして,送出すべき場合には,送出指示を転
送応答信号送出回路12に送る。The contents of the request / response number difference stack 5 are incremented by one in response to the detection of the reception by the transfer request signal receiving circuit 11, and decremented by one in response to the transmission by the transfer response signal transmitting circuit 12.
The response availability determination unit 10 determines whether to transmit a transfer response signal in consideration of the number of data currently stored in the data buffer 4 and the contents (value) of the request / response number difference stack 5. . If it is to be sent, a sending instruction is sent to the transfer response signal sending circuit 12.
また応答可否判定部10は,チャネル装置1が受信すべ
きデータの個数Nを知っており,当該個数Nに該当する
数の転送要求信号を受信したとき,その時点での要求・
応答数差スタック5の内容(値)を終了指示スタック6
に転記せしめる。Also, the response availability determination unit 10 knows the number N of data to be received by the channel device 1 and, when receiving the transfer request signal of the number N, receives the request / request at that time.
End contents stack 6 of response number difference stack 5
Will be transcribed to.
終了指示スタック6の内容は,以後,転送応答信号送
出回路12による送出に対応して−1され,例えばその内
容が値「1」となった際に,データ転送終了指示信号送
出回路13に対して,終了指示送出指示を発する。Thereafter, the content of the end instruction stack 6 is decremented by 1 in response to the transmission by the transfer response signal transmission circuit 12, and when the content becomes, for example, "1", the data transmission end instruction signal transmission circuit 13 And issues a termination instruction transmission instruction.
なお,公知のIPIインタフェースの場合の如く,デー
タ転送終了指示信号を送出する際には転送応答信号を送
出しない場合には,図示の要求・応答数差スタック5の
内容は,データ転送終了指示信号の送出によってマイナ
ス1されるようにされる。If a transfer response signal is not sent when sending a data transfer end instruction signal as in the case of a known IPI interface, the contents of the request / response number difference stack 5 shown in FIG. Is sent out so as to be decremented by one.
第3図は第2個目の転送応答信号の送出が遅れた場合
のタイムチャート,第4図は第3個目の転送応答信号の
送出が遅れた場合のタイムチャートを示している。FIG. 3 is a time chart when the transmission of the second transfer response signal is delayed, and FIG. 4 is a time chart when the transmission of the third transfer response signal is delayed.
第3図および第4図を参照すると判る如く,チャネル
装置1が受信すべきデータ数がN=3であったとする
と,3個分の転送要求信号を受領したときに,スタック5
の内容をスタック6に転記する。第3図図示の場合に
は,第2個目の転送応答信号の送出に遅延が生じている
ことから,スタック6には値「3」を転記される。また
第4図図示の場合には,第3個目の転送応答信号の送出
に遅延が生じていることから,スタック6には値「2」
を転記される。3 and 4, assuming that the number of data to be received by the channel device 1 is N = 3, when three transfer request signals are received, the stack 5
Is transferred to the stack 6. In the case shown in FIG. 3, since the transmission of the second transfer response signal is delayed, the value “3” is transferred to the stack 6. Further, in the case of FIG. 4, since the transmission of the third transfer response signal is delayed, the value of “2” is stored in the stack 6.
Is posted.
そして,以後,転送応答信号が送出されることに対応
して,スタック6の内容は−1されてゆく。そして,ス
タック6の内容が値「1」になった際に,データ転送終
了指示信号を送出すべく動作が発動される。Thereafter, the contents of the stack 6 are decremented by one in response to the transmission of the transfer response signal. Then, when the content of the stack 6 becomes the value "1", an operation is activated to send a data transfer end instruction signal.
これによって,受信すべきデータ数N=3に見合う数
の転送応答信号が送出されると,いわば直ちにデータ転
送終了指示信号が発せられ,以後の転送要求信号の送出
は終了せしめられる。As a result, when the number of transfer response signals corresponding to the number of data to be received N = 3 is transmitted, a data transfer end instruction signal is immediately issued, so to speak, the transmission of the subsequent transfer request signal is terminated.
従来の場合には,終了指示スタック6が存在しないこ
ともあって,例えばN=3に対応する転送要求信号を受
信した際に直ちにデータ転送終了指示信号を送出するよ
うにすると,所定個数の転送応答信号が送出される前に
上記データ転送終了指示信号が送出されることになって
しまうものであった。In the conventional case, since the end instruction stack 6 does not exist, if a data transfer end instruction signal is sent immediately upon receiving a transfer request signal corresponding to N = 3, for example, a predetermined number of transfer The data transfer end instruction signal is sent before the response signal is sent.
以上説明した如く,本発明によれば,正しいタイミン
グの下でデータ転送終了指示信号を送出することが可能
となる。As described above, according to the present invention, it is possible to send a data transfer end instruction signal at a correct timing.
第1図は本発明の原理構成図,第2図は本発明の一実施
例構成,第3図および第4図は夫々タイムチャートを示
す。 図中,1はチャネル装置(チャネル・プロセッサ),2は上
位装置(主記憶装置),3は下位装置(入出力装置),4は
データ・バッファ,5は要求・応答数差スタック,6は終了
指示スタックを表す。FIG. 1 is a block diagram showing the principle of the present invention, FIG. 2 is a block diagram showing an embodiment of the present invention, and FIGS. 3 and 4 are time charts, respectively. In the figure, 1 is a channel device (channel processor), 2 is an upper device (main storage device), 3 is a lower device (input / output device), 4 is a data buffer, 5 is a request / response number difference stack, and 6 is a Indicates an end instruction stack.
Claims (1)
間にもうけられてデータ転送用のデータ・バッファ
(4)を有するチャネル装置(1)であって,少なくと
も上記下位装置(3)側との間で,同期転送を行うと共
に,転送要求を出す側の装置が転送応答信号の受領に先
行して送出できる転送要求信号の数を予め取り決めるこ
とができ,かつ転送応答を出す側の装置が自己の受信ま
たは送信すべきデータ数を定めておいて所定数の受信ま
たは送信に対応してデータ転送終了指示信号を送出でき
るよう構成されてなるチャネル装置(1)において, 上記転送要求信号を受領した受領個数と上記転送応答信
号を送出した送出個数との差を保持する要求・応答数差
スタック(5)をもうけると共に, 自己の受信すべきデータ数に対応する個数の上記転送要
求信号を受領した際における上記要求・応答数差スタッ
ク(5)の内容を転記されて,当該自己の受信すべきデ
ータ数に対応する個数の上記転送要求信号に対して,自
己が当該個数に対応した上記転送応答信号を送出するこ
とを契機として,上記データ転送終了指示信号を送出す
るための終了指示スタック(6)を有する ことを特徴とするチャネル装置。A channel device (1) provided between a higher-level device (2) and a lower-level device (3) and having a data buffer (4) for data transfer, at least the lower-level device. (3) Synchronous transfer can be performed with the device, and the number of transfer request signals that can be transmitted by the device that issues the transfer request prior to receipt of the transfer response signal can be determined in advance. In the channel device (1), the transmitting device determines the number of data to be received or transmitted and can transmit a data transfer end instruction signal in response to the predetermined number of receptions or transmissions. A request / response number difference stack (5) is provided for holding the difference between the number of received transfer request signals and the number of transmitted transfer response signals, and a number corresponding to the number of data to be received by itself. When the transfer request signal is received, the contents of the request / response number difference stack (5) are transcribed, and the transfer request signal corresponding to the number of data to be received by the self is determined by the self. A channel device, comprising: a termination instruction stack (6) for transmitting the data transfer termination instruction signal when the transmission response signal corresponding to the number is transmitted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1239374A JP2752456B2 (en) | 1989-09-14 | 1989-09-14 | Channel device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1239374A JP2752456B2 (en) | 1989-09-14 | 1989-09-14 | Channel device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03102448A JPH03102448A (en) | 1991-04-26 |
JP2752456B2 true JP2752456B2 (en) | 1998-05-18 |
Family
ID=17043825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1239374A Expired - Fee Related JP2752456B2 (en) | 1989-09-14 | 1989-09-14 | Channel device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2752456B2 (en) |
-
1989
- 1989-09-14 JP JP1239374A patent/JP2752456B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03102448A (en) | 1991-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175732A (en) | Method and apparatus for controlling data communication operations within stations of a local-area network | |
EP0239300A2 (en) | Multiprocessor bus protocol | |
US20060080472A1 (en) | Method and apparatus for simultaneous bidirectional signaling in a bus topology | |
JPH07210519A (en) | Data transfer control method and transmission/reception controller | |
US4736365A (en) | Method and apparatus for controlling access to an asynchronous communication network | |
US5835779A (en) | Message transmission among processing units using interrupt control technique | |
US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
JPH069361B2 (en) | Message transmission method | |
JP2752456B2 (en) | Channel device | |
EP0514080A2 (en) | Transition signalling data communications | |
JP2767990B2 (en) | Microprocessor control method | |
JP2715815B2 (en) | Data writing method | |
JPS624027B2 (en) | ||
JPH054040Y2 (en) | ||
JP2664208B2 (en) | Direct memory access control device and direct memory access control method | |
JPS6252656A (en) | Data transfer system | |
JP2666782B2 (en) | Multiple bus control system | |
JP2671426B2 (en) | Serial data transfer method | |
JPH0235500B2 (en) | ||
JPH0760416B2 (en) | Data processing device | |
JPH0136740B2 (en) | ||
JPH0113575B2 (en) | ||
JPS5831785B2 (en) | Line polarity control method | |
JPH0247953A (en) | Data transfer system | |
JPS6278639A (en) | Memory access system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |