JP2751229B2 - APD bias voltage control circuit - Google Patents
APD bias voltage control circuitInfo
- Publication number
- JP2751229B2 JP2751229B2 JP63198804A JP19880488A JP2751229B2 JP 2751229 B2 JP2751229 B2 JP 2751229B2 JP 63198804 A JP63198804 A JP 63198804A JP 19880488 A JP19880488 A JP 19880488A JP 2751229 B2 JP2751229 B2 JP 2751229B2
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- apd
- circuit
- voltage
- avalanche photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光通信方式に係り、特にアバランシエフオト
ダイオード(以下、APDと呼称する)バイアス電圧制御
回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical communication system, and more particularly to an avalanche photodiode (hereinafter, referred to as APD) bias voltage control circuit.
光フアイバによる高速デイジタル通信システムでは、
受光素子としてAPDがよく用いられている。In high-speed digital communication systems using optical fibers,
APDs are often used as light receiving elements.
このAPDは光電流を増倍する作用をもつており、増倍
率がAPDのバイアス電圧に依存することから、受信信号
レベルが変動してもAPDの増倍率(APDバイアス電圧)を
操作し、得られる電気信号振幅が一定となるよう帰還を
かける方法が従来より用いられている。そして、一般に
用いられているAPD制御方式の構成を示した図である第
2図に示すように、等価増幅回路11とピーク検出回路12
およびAPDバイアス電圧制御回路13で構成されている。This APD has the function of multiplying the photocurrent. Since the multiplication factor depends on the bias voltage of the APD, the APD multiplication factor (APD bias voltage) can be manipulated even if the received signal level fluctuates. Conventionally, a method of applying feedback so that the amplitude of an electric signal to be supplied is constant has been used. Then, as shown in FIG. 2, which shows a configuration of a commonly used APD control system, an equivalent amplifier circuit 11 and a peak detection circuit 12 are provided.
And an APD bias voltage control circuit 13.
この第2図において、14はAPD、15は光フアイバ伝送
路である。そして、Sは信号電圧出力で、この信号電圧
出力Sはピーク検出回路12へ導入されるとともに識別回
路16へ送出されるように構成されている。In FIG. 2, reference numeral 14 denotes an APD, and 15 denotes an optical fiber transmission line. S is a signal voltage output, and the signal voltage output S is configured to be introduced to the peak detection circuit 12 and sent to the identification circuit 16.
第3図は従来のAPDバイアス電圧制御回路の一例を示
す構成図であり、発振回路21と発振電圧制御端子22およ
び昇圧トランス23ならびに整流・平滑回路24によつて構
成されている。FIG. 3 is a block diagram showing an example of a conventional APD bias voltage control circuit, which comprises an oscillation circuit 21, an oscillation voltage control terminal 22, a step-up transformer 23, and a rectifying / smoothing circuit 24.
この第3図において、25はAPD、26は光フアイバ伝送
路、27は等化増幅回路で、この等化増幅回路27は第2図
における等化増幅回路11に相当する。In FIG. 3, reference numeral 25 denotes an APD, reference numeral 26 denotes an optical fiber transmission line, reference numeral 27 denotes an equalizing amplifier circuit, and this equalizing amplifier circuit 27 corresponds to the equalizing amplifier circuit 11 in FIG.
このように構成されたAPDバイアス電圧制御回路にお
いて、発振回路21で得られた交流電圧は昇圧トランス23
で昇圧され、整流・平滑回路24でリツプル除去された
後、APD25のバイアス電圧となるが、第2図におけるピ
ーク検出回路12の出力電圧(電気信号振幅に比例した電
圧)を第3図の発振電圧制御端子22に印加することで、
これに比例して昇圧トランス23に入力される交流電圧振
幅を制御しており、電気信号振幅が一定となるようAPD2
5のバイアス電圧が制御される。In the APD bias voltage control circuit configured as described above, the AC voltage obtained by the oscillation circuit 21 is
After the voltage is boosted by the rectifying / smoothing circuit 24 and the ripple is removed by the rectifying / smoothing circuit 24, the bias voltage of the APD 25 is obtained. By applying to the voltage control terminal 22,
The APD2 controls the amplitude of the AC voltage input to the step-up transformer 23 in proportion to this.
The bias voltage of 5 is controlled.
上述した従来のAPDバイアス電圧制御回路では、APDバ
イアス電圧を制御する際、整流・平滑回路の出力電圧を
直接用いるよう構成されているため、APDバイアス電圧
の応答は、平滑回路の時定数により制限を受けている。
そして、通常、その時定数は数秒となるため、光フアイ
バ伝送路に機械的外乱が加わる等でAPDの受光レベルが
急激に変化した際、APDのバイアス電圧が追従できず信
号電圧振幅が変化し、識別回路で正しく再生されず、誤
りが発生するという課題があつた。In the above-described conventional APD bias voltage control circuit, when controlling the APD bias voltage, the output voltage of the rectifying / smoothing circuit is directly used, so that the response of the APD bias voltage is limited by the time constant of the smoothing circuit. Is receiving.
And since the time constant is usually several seconds, when the light receiving level of the APD suddenly changes due to a mechanical disturbance on the optical fiber transmission line, the bias voltage of the APD cannot follow and the signal voltage amplitude changes, There is a problem that the data is not correctly reproduced by the identification circuit and an error occurs.
本発明のAPDバイアス電圧制御回路は、アノードが第
1の抵抗を介して接地されたアバランシェフォトダイオ
ードのカソードに第2の抵抗を介して接続されかつアバ
ランシェフォトダイオードにバイアス電圧を印加する高
電圧発生回路と、アバランシェフォトダイオードのアノ
ードに接続されかつアバランシェフォトダイオードの出
力信号のピーク値を検出するピーク検出回路と、このピ
ーク検出回路に接続されかつピーク検出回路の出力電圧
を反転増幅する反転増幅回路と、コレクタがアバランシ
ェフォトダイオードのカソードに接続されエミッタが接
地されベースが反転増幅回路の出力側に接続されたトラ
ンジスタとを備えたものである。The APD bias voltage control circuit according to the present invention includes a high-voltage generation circuit that connects a cathode of an avalanche photodiode whose anode is grounded via a first resistor via a second resistor and applies a bias voltage to the avalanche photodiode. A peak detection circuit connected to the anode of the avalanche photodiode and detecting the peak value of the output signal of the avalanche photodiode, and an inverting amplifier circuit connected to the peak detection circuit and inverting and amplifying the output voltage of the peak detection circuit And a transistor having a collector connected to the cathode of the avalanche photodiode, an emitter grounded, and a base connected to the output side of the inverting amplifier circuit.
本発明においては、トランジスタのベース電圧を制御
することでAPDのバイアス電圧を制御する。In the present invention, the bias voltage of the APD is controlled by controlling the base voltage of the transistor.
以下、図面に基づき本発明の実施例を詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第1図は本発明によるAPDバイアス電圧制御回路の一
実施例を示す構成図である。FIG. 1 is a block diagram showing one embodiment of an APD bias voltage control circuit according to the present invention.
図において、1は制御端子、2は反転増幅回路、3は
高電圧発生回路、4は抵抗(抵抗値R)、5はトランジ
スタ、6はAPD、7は光フアイバ伝送路、8は等化増幅
回路で、この等化増幅回路8は第2図における等化増幅
回路11に相当する。In the figure, 1 is a control terminal, 2 is an inverting amplifier circuit, 3 is a high voltage generating circuit, 4 is a resistor (resistance value R), 5 is a transistor, 6 is an APD, 7 is an optical fiber transmission line, and 8 is an equalizing amplifier. In the circuit, the equalizing amplifier circuit 8 corresponds to the equalizing amplifier circuit 11 in FIG.
そして、APD6のアノードは第1の抵抗を介して接地さ
れており、APD6のカソードには第2の抵抗4を介してAP
D6にバイアス電圧を印加する高電圧発生回路3が接続さ
れている。また、APD6のアノードには等化増幅回路8を
介して出力信号のピーク値を検出するピーク検出回路12
が接続されており、このピーク検出回路12には反転増幅
回路2が接続されている。また、トランジスタ5のコレ
クタはAPD6のカソードに接続され、エミッタは接地さ
れ、ベースは反転増幅回路2の出力側に接続されてい
る。このトランジスタ5のベース電圧でAPD6のバイアス
電圧が制御される。The anode of the APD 6 is grounded via the first resistor, and the cathode of the APD 6 is connected to the cathode of the APD 6 via the second resistor 4.
A high voltage generating circuit 3 for applying a bias voltage to D6 is connected. Further, a peak detection circuit 12 for detecting a peak value of an output signal via an equalizing amplifier circuit 8 is connected to the anode of the APD 6.
Is connected to the peak detection circuit 12, and the inverting amplification circuit 2 is connected to the peak detection circuit 12. The collector of the transistor 5 is connected to the cathode of the APD 6, the emitter is grounded, and the base is connected to the output side of the inverting amplifier circuit 2. The bias voltage of the APD 6 is controlled by the base voltage of the transistor 5.
つぎにこの第1図に示す実施例の動作を第2図を参照
して説明する。Next, the operation of the embodiment shown in FIG. 1 will be described with reference to FIG.
制御端子1に印加された第2図に示すピーク検出回路
12の出力電圧は、反転増幅回路2で反転増幅され、トラ
ンジスタ5のベースに印加される。Peak detection circuit shown in FIG. 2 applied to control terminal 1
The output voltage of 12 is inverted and amplified by the inverting amplifier circuit 2 and applied to the base of the transistor 5.
このとき、トランジスタ5のVB−IC特性で定まるコレ
クタ電流により、高電圧発生回路3の出力電圧をIC×R
〔V〕電圧降下させAPD6のバイアス電圧とすることで、
APD6の光電流増倍率を制御している。At this time, the output voltage of the high voltage generation circuit 3 is set to I C × R by the collector current determined by the V B -I C characteristic of the transistor 5.
[V] By dropping the voltage to the bias voltage of APD6,
Controls the photocurrent multiplication factor of APD6.
以上説明したように本発明は、高電圧発生回路の出力
端子に抵抗を介してトランジスタのコレクタを接続し、
このトランジスタのエミツタを接地し、そのトランジス
タのコレクタをAPDに接続するよう構成し、トランジス
タのベース電圧を制御することでAPDのバイアス電圧を
制御することにより、APDのバイアス電圧応答速度が改
善され、受光レベルの急変に対しても信号電圧振幅を一
定に保つことができる効果がある。As described above, the present invention connects the collector of the transistor to the output terminal of the high-voltage generation circuit via a resistor,
The emitter of this transistor is grounded, the collector of the transistor is connected to the APD, and the bias voltage of the APD is improved by controlling the bias voltage of the APD by controlling the base voltage of the transistor. There is an effect that the signal voltage amplitude can be kept constant even for a sudden change in the light receiving level.
第1図は本発明によるAPDバイアス電圧制御回路の一実
施例を示す構成図、第2図は一般に用いられるAPD制御
方式を示すブロツク図、第3図は従来のAPDバイアス電
圧制御回路の一例を示す構成図である。 1……制御端子、2……反転増幅回路、3……高電圧発
生回路、4……抵抗、5……トランジスタ、6……APD
(アバランシエフオトダイオード)。FIG. 1 is a block diagram showing an embodiment of an APD bias voltage control circuit according to the present invention, FIG. 2 is a block diagram showing a commonly used APD control method, and FIG. 3 is an example of a conventional APD bias voltage control circuit. FIG. 1 ... Control terminal, 2 ... Inverting amplifier circuit, 3 ... High voltage generation circuit, 4 ... Resistance, 5 ... Transistor, 6 ... APD
(Avalanche photodiode).
Claims (1)
アバランシェフォトダイオードのカソードに第2の抵抗
を介して接続されかつ前記アバランシェフォトダイオー
ドにバイアス電圧を印加する高電圧発生回路と、 前記アバランシェフォトダイオードのアノードに接続さ
れかつ前記アバランシェフォトダイオードの出力信号の
ピーク値を検出するピーク検出回路と、 前記ピーク検出回路に接続されかつ前記ピーク検出回路
の出力電圧を反転増幅する反転増幅回路と、 コレクタが前記アバランシェフォトダイオードのカソー
ドに接続され、エミッタが接地され、ベースが前記反転
増幅回路の出力側に接続されたトランジスタとを備え、 前記トランジスタのベース電圧で前記アバランシェフォ
トダイオードのバイアス電圧が制御されることを特徴と
するAPDバイアス電圧制御回路。A high-voltage generation circuit having an anode connected to a cathode of an avalanche photodiode grounded via a first resistor via a second resistor and applying a bias voltage to the avalanche photodiode; A peak detection circuit connected to an anode of an avalanche photodiode and detecting a peak value of an output signal of the avalanche photodiode; and an inverting amplifier circuit connected to the peak detection circuit and inverting and amplifying an output voltage of the peak detection circuit. A transistor having a collector connected to the cathode of the avalanche photodiode, an emitter grounded, and a base connected to the output side of the inverting amplifier circuit, wherein a bias voltage of the avalanche photodiode is set at a base voltage of the transistor. To be controlled Characteristic APD bias voltage control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63198804A JP2751229B2 (en) | 1988-08-11 | 1988-08-11 | APD bias voltage control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63198804A JP2751229B2 (en) | 1988-08-11 | 1988-08-11 | APD bias voltage control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0250534A JPH0250534A (en) | 1990-02-20 |
JP2751229B2 true JP2751229B2 (en) | 1998-05-18 |
Family
ID=16397190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63198804A Expired - Lifetime JP2751229B2 (en) | 1988-08-11 | 1988-08-11 | APD bias voltage control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2751229B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04359479A (en) * | 1991-06-04 | 1992-12-11 | Mitsubishi Electric Corp | Photodiode device |
FR2684506A1 (en) * | 1991-11-29 | 1993-06-04 | Thomson Composants Militaires | LIGHT SIGNAL RECEIVER. |
JP4590974B2 (en) | 2004-08-09 | 2010-12-01 | 住友電気工業株式会社 | Optical receiver circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61182336A (en) * | 1985-02-07 | 1986-08-15 | Fujitsu Ltd | Apd protecting circuit |
JPS6285013U (en) * | 1985-11-19 | 1987-05-30 | ||
JPS62217739A (en) * | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | Bias voltage control circuit of avalanche photodiode |
-
1988
- 1988-08-11 JP JP63198804A patent/JP2751229B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0250534A (en) | 1990-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4954786A (en) | Optical amplifying device | |
JPS6012826B2 (en) | receiving circuit | |
JP2751229B2 (en) | APD bias voltage control circuit | |
JPH10276048A (en) | Offset compensation circuit | |
JPS6377171A (en) | Optical receiver | |
JP3270221B2 (en) | Optical signal receiving circuit | |
JPH02126710A (en) | Bias voltage controlled circuit for avalanche photo diode | |
US4654892A (en) | Electro-optical system using light modulation | |
EP0377978A2 (en) | A PLL control apparatus | |
JPH0129333B2 (en) | ||
JPH0352028Y2 (en) | ||
JP2994442B2 (en) | Semiconductor laser controller | |
JPS59221026A (en) | Receiving circuit of digital signal | |
JP2641592B2 (en) | Optical receiving circuit | |
JPS60117930A (en) | Photo-electric conversion circuit | |
EP0767534A1 (en) | Signal processing circuit and method | |
JP2734026B2 (en) | Semiconductor laser drive circuit | |
JPH0541555A (en) | Automatic optical output control circuit | |
JP2945051B2 (en) | Semiconductor laser controller | |
JPS6058731A (en) | Input signal disconnection detecting circuit of optical repeater | |
JP2518522B2 (en) | Optical receiver circuit | |
JPH08125619A (en) | Burst light reception circuit | |
JPS6313534A (en) | Bias voltage control circuit | |
JPS60250730A (en) | Optical receiver | |
JPS62151038A (en) | Laser drive current monitor circuit |