JP2750341B2 - 図的言語翻訳装置 - Google Patents
図的言語翻訳装置Info
- Publication number
- JP2750341B2 JP2750341B2 JP10560286A JP10560286A JP2750341B2 JP 2750341 B2 JP2750341 B2 JP 2750341B2 JP 10560286 A JP10560286 A JP 10560286A JP 10560286 A JP10560286 A JP 10560286A JP 2750341 B2 JP2750341 B2 JP 2750341B2
- Authority
- JP
- Japan
- Prior art keywords
- signal flow
- language
- flow diagram
- history
- graphical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタル信号処理の分野で広く用いら
れる信号流れ図を、実行可能な図的中間言語（Diagramm
atical Data−Driven Language;D3L）（西川，寺田，浅
田：“履歴依存性を許すデータ駆動図式",信学論
（Ｄ）,J66−D,10,pp.1169−1176（1983−10）．）に翻
訳する図的言語翻訳装置に関するものである。 〔従来の技術〕 近年における計算機の応用分野の拡大とともに、計算
機のプログラミング言語を、いかに容易な言語とするか
が重要な課題となっている。 現在の計算機プログラムは、因習的な逐次実行制御方
式をその主な基礎としているため、次のような基本的欠
陥を有している。即ち、要求機能を記述すべき言語が、
アドレス指定形の一次元記憶構造を反映して、代入文を
基本的な構造として採用しているために、 i.副作用を生じない記述を得ることが、記憶セルの概念
が随伴するため、本質的に困難であること、又、 ii.生成されたプログラムが副作用を生じないことの検
証が非常に困難であること、 iii.必要な処理とは本質的に無関係なアドレス処理を意
識した記述を要求されること、 などの欠陥によって本質的に安全なプログラムの生成が
不可能であることがまず挙げられる。更に、この機能記
述言語が一次元的実行構造を反映して、制御の流れを処
理と同様に記述することを要求するため、現在のソフト
ウェアは、 i.一般に立体的構造を有する仕様記述を実行可能な（要
求機能記述）言語で表現する際に、記述言語が一次元的
であるために、仕様の含む立体構造が隠蔽されること、
及び、 ii.仕様の含む立体的構造を一次元構造に写像する際
に、実行順序の決定、即ち制御構造の埋め込みがプログ
ラマの恣意に委ねられるために、生成されるプログラム
の構造が一意に定まらないこと、 などの欠陥によって、了解性が決定的に失われると言う
致命的な欠点を含んでいる。 並列処理記述言語に関しても、現在までに数多くの研
究がある。然し、並列処理の記述は、一般にプロセス同
期、共有データの一貫性の保証などの問題のために必ず
しも簡単ではないとされてきた。この困難の多くは、本
質的に逐次処理の概念に基づく、文章形の記述によって
並列処理を記述することに起因している。 〔発明が解決しようとする問題点〕 このように従来のプログラミング方式では、その言語
の難解さ等のためにプログラミングに多大の労力を要す
るのみならず、システムの改良，保守等においても困難
性を伴う。 本件発明は、 i.システムの機能記述に、了解性に優れた、階層的な図
的手法を導入すること、 ii.この図的仕様記述から機械的に実行可能な副作用の
ないプログラムを生成すること、 を目的としている。 ディジタル信号処理の分野では、設計者がそのアイデ
アを表現するために信号流れ図が広く用いられる。この
信号流れ図は、信号のシステムへの入力から出力に至る
経路及びその経路中の各処理を示したものであり、例え
ば伝達関数Ｈ（Ｚ） は第６図で示すように図示される。 本件発明者は、この信号流れ図の記述の容易性に着目
し、信号流れ図を実行可能なプログラミング言語、即ち
図的中間言語（D3L）に変換する手段を開発した。 ここで、図的中間言語D3Lは、高水準の非手続き的機
能記述に内在する並列処理構造を反映する図的記述形式
を採用し、さらに、並行プロセス間の副作用が生じない
ことを自動的に検証できる性質を付与することを主要な
目的として設計されている。 D3Lは、階層的あるいは再帰的なブロック構造を有す
るデータ駆動図式として定義され、履歴依存性を含め
て、副作用のない厳密な実行規則をデータ駆動原理に基
づいて定めているため、 i.大規模な問題に対しても、構造化による優れた了解性
を保証できる、階層的モジュール化が可能であること、 ii.高度並列処理に必要な同時平行／パイプライン処理
を含む並列処理構造が陽に記述可能であること、更に、 iii.履歴依存性を含む処理に関しても、副作用のない実
行を保証する検証性をもつこと、 などの特徴を有している。 そしてD3Lプログラムでは、全ての処理は、他の状況
と無関係に、各処理のデータ従属性に基づく発火条件だ
けに着目して、それぞれの処理の実行を独立して開始し
てよいことが保証される。即ち、同時に発火条件を満足
した多数の処理が並列に処理を実行しても相互干渉を起
こさない保証が図式に採り入れられているため、副作用
のない厳密な高度並列処理の記述が可能である。 プログラムの正しさは、それ自体に議論できるもので
はなく、あくまで定められた仕様に対して論議する必要
がある。例えば、従来の検証方法では、プログラムの仕
様を入力表明と出力表明の組として定義し、入力表明を
満たす正当な入力に対してプログラムを実行した時、プ
ログラムが確かに停止し且つ出力表明を満たす正当な出
力が得られる場合にそのプログラムを全正当であると定
義している。この全正当を証明する手法として、部分正
当性及び停止性を示す方法などがある。 D3Lでは、従来形の逐次実行制御形式のプログラムと
は異なって、全ての処理が処理資源が許す限り非同期に
並列実行されるので、プログラムの正当性の検証は一見
困難になるように考えられる。しかしD3Lでは、プログ
ラムの基本的な制御構造を、連接，選択，再帰，履歴依
存に限定し、図式中のノード或いはブロックの関数性，
及びそれらの半順序関係を保証すると共に、値のみなら
ず真理値をその定義域とするトークンの流れに関して厳
密なデータ駆動形実行規則を保存しているため、高度並
列実行による副作用は完全に回避可能となっている。 例えば前記伝達関数Ｈ（Ｚ）をこのD3Lで表現した場
合、第７図に示すようになる（詳細は後述する）。 ところが、信号流れ図から該言語に変換する過程にお
いてはその言語の意味を理解する必要がある。即ち、信
号流れ図は単に信号の流れを表現するものでしかないの
で、D3L言語を理解したプログラマーが上記信号流れ図
をD3L言語に変換する必要がある。 この発明は、かかる状況に鑑みてなされたもので、信
号の流れ図を記述することによりこれを直接的に、しか
も上記信号流れ図に含まれる並列性を保持したまま安全
なプログラミングとして図的中間言語D3Lに変換できる
図的言語翻訳装置を得ることを目的とする。 ここで信号流れ図について詳細に考察すると、通常、
ディジタル信号処理の分野で用いられる信号流れ図は、
第８図に示すように、加算を表わす節点（同図（ａ））
と、定数乗算，遅延等の変換操作を表わす枝（同図
（ｂ）〜（ｄ））からなる回路で表わされる。そしてこ
の信号流れ図において、逐次的に各節点の信号の値を計
算することが可能であれば、即ち遅延を含まないループ
が存在しなければ、その信号流れ図が表すシステムの出
力を直接的に計算するアルゴリズムが存在する。従って
このような信号流れ図の表わすシステムの意味を機械的
に一意に決定できることになる。換言すれば、プログラ
ミングに際し信号流れ図を利用者言語として用い、該信
号流れ図から機械的に図的中間言語D3Lに変換すること
ができることになる。 この場合信号流れ図においては、遅延枝により、現在
の信号値が過去の信号値に依存するという履歴依存性が
表現されているが、このような履歴依存処理をD3Lで実
現するには、各遅延枝に履歴（メモリ）を割当て、該各
遅延枝を信号が通過する際上記履歴を参照することと
し、また次の信号での参照に備えて現在の信号値で上記
履歴を更新すればよいことになる。また加算，定数演算
をD3Lで実現するには、データ駆動原理に従う関数的処
理として実現できることとなる。 〔問題点を解決するための手段〕 そこでこの発明に係る図的言語翻訳装置は、入力信号
流れ図を順序形式（Precedence Form）に変換する前置
変換手段と、該順序形式に変換して得られる図式に含ま
れる節点及び遅延枝を除く枝をノード及びアークに変換
する非遅延枝変換手段と、各遅延枝に履歴を割当て、該
各履歴に対して参照ノード及び更新ノードを生成する遅
延枝変換手段と、上記各履歴のアクセス順序が参照後更
新となるよう制御アークを追加する制御アーク生成手段
とを設けたものである。 〔作用〕 この発明においては、まず信号流れ図を信号処理の順
序に応じた形式の図式に変換し、該図式に含まれる節点
及び遅延枝を除く枝をノードとアークに変換し、その後
各遅延枝に履歴を割当てるとともに各履歴に対して該各
履歴を参照するための参照ノード及び更新するための更
新ノードを作成する。そしてさらにこの各履歴に対し、
そのアクセス順序が参照後更新となるように制御アーク
を追加して、信号流れ図から直接にD3Lプログラムを生
成する。 〔実施例〕 以下、本発明の実施例を図について説明する。まず第
２図により、本実施例による図的言語翻訳装置が適用さ
れる図的言語処理体系について説明する。図において、
10は利用者言語としての信号流れ図、20はこの信号流れ
図10を実行可能な図的中間言語D3L30に変換するコンパ
イラであり、このコンパイラ20が本発明の図的言語翻訳
装置に相当するものである。また、40はD3L表現から対
象とする高度並列処理システム構成50（ハードウェア）
に適した実行形式を生成するトランスレータである。 次に本発明の一実施例による図的言語翻訳装置の構成
を第１図に従って説明する。図において、21は入力され
た信号流れ図を順序形式、即ち信号処理の順序に応じた
形式の図式に変換する前置変換手段、22は該図式に含ま
れる節点と非遅延枝をD3Lに変換する非遅延枝変換手
段、23は各遅延枝をD3Lに変換する遅延枝変換手段、24
は上記各遅延枝のアクセス順序を決定する制御アークを
追加する制御アーク生成手段である。また、25は上記遅
延枝に割当てられた履歴（メモリ）に初期値を与える初
期値設定手段、26は与えられた信号流れ図中に該図式に
て定義されていない未定義関数が有るか無いかを判定す
る判定手段である。 次に動作について説明する。 第３図及び第４図に信号流れ図の記述要素とD3L表現
との対応を示す。以下、一例として第６図に示す信号流
れ図から第７図に示すD3Lプログラムを生成する手順に
ついて説明する。 グラフィックディスプレイ装置等にて第５図（ａ）に
示すような信号流れ図が作成される（入力される）と、
まず該信号流れ図を順序形式に変換して同図（ｂ）に示
すような図式DP0を得る。そしてこの図式DP0に含まれる
全ての節点n1〜n5,Z1,Z2と遅延枝を除く全ての非遅延枝
について、第３図に示す対応でもってD3Lへの変換、即
ちノード及びアークへの変換を行い、図式DP1を得る
（第５図（ｃ）参照）。そして次に、図式DP1に含まれ
る遅延枝のそれぞれを第４図に示す対応に従ってD3L表
現に変換する。即ち各遅延枝に対して履歴Z1,Z2を割当
て、入力信号をトリガとする履歴Z1,Z2の参照プリミテ
ィブ（GET）を生成して、第５図（ｄ）に示すように遅
延枝の出力を与えるノードZ1a,Z2aを作成する。又これ
と同時に、遅延枝の入力信号による履歴の更新プリミィ
ブ（PUT）を生成して更新ノードZ1b,Z2bを作成する。こ
のようにして、第５図（ｄ）に示すような図式DP2を得
る。 このとき、履歴Z1に対しては、第５図（ｄ）の一点鎖
線で示すような信号処理、即ち参照後更新となるので正
常な履歴依存処理が保証されるが、履歴Z2に対しては、
そのアクセス順序が参照後更新となるか否かは不確実で
ある。そこでこの履歴Z2においても正常な履歴依存処理
がなされるよう、第５図（ｅ）の図式DP3に示すように
該履歴Z2の参照を行うノードから更新を行うノードへの
制御アークＣを追加し、確実に参照後更新となるように
する。そして次に線形時不変システムにおいては上記全
ての履歴の初期値として０を与える。 このようにして、第５図（ａ）に示す信号流れ図から
D3Lプログラムを生成するが、もし上記図式DP3に未定義
の伝達関数が含まれていれば、その伝達関数を実現する
信号流れ図について、上記同様の動作を繰り返す。 このように本実施例では、通常、設計者が用いる信号
流れ図をそのまま利用者言語として用い、これを機械的
に図的中間言語D3Lへ翻訳するようにしたので、プログ
ラミング言語の知識を全く知らない場合にも非常に容易
にプログラムすることができる。しかも、上記コンパイ
ルの過程において信号流れ図の有する並列性を損なうこ
とがない。即ち上記実施例においてa1,a2,−b1,−b2の
各定義乗算等を並列に実行可能である。 〔発明の効果〕 以上のように、本発明によれば、信号流れ図を順序形
式に変換し、該順序形式に含まれる節点及び非遅延枝を
ノードとアークに変換するとともに、遅延枝に対して履
歴を割当て、該履歴のアクセス順序を制御アークにより
参照後更新となるようにしたので、信号処理の分野で広
く用いられる信号流れ図を、該信号流れ図に含まれる並
列性を保存したまま、直接実行可能なD3Lプログラムに
翻訳でき、プログラミング言語を全く知らない場合でも
非常に容易にプログラムできる効果がある。
れる信号流れ図を、実行可能な図的中間言語（Diagramm
atical Data−Driven Language;D3L）（西川，寺田，浅
田：“履歴依存性を許すデータ駆動図式",信学論
（Ｄ）,J66−D,10,pp.1169−1176（1983−10）．）に翻
訳する図的言語翻訳装置に関するものである。 〔従来の技術〕 近年における計算機の応用分野の拡大とともに、計算
機のプログラミング言語を、いかに容易な言語とするか
が重要な課題となっている。 現在の計算機プログラムは、因習的な逐次実行制御方
式をその主な基礎としているため、次のような基本的欠
陥を有している。即ち、要求機能を記述すべき言語が、
アドレス指定形の一次元記憶構造を反映して、代入文を
基本的な構造として採用しているために、 i.副作用を生じない記述を得ることが、記憶セルの概念
が随伴するため、本質的に困難であること、又、 ii.生成されたプログラムが副作用を生じないことの検
証が非常に困難であること、 iii.必要な処理とは本質的に無関係なアドレス処理を意
識した記述を要求されること、 などの欠陥によって本質的に安全なプログラムの生成が
不可能であることがまず挙げられる。更に、この機能記
述言語が一次元的実行構造を反映して、制御の流れを処
理と同様に記述することを要求するため、現在のソフト
ウェアは、 i.一般に立体的構造を有する仕様記述を実行可能な（要
求機能記述）言語で表現する際に、記述言語が一次元的
であるために、仕様の含む立体構造が隠蔽されること、
及び、 ii.仕様の含む立体的構造を一次元構造に写像する際
に、実行順序の決定、即ち制御構造の埋め込みがプログ
ラマの恣意に委ねられるために、生成されるプログラム
の構造が一意に定まらないこと、 などの欠陥によって、了解性が決定的に失われると言う
致命的な欠点を含んでいる。 並列処理記述言語に関しても、現在までに数多くの研
究がある。然し、並列処理の記述は、一般にプロセス同
期、共有データの一貫性の保証などの問題のために必ず
しも簡単ではないとされてきた。この困難の多くは、本
質的に逐次処理の概念に基づく、文章形の記述によって
並列処理を記述することに起因している。 〔発明が解決しようとする問題点〕 このように従来のプログラミング方式では、その言語
の難解さ等のためにプログラミングに多大の労力を要す
るのみならず、システムの改良，保守等においても困難
性を伴う。 本件発明は、 i.システムの機能記述に、了解性に優れた、階層的な図
的手法を導入すること、 ii.この図的仕様記述から機械的に実行可能な副作用の
ないプログラムを生成すること、 を目的としている。 ディジタル信号処理の分野では、設計者がそのアイデ
アを表現するために信号流れ図が広く用いられる。この
信号流れ図は、信号のシステムへの入力から出力に至る
経路及びその経路中の各処理を示したものであり、例え
ば伝達関数Ｈ（Ｚ） は第６図で示すように図示される。 本件発明者は、この信号流れ図の記述の容易性に着目
し、信号流れ図を実行可能なプログラミング言語、即ち
図的中間言語（D3L）に変換する手段を開発した。 ここで、図的中間言語D3Lは、高水準の非手続き的機
能記述に内在する並列処理構造を反映する図的記述形式
を採用し、さらに、並行プロセス間の副作用が生じない
ことを自動的に検証できる性質を付与することを主要な
目的として設計されている。 D3Lは、階層的あるいは再帰的なブロック構造を有す
るデータ駆動図式として定義され、履歴依存性を含め
て、副作用のない厳密な実行規則をデータ駆動原理に基
づいて定めているため、 i.大規模な問題に対しても、構造化による優れた了解性
を保証できる、階層的モジュール化が可能であること、 ii.高度並列処理に必要な同時平行／パイプライン処理
を含む並列処理構造が陽に記述可能であること、更に、 iii.履歴依存性を含む処理に関しても、副作用のない実
行を保証する検証性をもつこと、 などの特徴を有している。 そしてD3Lプログラムでは、全ての処理は、他の状況
と無関係に、各処理のデータ従属性に基づく発火条件だ
けに着目して、それぞれの処理の実行を独立して開始し
てよいことが保証される。即ち、同時に発火条件を満足
した多数の処理が並列に処理を実行しても相互干渉を起
こさない保証が図式に採り入れられているため、副作用
のない厳密な高度並列処理の記述が可能である。 プログラムの正しさは、それ自体に議論できるもので
はなく、あくまで定められた仕様に対して論議する必要
がある。例えば、従来の検証方法では、プログラムの仕
様を入力表明と出力表明の組として定義し、入力表明を
満たす正当な入力に対してプログラムを実行した時、プ
ログラムが確かに停止し且つ出力表明を満たす正当な出
力が得られる場合にそのプログラムを全正当であると定
義している。この全正当を証明する手法として、部分正
当性及び停止性を示す方法などがある。 D3Lでは、従来形の逐次実行制御形式のプログラムと
は異なって、全ての処理が処理資源が許す限り非同期に
並列実行されるので、プログラムの正当性の検証は一見
困難になるように考えられる。しかしD3Lでは、プログ
ラムの基本的な制御構造を、連接，選択，再帰，履歴依
存に限定し、図式中のノード或いはブロックの関数性，
及びそれらの半順序関係を保証すると共に、値のみなら
ず真理値をその定義域とするトークンの流れに関して厳
密なデータ駆動形実行規則を保存しているため、高度並
列実行による副作用は完全に回避可能となっている。 例えば前記伝達関数Ｈ（Ｚ）をこのD3Lで表現した場
合、第７図に示すようになる（詳細は後述する）。 ところが、信号流れ図から該言語に変換する過程にお
いてはその言語の意味を理解する必要がある。即ち、信
号流れ図は単に信号の流れを表現するものでしかないの
で、D3L言語を理解したプログラマーが上記信号流れ図
をD3L言語に変換する必要がある。 この発明は、かかる状況に鑑みてなされたもので、信
号の流れ図を記述することによりこれを直接的に、しか
も上記信号流れ図に含まれる並列性を保持したまま安全
なプログラミングとして図的中間言語D3Lに変換できる
図的言語翻訳装置を得ることを目的とする。 ここで信号流れ図について詳細に考察すると、通常、
ディジタル信号処理の分野で用いられる信号流れ図は、
第８図に示すように、加算を表わす節点（同図（ａ））
と、定数乗算，遅延等の変換操作を表わす枝（同図
（ｂ）〜（ｄ））からなる回路で表わされる。そしてこ
の信号流れ図において、逐次的に各節点の信号の値を計
算することが可能であれば、即ち遅延を含まないループ
が存在しなければ、その信号流れ図が表すシステムの出
力を直接的に計算するアルゴリズムが存在する。従って
このような信号流れ図の表わすシステムの意味を機械的
に一意に決定できることになる。換言すれば、プログラ
ミングに際し信号流れ図を利用者言語として用い、該信
号流れ図から機械的に図的中間言語D3Lに変換すること
ができることになる。 この場合信号流れ図においては、遅延枝により、現在
の信号値が過去の信号値に依存するという履歴依存性が
表現されているが、このような履歴依存処理をD3Lで実
現するには、各遅延枝に履歴（メモリ）を割当て、該各
遅延枝を信号が通過する際上記履歴を参照することと
し、また次の信号での参照に備えて現在の信号値で上記
履歴を更新すればよいことになる。また加算，定数演算
をD3Lで実現するには、データ駆動原理に従う関数的処
理として実現できることとなる。 〔問題点を解決するための手段〕 そこでこの発明に係る図的言語翻訳装置は、入力信号
流れ図を順序形式（Precedence Form）に変換する前置
変換手段と、該順序形式に変換して得られる図式に含ま
れる節点及び遅延枝を除く枝をノード及びアークに変換
する非遅延枝変換手段と、各遅延枝に履歴を割当て、該
各履歴に対して参照ノード及び更新ノードを生成する遅
延枝変換手段と、上記各履歴のアクセス順序が参照後更
新となるよう制御アークを追加する制御アーク生成手段
とを設けたものである。 〔作用〕 この発明においては、まず信号流れ図を信号処理の順
序に応じた形式の図式に変換し、該図式に含まれる節点
及び遅延枝を除く枝をノードとアークに変換し、その後
各遅延枝に履歴を割当てるとともに各履歴に対して該各
履歴を参照するための参照ノード及び更新するための更
新ノードを作成する。そしてさらにこの各履歴に対し、
そのアクセス順序が参照後更新となるように制御アーク
を追加して、信号流れ図から直接にD3Lプログラムを生
成する。 〔実施例〕 以下、本発明の実施例を図について説明する。まず第
２図により、本実施例による図的言語翻訳装置が適用さ
れる図的言語処理体系について説明する。図において、
10は利用者言語としての信号流れ図、20はこの信号流れ
図10を実行可能な図的中間言語D3L30に変換するコンパ
イラであり、このコンパイラ20が本発明の図的言語翻訳
装置に相当するものである。また、40はD3L表現から対
象とする高度並列処理システム構成50（ハードウェア）
に適した実行形式を生成するトランスレータである。 次に本発明の一実施例による図的言語翻訳装置の構成
を第１図に従って説明する。図において、21は入力され
た信号流れ図を順序形式、即ち信号処理の順序に応じた
形式の図式に変換する前置変換手段、22は該図式に含ま
れる節点と非遅延枝をD3Lに変換する非遅延枝変換手
段、23は各遅延枝をD3Lに変換する遅延枝変換手段、24
は上記各遅延枝のアクセス順序を決定する制御アークを
追加する制御アーク生成手段である。また、25は上記遅
延枝に割当てられた履歴（メモリ）に初期値を与える初
期値設定手段、26は与えられた信号流れ図中に該図式に
て定義されていない未定義関数が有るか無いかを判定す
る判定手段である。 次に動作について説明する。 第３図及び第４図に信号流れ図の記述要素とD3L表現
との対応を示す。以下、一例として第６図に示す信号流
れ図から第７図に示すD3Lプログラムを生成する手順に
ついて説明する。 グラフィックディスプレイ装置等にて第５図（ａ）に
示すような信号流れ図が作成される（入力される）と、
まず該信号流れ図を順序形式に変換して同図（ｂ）に示
すような図式DP0を得る。そしてこの図式DP0に含まれる
全ての節点n1〜n5,Z1,Z2と遅延枝を除く全ての非遅延枝
について、第３図に示す対応でもってD3Lへの変換、即
ちノード及びアークへの変換を行い、図式DP1を得る
（第５図（ｃ）参照）。そして次に、図式DP1に含まれ
る遅延枝のそれぞれを第４図に示す対応に従ってD3L表
現に変換する。即ち各遅延枝に対して履歴Z1,Z2を割当
て、入力信号をトリガとする履歴Z1,Z2の参照プリミテ
ィブ（GET）を生成して、第５図（ｄ）に示すように遅
延枝の出力を与えるノードZ1a,Z2aを作成する。又これ
と同時に、遅延枝の入力信号による履歴の更新プリミィ
ブ（PUT）を生成して更新ノードZ1b,Z2bを作成する。こ
のようにして、第５図（ｄ）に示すような図式DP2を得
る。 このとき、履歴Z1に対しては、第５図（ｄ）の一点鎖
線で示すような信号処理、即ち参照後更新となるので正
常な履歴依存処理が保証されるが、履歴Z2に対しては、
そのアクセス順序が参照後更新となるか否かは不確実で
ある。そこでこの履歴Z2においても正常な履歴依存処理
がなされるよう、第５図（ｅ）の図式DP3に示すように
該履歴Z2の参照を行うノードから更新を行うノードへの
制御アークＣを追加し、確実に参照後更新となるように
する。そして次に線形時不変システムにおいては上記全
ての履歴の初期値として０を与える。 このようにして、第５図（ａ）に示す信号流れ図から
D3Lプログラムを生成するが、もし上記図式DP3に未定義
の伝達関数が含まれていれば、その伝達関数を実現する
信号流れ図について、上記同様の動作を繰り返す。 このように本実施例では、通常、設計者が用いる信号
流れ図をそのまま利用者言語として用い、これを機械的
に図的中間言語D3Lへ翻訳するようにしたので、プログ
ラミング言語の知識を全く知らない場合にも非常に容易
にプログラムすることができる。しかも、上記コンパイ
ルの過程において信号流れ図の有する並列性を損なうこ
とがない。即ち上記実施例においてa1,a2,−b1,−b2の
各定義乗算等を並列に実行可能である。 〔発明の効果〕 以上のように、本発明によれば、信号流れ図を順序形
式に変換し、該順序形式に含まれる節点及び非遅延枝を
ノードとアークに変換するとともに、遅延枝に対して履
歴を割当て、該履歴のアクセス順序を制御アークにより
参照後更新となるようにしたので、信号処理の分野で広
く用いられる信号流れ図を、該信号流れ図に含まれる並
列性を保存したまま、直接実行可能なD3Lプログラムに
翻訳でき、プログラミング言語を全く知らない場合でも
非常に容易にプログラムできる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例による図的言語翻訳装置の機
能ブロック図、第２図は該装置が適用される図的言語処
理体系を示す図、第３図は信号流れ図における節点及び
非遅延枝とD3L表現との対応を示す図、第４図は同様に
遅延枝とD3L表現との対応を示す図、第５図（ａ）ない
し（ｅ）は第１図の装置により信号流れ図からD3Lプロ
グラムを作成するまでの過程を示す図、第６図は信号流
れ図の一例を示す図、第７図はそのD3Lプログラムを示
す図、第８図は信号流れ図の記述要素を示す図である。 10……信号流れ図、20……コンパイラ、21……前置変換
手段、22……非遅延枝変換手段、23……遅延枝変換手
段、24……制御アーク生成手段、25……初期値設定手
段、26……判定手段。
能ブロック図、第２図は該装置が適用される図的言語処
理体系を示す図、第３図は信号流れ図における節点及び
非遅延枝とD3L表現との対応を示す図、第４図は同様に
遅延枝とD3L表現との対応を示す図、第５図（ａ）ない
し（ｅ）は第１図の装置により信号流れ図からD3Lプロ
グラムを作成するまでの過程を示す図、第６図は信号流
れ図の一例を示す図、第７図はそのD3Lプログラムを示
す図、第８図は信号流れ図の記述要素を示す図である。 10……信号流れ図、20……コンパイラ、21……前置変換
手段、22……非遅延枝変換手段、23……遅延枝変換手
段、24……制御アーク生成手段、25……初期値設定手
段、26……判定手段。
─────────────────────────────────────────────────────
フロントページの続き
審査官 廣岡 浩平
(56)参考文献 Ｊａｃｏｂ ＲＪＫ“Ａ ｓｔａｔｅ
ｔｒａｎ ｓｉｔｉｏｎ ｄｉａｇｒ
ａｍ ｌａｎｇｕａｇｅ ｆｏｒ ｖｉ
ｓｕａｌ ｐｒｏｇｒａｍｍｉｎｇ”,
ＩＥＥＥ Ｃｏｍｐｕｔｅｒ，Ｖｏｌ.
18，Ｎｏ．８（1985）ｐｐ．51−59.
明智他“図的データ駆動形言語ＵＬ１
の仕様”情報処理学会 第32回全国大会
講演論文集，Ｖｏｌ．１，Ｎｏ．５Ｒ−
２（1986−３−11〜13）ｐｐ．209〜
210.
西川他“図的データ駆動形言語ＵＬ１
の言語処理系”情報処理学会 第32回全
国大会講演論文集，Ｖｏｌ．１，Ｎｏ.
５Ｒ−３（1986−３−11〜13）ｐｐ.
211〜212.
Claims (1)
- (57)【特許請求の範囲】 １．信号流れ図を実行可能な図的中間言語に翻訳する図
的言語翻訳装置であって、 入力された信号流れ図を順序形式（Precedence Form）
に変換する前置変換手段と、 該変換手段により得られた順序形式に含まれる全ての節
点と遅延枝を除く全ての枝とを上記図的中間言語の記述
要素であるノード及びアークに変換する非遅延枝変換手
段と、 上記遅延枝のそれぞれに対して履歴を割当てるととも
に、該各履歴に対しこれを参照する参照ノード及び更新
する更新ノードを生成する遅延枝変換手段と、 上記遅延枝に割当てられたそれぞれの履歴に対し、該各
履歴のアクセス順序が参照後更新となるよう制御アーク
を追加する制御アーク生成手段と、 上記各履歴に初期値を与える初期値設定手段とを備えた
ことを特徴とする図的言語翻訳装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10560286A JP2750341B2 (ja) | 1986-05-07 | 1986-05-07 | 図的言語翻訳装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10560286A JP2750341B2 (ja) | 1986-05-07 | 1986-05-07 | 図的言語翻訳装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62262143A JPS62262143A (ja) | 1987-11-14 |
| JP2750341B2 true JP2750341B2 (ja) | 1998-05-13 |
Family
ID=14412047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10560286A Expired - Fee Related JP2750341B2 (ja) | 1986-05-07 | 1986-05-07 | 図的言語翻訳装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2750341B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04205353A (ja) * | 1990-11-30 | 1992-07-27 | Fujitsu Ltd | モジュールボックスによるシステム構築装置 |
-
1986
- 1986-05-07 JP JP10560286A patent/JP2750341B2/ja not_active Expired - Fee Related
Non-Patent Citations (3)
| Title |
|---|
| Ｊａｃｏｂ ＲＪＫ"Ａ ｓｔａｔｅ ｔｒａｎ ｓｉｔｉｏｎ ｄｉａｇｒａｍ ｌａｎｇｕａｇｅ ｆｏｒ ｖｉｓｕａｌ ｐｒｏｇｒａｍｍｉｎｇ"，ＩＥＥＥ Ｃｏｍｐｕｔｅｒ，Ｖｏｌ．１８，Ｎｏ．８（１９８５）ｐｐ．５１−５９． |
| 明智他"図的データ駆動形言語ＵＬ１の仕様"情報処理学会 第３２回全国大会講演論文集，Ｖｏｌ．１，Ｎｏ．５Ｒ−２（１９８６−３−１１〜１３）ｐｐ．２０９〜２１０． |
| 西川他"図的データ駆動形言語ＵＬ１の言語処理系"情報処理学会 第３２回全国大会講演論文集，Ｖｏｌ．１，Ｎｏ．５Ｒ−３（１９８６−３−１１〜１３）ｐｐ．２１１〜２１２． |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62262143A (ja) | 1987-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8429525B2 (en) | Method and system for reversible design tree transformations | |
| JPH08202545A (ja) | ターゲット言語コードを生成するためのオブジェクト指向システム及びその方法 | |
| WO1990011569A1 (en) | Computer-aided engineering | |
| JPH08512152A (ja) | インクリメンタル生成システム | |
| US7350180B1 (en) | Search algorithm for inheriting clock contexts in hardware description language translation tools | |
| JPH07200280A (ja) | 階層オブジェクト構造の回復法 | |
| CN110196720B (zh) | 一种Simulink生成动态链接库的优化方法 | |
| JP2018200634A (ja) | ＳｙｓｔｅｍＣモデル生成方法およびＳｙｓｔｅｍＣモデル生成プログラム | |
| Schönberger et al. | Algorithmic support for model transformation in object‐oriented software development | |
| JP2750341B2 (ja) | 図的言語翻訳装置 | |
| CN113835688B (zh) | 一种科学计算语言解释器的对象封装方法 | |
| Bardaro et al. | From models to software through automatic transformations: An AADL to ROS end-to-end toolchain | |
| CN110737431B (zh) | 软件开发方法、开发平台、终端设备及存储介质 | |
| de Brock | An NL-based Foundation for Increased Traceability, Transparency, and Speed in Continuous Development of Information Systems. | |
| Clinger et al. | Hygienic macro technology | |
| McFarland | On proving the correctness of optimizing transformations in a digital design automation system | |
| Huijs | A graph rewriting approach for transformational design of digital systems | |
| JP2675100B2 (ja) | 言語変換器及び言語変換方法 | |
| CN116340942B (zh) | 一种基于对象传播图和指针分析的函数调用图构建方法 | |
| Smith | The C++ Language | |
| Marranghello | Digital systems synthesis from Petri net descriptions | |
| JP2551935B2 (ja) | 図的言語処理方式 | |
| Middelhoek | Transformational design of digital circuits | |
| JPH07182152A (ja) | オブジェクト型モデル作成システム、故障診断システムおよび故障診断システム作成システム | |
| Meyer | CAD tool interchangeability through net list translation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |