JP2747556B2 - Method for manufacturing insulated gate field effect semiconductor memory device - Google Patents

Method for manufacturing insulated gate field effect semiconductor memory device

Info

Publication number
JP2747556B2
JP2747556B2 JP61073745A JP7374586A JP2747556B2 JP 2747556 B2 JP2747556 B2 JP 2747556B2 JP 61073745 A JP61073745 A JP 61073745A JP 7374586 A JP7374586 A JP 7374586A JP 2747556 B2 JP2747556 B2 JP 2747556B2
Authority
JP
Japan
Prior art keywords
channel formation
region
formation region
film
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61073745A
Other languages
Japanese (ja)
Other versions
JPS62230059A (en
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP61073745A priority Critical patent/JP2747556B2/en
Publication of JPS62230059A publication Critical patent/JPS62230059A/en
Application granted granted Critical
Publication of JP2747556B2 publication Critical patent/JP2747556B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ゲート絶縁膜を構成する第1の誘電体膜
と、その上側のフローティングの電荷捕獲中心層と、第
2の誘電体膜とを有する絶縁ゲート型電界効果半導体メ
モリ装置の作製方法に関するものである。 〔従来の技術〕 絶縁ゲート型電界効果半導体メモリ装置を用いて、不
揮発性メモリを作らんとすると、MNOS(ゲート電極−窒
化珪素−酸化珪素−シリコン半導体基板)、MNCOS(ゲ
ート電極−窒化珪素膜−半導体のクラスタまたは膜−酸
化珪素膜−シリコン半導体基板)、MNCNOS(ゲート電極
−窒化珪素膜−半導体のクラスタまたは膜−窒化珪素−
酸化珪素−シリコン半導体基板)等の多くの基板が知ら
れている。 さらに、このシリコン半導体上に薄く形成する酸化珪
素膜を劣化の少ない塩酸酸化法で形成する方法が知られ
ている。それらの代表例は、本出願人の特許「半導体メ
モリ装置 特公昭50−36955号公報」、また、本出願に
おける発明者の論文になるCeramic Bulletin Vol64,No.
12(1985)1585−1589「Metal−Insulator−Semiconduc
tor(Fulrath Award Paper)」に示されている。 〔発明が解決しようとする課題〕 かかる不揮発性メモリにおいて、ICカードへの応用を
目的とし、その書き換え回数の改良が求められていた。
ICカードの書き替え回数は、1×103回ないし3×103
までであり、それ以上とする手段がこれまで見出されて
いなかった。 しかし、ICカード等においては、106回以上の書き替
えが可能であることが強く要望されるようになってき
た。 書き替えの変化率が初期値に対する10%以内である場
合を「良」とした基準において、この書き替え回数を多
くする方法として、半導体基板に密接する酸化珪素膜を
アンモニア中で1150℃ないし1200℃の高温で窒化珪素に
変成させる方法が知られている。また、半導体基板それ
自体を同様の温度で直接窒化して窒化珪素膜20Åないし
100Åの厚さに形成する方法が知られている。すると、
この窒化珪素を用いることにより、MNCNOS、MNCNSの構
造を得ることができる。 しかし、かかる高温処理は、基板内に設けられた接合
部にスタッキングフォルトを誘発し、また、不純物の再
拡散を促し、結果として基板材料の劣化をもたらし、超
LSIにおいて不十分といわざるを得ない。 本発明は、以上のような課題を解決するためのもの
で、不揮発性メモリに対する書き替えを繰替えしても、
劣化しない絶縁ゲート型電界効果半導体メモリ装置を提
供することを目的とする。 〔課題を解決するための手段〕 前記目的を達成するために、本発明の絶縁ゲート型電
界効果半導体メモリ装置の作製方法は、半導体基板1
と、当該半導体基板1に形成されたチャネル形成領域10
と、当該チャネル形成領域10に接して形成されたN型の
低濃度不純物領域(7−1)または(7′−1)と、前
記チャネル形成領域10から離れてN型高濃度不純物領域
(7−2)または(7′−2)とからなるソース領域ま
たはドレイン領域と、前記チャネル形成領域10上に積層
された第1の誘電体膜、フローティング電荷捕獲中心
層、第2の誘電体膜とで構成されたゲート絶縁膜とを備
えており、前記チャネル形成領域10上に第1の誘電体膜
として、紫外線を用いた光反応により窒化珪素膜(3−
1)を形成することを特徴とする。 本発明の絶縁ゲート型電界効果半導体メモリ装置の作
製方法は、半導体基板1と、当該半導体基板1に形成さ
れたP型チャネル形成領域10と、当該P型チャネル形成
領域10に接して形成されたN型の低濃度不純物領域(7
−1)または(7′−1)と、前記P型チャネル形成領
域10から離れてN型高濃度不純物領域(7−2)または
(7′−2)とからなるソース領域またはドレイン領域
と、前記P型チャネル形成領域10上に積層された第1の
誘電体膜、フローティング電荷捕獲中心層、第2の誘電
体膜とで構成されたゲート絶縁膜とを備えており、前記
P型チャネル形成領域10上に第1の誘電体膜として、紫
外線を用いた光反応により窒化珪素膜を20Åないし200
Åの厚さに形成することを特徴とする。 本発明において、下地のシリコン半導体基板上に窒化
珪素被膜からなる第1の誘電体膜は、10Åないし50Åと
きわめて薄く形成されている。さらに、ソース領域まは
たドレイン領域は、チャネル形成領域に接してN-低不純
物濃度領域とを設け、書き替えに伴う劣化を防止せんと
するものである。 さらに、第1の誘電体膜上に積層して設けられる電荷
捕獲中心層(トラップレイヤーともいう)の上に、第2
の誘電体膜が形成されることにより、MI2TLI1S(ゲート
電極−第2の誘電体膜−電荷捕獲中心層−第1の誘電体
膜−半導体基板)構造を得んとするものである。 そして、I1TLI2の積層構造によりフローティング電荷
捕獲中心層(フローティングトラップレイヤー)を得る
ものである。また、このトラップレイヤーは、シリコン
半導体等の半導体のクラスタ、または薄膜、さらにまた
は、半導体の不対結合手を有する層よりなる。また、特
にその第1の誘電体膜は、窒化珪素よりなり、これらを
半導体基板上またはこの半導体上に予め形成されたブロ
ッキング層、たとえば5Åないし20Åの厚さの窒化珪素
膜上に二層膜(I1−TL)を形成させんとしたものであ
る。 〔作用〕 本発明の絶縁ゲート型電界効果半導体メモリ装置は、
P型チャネル形成領域に接したソース領域またはドレイ
ン領域をN型低不純物濃度領域とし、さらに、そのチャ
ネル形成領域より離れてN+型高不純物濃度領域を形成し
た。 たとえば、ドレイン領域からチャネル形成領域との接
合面までの不純物濃度を二段回に低下させているため、
逆バイアスがかかるドレイン領域での電界強度を緩和し
ている。そのため、P型チャネル形成領域とN型低不純
物濃度領域近傍とにできる空乏層は広がり、この広い領
域にてチャネル形成領域を流れる電子が空乏層における
珪素に衝突し、フローティングトラップレイヤーに蓄え
られるためのホットキャリアが発生する。 本出願人は、P型チャネル形成領域とN+型高不純物濃
度領域とは、電界強度の差が大きいため、空乏層が狭
く、ホットキャリアの発生する領域も狭いことに着目し
た。そして、本出願人は、本発明のような構成とするこ
とで、ホットキャリアの発生する領域を広げ、チャネル
形成領域と、ソース領域またはドレイン領域との界面近
傍で、局部的な劣化が防止され、かかる電子の衝突とい
う応力集中の起き易い領域で、ホットキャリアを発生さ
せる再結合部の生成による書き替え回数の低下を防ぐこ
とができることを発見した。 本出願人は、窒化珪素膜を紫外光を用いた光化学反応
によって作製すると、プラズマCVD法で作製する際に生
ずる凹凸がない良質な膜が得られることに着目した。ま
た、本出願人は、この良質な窒化珪素膜が情報を電気的
に書き換える時に、強い電圧が印加されても、Si−N−
Siの結合を安定にすることを発見した。 すなわち、紫外光を用いた光化学反応によって作製さ
れた窒化珪素膜は、薄く形成しても膜質が良好であるた
め、高い電圧に対して安定しています。その結果、本発
明は、情報の書き換え回数を106回とすることが可能と
なった。さらに、紫外光を用いた光化学反応によって作
製された窒化珪素膜は、チャネル長が1μm、またはそ
れ以下のショートチャネルMIS.FETにおいても、特に有
効であり、超LSIのパターニングを何等の問題もなく処
理することができる。 〔実 施 例〕 実施例1 第1図には本発明の絶縁ゲート型電界効果半導体メモ
リ装置の縦断面図を示す。第1図において、P-型の半導
体基板(1)、フィールド絶縁膜(2)、第1の誘電体
膜(3−1)、トラップレイヤー(3−2)、第2の誘
電体膜(3−3)よりなるフローティングトラップレイ
ヤー(3)をゲート絶縁物として有するゲート電極
(6)、ソース領域(7)、ドレイン領域(7′)、チ
ャネルカット(9)、チャネル形成領域(10)よりなっ
ている。 第1図はNチャネル絶縁ゲート型電界効果半導体メモ
リ装置であり、半導体基板(1)上にP型のチャネル形
成領域(10)を有する。そして、チャネル形成領域(1
0)におけるチャネル長は1.5μm、チャネル幅は10μm
とした。ゲート電極(6)は、珪化チタンとした。 第1の誘電体膜(3−1)は、窒化珪素膜よりなり、
その平均厚さが30Åであった。光CVD法により窒化珪素
を形成する前に、基板(1)を300℃ないし500℃とし、
さらに、アンモニア雰囲気中で185nmの波長の紫外光を
照射し、表面の有機物等の汚物の除去を行うと共に、き
わめて薄い窒化珪素膜を固相−気相の酸化または窒化で
形成してブロッキング層としてもよい。 さらに、その上のトラップレイヤー(3−2)は、シ
リコン半導体を光化学反応により30Åないし2000Åの平
均厚さ、たとえば100Åの厚さに形成した。 このシリコン半導体は、アモルファス構造を有してい
ても、多結晶構造を有していてもよい。いずれにして
も、半導体的特性を有し、かつ応力歪を緩和するために
非単結晶構造を有することが好ましい。 さらに、上面を第2の誘電体膜(3)を実施例2に示
す如く光CVD法により500Åないし1000Åの厚さに形成し
た。 本発明は、電気的書き換えに際する劣化の原因が、ト
ラップレイヤー(3−2)とシリコン半導体との間で発
生していることに着目し、この間に存在する被膜を酸化
珪素ではなく、窒化珪素とし、かつその作製温度を700
℃以下としたことを特徴とするものである。 次に、ゲート電極(6)を形成し、さらにその後、ソ
ース領域(7)、ドレイン領域(7′)をN型低不純物
濃度領域(7−1)とN+型高不純物濃度領域(7−2)
とをセル ファライン法により作製した。 かかる構造において、ゲート電圧を±25Vに100μ秒の
パルス幅を繰り返し書き替えを行った。すると、スレッ
シュホールド電圧が±7Vを得ることができた。 その値は、1×106回行っても初期値に対し約7%の
変化率しかなく、これまでの絶縁ゲート型電界効果半導
体メモリ装置より102倍ないし103倍も書き替えの寿命が
大きくなった。 実施例2 以下、第2図に示した図面に基づき本発明の窒化珪素
膜(Si3N4)およびSiのクラスタまたは膜の製造を詳細
に説明する。 第2図において、被形成面を有するシリコン基板
(1)は、ホルダ(1′)に保持され、反応室(12)内
のハロゲンヒータ(13)(上面を水冷(31))に近接し
て設けられている。反応室(12)、紫外光源が配設され
た光源室(35)、およびヒータ(13)が配設された加熱
室(30)は、それぞれの圧力を10torr以下の概略同一の
真空度に保持した。このために、反応に支障のない気体
(窒素、アルゴンまたはアンモニア)を(28)より(3
6)に供給し、または(36′)より排気することにより
成就した。 また、透光性遮蔽板である石英窓(40)により、光源
室(35)と反応室(12)とが仕切られている。この窓
(40)の上側に、ノズル(34)が設けられ、このノズル
(34)は、光CVD法に用いるアンモニア(NH3)、プラズ
マエッチング法に用いる弗化窒素(NF3)用のノズル(3
4″)が噴出口を下向き(窓向き)(32)に、Si3N4の作
製に用いるSi2H6、Si2F6、Si2H8用のノズル(34′)が
噴出口を上向き(基板向き)(33)に設けられている。 このノズル(34)は、光CVD法で被膜を形成してしま
った後、窓(40)上に形成される不要物のプラズマエッ
チ法による除去を行う高周波電源(15)(周波数13.56M
Hz)の一方の電極となっている。光源室(35)の排気に
際し逆流により反応性気体の光源室(35)までの混入防
止のためヒータ(29)を配設した。これにより反応性気
体のうちの分解後固体となる成分をトラップし、気体の
みの逆入とさせた。 移動に関し、圧力差が生じないようにしたロード・ロ
ック方式を用いた。まず、予備室(14)にて、基板
(1)、ホルダ(1′)、および基板おさえ(1″)
(熱を効率よく基板に伝導させる)を挿入・配設し、真
空引きをした後、ゲート弁(16)を開とし、反応室(1
2)に移し、またゲート弁(16)を閉として、反応室(1
2)、予備室(14)を互いに仕切った。 ドーピング系(37)は、バルブ(22)、流量計(21)
よりなり、反応後固体生成物を形成させる反応性気体
は、(23)、(24)より、また、反応後気体生成物は、
(25)、(26)より反応室(12)へ供給させた。反応室
(12)の圧力制御は、コントロールバルブ(17)、コッ
ク(20)を経てターボ分子ポンプ(大阪真空製PG550を
使用)(18)、ロータリーポンプ(19)を経、排気させ
た。 排気系(38)は、コック(20)により予備室(14)を
真空引きする際、予備室(14)側を開とし、反応室(1
2)側を閉とする。また、反応室(12)を真空引きする
際は、反応室を開とし、予備室(14)側を閉とした。 かくして、基板を反応室(12)に図示の如く挿着し
た。この反応室(12)の真空度は、10-7torr以下とし
た。この後(28)より窒素を導入し、さらに、反応性気
体を(37)より反応室に導入して、被膜形成を行った。 反応用光源は、低圧水銀灯(34)とし、水冷(31′)
を設けた。その紫外光源は、低圧水銀灯(185nm、254nm
の波長を発光する発光長40cm、照射強度15mW/cm2、ラン
プ電力40W)ランプ数16本である。 この紫外光は、透光性遮蔽板である石英窓(40)を経
て反応室(12)の基板(1)の被形成面上を照射する。 ヒータ(13)は、反応室の上側に位置した「ディポジ
ッション・アップ」方式とし、フレークが被形成面に付
着してピンホールの原因を作ることを避けた。 反応室は、ステンレスであり、光源室(35)、加熱室
(30)も共に真空引きをし、それぞれの圧力差を10torr
以下とした。その結果、従来例に示される如く、大面積
の照射用に石英板の面積を大きくすると、圧力的に耐え
られないという欠点を本発明は有していない。すなわ
ち、紫外光源も真空下に保持された光源室(35)と反応
室(12)とを囲んだステンレス容器内に真空に保持され
ている。このため、5インチまたは6インチのウエハの
大きさではなく30cm×30cmの大きさの基板をも何等の工
業的な問題もなく作ることができ得る。 図面の場合の被形成有効面積は、30cm×30cmであり、
直径5インチの基板(1)5枚がホルダ(1′)に配設
され得る構成とし、基板の温度は、ハロゲンヒータ(1
3)により加熱し、室温ないし500℃までの所定の温度と
した。 以下、フローティングトラップレイヤーの実験例を示
す。 実験例 Si2H6、Si2F6又はSi3H8を(23)に連結し、3cc/分で
供給した。(25)よりアンモニアを30cc/分で供給し
た。すると、これらは紫外光源(34)より185nmの光を
受けて水銀を用いることなく光分解し、アンモニアと反
応し、Si3N4被膜を基板(1)の被形成面に形成させる
ことができた。すなわち、第1図に示したごとき下地半
導体上、またはかかる半導体表面を処理した後、この上
に窒化珪素を20Åないし200Å、代表的には30Åないし5
0Åの厚さで形成させることができた。 さらに、この上にトラップレイヤーを形成するため、
これら全体を真空引きした。 次に、Si2H6を(23)より5cc/分で供給した。する
と、Si2H6は、光源室(35)に水銀を用いることなく分
解し、シリコン半導体のクラスタ(平均膜厚30Åないし
100Åにおいては島状にシリコンが形成され、クラスタ
構造となる)を形成させる。または平均厚さを200Åな
いし2000Åとした膜状となる。100Åないし200Åの双方
の混合状態をも得ることができる。半導体の形成速度
は、6Å/分(圧力3torr、温度350℃)を得ることがで
きた。かくして、トラップレイヤー(第1図(3−2)
を形成した。 なお、この半導体は、紫外光の吸収が大きいため、さ
らに、この上に同じ反応炉を用いて連続的に第2の誘電
体膜(第1図(3−2))を形成するために、プラズマ
CVD法で形成しなければならない。このためには、NH3/S
i2H6≧50とし、13.56MHzの高周波プラズマを加えて所定
の厚さを形成すればよい。 この後実施例1に示したごとく、かかるフローティン
グトラップレイヤーを用いて絶縁ゲート型電界効果半導
体メモリ装置を作成した。 被膜形成後、第2図に示した光CVD装置に関しては、
窓(40)のプラズマエッチングを(26)よりNF3を供給
しプラズマ反応を行った。かくして、窓(40)を清浄に
し、2回目のフローティングトラップレイヤーの形成の
作業を行うことができる。このフローティングトラップ
レイヤーの形成を10回繰り返しても、同じ膜厚を同一条
件で得ることができた。 本発明は、以上の説明より明らかなごとく、ゲート絶
縁膜としてトラップレイヤーとその下側(基板側)の第
1の誘電体膜を光CVD法を用いて形成したものである。
その結果、基板の損傷が少なく、また、半導体表面より
所定の距離にトラップレイヤーを作ることができた。特
に、かかる窒化珪素膜を300℃ないし500℃の温度で作っ
たにもかかわらず、Si−N結合が切れないため、書き換
えに伴う劣化が生じ難いという大きい特徴を有する。 すなわち、この第1の誘電体膜には、電気的書き換え
の時、強い電圧が加わる。このため、Si−O−Siは、Si
−または水素の存在により、Si−OH+−Siの結合に変成
され、そのシリコンの不対結合手が劣化の原因となって
しまう。 他方、Si−N−Siの結合は、極めて安定であり、強い
電界でもその結合手(Si−N結合)が切れない。加えて
水素の存在があっても水素が酸化珪素の場合に見られる
結合手を切る触媒として働くことがないという著しい特
徴を有する。また、本発明におけるチャネル形成領域
は、珪素であり、ゲート絶縁物は、酸化珪素および窒化
物被膜の二層膜が優れていた。しかし、GaAs、InP等のI
II−V化合物にあっては、これらの半導体と酸化珪素と
が高温動作テストにおいて反応し劣化するため、Si3N4
のみとする方が好ましかった。すなわち、半導体にSi3N
4を直接密着させてゲート電極の構造とせしめればよ
い。 絶縁膜の絶縁耐圧において、光CVD法による窒化珪素
の3.5×106V/cmは、プラズマCVD法による窒化珪素の1
×106V/cmよりも3.5倍も高い耐圧を有していた。 さらに、±3×106V/cmの電界に相当する電圧を加え
ても、スレッシュホールド電圧の変化は、±0.2V以下の
範囲でしかドリフトをしなかった。 このことより、かかる窒化珪素膜を半導体基板とトラ
ップレイヤーとの間の第1の誘電体膜として用いるなら
ば、ここでの不対結合手が情報の書き換えに伴って発生
せず、106回またはそれ以上の書き換えを期待できる。 本発明は、かかる良質の窒化珪素膜を光CVD法で作る
ことができることを利用したものである。加えて、かか
る窒化珪素膜に対し損傷を与えないためにその上のトラ
ップレイヤーをも光CVD法で作成するものである。かく
の如く本発明の方法により、これまで不可能であった10
6回またはそれ以上の書き換えが初めて可能となった。 前記した実験例において、光CVD用の光源として低圧
水銀灯ではなくエキシマレーザ(波長100ないし400n
m)、アルゴンレーザ、窒素レーザ等を用いてもよいこ
とはいうまでもない。 〔発明の効果〕 本発明によれば、チャネル形成領域に接したソース領
域またはドレイン領域をN型低不純物濃度領域とし、さ
らに、そのチャネル形成領域より離れてN+型高不純物濃
度領域を形成したので、広い領域でホットキャリアを発
生することができる。このため、ソース領域またはドレ
イン領域との界面近傍で、局部的な劣化が防止され、書
き替え回数の低下を防ぐことができる。 本発明によれば、ゲート絶縁膜としてトラップレイヤ
ーとその下側(基板側)の第1の誘電体膜を紫外光を用
いた光化学反応によって窒化珪素膜を形成した結果、膜
面に損傷が少なく、また、半導体表面より所定の距離に
トラップレイヤーを作ることができた。そして、上記窒
化珪素膜は、情報の書き換えに高い電圧を印加しても、
Si−N結合が切れないため、書き換えに伴う劣化が生じ
難いという特徴を有する。 すなわち、窒化珪素膜におけるSi−N−Siの結合は、
極めて安定であり、強い電界の印加や、水素の存在があ
っても、結合手(Si−N結合)を切る触媒として働くこ
とがないという著しい特徴を有する。 本発明によれば、紫外光を用いた光化学反応によって
良質の窒化珪素膜を作製できることを利用したため、窒
化珪素膜に対し損傷を与えないので、これまで不可能で
あった106回またはそれ以上の書き換えが初めて可能と
なった。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a first dielectric film constituting a gate insulating film, a floating charge trapping central layer above the first dielectric film, and a second dielectric film. The present invention relates to a method for manufacturing an insulated gate field effect semiconductor memory device having the following. [Prior Art] When a non-volatile memory is to be manufactured using an insulated gate field effect semiconductor memory device, MNOS (gate electrode-silicon nitride-silicon oxide-silicon semiconductor substrate), MNCOS (gate electrode-silicon nitride film) -Semiconductor cluster or film-Silicon oxide film-Silicon semiconductor substrate), MNCNOS (Gate electrode-Silicon nitride film-Semiconductor cluster or film-Silicon nitride-
Many substrates such as a silicon oxide-silicon semiconductor substrate) are known. Further, a method is known in which a thin silicon oxide film is formed on the silicon semiconductor by a hydrochloric acid oxidation method with little deterioration. Typical examples thereof are the applicant's patent “Semiconductor memory device, Japanese Patent Publication No. Sho 50-36955”, and Ceramic Bulletin Vol64, No.
12 (1985) 1585-1589 "Metal-Insulator-Semiconduc
tor (Fulrath Award Paper). " [Problem to be Solved by the Invention] In such a nonvolatile memory, for the purpose of application to an IC card, an improvement in the number of times of rewriting has been demanded.
The number of times of rewriting of the IC card is from 1 × 10 3 to 3 × 10 3 times, and no means has been found so far. However, in the IC card or the like, has come to it is a strong demand it is possible to rewrite the more than 10 6 times. Based on the criteria of “good” when the rate of change of rewriting is within 10% of the initial value, as a method of increasing the number of rewriting, a silicon oxide film closely contacting a semiconductor substrate is heated from 1150 ° C. to 1200 ° C. in ammonia. A method of transforming into silicon nitride at a high temperature of ° C. is known. Further, the semiconductor substrate itself is directly nitrided at a similar temperature to form a silicon nitride film 20 to
There is known a method of forming a thickness of 100 mm. Then
By using this silicon nitride, the structure of MNCNOS and MNCNS can be obtained. However, such high-temperature processing induces a stacking fault in a joint provided in the substrate, and promotes re-diffusion of impurities, resulting in deterioration of the substrate material, and
It must be said that it is insufficient in LSI. The present invention is intended to solve the above problems, and even if rewriting of a nonvolatile memory is repeated,
An object of the present invention is to provide an insulated gate field effect semiconductor memory device that does not deteriorate. Means for Solving the Problems In order to achieve the above object, a method for manufacturing an insulated gate field effect semiconductor memory device according to the present invention comprises the steps of:
And a channel forming region 10 formed in the semiconductor substrate 1.
And an N-type low-concentration impurity region (7-1) or (7'-1) formed in contact with the channel formation region 10, and an N-type high-concentration impurity region (7 -2) or (7'-2) a source region or a drain region, a first dielectric film, a floating charge trapping central layer, and a second dielectric film laminated on the channel formation region 10. And a silicon nitride film (3-D) formed on the channel formation region 10 by a photoreaction using ultraviolet light as a first dielectric film.
1) is formed. In the method for manufacturing an insulated gate field effect semiconductor memory device according to the present invention, a semiconductor substrate 1, a P-type channel formation region 10 formed on the semiconductor substrate 1, and a P-type channel formation region 10 are formed. N-type low concentration impurity region (7
-1) or (7'-1), and a source region or a drain region comprising an N-type high-concentration impurity region (7-2) or (7'-2) apart from the P-type channel formation region 10; A gate insulating film composed of a first dielectric film, a floating charge trapping central layer, and a second dielectric film laminated on the P-type channel formation region 10; A silicon nitride film is formed on the region 10 as a first dielectric film by a photoreaction using ultraviolet rays for 20 to 200.
It is characterized by being formed to a thickness of Å. In the present invention, the first dielectric film made of a silicon nitride film on the underlying silicon semiconductor substrate is formed as extremely thin as 10 ° to 50 °. Further, the source region or the drain region is provided with an N - low impurity concentration region in contact with the channel formation region to prevent deterioration due to rewriting. Further, a second layer is formed on a charge trapping central layer (also referred to as a trap layer) provided on the first dielectric film.
Is formed to obtain a MI 2 TLI 1 S (gate electrode−second dielectric film−charge trapping central layer−first dielectric film−semiconductor substrate) structure. is there. Then, a floating charge trapping center layer (floating trap layer) is obtained by a laminated structure of I 1 TLI 2 . The trap layer is formed of a cluster or thin film of a semiconductor such as a silicon semiconductor, or a layer having a dangling bond of the semiconductor. In particular, the first dielectric film is made of silicon nitride, and is formed on a semiconductor substrate or a blocking layer previously formed on the semiconductor, for example, on a silicon nitride film having a thickness of 5 to 20 degrees by a two-layer film. (I 1 -TL). [Operation] The insulated gate field effect semiconductor memory device of the present invention is:
A source region or a drain region in contact with the P-type channel formation region was defined as an N-type low impurity concentration region, and an N + -type high impurity concentration region was formed further away from the channel formation region. For example, since the impurity concentration from the drain region to the junction surface with the channel formation region is reduced twice,
The electric field intensity in the reverse biased drain region is reduced. Therefore, the depletion layer formed between the P-type channel formation region and the vicinity of the N-type low impurity concentration region expands, and electrons flowing through the channel formation region collide with silicon in the depletion layer in this wide region and are stored in the floating trap layer. Hot carriers are generated. The present applicant has paid attention to the fact that the P-type channel formation region and the N + -type high impurity concentration region have a large difference in electric field strength, so that the depletion layer is narrow and the region where hot carriers are generated is also narrow. By adopting the structure of the present invention, the applicant widens the region where hot carriers are generated, and prevents local deterioration near the interface between the channel formation region and the source or drain region. In addition, the present inventors have found that it is possible to prevent a decrease in the number of rewrites due to the generation of a recombination portion for generating hot carriers in a region where stress concentration such as electron collision easily occurs. The present applicant has paid attention to the fact that when a silicon nitride film is formed by a photochemical reaction using ultraviolet light, a high-quality film without irregularities generated when the silicon nitride film is formed by a plasma CVD method can be obtained. In addition, the present applicant has proposed that when a high-quality silicon nitride film electrically rewrites information, even if a strong voltage is applied, the Si-N-
It has been found that the bonding of Si is stabilized. In other words, a silicon nitride film produced by a photochemical reaction using ultraviolet light is stable even at a high voltage because it has good film quality even when formed thin. As a result, the present invention, the number of times of rewriting of information has become possible to 10 6 times. Furthermore, a silicon nitride film produced by a photochemical reaction using ultraviolet light is particularly effective even in a short channel MIS.FET having a channel length of 1 μm or less, and has no problem in patterning a super LSI. Can be processed. Embodiment 1 Embodiment 1 FIG. 1 is a longitudinal sectional view of an insulated gate field effect semiconductor memory device of the present invention. In FIG. 1, a P type semiconductor substrate (1), a field insulating film (2), a first dielectric film (3-1), a trap layer (3-2), a second dielectric film (3) -3) a gate electrode (6) having a floating trap layer (3) as a gate insulator, a source region (7), a drain region (7 '), a channel cut (9), and a channel formation region (10). ing. FIG. 1 shows an N-channel insulated gate field effect semiconductor memory device having a P-type channel formation region (10) on a semiconductor substrate (1). Then, the channel formation region (1
The channel length in 0) is 1.5 μm and the channel width is 10 μm
And The gate electrode (6) was made of titanium silicide. The first dielectric film (3-1) is made of a silicon nitride film,
Its average thickness was 30 mm. Before forming the silicon nitride by the photo CVD method, the substrate (1) is heated to 300 to 500 ° C.
Furthermore, while irradiating ultraviolet light having a wavelength of 185 nm in an ammonia atmosphere to remove contaminants such as organic substances on the surface, an extremely thin silicon nitride film is formed by solid-phase oxidation or nitridation as a blocking layer. Is also good. Further, the trap layer (3-2) thereon was formed by photochemical reaction of a silicon semiconductor to have an average thickness of 30 ° to 2000 °, for example, 100 °. This silicon semiconductor may have an amorphous structure or a polycrystalline structure. In any case, it is preferable to have semiconductor characteristics and have a non-single-crystal structure in order to reduce stress strain. Further, as shown in Example 2, a second dielectric film (3) was formed on the upper surface to a thickness of 500 to 1000 mm by a photo-CVD method. The present invention focuses on the fact that the cause of the deterioration at the time of electrical rewriting occurs between the trap layer (3-2) and the silicon semiconductor. Silicon and its fabrication temperature is 700
C. or less. Next, a gate electrode (6) is formed, and thereafter, the source region (7) and the drain region (7 ') are divided into an N type low impurity concentration region (7-1) and an N + type high impurity concentration region (7- 2)
Were prepared by the self-alignment method. In such a structure, the gate voltage was ± 25 V, and the pulse width of 100 μs was repeatedly rewritten. Then, a threshold voltage of ± 7 V was obtained. Its value, 1 × 10 6 times to about 7% of the rate of change only without of the initial value even if, the previous insulated gate field effect semiconductor memory device than 10 2 fold to 10 3 times rewriting life It has grown. Embodiment 2 Hereinafter, the production of the silicon nitride film (Si 3 N 4 ) and the cluster or film of Si of the present invention will be described in detail with reference to the drawing shown in FIG. In FIG. 2, a silicon substrate (1) having a surface to be formed is held by a holder (1 ') and is close to a halogen heater (13) (upper surface is water-cooled (31)) in a reaction chamber (12). Is provided. The reaction chamber (12), the light source chamber (35) in which the ultraviolet light source is disposed, and the heating chamber (30) in which the heater (13) is disposed, maintain the respective pressures at approximately the same degree of vacuum of 10 torr or less. did. For this reason, a gas (nitrogen, argon, or ammonia) that does not hinder the reaction should be replaced with (3)
Fulfilled by supplying to (6) or exhausting from (36 '). The light source chamber (35) and the reaction chamber (12) are separated by a quartz window (40), which is a light-transmitting shielding plate. A nozzle (34) is provided above the window (40). The nozzle (34) is a nozzle for ammonia (NH 3 ) used for the photo CVD method and a nozzle for nitrogen fluoride (NF 3 ) used for the plasma etching method. (3
4 ″) faces the jet downward (toward the window) (32), and the nozzles (34 ′) for Si 2 H 6 , Si 2 F 6 and Si 2 H 8 used for producing Si 3 N 4 This nozzle (34) is provided with an upward facing (substrate facing) (33) This nozzle (34) uses a plasma etch method to remove unwanted substances formed on the window (40) after forming a film by the photo CVD method. High frequency power supply (15) for removal (frequency 13.56M
Hz). A heater (29) was provided to prevent the reactive gas from entering the light source chamber (35) due to backflow when exhausting the light source chamber (35). As a result, a component that becomes a solid after decomposition of the reactive gas was trapped, and only the gas was reversed. For the movement, a load lock method was used in which a pressure difference was not generated. First, in the preliminary chamber (14), the substrate (1), the holder (1 '), and the substrate holder (1 ")
(To efficiently conduct heat to the substrate) is inserted and arranged, and after evacuation, the gate valve (16) is opened and the reaction chamber (1) is opened.
Move to 2) and close the gate valve (16) to close the reaction chamber (1).
2) The spare room (14) was partitioned from each other. Doping system (37), valve (22), flow meter (21)
The reactive gas for forming a solid product after the reaction is from (23) and (24), and the gas product after the reaction is
(25) and (26) were supplied to the reaction chamber (12). The pressure in the reaction chamber (12) was evacuated through a control valve (17), a cock (20), a turbo molecular pump (using PG550 manufactured by Osaka Vacuum) (18), and a rotary pump (19). When the exhaust system (38) evacuates the spare chamber (14) by the cock (20), the spare chamber (14) side is opened and the reaction chamber (1) is opened.
2) Close the side. When the reaction chamber (12) was evacuated, the reaction chamber was opened and the spare chamber (14) side was closed. Thus, the substrate was inserted into the reaction chamber (12) as shown. The degree of vacuum in the reaction chamber (12) was set to 10 −7 torr or less. Thereafter, nitrogen was introduced from (28), and a reactive gas was introduced into the reaction chamber from (37) to form a film. The reaction light source is a low-pressure mercury lamp (34) and water-cooled (31 ')
Was provided. The ultraviolet light source is a low-pressure mercury lamp (185 nm, 254 nm
The emission length is 40 cm, the irradiation intensity is 15 mW / cm 2 , and the lamp power is 40 W. The number of lamps is 16. The ultraviolet light irradiates the surface of the reaction chamber (12) where the substrate (1) is to be formed, through the quartz window (40), which is a light-transmitting shielding plate. The heater (13) is of a "deposition up" type located above the reaction chamber to prevent flakes from adhering to the surface to be formed and causing pinholes. The reaction chamber is made of stainless steel, and both the light source chamber (35) and the heating chamber (30) are evacuated to reduce the pressure difference between them by 10 torr.
It was as follows. As a result, as shown in the conventional example, the present invention does not have a drawback that when the area of the quartz plate is increased for irradiation of a large area, the quartz plate cannot withstand pressure. That is, the ultraviolet light source is also held under vacuum in a stainless steel container surrounding the light source chamber (35) and the reaction chamber (12) held under vacuum. Therefore, a substrate having a size of 30 cm × 30 cm instead of a wafer having a size of 5 inches or 6 inches can be produced without any industrial problem. The effective area to be formed in the case of the drawing is 30 cm × 30 cm,
The structure is such that five substrates (1) having a diameter of 5 inches can be arranged in the holder (1 '), and the temperature of the substrate is controlled by the halogen heater (1).
Heating was performed according to 3) to a predetermined temperature from room temperature to 500 ° C. Hereinafter, an experimental example of the floating trap layer will be described. Experimental Example Si 2 H 6 , Si 2 F 6 or Si 3 H 8 was connected to (23) and supplied at 3 cc / min. From (25), ammonia was supplied at 30 cc / min. Then, they receive light of 185 nm from the ultraviolet light source (34) and are photolyzed without using mercury, react with ammonia, and form a Si 3 N 4 film on the surface of the substrate (1). Was. That is, after treating the underlying semiconductor as shown in FIG. 1 or such a semiconductor surface, silicon nitride is coated thereon with 20 to 200 °, typically 30 to 5 °.
It could be formed with a thickness of 0 °. Furthermore, to form a trap layer on this,
These were all evacuated. Next, Si 2 H 6 was supplied from (23) at a rate of 5 cc / min. Then, the Si 2 H 6 is decomposed without using mercury in the light source chamber (35), and the silicon semiconductor clusters (average film thickness of 30 mm or less)
At 100 °, silicon is formed in an island shape to form a cluster structure). Alternatively, a film having an average thickness of 200 to 2000 mm is formed. A mixed state of both 100 混合 and 200Å can be obtained. The semiconductor formation rate was 6 ° / min (pressure 3 torr, temperature 350 ° C.). Thus, the trap layer (Fig. 1 (3-2)
Was formed. In addition, since this semiconductor absorbs a large amount of ultraviolet light, it is necessary to further form a second dielectric film (FIG. 1 (3-2)) thereon continuously using the same reaction furnace. plasma
Must be formed by CVD. For this, NH 3 / S
i 2 H 6 ≧ 50, and a high-frequency plasma of 13.56 MHz may be added to form a predetermined thickness. Thereafter, as shown in Example 1, an insulated gate field effect semiconductor memory device was manufactured using the floating trap layer. After the film is formed, the photo-CVD apparatus shown in FIG.
Plasma etching of the window (40) was performed by supplying NF 3 from (26). Thus, the window (40) can be cleaned and the second operation of forming the floating trap layer can be performed. Even if the formation of the floating trap layer was repeated 10 times, the same film thickness could be obtained under the same conditions. As is clear from the above description, the present invention is one in which a trap layer and a first dielectric film therebelow (substrate side) are formed as a gate insulating film by photo-CVD.
As a result, damage to the substrate was small, and a trap layer could be formed at a predetermined distance from the semiconductor surface. In particular, despite the fact that such a silicon nitride film is formed at a temperature of 300 ° C. to 500 ° C., Si-N bonds are not broken, so that there is a great feature that deterioration due to rewriting hardly occurs. That is, a strong voltage is applied to the first dielectric film at the time of electrical rewriting. For this reason, Si-O-Si
Or, due to the presence of hydrogen, the bond is transformed into a bond of Si—OH + —Si, and the dangling bond of silicon causes deterioration. On the other hand, the bond of Si—N—Si is extremely stable, and its bond (Si—N bond) is not broken even by a strong electric field. In addition, it has a remarkable feature that even if hydrogen is present, hydrogen does not act as a catalyst that cuts off a bond which is observed in the case of silicon oxide. In the present invention, the channel formation region was silicon, and the gate insulator was a two-layer film of a silicon oxide and a nitride film. However, GaAs and InP
In the II-V compounds, since the with these semiconductor silicon oxide deteriorates react at a high temperature operation test, Si 3 N 4
It was better to have only. In other words, Si 3 N
What is necessary is just to make 4 directly adhere and make it the structure of a gate electrode. In the dielectric withstand voltage of the insulating film, 3.5 × 10 6 V / cm of silicon nitride by the photo CVD method is 1 × of silicon nitride by the plasma CVD method.
The breakdown voltage was 3.5 times higher than × 10 6 V / cm. Furthermore, even when a voltage corresponding to an electric field of ± 3 × 10 6 V / cm was applied, the change in the threshold voltage drifted only within a range of ± 0.2 V or less. From this, if using such a silicon nitride film as the first dielectric film between the semiconductor substrate and the trap layer, it does not occur with the dangling bonds of information rewriting here, 10 6 times Or more rewriting can be expected. The present invention utilizes the fact that such a high-quality silicon nitride film can be formed by a photo-CVD method. In addition, a trap layer on the silicon nitride film is formed by a photo-CVD method so as not to damage the silicon nitride film. Thus, according to the method of the present invention, 10
Six or more rewrites are possible for the first time. In the above experimental example, an excimer laser (wavelength 100 to 400 n
m), it goes without saying that an argon laser, a nitrogen laser or the like may be used. [Effects of the Invention] According to the present invention, a source region or a drain region in contact with a channel formation region is an N-type low impurity concentration region, and further, an N + -type high impurity concentration region is formed apart from the channel formation region. Therefore, hot carriers can be generated in a wide area. For this reason, local deterioration is prevented near the interface with the source region or the drain region, and a decrease in the number of rewrites can be prevented. According to the present invention, as a result of forming a silicon nitride film on a trap layer as a gate insulating film and a first dielectric film thereunder (substrate side) by a photochemical reaction using ultraviolet light, the film surface is less damaged. In addition, a trap layer could be formed at a predetermined distance from the semiconductor surface. The silicon nitride film has a high voltage even when a high voltage is applied for rewriting information.
Since the Si-N bond is not broken, there is a feature that deterioration due to rewriting hardly occurs. That is, the bond of Si—N—Si in the silicon nitride film is
It is extremely stable and has a remarkable feature that it does not act as a catalyst for breaking a bond (Si-N bond) even when a strong electric field is applied or hydrogen is present. According to the present invention, since a high-quality silicon nitride film can be manufactured by a photochemical reaction using ultraviolet light, the silicon nitride film is not damaged, so that it has been impossible 10 6 times or more. Rewriting became possible for the first time.

【図面の簡単な説明】 第1図は本発明の絶縁ゲート型電界効果半導体メモリ装
置体の縦断面図を示す。 第2図は実施例において用いたCVD装置である。 1……半導体基板 2……フィールド絶縁膜 3……ゲート絶縁膜 4……リード電極 6……ゲート電極 7、7′……ソース領域またはドレイン領域 9……チャルカット 10……チャネル形成領域
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a longitudinal sectional view of an insulated gate field effect semiconductor memory device of the present invention. FIG. 2 shows a CVD apparatus used in the embodiment. DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 2 ... Field insulating film 3 ... Gate insulating film 4 ... Lead electrode 6 ... Gate electrode 7, 7 '... Source region or drain region 9 ... Char cut 10 ... Channel formation region

Claims (1)

(57)【特許請求の範囲】 1.半導体基板と、 当該半導体基板に形成されたチャネル形成領域と、 当該チャネル形成領域に接して形成されたN型の低濃度
不純物領域と、 前記チャネル形成領域から離れてN型高濃度不純物領域
とからなるソース領域またはドレイン領域と、 前記チャネル形成領域上に積層された第1の誘電体膜、
フローティング電荷捕獲中心層、第2の誘電体膜とで構
成されたゲート絶縁膜と、 を備えた絶縁ゲート型電界効果半導体メモリ装置の作製
方法であって、 前記チャネル形成領域上に第1の誘電体膜として、紫外
線を用いた光反応により窒化珪素膜を形成することを特
徴とする絶縁ゲート型電界効果半導体メモリ装置の作製
方法。 2.半導体基板と、 当該半導体基板に形成されたP型チャネル形成領域と、 当該P型チャネル形成領域に接して形成されたN型の低
濃度不純物領域と、 前記P型チャネル形成領域から離れてN型高濃度不純物
領域とからなるソース領域またはドレイン領域と、 前記P型チャネル形成領域上に積層された第1の誘電体
膜、フローティング電荷捕獲中心層、第2の誘電体膜と
で構成されたゲート絶縁膜と、 を備えた絶縁ゲート型電界効果半導体メモリ装置の作製
方法であって、 前記P型チャネル形成領域上に第1の誘電体膜として、
紫外線を用いた光反応により窒化珪素膜を20Åないし20
0Åの厚さに形成することを特徴とする絶縁ゲート型電
界効果半導体メモリ装置の作製方法。
(57) [Claims] A semiconductor substrate, a channel formation region formed in the semiconductor substrate, an N-type low concentration impurity region formed in contact with the channel formation region, and an N-type high concentration impurity region apart from the channel formation region. A source region or a drain region, and a first dielectric film laminated on the channel formation region;
A gate insulating film comprising a floating charge trapping center layer and a second dielectric film, comprising: a first dielectric film on the channel formation region; A method for manufacturing an insulated gate field effect semiconductor memory device, comprising forming a silicon nitride film as a body film by a photoreaction using ultraviolet light. 2. A semiconductor substrate, a P-type channel formation region formed in the semiconductor substrate, an N-type low-concentration impurity region formed in contact with the P-type channel formation region, and an N-type away from the P-type channel formation region A gate comprising a source region or a drain region comprising a high-concentration impurity region, a first dielectric film, a floating charge trapping central layer, and a second dielectric film laminated on the P-type channel formation region A method for manufacturing an insulated gate field effect semiconductor memory device, comprising: an insulating film; and a first dielectric film on the P-type channel formation region,
The silicon nitride film is exposed to a light
A method for manufacturing an insulated gate field effect semiconductor memory device, wherein the method is formed to a thickness of 0 °.
JP61073745A 1986-03-31 1986-03-31 Method for manufacturing insulated gate field effect semiconductor memory device Expired - Lifetime JP2747556B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61073745A JP2747556B2 (en) 1986-03-31 1986-03-31 Method for manufacturing insulated gate field effect semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61073745A JP2747556B2 (en) 1986-03-31 1986-03-31 Method for manufacturing insulated gate field effect semiconductor memory device

Publications (2)

Publication Number Publication Date
JPS62230059A JPS62230059A (en) 1987-10-08
JP2747556B2 true JP2747556B2 (en) 1998-05-06

Family

ID=13527084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61073745A Expired - Lifetime JP2747556B2 (en) 1986-03-31 1986-03-31 Method for manufacturing insulated gate field effect semiconductor memory device

Country Status (1)

Country Link
JP (1) JP2747556B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5924547B2 (en) * 1976-11-04 1984-06-09 ソニー株式会社 nonvolatile memory transistor
JPS5834978A (en) * 1981-08-26 1983-03-01 Matsushita Electronics Corp Semiconductor memory unit
JPS58182876A (en) * 1982-04-21 1983-10-25 Oki Electric Ind Co Ltd Manufacture of semiconductor memory cell
JPS60245172A (en) * 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd Insulated gate type semiconductor device

Also Published As

Publication number Publication date
JPS62230059A (en) 1987-10-08

Similar Documents

Publication Publication Date Title
KR100530401B1 (en) Semiconductor device having a low-resistance gate electrode
US6287988B1 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US9431237B2 (en) Post treatment methods for oxide layers on semiconductor devices
KR100586020B1 (en) Method for forming a gate in semiconductor device
JP4713752B2 (en) Semiconductor device and manufacturing method thereof
JP5068402B2 (en) Dielectric film and method for forming the same, semiconductor device, nonvolatile semiconductor memory device, and method for manufacturing semiconductor device
US6897149B2 (en) Method of producing electronic device material
US7645709B2 (en) Methods for low temperature oxidation of a semiconductor device
US7425480B2 (en) Semiconductor device and method of manufacture thereof
US20040043570A1 (en) Semiconductor device and process for producing the same
JPH08167664A (en) Method for formation of oxide film,method for formation of improved oxide film,method for formation of high-quality oxide film and method for formation of tunnel and gate oxidefilm
US20100267247A1 (en) Dual Frequency Low Temperature Oxidation of a Semiconductor Device
US6100204A (en) Method of making ultra thin gate oxide using aluminum oxide
US20080280391A1 (en) Methods of manufacturing mos transistors with strained channel regions
KR19980018560A (en) How to improve diffusion barrier properties of gate oxide
JPS61140175A (en) Manufacture of semiconductor device
JPH07176627A (en) Fabrication of semiconductor device
KR102427555B1 (en) How to make an insulating layer on silicon carbide
JPH11145131A (en) Manufacture of semiconductor device, semiconductor manufacturing apparatus, and semiconductor device
JP3596188B2 (en) Method for manufacturing thin film transistor
JP2001085427A (en) Oxynitride film and forming method therefor
US20040005748A1 (en) Methods of forming a gate insulating layer in an integrated circuit device in which the gate insulating layer is nitrified and then annealed to cure defects caused by the nitridation process
JP2747556B2 (en) Method for manufacturing insulated gate field effect semiconductor memory device
JPH1012609A (en) Semiconductor device and its manufacture
KR100241200B1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term