JP2747316B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2747316B2
JP2747316B2 JP6034489A JP6034489A JP2747316B2 JP 2747316 B2 JP2747316 B2 JP 2747316B2 JP 6034489 A JP6034489 A JP 6034489A JP 6034489 A JP6034489 A JP 6034489A JP 2747316 B2 JP2747316 B2 JP 2747316B2
Authority
JP
Japan
Prior art keywords
layer
gaas
doped
doping
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6034489A
Other languages
Japanese (ja)
Other versions
JPH02239660A (en
Inventor
規矩男 小林
睦夫 山賀
健夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK filed Critical Nippon Hoso Kyokai NHK
Priority to JP6034489A priority Critical patent/JP2747316B2/en
Publication of JPH02239660A publication Critical patent/JPH02239660A/en
Application granted granted Critical
Publication of JP2747316B2 publication Critical patent/JP2747316B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、GaAs層とAlGaAs層とを有するヘテロ構造,
超格子構造または量子井戸構造を有する化合物半導体装
置に係り、特にそのAlGaAs層にSi,Sn,S,Teなどの不純物
がドーピングされている半導体装置の電気的特性の改良
に関するものである。
The present invention relates to a heterostructure having a GaAs layer and an AlGaAs layer,
The present invention relates to a compound semiconductor device having a superlattice structure or a quantum well structure, and more particularly to an improvement in electrical characteristics of a semiconductor device in which an AlGaAs layer is doped with impurities such as Si, Sn, S, and Te.

[従来の概要] 本発明は、GaAs層とAlGaAs層とを有するヘテロ構造,
超格子構造または量子井戸構造を有する化合物半導体装
置の改良に関するもので、これら構造において、不純物
としてSiなどをドーピング(添加)した場合に生ずる深
い不純物準位を、Inをドーブすることにより減少させる
ようにしたものである。
SUMMARY OF THE INVENTION The present invention provides a heterostructure having a GaAs layer and an AlGaAs layer,
The present invention relates to an improvement of a compound semiconductor device having a superlattice structure or a quantum well structure. In these structures, a deep impurity level caused by doping (adding) Si or the like as an impurity is reduced by doping In. It was made.

[従来の技術] 化合物半導体を用いた電子素子または光電子素子にお
いては、GaAs層とAlGaAs層とから成るヘテロ構造をその
構成材料として多用している。その理由は、GaAsの伝導
帯の底に比べてAlGaAsの伝導帯の底の方が電子系から見
たエネルギーが高いため、この二つの材料の接合面でエ
ネルギーの段差が生ずるためであることは周知の通りで
ある。
2. Description of the Related Art In an electronic device or an optoelectronic device using a compound semiconductor, a heterostructure composed of a GaAs layer and an AlGaAs layer is frequently used as a constituent material. The reason is that the energy bottom seen from the electronic system is higher at the bottom of the AlGaAs conduction band than at the bottom of the GaAs conduction band, and an energy step occurs at the junction between these two materials. As is well known.

特に、最近は、高電子移動度トランジスタ(HEMT),
量子井戸レーザ,量子井戸発光ダイオードなどにおい
て、かかる構造が用いられている。しかし、これらの材
料にキャリア(電流担体)を発生させるためn型の不純
物であるSiなどをAlGaAsの領域にドーピングすると深い
不純物準位(いわゆるDXセンター)が形成され、キャリ
アすなわち電子が十分な密度に達しないことが知られて
いる(たとえば、D.V.Lang,R.A.Loagan and M.Jaros“T
rapping Characteristics and a Donor−Complex(DX)
model for the Persistent Photoconductivity Trappin
g Center in Te−Doped AlxGa1-xAs"Physical Review
(B)vol.19,No.2,pp1015−1030 1979)。
In particular, recently, high electron mobility transistors (HEMT),
Such a structure is used in a quantum well laser, a quantum well light emitting diode, or the like. However, when doping n-type impurities such as Si into the AlGaAs region to generate carriers (current carriers) in these materials, deep impurity levels (so-called DX centers) are formed, and the carriers, that is, electrons, have a sufficient density. Is not known to occur (eg, DVLang, RALoagan and M. Jaros “T
rapping Characteristics and a Donor-Complex (DX)
model for the Persistent Photoconductivity Trappin
g Center in Te-Doped Al x Ga 1-x As "Physical Review
(B) vol.19, No.2, pp1015-1030 1979).

深い不純物準位はGaAsには発生せず、AlGaAsの混晶に
SiやTeなどの不純物をドーピングすると発生する。深い
不純物準位の密度はAlの成分が20%以下の場合は比較的
少ない。すなわち混晶をAlxGa1-xAsと表わした場合にx
が0.2以下の場合は余り問題とはならない。xが0.2から
0.3に増加すると深い不純物準位の密度は急激に増加す
る。従ってAlの成分比xを小さくすることによって深い
不純物準位の密度を低下させることはできるものの、こ
のようにすると、伝導帯の底がGaAsのそれに近づくため
にGaAsとAlGaAsのヘテロ界面における伝導帯の底の段差
が減少してしまう。この段差はAlGaAs層で発生した電子
をGaAs層内に閉じ込めるために必要である。GaAs層内に
電子を閉じ込めることが二次元電子ガスを利用する素子
では必要な条件となっている。
Deep impurity levels do not occur in GaAs, but in AlGaAs mixed crystals.
Occurs when doping impurities such as Si and Te. The density of deep impurity levels is relatively low when the Al component is 20% or less. That is, when the mixed crystal is expressed as Al x Ga 1-x As, x
If is less than 0.2, there is not much problem. x from 0.2
As it increases to 0.3, the density of deep impurity levels sharply increases. Therefore, although the density of deep impurity levels can be reduced by reducing the Al component ratio x, the conduction band at the hetero interface between GaAs and AlGaAs is reduced because the bottom of the conduction band approaches that of GaAs. The step at the bottom of the is reduced. This step is necessary to confine electrons generated in the AlGaAs layer in the GaAs layer. The confinement of electrons in the GaAs layer is a necessary condition for a device using a two-dimensional electron gas.

そこで、従来の技術としては、AlGaAsをGaAsとAlAsを
数十オングストロームの厚みに交互に積み重ねた超格子
で置きかえ、この超格子のGaAs層またはGaAs層とAlAs層
にSiなどの不純物をドーピングする方法をとっている
(たとえば小川正毅,馬場寿夫,水谷降「超格子構造と
選択的な不純物ドーピングによって化合物半導体の電子
密度を上げる」日経エレクトロニクス 1985年1月14日
号 pp213−240,あるいはK.Kobayashi,M.Morita,N.Kama
ta and T.Suzuki Deep Electron Traps in AlAs−GaAs
Superlattices as Studied by Deep−Level Transient
Spectroscopy,Japan Journal Applied Physics vol.27,
No.2 pp192−195 1988)。このようにすることによっ
て、深い不純物準位を作らずに、従って高い電子密度が
得られ、かつ超格子の実効的な意味における伝導帯の底
(実際には超格子のミニバンド)を比較的高くできる。
この超格子のAlAsとGaAsの厚さの比および周期を適当に
選定することによって任意所望のAl成分比xを持つAlxG
a1-xAsの混晶と同一のバンドギャップを得ることができ
る。
Therefore, as a conventional technique, AlGaAs is replaced with a superlattice in which GaAs and AlAs are alternately stacked to a thickness of several tens of angstroms, and an impurity such as Si is doped into the GaAs layer of the superlattice or the GaAs layer and the AlAs layer. (For example, Masatake Ogawa, Hisao Baba, Furu Mizutani "Increasing the electron density of compound semiconductors by superlattice structure and selective impurity doping," Nikkei Electronics January 14, 1985, pp213-240, or K. Kobayashi , M.Morita, N.Kama
ta and T. Suzuki Deep Electron Traps in AlAs-GaAs
Superlattices as Studied by Deep-Level Transient
Spectroscopy, Japan Journal Applied Physics vol.27,
No. 2 pp. 192-195 1988). In this way, a deep impurity level is not created, and thus a high electron density is obtained, and the bottom of the conduction band in the effective sense of the superlattice (actually, the miniband of the superlattice) is relatively reduced. Can be higher.
By appropriately selecting the thickness ratio and period of AlAs and GaAs of this superlattice, Al x G having any desired Al component ratio x can be obtained.
The same band gap as the mixed crystal of a 1-x As can be obtained.

[発明が解決しようとする課題] 前述した超格子を製作するためには数十オングストロ
ームの厚みのGaAsとAlAsをかなりの層数を積み重ねなく
てはならない。これは分子線エピタクシー(MBE)また
は有機金属気相エピタクシー(MOCVD)などの技術によ
って可能ではあるものの、製造工程はかなり複雑にな
る。さらに不純物を超格子の各層の界面にドーピングし
ないようにするために結晶成長の操作はさらに複雑なも
のとなっている。また、不純物のドーピング密度を大き
くすると、超格子が無秩序化現象によって混晶化してし
まう危険性にさらされる。半導体結晶成長中や製造後に
使用中に素子の温度が上昇しすぎたりしても、やはり無
秩序化現象によって超格子の部分を混ざり合って混晶化
する可能性がある。
[Problems to be Solved by the Invention] To manufacture the above-described superlattice, a considerable number of layers of GaAs and AlAs having a thickness of several tens of angstroms must be stacked. Although this is possible with techniques such as molecular beam epitaxy (MBE) or metal-organic vapor phase epitaxy (MOCVD), the manufacturing process is considerably more complicated. Further, the operation of crystal growth is further complicated in order to prevent doping of the interface between the layers of the superlattice with impurities. Also, when the impurity doping density is increased, there is a risk that the superlattice may be mixed and crystallized due to a disordering phenomenon. Even if the temperature of the device rises excessively during the use of the semiconductor crystal during growth or after manufacture, the superlattice portions may be mixed and crystallized due to the disordering phenomenon.

本発明者は、種々の半導体材料を作って深い不純物準
位を測定しているうちに次のことを発見した。すなわち
AlxGa1-xAsにSiをドーピングし、これにInを数%ドーピ
ングすると深い不純物準位の密度が減少するということ
である。
The present inventor discovered the following while making various semiconductor materials and measuring deep impurity levels. Ie
Doping Al x Ga 1 -x As with Si and then doping it with In by several% reduces the density of deep impurity levels.

第2図はAl0.3Ga0.7As(x=0.3)にInをドーピング
した場合に深い不純物準位の密度が減少する様子を示し
ている。特性曲線Aは電子密度が室温で1×1018cm-3
なるようにSiをドーピングした場合であり、特性曲線B
は4×1017cm-3になるようにSiをドーピングした場合で
ある。いずれの場合にも、Inを4%程度ドーピングする
ことによって深い不純物準位の密度が1桁程度低下する
ことがわかる。
FIG. 2 shows how the density of deep impurity levels decreases when In 0.3 is doped into Al 0.3 Ga 0.7 As (x = 0.3). The characteristic curve A is a case where Si is doped so that the electron density becomes 1 × 10 18 cm −3 at room temperature, and the characteristic curve B
Is a case where Si is doped so as to be 4 × 10 17 cm −3 . In any case, it can be seen that doping about 4% of In lowers the density of deep impurity levels by about one digit.

そこで、本発明の目的は、本発明者の上述の知見を利
用して深い不純物準位を減少させることを意図し、従来
のように超格子を形成して深い不純物準位を減少させる
場合に生じる製造工程の複雑さ、結晶成長の操作の複雑
さ、超格子の混晶化のおそれという従来の問題点の解決
を図った化合物半導体装置を提供することにある。
Therefore, an object of the present invention is to reduce a deep impurity level by forming a superlattice as in the related art, with the intention of reducing the deep impurity level by utilizing the above-described knowledge of the present inventor. It is an object of the present invention to provide a compound semiconductor device which solves the conventional problems of the resulting complicated manufacturing process, complicated crystal growth operation, and the possibility of mixed crystal formation of the superlattice.

[課題を解決するための手段] このような目的を達成するために、本発明の第1形態
は、GaAs層とSi,Sn,SまたはTeが不純物としてドーピン
グされている。AlxGa1-xAs層とによりヘテロ構造を構成
した半導体装置において、AlxGa1-xAs層におけるAlの成
分比xを0.2≦x≦0.4の範囲に定め、かつGaAs層とAlxG
a1-xAs層の各々にInを1〜10%(at%)ドーピングした
ことを特徴とする。
[Means for Solving the Problems] In order to achieve such an object, in the first embodiment of the present invention, a GaAs layer and Si, Sn, S or Te are doped as impurities. In the semiconductor device constitutes a heterostructure by the Al x Ga 1-x As layer, Al x Ga 1-x As set the component ratio x of Al in the range of 0.2 ≦ x ≦ 0.4 in the layer, and the GaAs layer and the Al x G
Each of the a 1-x As layers is doped with 1 to 10% (at%) of In.

本発明の第2形態は、GaAs層とSi,Sn,SまたはTeが不
純物としてドーピングされているAlxGa1-xAs層とにより
構成した超格子構造を有する半導体装置において、AlxG
a1-xAs層におけるAlの成分比xを0.2≦x≦0.4の範囲に
定め、かつGaAs層とAlxGa1-xAs層の各々にInを1〜10%
(at%)ドーピングしたことを特徴とする。
Second embodiment of the present invention, GaAs layer and Si, Sn, in a semiconductor device having a superlattice structure constituted by the Al x Ga 1-x As layer S or Te is doped as an impurity, Al x G
The Al component ratio x in the a 1-x As layer is set in the range of 0.2 ≦ x ≦ 0.4, and 1 to 10% of In is contained in each of the GaAs layer and the Al x Ga 1-x As layer.
(At%).

本発明の第3形態は、GaAs層とSi,Sn,SまたはTeが不
純物としてドーピングされているAlxGa1-xAs層とにより
構成した量子井戸構造を有する半導体装置において、Al
xGa1-xAs層におけるAlの成分比xを0.2≦x≦0.4の範囲
に定め、かつGaAs層とAlxGa1-xAs層の各々にInを1〜10
%(at%)ドーピングしたことを特徴とする。
A third embodiment of the present invention is directed to a semiconductor device having a quantum well structure including a GaAs layer and an Al x Ga 1-x As layer doped with Si, Sn, S, or Te as an impurity.
The x Ga 1-x As composition ratio of Al in the layer x set in the range of 0.2 ≦ x ≦ 0.4, and the In each of the GaAs layer and the Al x Ga 1-x As layer 10
% (At%) doping.

[作 用] 本発明によれば、InをGaAs層およびAlxGa1-xAs層の双
方に一様にドーピングすることによって、深い不純物準
位の少ないAlGaAs層とGaAs層のヘテロ構造を構成するこ
とができ、その結果、AlGaAs層にSiなどを不純物として
ドーピングすると高い電子密度が得られ、また、その電
子密度の温度依存性がなくなる。そのため、HEMT(高電
子移動度トランジスタ)にこの材料を応用すると素子の
特性を向上させることができ、たとえば伝達コンダクタ
ンスGmが大きくなることと、しきい電圧Vthの温度変化
を押えることができる。本発明によればInを単にドーピ
ングするだけで深い不純物準位を減少させることがで
き、従来のような超格子構造など複雑な構造が一切不要
となり、製造コストを大幅に低減することもできる。
[Operation] According to the present invention, a heterostructure of an AlGaAs layer and a GaAs layer having a small deep impurity level is formed by uniformly doping In both the GaAs layer and the Al x Ga 1-x As layer with In. As a result, when the AlGaAs layer is doped with Si or the like as an impurity, a high electron density is obtained, and the temperature dependence of the electron density is eliminated. Therefore, when this material is applied to a HEMT (High Electron Mobility Transistor), the characteristics of the element can be improved. For example, the transfer conductance Gm can be increased and the temperature change of the threshold voltage Vth can be suppressed. According to the present invention, a deep impurity level can be reduced by simply doping In, a complicated structure such as a conventional superlattice structure is not required at all, and the manufacturing cost can be significantly reduced.

[実施例] 以下、図面を参照して本発明の実施例を詳細に説明す
る。
[Example] Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

第1図(A)は本発明化合物半導体装置の一実施例に
おけるヘテロ構造の断面を示す。
FIG. 1A shows a cross section of a heterostructure in one embodiment of the compound semiconductor device of the present invention.

ここで、基板1上にInを5%ドーピングしながらGaAs
層を成長させる。このGaAs層2の上に、Siをドーピング
すると共にInを5%ドーピングしながらAl0.3Ga0.7As層
3を成長させてヘテロ界面4を有するヘテロ構造を形成
する。Al0.3Ga0.7As(Si)層3にInを5%ドーピングす
ると、前述したように、深い不純物準位の密度を1桁以
上低減させることができる。しかし、Inをドーピングす
ることはAlGaAsとInAsの混晶を作ることになる。InAsは
禁制帯の幅が約0.36eVと狭いためにAlGaAsの伝導帯の底
が約46meV低下する。このままではGaAsの伝導帯の底と
の段差(バンドオフセット)が減少してしまい、GaAs層
に電子を閉じ込める能力が低下する。
Here, GaAs is doped on the substrate 1 while doping 5% of In.
Grow the layer. An Al 0.3 Ga 0.7 As layer 3 is grown on the GaAs layer 2 while doping with Si and 5% of In to form a heterostructure having a hetero interface 4. If the Al 0.3 Ga 0.7 As (Si) layer 3 is doped with 5% of In, the density of deep impurity levels can be reduced by one digit or more as described above. However, doping In produces a mixed crystal of AlGaAs and InAs. InAs has a narrow band gap of about 0.36 eV, the bottom of the conduction band of AlGaAs is lowered by about 46 meV. In this state, the step (band offset) from the bottom of the conduction band of GaAs decreases, and the ability to confine electrons in the GaAs layer decreases.

そこで、本発明では、GaAs層2にもInを同様にドーピ
ングして、あらかじめ伝導帯の底を低下させておく。In
のドーピング量を5%とすると、伝導帯の底を約35meV
下げることができ、第1図(B)に示すようにInをドー
ピングしない場合にほぼ等しい段差をつけることができ
る。段差を実験的に直接に正確に測定する方法はない
が、次の計算によって求めることができる。GaAsとAl
0.3Ga0.7Asの禁制帯の幅は各々1.42eVと1.8eVであり、
その差0.38eVの65%にあたる247meVがInをドープしない
場合のGaAsとAl0.3Ga0.7Asの伝導帯の底の段差である。
InAsの禁制帯の幅は約0.36eVであり、Al0.3Ga0.7Asのそ
れとの差1.44eVの5%にあたる72meVがInを5%ドーピ
ングすることによるAl0.3Ga0.7Asの禁制帯が減少する量
である。これの65%にあたる46meVがInをドーピングし
たAl0.3Ga0.7Asの伝導帯の底が低下する大きさである。
GaAsとAl0.3Ga0.7Asの禁制帯の幅の差の65%が伝導帯の
底の段差になっていることは現在では通説になってい
る。InAsとGaAs、またはInAsとAlGaAsの場合に、禁制帯
の幅の何%が伝導帯の底の差になるかははっきりとした
ことは不明であるが、InGaAsとGaAsのヘテロ構造の場合
にはGaAsとAlGaAsの場合と同程度の60%であるという報
告がある(たとえば、安藤,豊島,岡本,伊東「InGaAs
の歪層量井戸共鳴トンネルダイオードの試作および解
析」電子情報通信学会 電子デバイス研究会資料ED86−
106 pp13−20(1986))。また、Inのドーピング量は5
%程度であるから、伝導帯の底の段差の計算はGaAsとAl
0.3Ga0.7Asの場合の計算と同じ方法、すなわち禁制帯幅
の65%が伝導帯の底の段差になるという規則を用いて行
うことができる。
Therefore, in the present invention, the GaAs layer 2 is similarly doped with In to lower the conduction band bottom in advance. In
Assuming that the doping amount of GaN is 5%, the bottom of the conduction band is about 35meV.
As shown in FIG. 1 (B), a step almost equal to that when In is not doped can be formed. Although there is no method for directly and accurately measuring the step difference experimentally, it can be obtained by the following calculation. GaAs and Al
The width of the band gap of 0.3 Ga 0.7 As is 1.42 eV and 1.8 eV, respectively.
247 meV, which is 65% of the difference of 0.38 eV, is the step at the bottom of the conduction band of GaAs and Al 0.3 Ga 0.7 As when In is not doped.
The width of the forbidden band of InAs is about 0.36 eV, the amount of 72meV corresponding to 5% of the difference 1.44eV with that of Al 0.3 Ga 0.7 As is forbidden band of Al 0.3 Ga 0.7 As is decreased due to 5% doped In It is. Is sized to 46meV corresponding to 65% of this is lowered bottom of the conduction band of Al 0.3 Ga 0.7 As doped with In.
It is now widely accepted that 65% of the difference between the band gaps of GaAs and Al 0.3 Ga 0.7 As is the step at the bottom of the conduction band. It is unclear what percentage of the bandgap is the difference between the bottom of the conduction band and InAs and GaAs, or InAs and AlGaAs, but in the case of a heterostructure of InGaAs and GaAs. There is a report that it is about 60%, which is about the same as that of GaAs and AlGaAs (for example, Ando, Toshima, Okamoto, Ito "InGaAs
Fabrication and Analysis of Strained-Quantum Well Resonant Tunneling Diodes "
106 pp13-20 (1986)). The doping amount of In is 5
%, So the calculation of the step at the bottom of the conduction band is GaAs and Al
The calculation can be performed in the same way as the calculation for 0.3 Ga 0.7 As, that is, using the rule that 65% of the forbidden band width becomes a step at the bottom of the conduction band.

同様にして、GaAsとInAsの禁制帯の幅1.42eVと0.36eV
の差は1.06eVとなり、これらの5%のさらに65%は約35
meVとなる。これが、GaAsにInを5%ドーピングするこ
とにより、伝導帯の底が低下する大きさである。
Similarly, the forbidden band width of GaAs and InAs is 1.42 eV and 0.36 eV
Is 1.06 eV, an additional 65% of these 5%
meV. This is the size at which the bottom of the conduction band is reduced by doping GaAs with 5% of In.

本発明では、GaAs層およびAlGaAs層の両層にInをドー
ピングすることにより、Al0.3Ga0.7As(Si)深い不純物
準位を発生させず、かつGaAs側とのエネルギー段差をほ
とんど変えずに保つことができる。段差がわずか(46me
V−35meV=11meV)減少するのを防止するためにはGaAs
側にはさらに2%ほど余分にInをドーピングすることに
よって段差を全く変えずに不純物準位の密度を低減した
ヘテロ構造を作ることも可能である。
In the present invention, by doping In both the GaAs layer and the AlGaAs layer with In, Al 0.3 Ga 0.7 As (Si) deep impurity levels are not generated, and the energy step with the GaAs side is kept almost unchanged. be able to. The step is small (46me
(V-35meV = 11meV) To prevent the decrease, GaAs
On the side, it is also possible to produce a heterostructure in which the density of impurity levels is reduced without doping the step at all by doping about 2% extra In.

第1図(A)は単純なヘテロ構造の例であるが、GaAs
層2の両側にAlGaAsによる障壁層を配置した量子井戸構
造、あるいはGaAs層2とAlGaAs層3とを交互に周期的に
積み重ねた超格子構造においても、ヘテロ構造の場合と
同様にInをドーピングすることによってSiなどの不純物
を作る深い不純物準位の発生密度を低減させることがで
きる。
FIG. 1 (A) shows an example of a simple heterostructure.
In a quantum well structure in which AlGaAs barrier layers are arranged on both sides of the layer 2 or a superlattice structure in which the GaAs layers 2 and the AlGaAs layers 3 are alternately and periodically stacked, In is doped in the same manner as in the heterostructure. As a result, the generation density of deep impurity levels that generate impurities such as Si can be reduced.

Inのドーピング量は多い方が深い不純物準位の低減に
有効であるが、基板1との格子定数が整合しなくなるた
め10%程度以内におさえることが好ましい。
The larger the doping amount of In, the more effective in reducing the deep impurity level. However, since the lattice constant with the substrate 1 becomes inconsistent, it is preferable to keep it within about 10%.

[発明の効果] 本発明によれば、InをGaAs層およびAlxGa1-xAs層の双
方に一様にドーピングすることによって、深い不純物準
位の少ないAlGaAs層とGaAs層のヘテロ構造を構成するこ
とができ、その結果、AlGaAs層にSiなどを不純物として
ドーピングすると高い電子密度が得られ、また、その電
子密度の温度依存性がなくなる。そのため、HEMT(高電
子移動度トランジスタ)にこの材料を応用すると素子の
特性を向上させることができ、たとえば伝達コンダクタ
ンスGmが大きくなることと、しきい電圧Vthの温度変化
を押えることができる。本発明によればInを単にドーピ
ングするだけで深い不純物準位を減少させることがで
き、従来のような超格子構造など複雑な構造が一切不要
となり、製造コストを大幅に低減することもできる。
[Effects of the Invention] According to the present invention, by uniformly doping In both the GaAs layer and the Al x Ga 1 -x As layer, the heterostructure of the AlGaAs layer and the GaAs layer having a small deep impurity level is obtained. As a result, when the AlGaAs layer is doped with Si or the like as an impurity, a high electron density is obtained, and the temperature dependence of the electron density is eliminated. Therefore, when this material is applied to a HEMT (High Electron Mobility Transistor), the characteristics of the element can be improved. For example, the transfer conductance Gm can be increased and the temperature change of the threshold voltage Vth can be suppressed. According to the present invention, a deep impurity level can be reduced by simply doping In, a complicated structure such as a conventional superlattice structure is not required at all, and the manufacturing cost can be significantly reduced.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)は、本発明の一実施例としてヘテロ構造を
有する半導体装置の構成例を示す構成図、 第1図(B)は、第1図(A)に示した実施例のヘテロ
界面の伝導帯の底のエネルギー関係を示すエネルギーレ
ベル図、 第2図はInをドーピングすると深い不純物準位の密度が
低減する様子を説明する特性図である。 1……基板、 2……GaAs層、 3……AlGaAs層、 4……ヘテロ界面。
FIG. 1A is a configuration diagram showing a configuration example of a semiconductor device having a hetero structure as one embodiment of the present invention, and FIG. 1B is a configuration diagram of the hetero device of the embodiment shown in FIG. 1A. FIG. 2 is an energy level diagram showing the energy relationship at the bottom of the conduction band at the interface. FIG. 2 is a characteristic diagram illustrating how the density of deep impurity levels is reduced when In is doped. 1 ... substrate, 2 ... GaAs layer, 3 ... AlGaAs layer, 4 ... heterointerface.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】GaAs層とSi,Sn,SまたはTeが不純物として
ドーピングされているAlxGa1-xAs層とによりヘテロ構造
を構成した半導体装置において、前記AlxGa1-xAs層にお
けるAlの成分比xを0.2≦x≦0.4の範囲に定め、かつ前
記GaAs層と前記AlxGa1-xAs層の各々にInを1〜10%(at
%)ドーピングしたことを特徴とする半導体装置。
1. A semiconductor device having a heterostructure comprising a GaAs layer and an Al x Ga 1-x As layer doped with Si, Sn, S or Te as an impurity, wherein the Al x Ga 1-x As layer is Is set in the range of 0.2 ≦ x ≦ 0.4, and 1 to 10% of In is added to each of the GaAs layer and the Al x Ga 1-x As layer.
%) A semiconductor device characterized by being doped.
【請求項2】GaAs層とSi,Sn,SまたはTeが不純物として
ドーピングされているAlxGa1-xAs層とにより構成した超
格子構造を有する半導体装置において、前記AlxGa1-xAs
層におけるAlの成分比xを0.2≦x≦0.4の範囲に定め、
かつ前記GaAs層と前記AlxGa1-xAs層の各々にInを1〜10
%(at%)ドーピングしたことを特徴とする半導体装
置。
2. A semiconductor device having a superlattice structure comprising a GaAs layer and an Al x Ga 1-x As layer doped with Si, Sn, S or Te as an impurity, wherein the Al x Ga 1-x As
The Al component ratio x in the layer is set in the range of 0.2 ≦ x ≦ 0.4,
In addition, in each of the GaAs layer and the Al x Ga 1-x As layer,
% (At%) doped semiconductor device.
【請求項3】GaAs層とSi,Sn,SまたはTeが不純物として
ドーピングされているAlxGa1-xAs層とにより構成した量
子井戸構造を有する半導体装置において、前記AlxGa1-x
As層におけるAlの成分比xを0.2≦x≦0.4の範囲に定
め、かつ前記GaAs層と前記AlxGa1-xAs層の各々にInを1
〜10%(at%)ドーピングしたことを特徴とする半導体
装置。
3. A GaAs layer and Si, Sn, in a semiconductor device having an S or a quantum well structure Te is constituted by the Al x Ga 1-x As layer is doped as an impurity, the Al x Ga 1-x
The component ratio x of Al in the As layer is set in the range of 0.2 ≦ x ≦ 0.4, and In is added to each of the GaAs layer and the Al x Ga 1-x As layer by one.
A semiconductor device characterized by being doped with up to 10% (at%).
JP6034489A 1989-03-13 1989-03-13 Semiconductor device Expired - Fee Related JP2747316B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6034489A JP2747316B2 (en) 1989-03-13 1989-03-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6034489A JP2747316B2 (en) 1989-03-13 1989-03-13 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH02239660A JPH02239660A (en) 1990-09-21
JP2747316B2 true JP2747316B2 (en) 1998-05-06

Family

ID=13139452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6034489A Expired - Fee Related JP2747316B2 (en) 1989-03-13 1989-03-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2747316B2 (en)

Also Published As

Publication number Publication date
JPH02239660A (en) 1990-09-21

Similar Documents

Publication Publication Date Title
US4695857A (en) Superlattice semiconductor having high carrier density
US4819036A (en) Semiconductor device
DE602004001927T2 (en) Heterostructures of III-nitride semiconductor material for light-emitting devices
JP2801624B2 (en) Heterojunction bipolar transistor
EP0171531B1 (en) High electron mobility semiconductor device
JPH05243559A (en) Resonance tunnel effect quantization well transistor
US5952672A (en) Semiconductor device and method for fabricating the same
KR920006434B1 (en) Resonant tunelling barrier structure device
US5422902A (en) BeTe-ZnSe graded band gap ohmic contact to p-type ZnSe semiconductors
JPH0821708B2 (en) Semiconductor element
JP2905034B2 (en) Quantum well structure
JPH0570309B2 (en)
JPH07231142A (en) Semiconductor light emitting element
US4675709A (en) Quantized layered structures with adjusted indirect bandgap transitions
US4905057A (en) Semiconductor devices
JP2781097B2 (en) Semiconductor device and manufacturing method thereof
JP2747316B2 (en) Semiconductor device
EP0216155A2 (en) Three-terminal tunnelling device
JPH08125126A (en) Semiconductor device
US6265731B1 (en) Ohmic contacts for p-type wide bandgap II-VI semiconductor materials
JPH0783027B2 (en) Semiconductor device
JP2710783B2 (en) Semiconductor device
JPH0567056B2 (en)
JP2765607B2 (en) Tunnel effect type semiconductor device
JP2531095B2 (en) Semiconductor element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees