JP2744880B2 - Pulse width measurement device and rotation speed measurement device - Google Patents
Pulse width measurement device and rotation speed measurement deviceInfo
- Publication number
- JP2744880B2 JP2744880B2 JP5248327A JP24832793A JP2744880B2 JP 2744880 B2 JP2744880 B2 JP 2744880B2 JP 5248327 A JP5248327 A JP 5248327A JP 24832793 A JP24832793 A JP 24832793A JP 2744880 B2 JP2744880 B2 JP 2744880B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- clock
- cycle
- counting
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Regulating Braking Force (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、入力されたパルス信号
を検知して計測用クロックの計数の開始と終了を決定
し、このパルス信号の周期を計測するパルス幅計測装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse width measuring apparatus for detecting the input pulse signal, determining the start and end of counting of a measuring clock, and measuring the period of the pulse signal.
【0002】[0002]
【従来の技術】入力されたパルス信号(交流信号を含
む)を検知して計測用クロックの計数の開始と終了を決
定し、入力されたパルス信号の周期(半周期等、周期に
関する時間)を計測するパルス幅計測装置が実用化され
ている。パルス幅計測装置は、例えば、自動車の車輪速
計測装置に応用されている。2. Description of the Related Art An input pulse signal (including an AC signal) is detected to determine the start and end of counting of a measurement clock, and the cycle (time related to the cycle, such as a half cycle) of the input pulse signal is determined. A pulse width measuring device for measuring has been put to practical use. The pulse width measurement device is applied, for example, to a vehicle wheel speed measurement device.
【0003】車輪速計測装置は、ABS(Anti-Lock Br
eaking System )装置の重要な構成部分を占めており、
車速センサが車輪の単位の回転角ごとに形成する交流信
号を入力して交流信号の周期を計測し、刻々の車輪速に
換算する。The wheel speed measuring device is an ABS (Anti-Lock Br).
eaking System) is an important component of the equipment,
A vehicle speed sensor inputs an AC signal formed for each rotation angle of a unit of a wheel, measures a cycle of the AC signal, and converts it into an instantaneous wheel speed.
【0004】図4は、ABS装置の説明図である。図4
中、(a) は構成、(b) は動作をそれぞれ示す。ここで
は、自動車の制御用演算装置(以下ECU:Electronic
Control Unit )における割り込みプログラムとして、
ABS装置が構成される。FIG. 4 is an explanatory diagram of an ABS device. FIG.
In the figure, (a) shows the configuration, and (b) shows the operation. Here, an arithmetic unit for controlling a vehicle (hereinafter referred to as an ECU: Electronic)
Control Unit) as an interrupt program
An ABS device is configured.
【0005】図4において、自動車に搭載されたECU
45は、プログラム制御されるマイコン回路として構成
され、図示しないCPU、メモリ、A/Dコンバータ、
D/Aコンバータ、電源回路等を内蔵する。ECU45
は、演算能力を時分割的に割り当てて、各種エンジン制
御、定速走行、サスペンション制御等の演算処理を実行
する。しかし、運転者によってブレーキが強く操作され
た場合には、ABS制御プログラムを起動して割り込み
処理する。In FIG. 4, an ECU mounted on an automobile
Reference numeral 45 denotes a microcomputer circuit that is controlled by a program, and includes a CPU (not shown), a memory, an A / D converter,
Built-in D / A converter, power supply circuit, etc. ECU45
Executes arithmetic processing such as various engine control, constant speed running, suspension control, and the like, by allocating the arithmetic capacity in a time-division manner. However, when the driver strongly operates the brake, the ABS control program is started to execute the interrupt processing.
【0006】車輪41に連結された車速センサ43は、
歯車型に成形された永久磁石の各歯の磁束を検知して、
車輪41の単位の回転角ごとに極性を反転する交流信号
を形成する。ECU45は、この交流信号の周期を求め
て車輪速に換算する。The vehicle speed sensor 43 connected to the wheels 41
Detecting the magnetic flux of each tooth of the permanent magnet molded into a gear mold,
An AC signal for inverting the polarity for each rotation angle of the unit of the wheel 41 is formed. The ECU 45 determines the cycle of the AC signal and converts it into wheel speed.
【0007】ECU45の車輪速演算部47は、入力さ
れた交流信号を整流し、波形処理を施して方形波のパル
ス信号に変換する。車輪速演算部47は、パルス信号の
1周期中に積算した計測用クロックの数を、パルス信号
の周期として出力する。The wheel speed calculator 47 of the ECU 45 rectifies the input AC signal, performs waveform processing on the rectified AC signal, and converts it into a square wave pulse signal. The wheel speed calculation unit 47 outputs the number of measurement clocks integrated during one cycle of the pulse signal as a cycle of the pulse signal.
【0008】ECU45の演算部49は、車輪速演算部
47で計測された交流信号の周期を定期的に取り込み、
予め定めた制動条件48と比較して、刻々のブレーキ制
御信号を形成する。出力部46は、刻々のブレーキ制御
信号に基づいてアクチュエータ44を作動させる。この
ような一連の処理を通じて、ブレーキ42に印加される
油圧が増減され、車輪速が段階的に減衰される。A calculation unit 49 of the ECU 45 periodically takes in the cycle of the AC signal measured by the wheel speed calculation unit 47,
An instantaneous brake control signal is formed in comparison with a predetermined braking condition 48. The output unit 46 operates the actuator 44 based on the brake control signal every moment. Through such a series of processes, the hydraulic pressure applied to the brake 42 is increased or decreased, and the wheel speed is attenuated stepwise.
【0009】図4(b) において、車速v0 が車輪速V0
に一致した定速走行状態からブレーキが強く踏み込まれ
ると、車速vに先行して車輪速Vが減速され、車輪接地
面と路面の間にスリップが発生する。そして、時刻t1
でブレーキが強く踏み込まれた後、時刻t2 でスリップ
率10%に相当する車輪速VC に到達すると、ABS制
御が自動的に開始され、ブレーキが踏み込まれ続ける限
りABS制御が継続される。In FIG. 4 (b), the vehicle speed v 0 is equal to the wheel speed V 0.
When the brake is depressed strongly from the constant speed running state that matches the vehicle speed, the wheel speed V is reduced prior to the vehicle speed v, and a slip occurs between the wheel contact surface and the road surface. Then, at time t 1
In after the brake is depressed strongly, and reaches the wheel speed V C corresponding to the slip ratio of 10% at time t 2, ABS control is started automatically, ABS control is continued as long as the brake is continuously depressed.
【0010】ABS制御では、4つの車輪について求め
た刻々の車輪速から刻々の車速vを演算する。そして、
車速vに対して10%のスリップ率となる目標車輪速V
1 を演算する。そして、ブレーキの刻々の効き具合を加
減して、車輪速Vを目標車輪速V1 に対して振動させな
がら漸近させる。In the ABS control, an instantaneous vehicle speed v is calculated from instantaneous wheel speeds obtained for four wheels. And
Target wheel speed V at which a slip ratio of 10% with respect to vehicle speed v
Calculate 1 . Then, the acceleration and the moment by moment of the effect depth of the brake, to asymptotic while vibrating the wheel speed V with respect to the target wheel speed V 1.
【0011】ところで、図4(a) のECU45では、上
述したように、複数の演算処理を時分割的に処理してい
る。そして、近年、自動車の多機能化、自動運転化、装
備の自動制御化等に伴って、ECU45で処理すべき演
算の種類が増加し、また、複雑化する傾向にある。By the way, in the ECU 45 shown in FIG. 4 (a), as described above, a plurality of arithmetic processes are performed in a time-division manner. In recent years, with the multifunctionalization of vehicles, automatic driving, automatic control of equipment, and the like, the types of calculations to be processed by the ECU 45 are increasing and tend to be complicated.
【0012】そこで、ECU45における旧型CPU
を、高演算ビット数、高速演算の新型CPUに置き換え
て、ECU45における時間当たりの演算能力を高める
試みがなされている。しかし、この場合、ECU45で
使用される基本クロック周波数が上昇する。従って、同
じ時間を計測するために必要な処理ビット数の増大を防
止するため、ECU45のタイマー、カウンター等で
は、計測用クロックを調整する必要がある。Therefore, the old CPU in the ECU 45
An attempt has been made to increase the computational capacity per unit time in the ECU 45 by replacing the CPU with a new CPU having a high computation bit number and high-speed computation. However, in this case, the basic clock frequency used by the ECU 45 increases. Therefore, in order to prevent an increase in the number of processing bits required to measure the same time, it is necessary to adjust the measurement clock in the timer, counter, and the like of the ECU 45.
【0013】例えば、ECU45のCPUの高速化に伴
って、基本クロック周波数が0.5msecから62.5ns
ec(0.0625msec)に高速化された場合、同じ8ビ
ットカウンターを用いて計測できる時間は、0.13秒
から0.016秒に減少してしまう。そして、同じ0.
13秒を計測するためには、8ビットカウンターに代え
て11ビットカウンターを使用する必要がある。For example, with the increase in the speed of the CPU of the ECU 45, the basic clock frequency is changed from 0.5 msec to 62.5 ns.
If the speed is increased to ec (0.0625 msec), the time that can be measured using the same 8-bit counter decreases from 0.13 seconds to 0.016 seconds. And the same 0.
To measure 13 seconds, it is necessary to use an 11-bit counter instead of an 8-bit counter.
【0014】従って、図4(a) のECU45の車輪速演
算部47では、基本クロックを分周して低い周波数の計
測用クロックを形成し、車速センサ43から出力される
交流信号の周期を、この計測用クロックを計数して計測
することにした。Accordingly, the wheel speed calculating section 47 of the ECU 45 shown in FIG. 4A forms a low-frequency measuring clock by dividing the basic clock, and determines the period of the AC signal output from the vehicle speed sensor 43. The measurement clock is counted and measured.
【0015】[0015]
【発明が解決しようとする課題】図4(a) のECU45
の車輪速演算部47において、基本クロックから形成し
た低い周波数の計測用クロックを用いて交流信号の周期
を計測した場合、高速になると車輪速の計測誤差が上昇
する問題がある。The ECU 45 shown in FIG.
When the cycle of the AC signal is measured by using the low-frequency measurement clock formed from the basic clock in the wheel speed calculation unit 47, the measurement error of the wheel speed increases at high speed.
【0016】車輪速が高いと交流信号の周期が短くな
り、交流信号の1周期の中で計数される計測用クロック
の数が減る。そして、1周期の末端部で計数に関与する
ことなく切り捨てられる計測用クロックの長さが無視で
きなくなる。When the wheel speed is high, the cycle of the AC signal is shortened, and the number of measurement clocks counted in one cycle of the AC signal is reduced. Then, the length of the measurement clock that is truncated without being involved in counting at the end of one cycle cannot be ignored.
【0017】すなわち、交流信号の1周期(半周期)を
1回だけ計測する単発計測では、周期が短くなるに従っ
て、誤差が増大し、例えば、車速が100km/hを越
える範囲では正確な車輪速の計測が不可能になる。そし
て、このような高速度でこそABS装置が正確に動作す
べきであるのに、車輪速の誤差に起因して逆にABS装
置の動作が不安定になる。That is, in single-shot measurement in which one cycle (half cycle) of an AC signal is measured only once, the error increases as the cycle becomes shorter. For example, when the vehicle speed exceeds 100 km / h, the accurate wheel speed is obtained. Measurement becomes impossible. Although the ABS device should operate accurately only at such a high speed, the operation of the ABS device becomes unstable due to an error in the wheel speed.
【0018】また、図4(a) のECU45では、演算部
49が一定時間(例えば5msec)ごとに車輪速演算部4
7から計数値を取り込む。そして、車輪速演算部47
は、この一定時間を有効利用して、周期計測の精度を高
める。すなわち、この一定時間内に入力された交流信号
の全部の半周期について、計測用クロックをそれぞれ計
数し、各周期の計数値の平均値として交流信号の周期を
求める。これにより、車速センサ43から出力される交
流信号における各周期のばらつきの影響を除去してい
る。In the ECU 45 shown in FIG. 4 (a), the calculation unit 49 sets the wheel speed calculation unit 4 at regular intervals (for example, 5 msec).
The count value is taken from 7. Then, the wheel speed calculator 47
Effectively uses this fixed time to improve the accuracy of the cycle measurement. That is, the measuring clocks are counted for all the half cycles of the AC signal input within the fixed time, and the cycle of the AC signal is obtained as an average value of the count value of each cycle. This eliminates the influence of variations in each cycle in the AC signal output from the vehicle speed sensor 43.
【0019】しかし、この場合、入力された交流信号の
全部の半周期について、計測用クロックの形成をリセッ
トしているため、計測用クロックの分解能に起因する上
述の誤差については、なんら単発計測の場合と変わるこ
とがない。従って、高速になると、車輪速の計測誤差が
著しく上昇する。However, in this case, since the formation of the measurement clock is reset for all the half periods of the input AC signal, the above-mentioned error caused by the resolution of the measurement clock is not affected by any single measurement. It doesn't change. Therefore, at higher speeds, the measurement error of the wheel speed increases significantly.
【0020】例えば、基本クロックを4個計数するごと
に出力を反転させて基本クロック8個分の周期で計測用
クロックを形成させた場合、基本クロック8個ごとのボ
ロー信号が計測用クロックのエッジとして計数される。
そして、交流信号の1つ目の半周期の計測においては、
最大で、7個の基本クロックに相当する時間が切捨てら
れて計測誤差となり得る。For example, when the output is inverted every time four basic clocks are counted to form a measuring clock with a period corresponding to eight basic clocks, the borrow signal for every eight basic clocks is the edge of the measuring clock. Is counted as
Then, in the measurement of the first half cycle of the AC signal,
At most, a time corresponding to seven basic clocks may be truncated, resulting in a measurement error.
【0021】そして、7個の基本クロックに相当する時
間は、交流信号の周期が長い場合には無視し得るが、車
輪速が100km/hを越えて、交流信号の周期が短く
なると無視できなくなる。そして、計測用クロックの計
数値から演算される車輪速の誤差を高めて、ブレーキ操
作処理を誤らせ、ABS装置を誤動作させて、車輪41
をロックさせたり、制動距離を長くしたりする。The time corresponding to the seven basic clocks can be ignored when the cycle of the AC signal is long, but cannot be ignored when the wheel speed exceeds 100 km / h and the cycle of the AC signal is short. . Then, the error of the wheel speed calculated from the count value of the measurement clock is increased, the brake operation process is erroneously performed, the ABS device is malfunctioned, and the
Lock or increase the braking distance.
【0022】本発明は、低い周波数の計測用クロックで
も、短いパルス信号の周期を正確に計測できるパルス幅
計測装置を提供することを目的としている。An object of the present invention is to provide a pulse width measuring apparatus capable of accurately measuring the period of a short pulse signal even with a low-frequency measuring clock.
【0023】[0023]
【課題を解決するための手段】図1は、本発明の動作原
理を説明するための説明図である。本発明に係るパルス
幅計測装置は、入力されたパルス信号のエッジを検出し
て計測用クロックの計数の開始と終了を決定し、前記パ
ルス信号の周期を、前記計測用クロックの計測数として
出力する計測手段(11)、を有するパルス幅計測装置
において、入力された基本クロックを計数して、その所
定個数ごとに前記計測用クロックを形成する分周手段
(12)と、前記パルス信号の周期の単発計測と連続計
測の区別に応じて前記分周手段(12)を制御し、
(1)前記単発計測では、前記計測用クロックの計数の
開始ごとに前記分周手段(12)における計数操作をリ
セットするが、(2)前記連続計測では、前記分周手段
(12)における計数操作を少なくとも前記連続計測の
継続中はリセットしない分周制御手段(13)と、を設
けたことを特徴とする。FIG. 1 is an explanatory diagram for explaining the operation principle of the present invention. The pulse width measurement device according to the present invention detects an edge of an input pulse signal, determines start and end of counting of a measurement clock, and outputs a cycle of the pulse signal as a measurement number of the measurement clock. A frequency dividing means (12) for counting input basic clocks and forming the measuring clock for each predetermined number, and a period of the pulse signal. Controlling the frequency dividing means (12) according to the distinction between single-shot measurement and continuous measurement of
(1) In the single-shot measurement, the counting operation in the frequency dividing means (12) is reset every time the counting of the measurement clock is started. (2) In the continuous measurement, the counting in the frequency dividing means (12) is performed. Frequency dividing control means (13) which does not reset the operation at least during the continuous measurement.
【0024】また、本発明に係る回転速計測装置は、回
転体の所定回転数ごとに一周期のパルス信号であるセン
サ信号を形成する回転速センサと、前記センサ信号の周
期を計測して、刻々の回転速を演算する演算手段と、を
有する回転速計測装置において、前記演算手段は、入力
されたセンサ信号のエッジを検出して計測用クロックの
計数の開始と終了を決定し、前記センサ信号の周期を、
前記計測用クロックの計測数として出力する計測手段
と、入力された基本クロックを計数して、その所定個数
ごとに前記計測用クロックを形成する分周手段と、前記
センサ信号の周期の単発計測と連続計測の区別に応じて
前記分周手段を制御し、(1)前記単発計測では、前記
計測用クロックの計数の開始ごとに前記分周手段におけ
る計数操作をリセットするが、(2)前記連続計測で
は、前記分周手段における計数操作を少なくとも前記連
続計測の継続中はリセットしない分周制御手段と、前記
連続計測の場合、所定の計測期間における前記計測用ク
ロックの複数の計数値の平均値に基づいて回転速度を演
算する換算手段と、を有すること特徴とする。Further, the rotation speed measuring device according to the present invention measures a rotation speed sensor for forming a sensor signal which is a one-cycle pulse signal for each predetermined number of rotations of the rotating body, and measures a period of the sensor signal. Calculating means for calculating the instantaneous rotational speed, wherein the calculating means detects an edge of the input sensor signal, determines start and end of counting of a measurement clock, and The period of the signal
A measuring unit that outputs the measured clock as a measured number, a frequency dividing unit that counts the input basic clock and forms the measuring clock for each predetermined number, and a single-shot measurement of the cycle of the sensor signal. The frequency dividing means is controlled in accordance with the distinction of continuous measurement. (1) In the single-shot measurement, the counting operation in the frequency dividing means is reset every time the counting of the measurement clock is started. In the measurement, the frequency dividing control means that does not reset the counting operation in the frequency dividing means at least during the continuation of the continuous measurement, and, in the case of the continuous measurement, an average value of a plurality of count values of the measurement clock in a predetermined measurement period And a conversion means for calculating the rotation speed based on
【0025】[0025]
【作用】図1において、請求項1のパルス幅計測装置で
は、入力されたパルス信号の連続した周期(半周期等)
を計測する際には、周期(半周期等)ごとに分周手段1
2をリセットしないで、中断することなく連続して発生
させた計測用クロックを使用して、周期(半周期等)ご
とに計数する。つまり、連続計測モードでは、周期(半
周期等)ごとに、計測手段11はリセットするが、分周
手段12はリセットしない。In FIG. 1, in the pulse width measuring apparatus according to the first aspect, a continuous cycle (half cycle or the like) of the input pulse signal is used.
When measuring the frequency, the frequency dividing means 1 is used for each cycle (half cycle, etc.).
2 is not reset, and is counted every cycle (half cycle or the like) using a measurement clock generated continuously without interruption. That is, in the continuous measurement mode, the measuring unit 11 is reset for each cycle (half cycle or the like), but the frequency dividing unit 12 is not reset.
【0026】従って、1つの周期(半周期等)で計数に
関与することなく捨てられた基本クロックが、次の周期
(半周期等)における1回目の計数までの時間を減少さ
せることになり、次の周期(半周期等)における計数値
を1つ増やして、結果的に誤差を相殺する。Therefore, the basic clock discarded without being involved in the counting in one cycle (half cycle, etc.) reduces the time until the first counting in the next cycle (half cycle, etc.), The count value in the next cycle (half cycle or the like) is increased by one, thereby canceling the error.
【0027】このようにして、一定時間中の全部の周期
(半周期等)を計測する場合、パルス信号が短くなって
増大する計測誤差を、連続して計測される周期(半周期
等)の数で相殺できる。何故なら、連続して計測される
周期(半周期等)の数が多い程、計測用クロックの余り
時間が有効に活用されるからである。これにより、計測
される周期の個数が増すほど、計測用クロックの分解能
が増して、短い周期でも正確に計測できることになる。As described above, when measuring all the cycles (half cycle, etc.) during a certain period of time, the measurement error that increases as the pulse signal becomes shorter becomes less than the measurement error of the continuously measured cycle (half cycle, etc.). Can be offset by number. This is because the larger the number of continuously measured cycles (half cycle or the like), the more effectively the surplus time of the measurement clock is used. As a result, as the number of measured cycles increases, the resolution of the measuring clock increases, and accurate measurement can be performed even in a short cycle.
【0028】なお、平均値は、1周期の計数値である必
要はなく、例えば、半周期分、2.3周期分、7周期分
等に相当する計数値として演算してもよい。The average value need not be a count value for one cycle, but may be calculated as a count value corresponding to, for example, a half cycle, 2.3 cycles, 7 cycles, or the like.
【0029】一方、一個の周期(半周期等)だけを計測
する単発計測モードでは、計測手段11をリセットする
ごとに分周手段12もリセットする。これにより、毎回
の計測における計測用クロックの位相を一致させる。On the other hand, in the single measurement mode in which only one cycle (half cycle or the like) is measured, the frequency dividing means 12 is reset every time the measuring means 11 is reset. As a result, the phases of the measurement clocks in each measurement are matched.
【0030】請求項2の車輪速計測装置では、例えば、
図4(a) の演算部49が、一定の時間ごとに、車輪速演
算部47に蓄えられた複数個の計数値を取り込む。複数
個の計数値は、この一定時間中の全部の周期(半周期
等)について、計測用クロックをそれぞれ計数して求め
たものである。In the wheel speed measuring device according to the second aspect, for example,
4A fetches a plurality of count values stored in the wheel speed calculator 47 at regular intervals. The plurality of count values are obtained by counting the measurement clocks for all the cycles (half cycle or the like) during the predetermined time.
【0031】そして、この一定時間中、計測用クロック
は、中断(リセット)されることなく連続して発生され
る。従って、連続して計測された複数の周期(半周期
等)について計測用クロックの誤差が相殺され、平均値
としての周期(半周期等)が正確に求められる。During this fixed time, the measuring clock is continuously generated without being interrupted (reset). Therefore, the error of the measurement clock is canceled out for a plurality of cycles (half cycle, etc.) measured continuously, and the cycle (half cycle, etc.) as an average value is accurately obtained.
【0032】つまり、車輪速が低い場合には、交流信号
の1周期が長いから、計測用クロック自身が十分な分解
能を発揮する。一方、車輪速が高まると、計測用クロッ
ク自身の分解能は不十分となるが、一定時間内の周期の
個数が増すから、計数された最後の計測用クロック以後
の基本クロックの余りを、後続の周期でシリアルに活用
して、計測用クロックの分解能を実質的に改善させる。That is, when the wheel speed is low, since one cycle of the AC signal is long, the measuring clock itself exhibits a sufficient resolution. On the other hand, when the wheel speed increases, the resolution of the measurement clock itself becomes insufficient, but since the number of cycles within a certain time increases, the remainder of the basic clock after the last measured clock is counted. Utilizing serially in a cycle, the resolution of the measurement clock is substantially improved.
【0033】[0033]
【実施例】図2は実施例の車輪速演算装置の説明図、図
3はパルス幅計測の説明図である。図2中、(a) は構
成、(b) は動作を示す。ここでは、図4のABS装置に
おいてCPUの基本クロックを高周波数化して、ECU
の処理能力を増大させた際に採用された車輪速演算装置
が説明される。FIG. 2 is an explanatory diagram of a wheel speed calculating device according to an embodiment, and FIG. 3 is an explanatory diagram of pulse width measurement. 2A shows the configuration, and FIG. 2B shows the operation. Here, the base clock of the CPU in the ABS device of FIG.
A description will be given of a wheel speed calculation device employed when increasing the processing capacity of the vehicle.
【0034】図2(a) において、分周回路22は、EC
Uで使用される高い周波数の基本クロックを分周して、
低い周波数の計測クロックを形成する。分周回路22
は、基本クロックを計数して、一定個数に達するごとに
出力を反転して計測クロックを発生する。また、分周回
路22は、制御回路23からクロックリセット信号が入
力されると、出力を反転することなく基本クロックの計
数値を0に戻して、再び最初から基本クロックの計数を
開始する。In FIG. 2A, the frequency dividing circuit 22 has an EC
Dividing the high frequency base clock used in U,
Form a low frequency measurement clock. Dividing circuit 22
Generates a measurement clock by counting the number of basic clocks and inverting the output every time the count reaches a certain number. When the clock reset signal is input from the control circuit 23, the frequency divider 22 returns the count value of the basic clock to 0 without inverting the output, and starts counting the basic clock again from the beginning.
【0035】制御回路23は、計測信号のエッジを検出
するごとに、カウンタ21における計測クロックの計数
をリセットする。カウンタ21は、制御回路23からリ
セット信号が入力されると、計数値を0に戻して再び最
初から計測クロックの計数を開始する。また、同時に、
前回の計数結果をメモリ24に保存する。The control circuit 23 resets the count of the measurement clock in the counter 21 every time the edge of the measurement signal is detected. When the reset signal is input from the control circuit 23, the counter 21 returns the count value to 0 and starts counting the measurement clock again from the beginning. At the same time,
The previous counting result is stored in the memory 24.
【0036】メモリ24は、一定時間(5msec)ごと
に、この一定時間(5msec)中に連続して計測した複数
の計数値を、図4(a) の演算部49に対して送出する。
演算部49は、一定時間(5msec)ごとにブレーキ制御
信号を演算し直して、出力状態を書き直す。The memory 24 sends a plurality of count values continuously measured during the fixed time (5 msec) to the arithmetic unit 49 in FIG. 4 (a) every fixed time (5 msec).
The calculation unit 49 recalculates the brake control signal every predetermined time (5 msec) and rewrites the output state.
【0037】実施例の車輪速演算装置では、連続計測モ
ードが設定されており、カウンタリセット信号を分周回
路22に入力させない。すなわち、計測信号の方形波パ
ルスの1レベルの長さと0レベルの長さが連続して計測
クロックの計数値として計測されるが、その際、分周回
路22は1回もリセットされない。In the wheel speed calculating device of the embodiment, the continuous measurement mode is set, and the counter reset signal is not input to the frequency dividing circuit 22. That is, the length of the 1 level and the length of the 0 level of the square wave pulse of the measurement signal are continuously measured as the count value of the measurement clock, but at this time, the frequency dividing circuit 22 is never reset.
【0038】従って、1個の半周期の計測でボロー信号
に至らなかった基本クロックの計数値が、次の半周期に
おける最初のボロー信号までの時間を短縮する。Accordingly, the count value of the basic clock that did not reach the borrow signal in one half cycle measurement shortens the time until the first borrow signal in the next half cycle.
【0039】これにより、一定時間内に連続的に計測さ
れた複数の半周期について、その平均値を取った場合、
計測クロックの周期が大きいことによる計測信号の計数
誤差は完全に相殺される。つまり、一定時間内に採取さ
れるサンプル数の増加によって、1つ1つのサンプル値
の誤差の増大が相殺される。Thus, when an average value is obtained for a plurality of half cycles continuously measured within a certain time,
The counting error of the measurement signal due to the large period of the measurement clock is completely canceled. In other words, the increase in the number of samples taken within a certain time offsets the increase in the error of each sample value.
【0040】従って、数100km/hの車輪速に対応
して、計測クロックの周期が計測用信号の周期にほとん
ど一致した場合、単発計測では、その正確な周期の計測
は全く不可能だが、複数のサンプルの平均値から求めた
車輪速の計測誤差は、数10km/hの車輪速の場合と
あまり変わらない。Therefore, if the cycle of the measurement clock almost coincides with the cycle of the measurement signal corresponding to the wheel speed of several hundred km / h, it is impossible at all to measure the exact cycle with single shot measurement. The measurement error of the wheel speed obtained from the average value of the sample is not so different from the case of the wheel speed of several tens km / h.
【0041】図2(b) において、分周処理Aは、計測信
号のエッジが検出されるごとに分周回路22をリセット
した場合を示す。このとき、半周期が基本クロック15
個分に相当する計測信号は、その半周期を基本クロック
12個分と誤判断される。In FIG. 2B, the dividing process A shows a case where the dividing circuit 22 is reset every time an edge of the measurement signal is detected. At this time, the half cycle is the basic clock 15
The measurement signal corresponding to the individual signal is erroneously determined to have a half cycle corresponding to 12 basic clocks.
【0042】すなわち、基本クロック4個ごとの計測ク
ロック(ボロー信号)を計数しているため、最後の基本
クロック3個分がそれぞれの半周期で捨てられ、誤差を
大きくしている。That is, since the measurement clocks (borrow signals) for every four basic clocks are counted, the last three basic clocks are discarded in each half cycle to increase the error.
【0043】これに対して、分周処理B、Cでは、計測
信号のエッジと無関係に基本クロック4個ごとに計測ク
ロック(ボロー信号)が発生し続けており、1つの半周
期における計数誤差が後続する複数の半周期で完全に相
殺される。分周処理B、Cは最初の半周期に入ったとき
の計測クロックの位相がたまたま少しずれている様子を
示す。On the other hand, in the frequency dividing processes B and C, a measurement clock (borrow signal) continues to be generated for every four basic clocks regardless of the edge of the measurement signal, and the counting error in one half cycle is reduced. It is completely canceled in the subsequent half cycles. The frequency dividing processes B and C show that the phases of the measurement clocks when they enter the first half cycle happen to be slightly shifted.
【0044】例えば、図4(a) の車速センサの出力が1
00km/hで700Hz、ECU45の基本クロックが
125nsec、基本クロックを4分周して計測クロックを
形成している場合、200km/hでは、7パルス分の
周期となる。For example, if the output of the vehicle speed sensor shown in FIG.
In the case where 700 km at 00 km / h, the basic clock of the ECU 45 is 125 nsec, and the basic clock is divided by 4 to form the measurement clock, at 200 km / h, the period is 7 pulses.
【0045】このとき、分周処理Aが採用されて、計測
ごとに分周回路がリセットされていると、最悪では、
(4−1)×125nsec×6=2250nsecの誤差が生
じてしまう。これは、同極性エッジ間(1周期ごと)の
周期演算の場合であるが、エッジ間(半周期ごと)の周
期演算の場合、(4−1)×62.5nsec×13=48
75nsecの誤差が発生することになる。At this time, if the frequency dividing process A is adopted and the frequency dividing circuit is reset every measurement, at worst,
(4-1) × 125 nsec × 6 = 2250 nsec error occurs. This is the case of the cycle calculation between edges of the same polarity (every cycle), but the case of the cycle calculation between edges (every half cycle) is (4-1) × 62.5 nsec × 13 = 48.
An error of 75 nsec will occur.
【0046】この誤差は、車輪速に換算すると0.22
1km/hの計測誤差に相当し、これをG(加速度)の
変動に換算すると1.27Gとなる。ABS装置の制御
基準のGの値は1.5Gであるので、ほとんど余裕が無
く、誤動作の危険がある。This error is 0.22 when converted to wheel speed.
This corresponds to a measurement error of 1 km / h, which is 1.27 G when converted to a change in G (acceleration). Since the control reference G value of the ABS device is 1.5 G, there is almost no margin, and there is a risk of malfunction.
【0047】すなわち、図2(b) の振動する車輪速Vに
おいて、ブレーキ油圧が減圧されるタイミングは、G
(減速加速度)の絶対値が1.5Gを越えて、かつ、車
速vと車輪速Vの格差が車速vの10〜15%に達した
タイミングに選択される。従って、誤差が1.27Gに
も達すると、0.23Gから2.77Gまでが1.5G
と混同されてしまい、前者では制動距離の増大、後者で
は車輪のロックに至る結果となる。That is, at the oscillating wheel speed V shown in FIG.
The timing is selected when the absolute value of (deceleration) exceeds 1.5 G and the difference between the vehicle speed v and the wheel speed V reaches 10 to 15% of the vehicle speed v. Therefore, when the error reaches 1.27G, 1.5G is changed from 0.23G to 2.77G.
The former results in an increase in the braking distance and the latter results in locking of the wheels.
【0048】ただし、実際には、車輪速が実際よりも不
当に低く評価される結果、10〜15%のスリップ率に
達したとき既に1.5Gに達している場合が多くなり、
1.5Gのキャップが無意味になる。However, actually, as a result of the wheel speed being evaluated unduly lower than the actual speed, when the slip ratio reaches 10 to 15%, the wheel speed often already reaches 1.5 G,
A 1.5G cap becomes meaningless.
【0049】これに対して、分周処理B、Cの場合に
は、連続した複数の計数で誤差が相殺されるから、車輪
速の計測誤差は無視できるレベルである。On the other hand, in the frequency dividing processes B and C, the errors are offset by a plurality of continuous counts, so that the measurement error of the wheel speed is at a negligible level.
【0050】図3において、実施例の車輪速計測装置で
は、図2のメモリ24から複数の計数値が読み出される
間隔の5msecを有効利用して、車輪速の測定誤差を圧縮
している。すなわち、5msecに含まれる連続した複数の
半周期について、それぞれ計測クロックを計数し、その
計測に当たっては、リセットされることなく連続して形
成された計測クロックを使用する。In FIG. 3, in the wheel speed measuring apparatus of the embodiment, the measurement error of the wheel speed is compressed by effectively utilizing the interval of 5 msec at which a plurality of count values are read from the memory 24 of FIG. That is, the measurement clock is counted for each of a plurality of continuous half cycles included in 5 msec, and the measurement clock that is continuously formed without being reset is used in the measurement.
【0051】例えば、200km/hでは、1周期が
0.7msecとなり、7パルスについて計数がなされ、1
00km/hでは、1周期が1.4msecとなり、3.5
パルスについて計数がなされる。このようにして、高速
〜中速〜定速の広い範囲で車輪速計測の相対誤差をほぼ
一定に確保している。車輪速Vは、定数K、周期T、パ
ルス数Nとして、V=KN/Tと演算される。For example, at 200 km / h, one cycle is 0.7 msec, and counting is performed for seven pulses.
At 00 km / h, one cycle is 1.4 msec, 3.5
A count is made of the pulses. In this way, the relative error of the wheel speed measurement is kept almost constant in a wide range from high speed to medium speed to constant speed. The wheel speed V is calculated as V = KN / T as a constant K, a cycle T, and a pulse number N.
【0052】[0052]
【発明の効果】請求項1のパルス幅計測装置によれば、
単発計測モードによる従来どおりのパルス幅計測が可能
な一方で、連続計測モードによる計測誤差の少ないパル
ス幅計測が可能である。According to the pulse width measuring apparatus of the first aspect,
While pulse width measurement as in the past can be performed in the single-shot measurement mode, pulse width measurement with a small measurement error in the continuous measurement mode can be performed.
【0053】そして、連続計測モードによれば、一定時
間内に含まれる連続した複数のパルス信号(周期、半周
期等)について、計測用クロックの分解能の不足に起因
する計測誤差がほぼ完全に相殺される。従って、周期の
長短にかかわらず、ほぼ一定の誤差でパルス幅を計測で
きる。According to the continuous measurement mode, the measurement error caused by the lack of the resolution of the measurement clock is almost completely canceled out for a plurality of continuous pulse signals (period, half period, etc.) included within a fixed time. Is done. Accordingly, the pulse width can be measured with a substantially constant error regardless of the length of the cycle.
【0054】また、低い周波数の計測用クロックを使用
した場合でも、高い精度でパルス幅を計測できるから、
計測用クロックの周波数をさらに下げて、カウンターや
タイマーのビット数を節約することも可能である。そし
て、これにより、CPUや通信インターフェイス等も簡
略化され、処理速度も高められる。Even when a low-frequency measurement clock is used, the pulse width can be measured with high accuracy.
It is also possible to further reduce the frequency of the measurement clock to save the number of bits of the counter and the timer. As a result, the CPU and the communication interface are simplified, and the processing speed is increased.
【0055】請求項2の車輪速計測装置によれば、車輪
速の計測誤差が、高速〜低速の車輪速のレベルにかかわ
らず、ほぼ一定に低く保持できる。According to the wheel speed measuring device of the second aspect, the measurement error of the wheel speed can be kept substantially constant low irrespective of the level of the high-speed to low-speed wheel speed.
【図1】本発明の基本的な構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.
【図2】実施例の車輪速演算装置の説明図である。FIG. 2 is an explanatory diagram of a wheel speed calculation device according to the embodiment.
【図3】パルス幅計測の説明図である。FIG. 3 is an explanatory diagram of pulse width measurement.
【図4】ABS装置の説明図である。FIG. 4 is an explanatory diagram of an ABS device.
11 計測手段 12 分周手段 13 分周制御手段 11 measuring means 12 frequency dividing means 13 frequency dividing controlling means
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−32371(JP,A) 特開 昭64−15666(JP,A) 特開 平3−191874(JP,A) ────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-54-32371 (JP, A) JP-A-64-15666 (JP, A) JP-A-3-191874 (JP, A)
Claims (2)
て計測用クロックの計数の開始と終了を決定し、前記パ
ルス信号の周期を、前記計測用クロックの計測数として
出力する計測手段(11)、を有するパルス幅計測装置
において、 入力された基本クロックを計数して、その所定個数ごと
に前記計測用クロックを形成する分周手段(12)と、 前記パルス信号の周期の単発計測と連続計測の区別に応
じて前記分周手段(12)を制御し、 (1)前記単発計測では、前記計測用クロックの計数の
開始ごとに前記分周手段(12)における計数操作をリ
セットするが、 (2)前記連続計測では、前記分周手段(12)におけ
る計数操作を少なくとも前記連続計測の継続中はリセッ
トしない分周制御手段(13)と、を設けたことを特徴
とするパルス幅計測装置。A measuring means (11) for detecting an edge of an input pulse signal to determine start and end of counting of a measuring clock, and outputting a cycle of the pulse signal as a measured number of the measuring clock. ), A frequency dividing means (12) for counting the input basic clocks and forming the measuring clock for every predetermined number of the basic clocks; The frequency dividing means (12) is controlled according to the distinction of the measurement. (1) In the single-shot measurement, the counting operation in the frequency dividing means (12) is reset every time the counting of the measurement clock is started. (2) In the continuous measurement, there is provided a frequency division control means (13) which does not reset the counting operation in the frequency division means (12) at least during the continuous measurement. Pulse width measurement device.
ス信号であるセンサ信号を形成する回転速センサと、 前記センサ信号の周期を計測して、刻々の回転速を演算
する演算手段と、を有する回転速計測装置において、 前記演算手段は、 入力されたセンサ信号のエッジを検出して計測用クロッ
クの計数の開始と終了を決定し、前記センサ信号の周期
を、前記計測用クロックの計測数として出力する計測手
段と、 入力された基本クロックを計数して、その所定個数ごと
に前記計測用クロックを形成する分周手段と、 前記センサ信号の周期の単発計測と連続計測の区別に応
じて前記分周手段を制御し、 (1)前記単発計測では、前記計測用クロックの計数の
開始ごとに前記分周手段における計数操作をリセットす
るが、 (2)前記連続計測では、前記分周手段における計数操
作を少なくとも前記連続計測の継続中はリセットしない
分周制御手段と、 前記連続計測の場合、所定の計測期間における前記計測
用クロックの複数の計数値の平均値に基づいて回転速度
を演算する換算手段と、を有すること特徴とする回転速
計測装置。2. A rotation speed sensor for forming a sensor signal, which is a pulse signal of one period for each predetermined number of rotations of the rotating body, and a calculating means for measuring a period of the sensor signal and calculating an instantaneous rotation speed. In the rotational speed measuring device, the calculating means detects the edge of the input sensor signal, determines the start and end of the counting of the measuring clock, and determines the cycle of the sensor signal, Measuring means for outputting as a measured number; frequency dividing means for counting the input basic clocks and forming the measuring clock for each predetermined number; and distinguishing between single-shot measurement and continuous measurement of the cycle of the sensor signal. (1) In the single-shot measurement, the counting operation in the frequency dividing unit is reset each time the counting of the measurement clock is started. (2) In the continuous measurement, A frequency division control unit that does not reset the counting operation in the frequency division unit at least during the continuation of the continuous measurement; and, in the case of the continuous measurement, based on an average value of a plurality of count values of the measurement clock in a predetermined measurement period. And a conversion means for calculating the rotation speed by using a rotation speed measuring device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5248327A JP2744880B2 (en) | 1993-10-04 | 1993-10-04 | Pulse width measurement device and rotation speed measurement device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5248327A JP2744880B2 (en) | 1993-10-04 | 1993-10-04 | Pulse width measurement device and rotation speed measurement device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07103993A JPH07103993A (en) | 1995-04-21 |
JP2744880B2 true JP2744880B2 (en) | 1998-04-28 |
Family
ID=17176437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5248327A Expired - Fee Related JP2744880B2 (en) | 1993-10-04 | 1993-10-04 | Pulse width measurement device and rotation speed measurement device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2744880B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5432371A (en) * | 1977-08-17 | 1979-03-09 | Hitachi Ltd | Rotating speed detector |
JPS6415666A (en) * | 1987-07-09 | 1989-01-19 | Sumitomo Heavy Industries | Digital type speed detecting circuit |
JPH0244258A (en) * | 1988-08-05 | 1990-02-14 | Akebono Brake Ind Co Ltd | Apparatus for computing rotational speed of rotary body |
JPH0786516B2 (en) * | 1989-12-20 | 1995-09-20 | ローム株式会社 | Period detection circuit |
-
1993
- 1993-10-04 JP JP5248327A patent/JP2744880B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07103993A (en) | 1995-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4992730A (en) | Method of computing the rotating speed of a rotating body based upon pulse train signals from a rotating speed sensor | |
JP2799571B2 (en) | Speed detector | |
US4825371A (en) | Anti-skid control system for motor vehicle | |
JPS649588B2 (en) | ||
JP2539940B2 (en) | Highly efficient rotation speed calculation method | |
US4072364A (en) | Compensating circuit arrangement in a wheel anti-skid brake control system to obtain corresponding measured values of the duration of the half cycle alternations of a wheel generated voltage | |
EP0341445B1 (en) | Method of and apparatus for measuring revolution speed | |
EP0126052A2 (en) | Method for indicating slipping of a driving rotative element | |
JPH047471B2 (en) | ||
JPS6341780B2 (en) | ||
JPS63302369A (en) | Apparatus for detecting abnormality of number-of-rotation sensor | |
JP2744880B2 (en) | Pulse width measurement device and rotation speed measurement device | |
JPH0665545B2 (en) | Anti-skid device malfunction prevention control method and malfunction prevention control device | |
JPH0692991B2 (en) | A method to determine each cycle period and pulse width time of the pulse train together | |
US6166534A (en) | Method and apparatus for measuring the wheel speed | |
JP2712045B2 (en) | Rotational speed measuring device | |
KR100314445B1 (en) | vehicle speed measureing method and device by use of measuring method for variable reference clock | |
JP3173115B2 (en) | Speed detection apparatus and method | |
JP2779015B2 (en) | Wheel speed calculation method and wheel speed calculation device | |
KR100286043B1 (en) | speed detecting system and method thereof | |
US6625571B1 (en) | Method for evaluating signals with the aid of a timer and an overrun counter | |
JPH09236612A (en) | Rotating speed sensor | |
JPH1038906A (en) | Detector for pulse width and detector for rotational speed | |
JPH1183883A (en) | Wheel speed computation device | |
JP2000162221A (en) | Vehicle-speed detecting apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |
|
LAPS | Cancellation because of no payment of annual fees |