JP2744740B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2744740B2
JP2744740B2 JP26189192A JP26189192A JP2744740B2 JP 2744740 B2 JP2744740 B2 JP 2744740B2 JP 26189192 A JP26189192 A JP 26189192A JP 26189192 A JP26189192 A JP 26189192A JP 2744740 B2 JP2744740 B2 JP 2744740B2
Authority
JP
Japan
Prior art keywords
ring
flip chip
semiconductor device
protection ring
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26189192A
Other languages
Japanese (ja)
Other versions
JPH06112350A (en
Inventor
靖 野本
次郎 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26189192A priority Critical patent/JP2744740B2/en
Publication of JPH06112350A publication Critical patent/JPH06112350A/en
Application granted granted Critical
Publication of JP2744740B2 publication Critical patent/JP2744740B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、回路基板上にフリッ
プチップを搭載して混成集積回路を構成する半導体装置
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which forms a hybrid integrated circuit by mounting a flip chip on a circuit board.

【0002】[0002]

【従来の技術】図5は従来の半導体装置の一例を示す断
面図であり、図において1はフリップチップ、2はフリ
ップチップ1および他の電子部品(図示せず)を搭載す
る回路基板としてのセラミック基板、3はフリップチッ
プ1を包囲してセラミック基板2上に取り付けられるプ
ラスチック製の円筒形状の保護リング、4は保護リング
3内に注入充填されるゲルとしてのシリコンゲル、5は
フリップチップ1および他の電子部品を搭載して混成集
積回路が構成されたセラミック基板2全体を外装する外
装樹脂である。
2. Description of the Related Art FIG. 5 is a cross-sectional view showing an example of a conventional semiconductor device. In FIG. 5, reference numeral 1 denotes a flip chip, 2 denotes a flip-chip 1 and a circuit board on which other electronic components (not shown) are mounted. The ceramic substrate 3 is a plastic cylindrical protection ring surrounding the flip chip 1 and mounted on the ceramic substrate 2, 4 is a silicon gel as a gel injected and filled in the protection ring 3, 5 is the flip chip 1 And an exterior resin for exteriorly mounting the entire ceramic substrate 2 on which a hybrid integrated circuit is mounted with other electronic components mounted thereon.

【0003】このように構成された従来の半導体装置を
組み立てるには、まず、所望の配線パターンが形成され
たセラミック基板2上に抵抗、コンデンサ等の電子部品
および例えば3mm角のフリップチップ1を実装し、混
成集積回路を構成する。ついで、セラミック基板2上に
フリップチップ1を包囲するように、例えば直径5〜6
mm、厚み0.5mm、高さ2mmの円筒形状の保護リ
ング3を取り付ける。さらに、保護リング3内にシリコ
ンゲル4を注入し、フリップチップ1が埋没するように
充填する。その後、混成集積回路が構成されたセラミッ
ク基板2を外装樹脂溶液、例えばエポキシ系樹脂溶液内
に浸漬して、セラミック基板2および実装部品の表面全
体に外装樹脂5を被覆している。
In order to assemble a conventional semiconductor device configured as described above, first, electronic components such as a resistor and a capacitor and a flip chip 1 of 3 mm square, for example, are mounted on a ceramic substrate 2 on which a desired wiring pattern is formed. Thus, a hybrid integrated circuit is formed. Next, a diameter of 5 to 6 is set on the ceramic substrate 2 so as to surround the flip chip 1.
The protective ring 3 having a cylindrical shape having a thickness of 0.5 mm, a thickness of 0.5 mm, and a height of 2 mm is attached. Further, silicon gel 4 is injected into the protection ring 3 and filled so that the flip chip 1 is buried. Thereafter, the ceramic substrate 2 on which the hybrid integrated circuit is formed is immersed in an exterior resin solution, for example, an epoxy-based resin solution, to cover the entire surface of the ceramic substrate 2 and the mounted components with the exterior resin 5.

【0004】上記従来の半導体装置においては、セラミ
ック基板2上に実装されたフリップチップ1を包囲する
ように円筒形状の保護リング3が取り付けられているの
で、外力がフリップチップ1に直接加わらず、フリップ
チップ1の破損を防止している。また、保護リング3内
にシリコンゲル4が充填されているので、水分のフリッ
プチップ1への侵入が阻止され、フリップチップ1の耐
湿性を向上している。さらに、セラミック基板2および
実装部品の表面全体に外装樹脂5が被覆されているの
で、混成集積回路全体の耐湿性を向上し、信頼性を高め
ている。
In the above-described conventional semiconductor device, since the cylindrical protection ring 3 is attached so as to surround the flip chip 1 mounted on the ceramic substrate 2, external force is not directly applied to the flip chip 1, The breakage of the flip chip 1 is prevented. Further, since the protective ring 3 is filled with the silicon gel 4, the penetration of moisture into the flip chip 1 is prevented, and the moisture resistance of the flip chip 1 is improved. Furthermore, since the entire surface of the ceramic substrate 2 and the mounted components is covered with the exterior resin 5, the moisture resistance of the entire hybrid integrated circuit is improved and the reliability is improved.

【0005】[0005]

【発明が解決しようとする課題】従来の半導体装置は以
上のように、円筒形状の保護リング3をセラミック基板
2上に取り付け、保護リング3内にシリコンゲル4を充
填した後に、外装樹脂5を被覆しているので、高温状態
および低温状態を繰り返すヒートサイクルテストにおい
て、セラミック基板2と保護リング3との熱膨張率の差
に起因して生じる熱応力がセラミック基板2と保護リン
グ3との境界、つまり保護リング3の外周下端部に集中
し、保護リング3の外周下端部の外装樹脂5にクラック
が発生し、またシリコンゲル4と外装樹脂5との熱膨張
率の差に起因してリシコンゲル4上の外装樹脂5にクラ
ックが発生し、耐湿性が低下して信頼性が低下してしま
うという課題があった。
As described above, in the conventional semiconductor device, the cylindrical protective ring 3 is mounted on the ceramic substrate 2, and after the protective ring 3 is filled with the silicon gel 4, the exterior resin 5 is removed. Because of the coating, in a heat cycle test in which a high temperature state and a low temperature state are repeated, a thermal stress generated due to a difference in thermal expansion coefficient between the ceramic substrate 2 and the protection ring 3 causes a boundary between the ceramic substrate 2 and the protection ring 3. In other words, the resin concentrates on the lower end of the outer periphery of the protective ring 3, cracks occur in the outer resin 5 at the lower end of the outer periphery of the protective ring 3, and the silicon gel 4 and the lithicon gel 5 There is a problem that cracks occur in the exterior resin 5 on the top 4, the moisture resistance is reduced, and the reliability is reduced.

【0006】この発明は、上記のような課題を解決する
ためになされたもので、温度変化にともなう外装樹脂の
クラックの発生を抑制し、耐湿性を向上して信頼性を向
上できる半導体装置を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device capable of suppressing the occurrence of cracks in an exterior resin due to a change in temperature, improving moisture resistance and improving reliability. The purpose is to gain.

【0007】[0007]

【課題を解決するための手段】この発明の第1の発明に
係る半導体装置は、回路基板上にフリップチップを搭載
し、フリップチップを包囲して回路基板上に上部開口部
を有する保護リングを取り付け、保護リング内にゲルを
充填し、かつ、外装樹脂で外装してなる半導体装置にお
いて、保護リングの外周面をその外径が下端面より上端
面に向かって縮小するように傾斜させて形成するととも
に、保護リングの上部開口部をリングカバーにより塞口
するものである。
According to a first aspect of the present invention, there is provided a semiconductor device including a flip chip mounted on a circuit board, a protective ring surrounding the flip chip and having an upper opening on the circuit board. In a semiconductor device which is mounted and filled with a gel in a protective ring and packaged with a package resin, an outer peripheral surface of the protective ring is formed so as to be inclined such that its outer diameter is reduced from a lower end surface toward an upper end surface. In addition, the upper opening of the protection ring is closed by a ring cover.

【0008】また、この発明の第2の発明に係る半導体
装置は、回路基板上にフリップチップを搭載し、フリッ
プチップを包囲して回路基板上に上部開口部を有する保
護リングを取り付け、保護リング内にゲルを充填し、か
つ、外装樹脂で外装してなる半導体装置において、保護
リングの外周面をその外径が下端面より上端面に向かっ
て縮小するように曲面に形成するとともに、保護リング
の上部開口部をリングカバーにより塞口するものであ
る。
Further, in a semiconductor device according to a second aspect of the present invention, a flip chip is mounted on a circuit board, a protection ring surrounding the flip chip and having an upper opening is mounted on the circuit board, and the protection ring is provided. In a semiconductor device which is filled with a gel and packaged with a package resin, an outer peripheral surface of the protective ring is formed into a curved surface so that an outer diameter thereof is reduced from a lower end surface toward an upper end surface, and the protective ring is formed. Is closed with a ring cover.

【0009】また、この発明の第3の発明に係る半導体
装置は、回路基板上にフリップチップを搭載し、フリッ
プチップを包囲して回路基板上に保護カバーを取り付
け、保護カバー内にゲルを充填し、かつ、外装樹脂で外
装してなる半導体装置において、保護カバーを中空の半
球形状とするとともに、保護カバーにゲル注入穴および
空気抜き穴を穿設するものである。
Further, in a semiconductor device according to a third aspect of the present invention, a flip chip is mounted on a circuit board, a protective cover is mounted around the flip chip, and a gel is filled in the protective cover . In a semiconductor device packaged with a package resin, the protective cover has a hollow hemispherical shape, and a gel injection hole and an air vent hole are formed in the protective cover .

【0010】また、この発明の第4の発明に係る半導体
装置は、回路基板上にフリップチップを搭載し、フリッ
プチップを包囲して回路基板上に上部開口部を有する
護リングを取り付け、保護リング内にゲルを充填し、か
つ、外装樹脂で外装してなる半導体装置において、その
外周面が滑らかな曲面を有する保護カバーを保護リング
を包囲して収納するように回路基板上に取り付けるもの
である。
In a semiconductor device according to a fourth aspect of the present invention, a flip chip is mounted on a circuit board, and the protection ring surrounds the flip chip and has an upper opening on the circuit board. In a semiconductor device comprising a protective ring, a gel filled in the protective ring, and a package with a package resin, a protective cover having a smooth curved outer peripheral surface is placed on the circuit board so as to surround and store the protective ring. It is to be attached to.

【0011】[0011]

【作用】この発明の第1の発明においては、保護リング
の外周面をその外径が下端面より上端面に向かって縮小
するように傾斜させて形成しているので、温度変化にと
もない回路基板と保護リングとの熱膨張率の差に起因し
て生じる熱応力の保護リングの外周下端部への集中が緩
和され、保護リング外周下端部での外装樹脂のクラック
の発生が抑制される。また、保護リングの上部開口部を
リングカバーにより塞口しているので、保護リングおよ
びリングカバーでフリップチップを完全に包囲して、外
力によるフリップチップの破損が防止され、さらにゲル
上に外装樹脂が被覆されることがなく、温度変化にとも
ない従来発生していたゲル上の外装樹脂のクラックの発
生がない。
According to the first aspect of the present invention, since the outer peripheral surface of the protection ring is formed so as to be inclined so that the outer diameter thereof is reduced from the lower end surface toward the upper end surface, the circuit board is subjected to a temperature change. The concentration of thermal stress caused by the difference in the coefficient of thermal expansion between the protection ring and the protection ring at the lower end of the outer periphery of the protection ring is reduced, and the occurrence of cracks in the exterior resin at the lower end of the outer periphery of the protection ring is suppressed. In addition, since the upper opening of the protection ring is closed by the ring cover, the protection ring and the ring cover completely surround the flip chip, preventing the flip chip from being damaged by external force, and furthermore, the outer resin is placed on the gel. Is not covered, and there is no occurrence of cracks in the exterior resin on the gel, which has conventionally occurred due to a temperature change.

【0012】また、この発明の第2の発明においては、
保護リングの外周面をその外径が下端面より上端面に向
かって縮小するように曲面に形成しているので、温度変
化にともない回路基板と保護リングとの熱膨張率の差に
起因して生じる熱応力は保護リング外周全体にわたって
緩和され、保護リング外周全体にわたって外装樹脂のク
ラックの発生が抑制される。また、保護リングの上部開
口部をリングカバーにより塞口しているので、保護リン
グおよびリングカバーでフリップチップを完全に包囲し
て、外力によるフリップチップの破損が防止され、さら
にゲル上に外装樹脂が被覆されることがなく、温度変化
にともない従来発生していたゲル上の外装樹脂のクラッ
クの発生がない。
In a second aspect of the present invention,
Since the outer peripheral surface of the protection ring is formed into a curved surface such that its outer diameter decreases from the lower end surface toward the upper end surface, the outer peripheral surface of the protective ring is caused by a difference in coefficient of thermal expansion between the circuit board and the protective ring due to a temperature change. The generated thermal stress is reduced over the entire outer periphery of the protection ring, and the occurrence of cracks in the exterior resin is suppressed over the entire outer periphery of the protection ring. In addition, since the upper opening of the protection ring is closed by the ring cover, the protection ring and the ring cover completely surround the flip chip, preventing the flip chip from being damaged by external force, and furthermore, the outer resin is placed on the gel. Is not covered, and there is no occurrence of cracks in the exterior resin on the gel, which has conventionally occurred due to a temperature change.

【0013】また、この発明の第3の発明においては、
保護カバーを中空の半球形状としているので、温度変化
にともない回路基板と保護カバーとの熱膨張率の差に起
因して生じる熱応力が保護カバーの外周全体にわたって
緩和され、保護カバー外周全体にわたって外装樹脂のク
ラックの発生が抑制される。また、フリップチップが完
全に包囲され、外力によるフリップチップの破損が防止
され、さらにゲル上に外装樹脂が被覆されることがな
く、温度変化にともない従来発生していたゲル上の外装
樹脂のクラックの発生がない。
In a third aspect of the present invention,
Since the protective cover is a hollow hemispherical shape, is relaxed throughout the outer periphery of the thermal stress protective cover caused by the difference in thermal expansion coefficient between the circuit board and the protective cover as the temperature changes, the exterior throughout the protective cover outer periphery Generation of cracks in the resin is suppressed. In addition, the flip chip is completely surrounded, preventing the flip chip from being damaged by external force, and furthermore, the outer resin is not coated on the gel. There is no occurrence.

【0014】また、この発明の第4の発明においては、
その外周面が滑らかな曲面を有する保護カバーにより保
護リングを包囲して収納するようにしているので、温度
変化にともない回路基板と保護カバーとの熱膨張率の差
に起因して生じる熱応力が保護リングの外周全体にわた
って緩和され、保護リング外周全体にわたって外装樹脂
のクラックの発生が抑制される。
[0014] In a fourth aspect of the present invention,
Since the outer peripheral surface of the protective ring is surrounded by a protective cover having a smooth curved surface and accommodated, the thermal stress generated due to the difference in the coefficient of thermal expansion between the circuit board and the protective cover due to the temperature change is reduced. It is alleviated over the entire outer periphery of the protection ring, and the occurrence of cracks in the exterior resin is suppressed over the entire outer periphery of the protection ring.

【0015】[0015]

【実施例】以下、この発明の実施例を図について説明す
る。 実施例1.この実施例1は、この発明の第1の発明に係
る一実施例である。図1はこの発明の実施例1を示す半
導体装置の断面図であり、図において図5に示した従来
の半導体装置と同一または相当部分には同一符号を付
し、その説明を省略する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. Embodiment 1 FIG. Embodiment 1 is an embodiment according to the first invention of the present invention. FIG. 1 is a cross-sectional view of a semiconductor device showing a first embodiment of the present invention. In the drawing, the same or corresponding parts as those of the conventional semiconductor device shown in FIG.

【0016】図において、6は保護リングであり、この
保護リング6は例えば下端部の外径を6mm、上端部の
外径を5mm、内周径を4.5mm、高さを2mmと
し、その外周面を外径が下端面より上端面に向かって縮
小するように傾斜させた筒状に形成されている。7は保
護リング6の上部開口部を塞口するリングカバー、8は
保護リング6内に充填されたシリコンゲル4とリングカ
バー7との間に生じる空気層である。
In the drawing, reference numeral 6 denotes a protection ring. The protection ring 6 has, for example, a lower end having an outer diameter of 6 mm, an upper end having an outer diameter of 5 mm, an inner peripheral diameter of 4.5 mm, and a height of 2 mm. The outer peripheral surface is formed in a cylindrical shape in which the outer diameter is inclined such that the outer diameter decreases from the lower end surface toward the upper end surface. Reference numeral 7 denotes a ring cover for closing the upper opening of the protection ring 6, and reference numeral 8 denotes an air layer generated between the silicon gel 4 filled in the protection ring 6 and the ring cover 7.

【0017】このように構成された半導体装置を組み立
てるには、まず、所望の配線パターンが形成されたセラ
ミック基板2上に抵抗、コンデンサ等の電子部品および
例えば3mm角のフリップチップ1を実装し、混成集積
回路を構成する。ついで、セラミック基板2上にフリッ
プチップ1を包囲するように保護リング6を取り付け
る。つぎに、保護リング6内にシリコンゲル4を注入
し、フリップチップ1が埋没するように充填する。さら
に、保護リング6の上部開口部をリングカバー7により
塞口する。この時、シリコンゲル4とリングカバー7と
の間隙に空気層8が形成されている。その後、混成集積
回路が構成されたセラミック基板2を外装樹脂溶液、例
えばエポキシ系樹脂溶液内に浸漬して、セラミック基板
2および実装部品の表面全体に外装樹脂5を被覆してい
る。
In order to assemble the semiconductor device configured as described above, first, electronic components such as a resistor and a capacitor and a flip chip 1 of, for example, 3 mm square are mounted on a ceramic substrate 2 on which a desired wiring pattern is formed. Construct a hybrid integrated circuit. Next, a protection ring 6 is attached on the ceramic substrate 2 so as to surround the flip chip 1. Next, the silicon gel 4 is injected into the protection ring 6 and filled so that the flip chip 1 is buried. Further, the upper opening of the protection ring 6 is closed by the ring cover 7. At this time, an air layer 8 is formed in a gap between the silicon gel 4 and the ring cover 7. Thereafter, the ceramic substrate 2 on which the hybrid integrated circuit is formed is immersed in an exterior resin solution, for example, an epoxy-based resin solution, to cover the entire surface of the ceramic substrate 2 and the mounted components with the exterior resin 5.

【0018】上記実施例1によれば、保護リング6の外
周面が下端面より上端面に向かって傾斜しているので、
温度変化にともないセラミック基板2と保護リング6と
の熱膨張率の差に起因して生じる熱応力のセラミック基
板2と保護リング6との境界部への集中が緩和され、そ
の境界部における外装樹脂のクラックの発生が抑制さ
れる。また、保護リング6の上部開口部がリングカバー
7により塞口されているので、外装樹脂5が直接シリコ
ンゲル4上に被覆されることがなく、図5の示した従来
の半導体装置に発生していた温度変化にともなうシリコ
ンゲル4上の外装樹脂5のクラックの発生が防止され
る。
According to the first embodiment, since the outer peripheral surface of the protection ring 6 is inclined from the lower end surface toward the upper end surface,
Concentration of the thermal stress caused by the difference in the coefficient of thermal expansion between the ceramic substrate 2 and the protection ring 6 due to the temperature change at the boundary between the ceramic substrate 2 and the protection ring 6 is reduced, and the exterior resin at the boundary is reduced. 5 is suppressed. Further, since the upper opening of the protection ring 6 is closed by the ring cover 7, the exterior resin 5 is not directly covered on the silicon gel 4, and is generated in the conventional semiconductor device shown in FIG. The occurrence of cracks in the exterior resin 5 on the silicon gel 4 due to the temperature change is prevented.

【0019】したがって、高温状態および低温状態が繰
り返される温度変化にともなう外装樹脂5でのクラック
の発生が抑制され、外装樹脂5の耐湿性が向上し、信頼
性の向上を図ることができる。
Accordingly, the occurrence of cracks in the exterior resin 5 due to repeated temperature changes in the high temperature state and the low temperature state is suppressed, the moisture resistance of the exterior resin 5 is improved, and the reliability can be improved.

【0020】また、保護リング6およびリングカバー7
によりフリップチップ1が完全に包囲されているので、
外力が直接フリップチップ1に加わることがなく、外力
による破損からフリップチップ1を高い強度で保護する
ことができる。
The protection ring 6 and the ring cover 7
Since the flip chip 1 is completely surrounded by
External force is not directly applied to the flip chip 1, and the flip chip 1 can be protected with high strength from damage due to external force.

【0021】実施例2.この実施例2は、この発明の第
2の発明に係る一実施例である。図2はこの発明の実施
例2を示す半導体装置の断面図であり、図において9は
保護リングであり、この保護リング9は例えば下端部の
外径を6mm、上端部の外径を5mm、内周径を4.5
mm、高さを2mmとし、その外周面を外径が下端面よ
り上端面に向かって縮小するように曲面に形成されてい
る。10は保護リング9の上部開口部を塞口するリング
カバーである。
Embodiment 2 FIG. Embodiment 2 is an embodiment according to the second invention of the present invention. FIG. 2 is a cross-sectional view of a semiconductor device according to a second embodiment of the present invention. In the figure, reference numeral 9 denotes a protection ring. The protection ring 9 has, for example, an outer diameter of 6 mm at a lower end, 5 mm at an upper end, and 4.5 inner circumference
mm, the height is 2 mm, and the outer peripheral surface is formed into a curved surface such that the outer diameter decreases from the lower end surface toward the upper end surface. Reference numeral 10 denotes a ring cover for closing the upper opening of the protection ring 9.

【0022】この実施例2では、保護リング9の外周面
をその外径が下端面から上端面に向かって縮小するよう
に曲面で形成することにより、温度変化にともないセラ
ミック基板2と保護リング9との熱膨張率の差に起因し
て生じる熱応力が、セラミック基板2と保護リング
の境界部のみならず保護リングの外周全体にわたって
緩和され、その境界部のみならず保護リング9の外周面
全体にわたり外装樹脂5のクラックの発生を抑制する。
また、保護リング9の上部開口部をリングカバー10に
より塞口して、シリコンゲル4上に外装樹脂5が被覆さ
れることを防止するとともに、フリップチップ1に外力
が直接加わることを防止する。
In the second embodiment, the outer peripheral surface of the protection ring 9 is formed as a curved surface so that the outer diameter decreases from the lower end surface toward the upper end surface, so that the ceramic substrate 2 and the protection ring 9 Is reduced not only at the boundary between the ceramic substrate 2 and the protection ring 9 but also over the entire outer periphery of the protection ring 9 , so that not only the boundary but also the protection ring 9 is reduced. Cracking of the exterior resin 5 is suppressed over the entire outer peripheral surface.
Further, the upper opening of the protection ring 9 is closed by the ring cover 10 to prevent the exterior resin 5 from being covered on the silicon gel 4 and to prevent external force from being directly applied to the flip chip 1.

【0023】したがって、この実施例2によれば、温度
変化にともなう外装樹脂5全体でのクラックの発生が抑
制され、外装樹脂5の耐湿性が向上し、信頼性の向上を
図ることができるとともに、フリップチップ1の外力に
よる破損から高い強度で保護することができる。
Therefore, according to the second embodiment, the occurrence of cracks in the entire exterior resin 5 due to the temperature change is suppressed, the moisture resistance of the exterior resin 5 is improved, and the reliability can be improved. Thus, the flip chip 1 can be protected with high strength from being damaged by an external force.

【0024】実施例3. この実施例3は、この発明の第3の発明に係る一実施例
である。図3はこの発明の実施例3を示す半導体装置の
断面図であり、図において11は保護カバーであり、こ
の保護カバー11は例えば外周径を6mm、内周径を5
mmとする半球形状としている。12は保護カバー11
に穿設された空気抜き穴、13は保護カバー11に穿設
されたゲル注入穴である。
Embodiment 3 FIG. Embodiment 3 is an embodiment according to the third invention of the present invention. FIG. 3 is a cross-sectional view of a semiconductor device showing a third embodiment of the present invention. In the figure, reference numeral 11 denotes a protective cover . The protective cover 11 has, for example, an outer diameter of 6 mm and an inner diameter of 5 mm.
mm. 12 is a protective cover 11
An air vent hole 13 is formed in the protective cover 11, and a gel injection hole 13 is formed in the protective cover 11.

【0025】この実施例3では、セラミック基板2上に
搭載されたフリップチップ1を包囲するように保護カバ
11を取り付け、ゲル注入穴13からシリコンゲル4
を注入した後、外装樹脂5を被覆している。なお、他の
構成は上記実施例1と同様に構成している。
In the third embodiment, a protective cover is provided so as to surround the flip chip 1 mounted on the ceramic substrate 2.
-11 and attach the silicone gel 4 through the gel injection hole 13.
After the injection, the exterior resin 5 is covered. The other configuration is the same as that of the first embodiment.

【0026】この実施例3によれば、外装樹脂5がシリ
コンゲル4上に被覆されることがなく、保護カバー11
の外周面が滑らかな曲面となり、外装樹脂5全体でのク
ラックの発生が抑制され、外装樹脂5の耐湿性が向上
し、信頼性の向上を図ることができるとともに、外力が
直接フリップチップ1に加わることがなく、外力による
破損からフリップチップ1を高い強度で保護することが
できる。
According to the third embodiment, the exterior resin 5 is not covered on the silicon gel 4 and the protective cover 11
Has a smooth curved surface, which suppresses the occurrence of cracks in the entire exterior resin 5, improves the moisture resistance of the exterior resin 5, improves reliability, and allows external force to be directly applied to the flip chip 1. Without being applied, the flip chip 1 can be protected with high strength from damage due to external force.

【0027】実施例4.この実施例4は、この発明の第
4の発明に係る一実施例である。図4はこの発明の実施
例4を示す半導体装置の断面図であり、図において14
は保護カバーであり、この保護カバー14は保護リング
3全体を収納するようにセラミック基板2上に取り付け
られている。
Embodiment 4 FIG. Embodiment 4 is an embodiment according to the fourth invention of the present invention. FIG. 4 is a sectional view of a semiconductor device according to a fourth embodiment of the present invention.
Is a protective cover, and the protective cover 14 is mounted on the ceramic substrate 2 so as to house the entire protective ring 3.

【0028】このように構成されたこの実施例4によれ
ば、保護カバー14の外周面が滑らかな曲面を有してい
るので、温度変化にともないセラミック基板2と保護カ
バー14との熱膨張率の差に起因して生じる熱応力が保
護カバー14の外周全体で緩和され、外装樹脂5のクラ
ックの発生が抑制され、外装樹脂5の耐湿性が向上し、
信頼性の向上を図ることができる。また、外力による破
損からフリップチップ1を高い強度で保護することがで
きる。
According to the fourth embodiment thus constructed, since the outer peripheral surface of the protective cover 14 has a smooth curved surface, the coefficient of thermal expansion between the ceramic substrate 2 and the protective cover 14 with a change in temperature is increased. The thermal stress generated due to the difference between the two is alleviated over the entire outer periphery of the protective cover 14, the occurrence of cracks in the exterior resin 5 is suppressed, and the moisture resistance of the exterior resin 5 is improved.
Reliability can be improved. Further, the flip chip 1 can be protected with high strength from damage due to external force.

【0029】さらに、保護カバー14を覆いかぶせる構
造となっているので、信頼性の向上を目的とし、従来の
保護リング3から上記各実施例における保護リングに移
行する際に、従来の保護リング3を有効に活用すること
ができる。
Further, since the protective cover 14 is covered, the structure of the conventional protective ring 3 can be changed from the conventional protective ring 3 to the protective ring in each of the above embodiments for the purpose of improving reliability. Can be effectively utilized.

【0030】[0030]

【発明の効果】この発明は、以上のように構成されてい
るので、以下に記載されるような効果を奏する。
Since the present invention is configured as described above, it has the following effects.

【0031】この発明の第1の発明によれば、回路基板
上にフリップチップを搭載し、フリップチップを包囲し
て回路基板上に上部開口部を有する保護リングを取り付
け、保護リング内にゲルを充填し、かつ、外装樹脂で外
装してなる半導体装置において、保護リングの外周面を
その外径が下端面より上端面に向かって縮小するように
傾斜させて形成するとともに、保護リングの上部開口部
をリングカバーにより塞口しているので、回路基板と保
護リングとの境界部および外装樹脂とゲルとの界面にお
ける外装樹脂のクラックの発生が抑えられ、外装樹脂の
耐湿性が向上でき、信頼性を向上することができるとと
もに、外力によるフリップチップの破損を防止すること
ができる。
According to the first aspect of the present invention, a flip chip is mounted on a circuit board, a protection ring surrounding the flip chip and having an upper opening is mounted on the circuit board, and gel is placed in the protection ring. In a semiconductor device that is filled and packaged with a package resin, an outer peripheral surface of a protective ring is formed so as to be inclined so that an outer diameter thereof is reduced from a lower end surface toward an upper end surface, and an upper opening of the protective ring is formed. Since the part is closed by the ring cover, the occurrence of cracks in the exterior resin at the boundary between the circuit board and the protection ring and at the interface between the exterior resin and the gel is suppressed, the moisture resistance of the exterior resin can be improved, and reliability can be improved. Performance can be improved and the flip chip can be prevented from being damaged by external force.

【0032】また、この発明の第2の発明によれば、回
路基板上にフリップチップを搭載し、フリップチップを
包囲して回路基板上に上部開口部を有する保護リングを
取り付け、保護リング内にゲルを充填し、かつ、外装樹
脂で外装してなる半導体装置において、保護リングの外
周面をその外径が下端面より上端面に向かって縮小する
ように曲面に形成するとともに、保護リングの上部開口
部をリングカバーにより塞口しているので、保護リング
の外周全体および外装樹脂とゲルとの界面における外装
樹脂のクラックの発生が抑えられ、外装樹脂の耐湿性が
向上でき、信頼性を向上することができるとともに、外
力によるフリップチップの破損を防止することができ
る。
According to the second aspect of the present invention, a flip chip is mounted on a circuit board, a protection ring surrounding the flip chip and having an upper opening is mounted on the circuit board, and the flip ring is mounted in the protection ring. In a semiconductor device filled with a gel and packaged with a package resin, an outer peripheral surface of the protective ring is formed into a curved surface so that an outer diameter thereof is reduced from a lower end surface toward an upper end surface, and the upper surface of the protective ring is formed. Since the opening is closed by the ring cover, the occurrence of cracks in the exterior resin at the entire outer periphery of the protection ring and at the interface between the exterior resin and the gel is suppressed, and the moisture resistance of the exterior resin can be improved, improving reliability. In addition, the flip chip can be prevented from being damaged by external force.

【0033】また、この発明の第3の発明によれば、回
路基板上にフリップチップを搭載し、フリップチップを
包囲して回路基板上に保護カバーを取り付け、保護カバ
内にゲルを充填し、かつ、外装樹脂で外装してなる半
導体装置において、保護カバーを中空の半球形状とする
とともに、保護カバーにゲル注入穴および空気抜き穴を
穿設しているので、保護カバーの外周全体および外装樹
脂とゲルとの界面における外装樹脂のクラックの発生が
抑えられ、外装樹脂の耐湿性が向上でき、信頼性を向上
することができるとともに、外力によるフリップチップ
の破損を防止することができる。
Further, according to the third aspect of the invention, mounted flip-chip on a circuit board, mounting the protective cover on the circuit board surrounding the flip-chip, a protective cover
In a semiconductor device that is filled with gel and packaged with a package resin, the protective cover has a hollow hemispherical shape, and the protective cover has a gel injection hole and an air vent hole. The occurrence of cracks in the exterior resin at the entire outer periphery of the cover and at the interface between the exterior resin and the gel is suppressed, the moisture resistance of the exterior resin can be improved, reliability can be improved, and breakage of the flip chip due to external force can be prevented. can do.

【0034】また、この発明の第4の発明によれば、回
路基板上にフリップチップを搭載し、フリップチップを
包囲して回路基板上に上部開口部を有する保護リングを
取り付け、保護リング内にゲルを充填し、かつ、外装樹
脂で外装してなる半導体装置において、その外周面が滑
らかな曲面を有する保護カバーを保護リングを包囲して
収納するように回路基板上に取り付けているので、保護
カバーの外周全体および外装樹脂とゲルとの界面におけ
る外装樹脂のクラックの発生が抑えられ、外装樹脂の耐
湿性が向上でき、信頼性を向上することができるととも
に、外力によるフリップチップの破損を防止することが
できる。
According to the fourth aspect of the present invention, a flip chip is mounted on a circuit board , a protection ring surrounding the flip chip and having an upper opening is mounted on the circuit board, and the flip ring is mounted in the protection ring. In a semiconductor device that is filled with gel and packaged with a package resin, a protective cover having a smooth curved outer peripheral surface is mounted on the circuit board so as to surround and store the protective ring. The occurrence of cracks in the exterior resin at the entire outer periphery of the cover and at the interface between the exterior resin and the gel is suppressed, the moisture resistance of the exterior resin can be improved, reliability can be improved, and breakage of the flip chip due to external force can be prevented. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例1を示す半導体装置の断面図
である。
FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】この発明の実施例2を示す半導体装置の断面図
である。
FIG. 2 is a sectional view of a semiconductor device according to a second embodiment of the present invention;

【図3】この発明の実施例3を示す半導体装置の断面図
である。
FIG. 3 is a sectional view of a semiconductor device according to a third embodiment of the present invention;

【図4】この発明の実施例4を示す半導体装置の断面図
である。
FIG. 4 is a sectional view of a semiconductor device according to a fourth embodiment of the present invention.

【図5】従来の半導体装置の一例を示す断面図である。FIG. 5 is a cross-sectional view illustrating an example of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 フリップチップ、2 セラミック基板(回路基
板)、4 シリコンゲル(ゲル)、5 外装樹脂、6
保護リング、7 リングカバー、9 保護リング、10
リングカバー、11 保護カバー、12 空気抜き
穴、13 ゲル注入穴、14 保護カバー
1 Flip chip, 2 ceramic substrate (circuit board), 4 silicon gel (gel), 5 exterior resin, 6
Protective ring, 7 Ring cover, 9 Protective ring, 10
Ring cover, 11 protective cover , 12 air vent hole, 13 gel injection hole, 14 protective cover .

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 25/18 ──────────────────────────────────────────────────の Continued on front page (51) Int.Cl. 6 Identification code FI H01L 25/18

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 回路基板上にフリップチップを搭載し、
前記フリップチップを包囲して前記回路基板上に上部開
口部を有する保護リングを取り付け、前記保護リング内
にゲルを充填し、かつ、外装樹脂で外装してなる半導体
装置において、前記保護リングの外周面をその外径が下
端面より上端面に向かって縮小するように傾斜させて形
成するとともに、前記保護リングの上部開口部をリング
カバーにより塞口したことを特徴とする半導体装置。
1. A flip chip is mounted on a circuit board,
In a semiconductor device comprising a protection ring surrounding the flip chip and having an upper opening on the circuit board, filling the protection ring with gel, and packaging with a packaging resin, an outer periphery of the protection ring A semiconductor device wherein a surface is formed so as to be inclined so that an outer diameter thereof is reduced from a lower end surface toward an upper end surface, and an upper opening of the protection ring is closed by a ring cover.
【請求項2】 回路基板上にフリップチップを搭載し、
前記フリップチップを包囲して前記回路基板上に上部開
口部を有する保護リングを取り付け、前記保護リング内
にゲルを充填し、かつ、外装樹脂で外装してなる半導体
装置において、前記保護リングの外周面をその外径が下
端面より上端面に向かって縮小するように曲面に形成す
るとともに、前記保護リングの上部開口部をリングカバ
ーにより塞口したことを特徴とする半導体装置。
2. A flip chip mounted on a circuit board,
In a semiconductor device comprising a protection ring surrounding the flip chip and having an upper opening on the circuit board, filling the protection ring with gel, and packaging with a packaging resin, an outer periphery of the protection ring A semiconductor device having a surface formed into a curved surface such that an outer diameter thereof is reduced from a lower end surface toward an upper end surface, and an upper opening of the protection ring is closed by a ring cover.
【請求項3】 回路基板上にフリップチップを搭載し、
前記フリップチップを包囲して前記回路基板上に保護
バーを取り付け、前記保護カバー内にゲルを充填し、か
つ、外装樹脂で外装してなる半導体装置において、前記
保護カバーを中空の半球形状とするとともに、前記保護
カバーにゲル注入穴および空気抜き穴を穿設したことを
特徴とする半導体装置。
3. A flip chip is mounted on a circuit board,
Protective cover on the circuit board surrounding the flip chip
In a semiconductor device in which a bar is attached, gel is filled in the protective cover , and the protective cover is packaged with a package resin, the protective cover is formed into a hollow hemispherical shape and the protective cover is formed.
A semiconductor device having a gel injection hole and an air vent hole formed in a cover .
【請求項4】 回路基板上にフリップチップを搭載し、
前記フリップチップを包囲して前記回路基板上に上部開
口部を有する保護リングを取り付け、前記保護リング内
にゲルを充填し、かつ、外装樹脂で外装してなる半導体
装置において、その外周面が滑らかな曲面を有する保護
カバーを前記保護リングを包囲して収納するように前記
回路基板上に取り付けたことを特徴とする半導体装置。
4. A flip chip is mounted on a circuit board,
Open the top on the circuit board surrounding the flip chip
A protective ring having an opening is attached, a gel is filled in the protective ring, and the semiconductor device is packaged with a package resin, and a protective cover having a smooth curved outer peripheral surface surrounds the protective ring. A semiconductor device mounted on the circuit board so as to be accommodated.
JP26189192A 1992-09-30 1992-09-30 Semiconductor device Expired - Lifetime JP2744740B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26189192A JP2744740B2 (en) 1992-09-30 1992-09-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26189192A JP2744740B2 (en) 1992-09-30 1992-09-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH06112350A JPH06112350A (en) 1994-04-22
JP2744740B2 true JP2744740B2 (en) 1998-04-28

Family

ID=17368206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26189192A Expired - Lifetime JP2744740B2 (en) 1992-09-30 1992-09-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2744740B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103240A (en) * 2008-10-22 2010-05-06 Fujitsu Ltd Contact sensor unit, electronic device, and method for manufacturing the contact sensor unit
JP2011049311A (en) * 2009-08-26 2011-03-10 Shinko Electric Ind Co Ltd Semiconductor package and manufacturing method

Also Published As

Publication number Publication date
JPH06112350A (en) 1994-04-22

Similar Documents

Publication Publication Date Title
US6559379B2 (en) Pressure sensor with transducer mounted on a metal base
JP2744740B2 (en) Semiconductor device
US7214996B2 (en) Optical semiconductor housing with transparent chip and method for making same
US2888736A (en) Transistor packages
CN109920772A (en) Encapsulating structure and forming method thereof
JPH04249348A (en) Resin sealed semiconductor device and manufacture thereof
US20050112795A1 (en) Novel encapsulation method for SBGA
JPH0258357A (en) Pin grid array type semiconductor device
JPH03136334A (en) Outer electrode structure on semiconductor integrated circuit
JPS60157241A (en) Semiconductor device
US5982026A (en) Inexpensive resin molded semiconductor device
US7229857B2 (en) Method for producing a protection for chip edges and system for the protection of chip edges
JP2874720B2 (en) Hybrid integrated circuit device
JPH0435908B2 (en)
US6489571B1 (en) Molded tape ball grid array package
JPH051619B2 (en)
JPS58121652A (en) Hybrid integrated circuit device
JPH0760848B2 (en) Taping packaging method for electronic chip parts
JP3168858B2 (en) Resin sealing method for CCD module
JPH0715152Y2 (en) Electronic device protection structure
JPS62113433A (en) Manufacture of resin sealed type semiconductor device
JPH03116960A (en) Semiconductor device
JPH02223418A (en) Package of electronic equipment
JPH05175375A (en) Resin-sealed semiconductor device
KR100658894B1 (en) Molding method of Lead Frame