JP2743582B2 - データ送信プロセスと分散形コンピュータ・ノードを有するデータ処理システム - Google Patents

データ送信プロセスと分散形コンピュータ・ノードを有するデータ処理システム

Info

Publication number
JP2743582B2
JP2743582B2 JP5504960A JP50496092A JP2743582B2 JP 2743582 B2 JP2743582 B2 JP 2743582B2 JP 5504960 A JP5504960 A JP 5504960A JP 50496092 A JP50496092 A JP 50496092A JP 2743582 B2 JP2743582 B2 JP 2743582B2
Authority
JP
Japan
Prior art keywords
reception
filter
processing system
data processing
acceptance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5504960A
Other languages
English (en)
Other versions
JPH06504172A (ja
Inventor
クラウス トゥルスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPH06504172A publication Critical patent/JPH06504172A/ja
Application granted granted Critical
Publication of JP2743582B2 publication Critical patent/JP2743582B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9042—Separate storage for different parts of the packet, e.g. header and payload
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17381—Two dimensional, e.g. mesh, torus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)
    • H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD) using bit-wise arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2425—Traffic characterised by specific attributes, e.g. priority or QoS for supporting services specification, e.g. SLA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9047—Buffering arrangements including multiple buffers, e.g. buffer pools
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN

Description

【発明の詳細な説明】 技術分野 本発明はデータ処理システムでデータを送信するプロ
セスに関し、また、直列データバスを通して互いに通信
し、その間で対象を交換でき、対象をコンピュータ・ノ
ードで受け入れテストし、一時的に記憶し、そして記憶
から出す分散形コンピュータ・ノードを有するデータ処
理システムに関する。
背景技術 直列データバスを通して接続された分散形コンピュー
タ・ノードを有するデータ処理システムは、おもに産業
あるいは自動車局所ネットワークで使用されている。コ
ンピュータ・ノードは特定用途を有するデータ処理装置
ないし信号処理装置を含む。それは制御装置、センサ、
アクチュエータの間でデータを交換することを含む。そ
のような局所ネットワークはおもにリアルタイム状態下
で作動し、即ちコンピュータ作動と制御介入は特定時間
ウィンドウ内で生じてプロセスを同時に起こすようにし
なければならない。各々のプロセスパラメータはそれに
より個々のコンピュータ・ノードに時間通りに送信して
最適なプロセスの実行を確保しなければならない。局所
ネットワークについては、これはコンピュータ・ノード
は使用可能な十分な処理容量を作ることを意味する。
上記で定義したデータ処理システムの１例は、事実上
標準プロトコルを定義する制御装置エリア・ネットワー
ク（CAN）である。CANは利用者ないしコンピュータ・ノ
ードを更に増やしていつでも拡張できる開放システムに
推奨される「開放システム間結合（OSI）参照モデル」
と関連している。CANは物理レベル、転送レベル、対象
レベルなどの異なるレベル間で区別を行う。物理レベル
は実質的に信号を送信する方法を定義する。この目的の
パラメータは送信媒体と信号レベルである。転送レベル
にはCANプロトコルの要点が含まれる。それは対象レベ
ルと物理レベル間の接続リンクを形成し、ビット・タイ
ミング、同期化、対象ないしメッセージフレームの限
定、転送通知、エラー認識とその対処、及び仲裁、即ち
複数のコンピュータ・ノードがバスに同時にアクセスす
るときの衝突の解決に対して責任を持つ。最後に対象レ
ベルは、対象ないしメッセージのフィルタリングとそれ
らと関連したオーバーライディング用途レベルを有する
対象の処理に責任を持つ。対象ないしメッセージはそれ
によりバスと各々の中間物理レベル、転送レベル、対象
レベルを通して異なる用途レベルから及び異なる用途レ
ベルへの両方向に送信される。物理レベルと対象レベル
は各々の実施とは独立して変化させることができる。
CANプロトコルの基本的な考え方は、上記で定義した
データ処理システムの全ノードの共通仮想データメモリ
という考え方に基づいており、ネットワークはその構造
故にこの共通仮想メモリのデータを具体化するタスクを
有している。プロトコルによると、ネットワークを通し
てノードから送信するデータは集約されてデータフレー
ムに対応したメッセージないし対象を形成する。データ
フレームでは、例えばフレームの開始と終了を示す異な
るフィールドが限定され、実際のデータフィールドを限
定する。データフレームにより限定された各々の対象に
は、フレームの開始ビットの後に、データ名とバスへの
アクセスを決定する対象の優先順位を限定するヘッダ部
分（識別子）が含まれている。従ってヘッダ部分の値は
ネットワークでの衝突を生じない仲裁を決定する。CAN
プロトコルによると、ヘッダ部分は11ビット長である。
バスを通して送信するメッセージないし対象は、コン
ピュータ・ノード内で管理しなければならない。送信そ
れ自身は広帯域送信であり、即ち特定の受信ノードをア
ドレス指定しない。従ってバスに送信する対象は最初に
全ポテンシャル受信機に到達し、受信機は次のどのメッ
セージないし対象を情報流れから受け取るべきかを決定
しなければならない。情報流れかの重要な対象のフィル
タリングは、対象のヘッダ部分を基準して行う。
受入れのための対象のフィルタリングと対象レベルで
なされる評価のための優先順位の制御システムは、基本
的に２つの異なる最適化拡張に従って作動するものが知
られている。それらの最適化拡張は「全CAN」や「基本
的CAN」といった名前を適用してきた対象レベルの異な
る実施に関係している。
全CAN化の例は、ドイツ特許明細書第35 06 118号に開
示されている。実施された対象レベルは、コンピュータ
・ノードの接続された中央装置（CPU）とは別にネット
ワーク上で全データないし対象管理を行う。これを図１
に示す。コンピュータ・ノードFNは、中央装置を有する
電子制御装置FECUと制御装置FCCを含む。制御システム
はデータバスに接続され、受入れフィルタAFと受信バッ
ファRBとメモリＭを含んでいる。バスに送られたデータ
は最初に、対象がコンピュータ・ノード内で取扱う（管
理する）ものであるかどうかを検査する受入れフィルタ
AFに到達する。メモリＭからの個々のアドレスを、次に
受信バッファRBにより対象と連関させる。メモリＭ内の
対象01、02、…Onの管理は、制御装置FCCが取り扱う。
メモリＭは電子制御システムFECU内の中央装置が、また
他方でバスが、対象ないし対象データを得ることができ
るよう二重ポートメモリとして設計されている。
M.リッシェル他の出版物「CANチップbernimmt Date
naustausch im Kfz」電子情報第３号、1988年pp.46−53
は、メッセージの送受信バッファとして働く静的通信対
象を限定するメモリフィールドを有する全CAN制御装置
を説明している。通信対象は対象内で定義されたヘッダ
部分（識別子）により明かにメッセージと連関される。
米国特許明細書第4,964,076号は、受入れフィルタが
静的に限定されたメッセージを認識し、それらを一時的
に、それぞれが静的にそれらと関連した１つの対象を有
する受信バッファに格納する全CAN化を説明している。
受入れフィルタの詳細は記載されていない。
図１によるシステムは、対象を管理するのに中央装置
の処理電力は必要がないという利点を持っているが、既
知の制御システムでは非常に限られた際の対象なしいメ
ッセージしか管理できないという欠点がある。各々の個
々の受信ないし送信メッセージは、対応するメモリフィ
ールドを占めるメモリ内で静的対象として取り扱われる
ので、対象が非常に希にしかあるいは例外的なケースで
しか生じなくても、可能な対象の数は二重ポートメモリ
のメモリ容量、即ち積分密度により限られる。
基本的CAN化では、電子制御装置に含まれる中央装置
は全対象管理を取り扱う（図２）。中央装置とメモリＭ
を含む電子制御装置BECUを有するコンピュータ・ノード
BNは制御システムBCCをも有している。制御装置BCCは対
象のバスと電子制御装置BECU間の交換を取り扱う。制御
装置は受入れフィルタAFと入力バッファRBを含む。受信
対象はそれらの両要素を通過した後、中央装置により管
理されたメモリＭに格納される。メモリでは、アドレス
フィールドを対象と関連付ける。明らかに対象は中央装
置から反対方向のバスに対して送信することができる。
対象の管理はこの場合、動的に起こり、理論的に無制
限の数の対象が管理されることで回路の支出を削減でき
るという利点がある。対象の構成により、中央装置は、
頻繁に生じないが特に関心のある対象の次に、関心はな
いが頻繁に生じる対象を管理しなければならない。対象
構成が好ましくなく、バスのロードが高いと、中央装置
は非常に多量にロードされることになる。部分的に副次
的な管理タスクをロードされることで、中央装置はより
重要な機能を管理し、処理するのに十分大きな容量を保
有できない可能性がある。
例えばフィリップス（sic）をモジュールPCA82C200の
今日の制御装置では１つの受入れフィルタAFしか備えて
おらず、メモリの対象ないしアドレス領域で受信するコ
ンピュータ・ノードの対象の位置により、不十分なプレ
フィルタリングにつながる。従来の受入れフィルタは８
ビットワイドであり、異なるレジスタからなる。１つの
レジスタは８ビットコード語を備え、他のものはマスク
語を備えている。コード語とマスク語を論理的に合成
し、それにより対象ないしバスメッセージの11ビット長
のヘッダ部分の８最高荷重ビットと比較する比較語を生
じる。所定の比較手順により、比較が正であった対象は
受信バッファに書き込まれ、かくして受入れられる。そ
れらの対象は更に処理して接続された中央装置により処
理しなければならない。コンピュータ・ノードで実際に
受信されるべきでないメッセージも受入れフィルタを通
過することは不可避で、従って中央装置で取り扱われ、
しかし拒絶しなければならない。例えばノードが、受信
してはならないが受入れフィルタのウィンドウ内に入る
頻繁なメッセージの直後のメッセージを受信するなら
ば、中央装置は最初に対象を受信し、次にそれを拒絶し
なければならない。
上記の実際では、受入れフィルタの構成故に、受信の
ために非割当できる最小量の対象は８隣接対象からなる
という欠点がある。不都合な対象構成及び頻度の場合で
は、これは中央装置が高くロードされるという望ましく
ないことになる可能性がある。更に、受入れフィルタの
トポロジーは非常に柔軟性がない。固定幅を有し、対象
のアドレスないしヘッダ部分領域で周期的に続ける（反
復）ことのできる帯域フィールドだけしか限定すること
ができない。従って既知の固定されたトポロジーも同様
にとりわけ中央装置が不必要に高くロードされることに
つながる。
従って本発明の目的は、動的対象管理に関して中央装
置のロードを軽減でき、各々のコンピュータ・ノードの
対象管理の最適構成を可能にする上記の種類のデータ送
信プロセスとデータ処理システムを提供することであ
る。
発明の開示 この目的は請求項１の特徴を有するデータ送信プロセ
スと請求項４の特徴を有するデータ処理システムにより
達成することができる。
本発明は受信メッセージの流れ全体を複数の受信バッ
ファに対して分散できるという利点を持っている。動的
対象管理に関して大きな管理努力を必要とする頻繁な受
信メッセージは、中央装置が要請されたときにだけしか
読み取る必要はなく、受信する度に取り扱う必要のない
ように準静的対象管理を可能にするそれらに特に指定さ
れた専用受信バッファを持つことができる。同様に複数
の受入れフィルタは各々のトポロジーを特定のコンピュ
ータ・ノードに適応することができる。これには帯域及
び帯域消去フィルタを定義していくつかの受入れフィル
タを１つの受信バッファと連関し、受入れフィルタを階
層的に編成する可能性が含まれる。コンピュータ・ノー
ドと受入れフィルタの受信バッファとの自由に選択可能
な連関の要件に従った各々のシステムを通して、対象管
理のための最適構成がその要件に従って各々のコンピュ
ータ・ノードに対して実現でき、接続された中央装置が
動的管理にも関わらず低いロードを持ち、それにより他
のタスクのために解放することができる。
本発明の実施例は従属請求項で特徴付けられる。
図面の簡単な説明 図１は全CAN化の既知のコンピュータ・ノードを示
す。
図２は基本的CAN化の既知のコンピュータ・ノードを
示す。
図３は本発明による制御機構を実施したコンピュータ
・ノードを示す。
図４はいくつかの受入れフィルタの入力バッファとの
連関例を示す。
発明を実施するための最良の形態 本発明を図３、４について説明する。
図３に示すように、コンピュータ・ノードＮは制御装
置CC並びに中央装置（図示せず）とメモリＭを有する電
子制御装置ECUを有している。制御装置CCはｍ個の受入
れフィルタとｎ個の受信バッファからなる。各々の受入
れフィルタAF1,AF2からAFmは、対象の11ビットワイド・
ヘッド部分（識別子）あるいは11ビットワイドマスクと
追加の各々の制御ビットを含んだ16ビット幅の２つのレ
ジスタを含む。一部の制御ビットにより、各々のフィル
タは帯域フィルタあるいは帯域消去フィルタとして定義
することができる。更に制御ビットは受信バッファ指示
子を備えており、そのビット幅はｎ個の受信バッファの
二重対数により与えられる。受信バッファ指示子はｎ個
の受信バッファの１つを各々のフィルタと連関させる。
この連関は自由に選択できる。複数の受入れフィルタAF
1〜AFmは、１つの受信バッファRB1〜RBnと連関すること
ができる。
いくつかの受入れフィルタと受信バッファの複数の連
関に連関した受入れフィルタの階層的システムにより、
個々の受入れフィルタのいくつかの帯域及び帯域消去ウ
ィンドゥの重ね合わせの組合せであるメモリＭに格納す
る対象の帯域フィールドを限定可能になる。そのような
例を図４に示す。フィルタAF1、AF2及びAF3の特性か
ら、フィルタAFGに適用する全体的な特性が生じる。そ
れによりAF1とAF3は帯域フィールドを有するウィンドゥ
を限定するのに対して、AF2はウィンドゥを帯域消去フ
ィールドとして限定するということが考えられる。
各々の受入れフィルタはその配列において全ビット幅
のヘッダ部分を有するので、最小ウィンドゥ幅は１つの
そのような受入れフィルタ１になり、個々のメッセージ
を指定することができる。11マスクビットの選択によ
り、他のウィンドゥ幅を限定できることは明かである。
このようにして、受入れフィルタにおける受入れウィン
ドゥの非常に柔軟性のあるトポロジーが生じる。
産業上の利用可能性 図３に付いて明らかにしたように、受信対象の全体的
な流れは、受入れフィルタによりいくつかの受信バッフ
ァに分散することができる。受入れフィルタのシステム
の選択を通して、階層的フィルタ構造によって、帯域フ
ィルタあるいは帯域消去フィルタとしての受入れフィル
タの定義と、いくつかの受入れフィルタと１つの受信バ
ッファとの複数の連関に関連して、所望の対象を望まな
い対象から非常に柔軟に分離することが可能である。望
まない対象はコンピュータ・ノードで取り扱う必要はな
く、従って中央装置にロードしない。
静的受信対象に相当する専用入力バッファは、動的対
象管理を有する図３に示す構造で、大きな管理努力を必
要とする頻繁な受信対象に対して特定することができ
る。接続された中央装置は要請されたときにしかそれら
の対象を読み取る必要はなく、それらを受信する度に管
理する必要はない。それらの対象は他の受信メッセージ
でオーバーライトすることはできない。
受入れフィルタの受信バッファとの任意な連関によ
り、受信対象を管理する最適構成を各々のネットワーク
ノードに付いて実現することができる。その結果、電子
制御装置ECU内の中央装置を動的対象管理からなり緩和
することができる。望まない受信メッセージの引き続き
のフィルタリングの意味での引続きの選択は、大部分避
けることができる。
静的受信対象と連関した個々の専用の特定受信バッフ
ァにより、全CANコンピュータ・ノードによる実施の作
動効率を達成でき、そこではしかしながら、管理できる
対象の全体的な数の制限に関して規制はない。

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】直列データバスを通して互いに通信し、そ
    の間で対象を交換でき、制御装置によりコンピュータ・
    ノードで受信する対象の受入れをテストし、一時的に記
    憶し、そして中央装置と連関したメモリに記憶する分散
    形コンピュータ・ノードを有するデータ処理システムで
    データを送信するプロセスであって、 階層的に編成された複数の受入れフィルタ（AF1、AF2、
    AFm）はそれぞれ１つ以上の対象を受信するように備え
    られた自由に選択可能な数の受信バッファ（RB1、RBn−
    １、RBn）と連関されており、 対象に存在するヘッダ部分（識別子）の完全ビット幅
    は、受入れフィルタ（AF1、AF2、AFm）の階層的構成で
    テストされ、 受入れられた対象は一時的に受入れフィルタと連関した
    受信バッファ（RB1、RBn−１、RBn）に格納され、 受信バッファにより一時的に格納された対象はメモリ
    （Ｍ）に格納されるステップにより特徴付けられ、受入
    れフィルタと受信バッファとの連関に際して、自由に受
    信バッファを選択して任意の数の受入れバッファと受入
    れフィルタを連関できることを特徴とするデータ送信プ
    ロセス。
  2. 【請求項２】受信バッファの受入れフィルタとの連関は
    受入れフィルタの受信バッファ指示子によりなされるこ
    とを特徴とする請求項１記載のプロセス。
  3. 【請求項３】帯域フィールドあるいは帯域消去フィール
    ドを各々の受入れフィルタについて定義できることを特
    徴とする請求項１または２記載のプロセス。
  4. 【請求項４】互いに直列データバスにより通信し、その
    間で対象を交換でき、バスに送信された対象の受入れテ
    ストと中間格納を行うための制御装置と受入れたメッセ
    ージを格納するメモリを有する中央装置を含む分散形コ
    ンピュータ・ノードを有するデータ処理システムであっ
    て、 制御装置（CC）は階層的に編成されて対象に存在するヘ
    ッダ部分（識別子）の全ビット幅をテストする複数の受
    入れフィルタ（AF1、AF2、AFm）と、 受入れフィルタと自由に選択可能に連関し、それぞれ１
    つ以上の対象を受信するように設けられた複数の受信バ
    ッファ（RB1、RBn−1,RBn）とからなり、受入れフィル
    タと受信バッファとの連関に際して、自由に受信バッフ
    ァを選択して任意の数の受入れバッファと受入れフィル
    タを連関できることを特徴とするデータ処理システム。
  5. 【請求項５】各々の受入れフィルタは対象のヘッダ部分
    （識別子）あるいはヘッダ部分のビット幅を有するマス
    クと、追加の制御ビットのための２つのレジスタを含む
    ことを特徴とする請求項４記載のデータ処理システム。
  6. 【請求項６】各々の受入れフィルタは制御ビットの一部
    により帯域あるいは帯域消去フィルタとして定義するこ
    とができることを特徴とする請求項５記載のデータ処理
    システム。
  7. 【請求項７】受信バッファは対象のヘッダ部分のビット
    幅を有することを特徴とする請求項４ないし６の何れか
    に記載のデータ処理システム。
  8. 【請求項８】各々の受入れフィルタは、受信バッファを
    受入れフィルタと連関する受信バッファ指示子を含むこ
    とを特徴とする請求項４ないし７の何れかに記載のデー
    タ処理システム。
  9. 【請求項９】いくつかの受入れフィルタと１つの受信バ
    ッファとの複数の連関が与えられていることを特徴とす
    る請求項４ないし８の何れかの記載のデータ処理システ
    ム。
  10. 【請求項１０】次々と編成された複数の受入れフィルタ
    が対象をテストする働きを持つことを特徴とする請求項
    ４ないし９の何れかに記載のデータ処理システム。
JP5504960A 1991-09-04 1992-09-04 データ送信プロセスと分散形コンピュータ・ノードを有するデータ処理システム Expired - Lifetime JP2743582B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4129412.2 1991-09-04
DE4129412A DE4129412C2 (de) 1991-09-04 1991-09-04 Verfahren zur Datenübertragung in einer Datenverarbeitungsanlage

Publications (2)

Publication Number Publication Date
JPH06504172A JPH06504172A (ja) 1994-05-12
JP2743582B2 true JP2743582B2 (ja) 1998-04-22

Family

ID=6439847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5504960A Expired - Lifetime JP2743582B2 (ja) 1991-09-04 1992-09-04 データ送信プロセスと分散形コンピュータ・ノードを有するデータ処理システム

Country Status (5)

Country Link
EP (1) EP0555456B1 (ja)
JP (1) JP2743582B2 (ja)
DE (2) DE4129412C2 (ja)
ES (1) ES2100361T3 (ja)
WO (1) WO1993005601A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234573B2 (ja) * 1998-08-31 2001-12-04 松下電器産業株式会社 パケットフィルタリング装置
US6493287B1 (en) 1999-09-15 2002-12-10 Koninklijke Philips Electronics N.V. Can microcontroller that utilizes a dedicated RAM memory space to store message-object configuration information
US6721799B1 (en) * 1999-09-15 2004-04-13 Koninklijke Philips Electronics N.V. Method for automatically transmitting an acknowledge frame in canopen and other can application layer protocols and a can microcontroller that implements this method
US6732254B1 (en) 1999-09-15 2004-05-04 Koninklijke Philips Electronics N.V. Can device featuring advanced can filtering and message acceptance
US6715001B1 (en) * 1999-09-15 2004-03-30 Koninklijke Philips Electronics N.V. Can microcontroller that employs reconfigurable message buffers
US6434432B1 (en) 1999-09-15 2002-08-13 Koninklijke Philips Electronics N. V. Method for writing back message ID information to a match ID register and a CAN microcontroller that implements this method
DE50106624D1 (de) 2001-01-12 2005-08-04 Vector Informatik Gmbh Verfahren und Vorrichtung zur Relevanzprüfung eines Kennzeichners
DE10112950A1 (de) * 2001-03-17 2002-09-26 Infineon Technologies Ag Empfangseinrichtung zum Empfangen von Daten
DE102005048581B4 (de) * 2005-10-06 2022-06-09 Robert Bosch Gmbh Teilnehmerschnittstelle zwischen einem FlexRay-Kommunikationsbaustein und einem FlexRay-Teilnehmer und Verfahren zur Übertragung von Botschaften über eine solche Schnittstelle
FR2902588B1 (fr) * 2006-06-20 2008-09-12 Peugeot Citroen Automobiles Sa Procede d'optimisation d'un masque et d'un ou plusieurs filtres d'un gestionnaire de reseau de vehicule automobile

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130282A (ja) * 1983-12-16 1985-07-11 Pioneer Electronic Corp Ｃａｔｖにおけるデ−タ伝送方式
FR2558321A1 (fr) * 1984-01-13 1985-07-19 Philips Ind Commerciale Dispositif programmable de filtrage deterministe de messages
DE3546664C3 (de) * 1985-02-22 1995-10-26 Bosch Gmbh Robert Verfahren zum Betreiben einer Datenverarbeitungsanlage
DE3534216A1 (de) * 1985-09-25 1987-04-02 Bayerische Motoren Werke Ag Datenbussystem fuer fahrzeuge
DE3684270D1 (de) * 1985-12-27 1992-04-16 Toshiba Kawasaki Kk Verfahren und kommunikationsnetzwerk zur begrenzten rundschreibuebertragung.
JP2695956B2 (ja) * 1990-02-28 1998-01-14 株式会社東芝 多重通信システム

Also Published As

Publication number Publication date
DE4129412C2 (de) 1994-10-27
EP0555456B1 (de) 1997-04-23
JPH06504172A (ja) 1994-05-12
EP0555456A1 (de) 1993-08-18
WO1993005601A1 (de) 1993-03-18
DE59208401D1 (de) 1997-05-28
ES2100361T3 (es) 1997-06-16
DE4129412A1 (de) 1993-03-18

Similar Documents

Publication Publication Date Title
US6308218B1 (en) Address look-up mechanism in a multi-port bridge for a local area network
US5289469A (en) Communication control unit with lower layer protocol control and higher layer protocol control
JP4091665B2 (ja) スイッチ・ネットワーク要素における共用メモリ管理
US5884040A (en) Per-packet jamming in a multi-port bridge for a local area network
CA2151181C (en) Multicast shared memory
US5757795A (en) Method and apparatus for hashing addresses in a network switch
EP0582666B1 (en) Method and apparatus for buffering data within stations of a communication network
US4930121A (en) Network system using token-passing bus with multiple priority levels
US5729755A (en) Process for transmitting data in a data processing system with distributed computer nodes, communicating via a serial data bus, between which data messages are exchanged, tested for acceptance in a computer node, and stored temporarily
JP2743582B2 (ja) データ送信プロセスと分散形コンピュータ・ノードを有するデータ処理システム
US8018861B2 (en) Method and device for allocating at least one routing identifier to at least one bridge in a network
US5644754A (en) Bus controller and electronic device in a system in which several electronic devices are networked
JP2001223749A (ja) パケット分類エンジン
JPH09139751A (ja) 通信ネットワークにおけるトラフィック・フィルタリング用ブリッジ装置
WO1999014903A1 (en) Dual priority chains for data-communication ports in a multi-port bridge for a local area network
EP1351439A1 (en) Embedded system for broadcast traffic congestion control in communication network
JPH05282166A (ja) データ処理システムで脱落したバッファを回復する装置
US6912566B1 (en) Memory device and method for operating the memory device
US6012117A (en) Methods and apparatus for arbitrating and controlling arbitration for access to a serial bus
KR20170117326A (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
US9703739B2 (en) Return available PPI credits command
US20040044797A1 (en) Device and method for filtering messages in a series-type communication system
US7089387B2 (en) Methods and apparatus for maintaining coherency in a multi-processor system
US6822941B1 (en) Method and network element for relaying event messages
JP2869080B2 (ja) バッファ制御装置