JP2741959B2 - Method of manufacturing thin film transistor array substrate - Google Patents

Method of manufacturing thin film transistor array substrate

Info

Publication number
JP2741959B2
JP2741959B2 JP3070991A JP3070991A JP2741959B2 JP 2741959 B2 JP2741959 B2 JP 2741959B2 JP 3070991 A JP3070991 A JP 3070991A JP 3070991 A JP3070991 A JP 3070991A JP 2741959 B2 JP2741959 B2 JP 2741959B2
Authority
JP
Japan
Prior art keywords
film
etching
ohmic junction
end point
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3070991A
Other languages
Japanese (ja)
Other versions
JPH04269826A (en
Inventor
守 吉田
真澄 小泉
宣朗 渡辺
まり 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3070991A priority Critical patent/JP2741959B2/en
Publication of JPH04269826A publication Critical patent/JPH04269826A/en
Application granted granted Critical
Publication of JP2741959B2 publication Critical patent/JP2741959B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリクス
駆動型の液晶ディスプレイの一方の基板となる薄膜トラ
ンジスタ(TFT)アレイ基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor (TFT) array substrate which is one substrate of an active matrix drive type liquid crystal display.

【0002】[0002]

【従来の技術】図2は、従来のTFTアレイ基板の製造
方法の一例の断面を示す製造工程図である。
2. Description of the Related Art FIG. 2 is a manufacturing process diagram showing a cross section of an example of a conventional method for manufacturing a TFT array substrate.

【0003】同図に示されるように、製造に際しては、
先ず、ガラス基板31上に、Cr(クロム)、Ta(タ
ンタル)、Ti(チタン)等の金属からなるゲート電極
32を形成する(S1)。次に、その上にプラズマCV
D法を用いて、ゲート絶縁膜であるSiNx33を0.
1μm〜0.5μm厚に、半導体活性層であるアモルフ
ァスシリコン(a−Si)膜34を0.05μm〜0.
1μm厚に、オーミック接合膜である不純物をドープし
たアモルファスシリコン(n+a−Si)膜35を0.
02μm〜0.05μm厚に順に成膜し、TFT部分を
残してエッチングする(S2)。次に、その上にAl
(アルミニウム)、Cr等の金属層を堆積し、エッチン
グによりソース電極36及びドレイン電極37を形成す
る(S3)。次に、リアクティブイオンエッチング装置
により、エッチングガスとしてCF4とO2の混合ガスを
用いて、エッチング時間を制御して、ソース電極36と
ドレイン電極37との間のn+a−Si膜35をエッチ
ング除去していた(S4)。そして、エッチング後にT
FTの特性を測定してオフ電流が大きい場合にはn+a
−Si膜35が残存していると考えられることから、再
度エッチングを行っていた。
[0003] As shown in FIG.
First, a gate electrode 32 made of a metal such as Cr (chromium), Ta (tantalum), or Ti (titanium) is formed on a glass substrate 31 (S1). Next, the plasma CV
By using the D method, SiNx33 as a gate insulating film was set to 0.1.
An amorphous silicon (a-Si) film 34 as a semiconductor active layer is formed to a thickness of 1 μm to 0.5 μm.
An amorphous silicon (n + a-Si) film 35 doped with an impurity, which is an ohmic junction film, is formed to a thickness of 1 μm.
Films are sequentially formed to a thickness of from 02 μm to 0.05 μm, and are etched except for the TFT portion (S2). Next, Al
A metal layer such as (aluminum) and Cr is deposited, and a source electrode 36 and a drain electrode 37 are formed by etching (S3). Next, an n + a-Si film 35 between the source electrode 36 and the drain electrode 37 is controlled by a reactive ion etching apparatus using a mixed gas of CF 4 and O 2 as an etching gas to control the etching time. Was removed by etching (S4). Then, after etching,
When the off-current is large by measuring the characteristics of the FT, n + a
Since the -Si film 35 was considered to remain, the etching was performed again.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、エッチング不足によりn+a−Si
膜35が残存したり、オバーエッチングによりa−Si
膜34まで除去してしまい、TFT特性を悪くすること
があった。
However, in the above conventional manufacturing method, n + a-Si
The film 35 remains or a-Si
In some cases, the film 34 was removed to deteriorate the TFT characteristics.

【0005】また、プラズマ発光分析により、n+a−
Si膜35とa−Si膜34を識別してエッチング終了
時を決定することも考えられるが、n+a−Si膜35
とa−Si膜34との発光強度の差が小さすぎるため、
利用は困難であった。
[0005] In addition, plasma emission spectroscopy revealed that n + a-
Although it is conceivable to determine the end time of the etching by distinguishing the Si film 35 from the a-Si film 34, the n + a-Si film 35 may be used.
And the difference between the emission intensities of the a-Si film 34 and the
Use was difficult.

【0006】そこで、本発明は上記課題を解決するため
になされたものであり、その目的とするところは、n+
a−Si膜の適正なエッチングができ、歩留りのよいT
FTアレイ基板の製造方法を提供することにある。
Accordingly, the present invention has been made to solve the above-mentioned problems, and has as its object the purpose of n +
The a-Si film can be properly etched, and the T yield is good.
An object of the present invention is to provide a method for manufacturing an FT array substrate.

【0007】[0007]

【課題を解決するための手段】請求項1の発明に係るT
FTアレイ基板の製造方法は、同一の絶縁性基板上に、
ゲート電極用の金属膜、絶縁膜、アモルファスシリコン
膜、オーミック接合膜の順にそれぞれの膜を薄膜トラン
ジスタ部及び終点検出部に同時且つ同一工程で形成し、
次いで、前記薄膜トランジスタ部のオーミック接合膜上
にソース電極とドレイン電極とを形成することにより、
ゲート電極用金属膜、絶縁膜、アモルファスシリコン
膜、オーミック接合膜、ソース電極及びドレイン電極を
有する薄膜トランジスタ部と、ゲート電極用金属膜、絶
縁膜、アモルファスシリコン膜及びオーミック接合膜を
有する終点検出部とを形成し、次いで、少なくとも可視
領域にスペクトルを有する光源と光強度測定器とを備え
たエッチング装置内に前記薄膜トランジスタ部と終点検
出部とが形成された前記基板を設置し、前記エッチング
装置により薄膜トランジスタ部のソース電極とドレイン
電極との中間に位置するオーミック接合膜をエッチング
除去する際に、これと同一工程で前記終点検出部のオー
ミック接合膜をもエッチングし、前記エッチングの際
に、前記光源から出力され、前記終点検出部のオーミッ
ク接合膜とアモルファスシリコン膜と絶縁膜とを透過
し、ゲート電極用金属膜表面で反射し、さらに絶縁膜と
アモルファスシリコン膜とオーミック接合膜とを再度透
過した光を前記光強度測定器にて受光し、前記光強度測
定器により検出された光の強度が、所定の値になったと
検出されたときに前記エッチングを終了させることを特
徴としている。
Means for Solving the Problems The T according to the first aspect of the present invention.
The method of manufacturing an FT array substrate is based on the same insulating substrate,
A metal film for the gate electrode, an insulating film, an amorphous silicon film, and an ohmic junction film are formed in the same order in the thin film transistor part and the end point detection part simultaneously and in the same process,
Next, by forming a source electrode and a drain electrode on the ohmic junction film of the thin film transistor portion,
A thin film transistor portion having a metal film for a gate electrode, an insulating film, an amorphous silicon film, an ohmic junction film, a source electrode and a drain electrode; and an end point detecting portion having a metal film for a gate electrode, an insulating film, an amorphous silicon film and an ohmic junction film. Is formed, and then the substrate on which the thin film transistor section and the end point detection section are formed is installed in an etching apparatus including a light source having a spectrum in at least a visible region and a light intensity measuring device, and the etching apparatus uses the thin film transistor. When etching and removing the ohmic junction film located between the source electrode and the drain electrode of the portion, the ohmic junction film of the end point detection unit is also etched in the same step as the above, and at the time of the etching, from the light source Output, and the ohmic junction film and amorphous Light transmitted through the silicon film and the insulating film, reflected on the surface of the metal film for the gate electrode, and transmitted again through the insulating film, the amorphous silicon film, and the ohmic bonding film is received by the light intensity measuring device, and the light The etching is terminated when it is detected that the intensity of the light detected by the intensity measuring device has reached a predetermined value.

【0008】[0008]

【作用】請求項1の発明においては、同一の絶縁性基板
上に、TFT部及び終点検出部とに、それぞれ、ゲート
電極用金属膜、絶縁膜、ノンドープアモルファスシリコ
ン膜及びオーミック接合膜を順次、同時に同一工程で形
成し、さらにTFT部のオーミック接合膜上にソース電
極とドレイン電極とを形成した後、光源と光強度測定器
を用いて、オーミック接合膜とアモルファスシリコン膜
と絶縁膜とを透過し、ゲート電極用金属膜表面で反射
し、さらに前記各膜を再度透過した光の強度を検出しな
がら、エッチング装置により、オーミック接合膜をエッ
チングする。そして、透過光の強度が所定の値になった
ときに、エッチングを終了させる。このように、本発明
においては、同一の絶縁性基板上に、TFT部と同時に
形成した終点検出部内での反射及び透過した光のスペク
トル強度を検出しながら、TFT部のソース電極とドレ
イン電極との中間に位置するオーミック接合膜のエッチ
ングの終点を決定するので、エッチング不足やエッチン
グオーバーは起こりにくくなる。
According to the first aspect of the present invention , a metal film for a gate electrode, an insulating film, a non-doped amorphous silicon film, and an ohmic junction film are sequentially formed on the same insulating substrate on a TFT portion and an end point detecting portion, respectively. At the same time, they are formed in the same process, and after the source electrode and the drain electrode are formed on the ohmic junction film of the TFT part, the light source and the light intensity measuring device are used to transmit the ohmic junction film, the amorphous silicon film, and the insulating film. Then, the ohmic junction film is etched by an etching device while detecting the intensity of light reflected on the surface of the metal film for the gate electrode and transmitted again through each of the films. Then, when the intensity of the transmitted light reaches a predetermined value, the etching is terminated. As described above, in the present invention, the spectroscopy of the reflected and transmitted light in the end point detection unit formed simultaneously with the TFT unit on the same insulating substrate is performed.
Since the end point of the etching of the ohmic junction film located between the source electrode and the drain electrode of the TFT portion is determined while detecting the torque intensity , insufficient etching or etching over is unlikely to occur.

【0009】[0009]

【実施例】図1は、本発明に係るTFTアレイ基板の製
造方法の一実施例を断面図により示す製造工程図であ
り、図3は、この実施例に用いられるプラズマエッチン
グ装置を示す構成図である。更に、図4に本実施例に係
わる主要部分の拡大図を示す。
FIG. 1 is a sectional view showing one embodiment of a method of manufacturing a TFT array substrate according to the present invention, and FIG. 3 is a structural view showing a plasma etching apparatus used in this embodiment. It is. Furthermore, FIG.
FIG.

【0010】以下、本実施例の製造方法について説明す
る。図1のS1に示すように、まず、ガラス等の透明の
絶縁性基板1上に、Cr,Ta,Ti等の金属からなる
ゲート電極2,12を形成する。
Hereinafter, the manufacturing method of this embodiment will be described. As shown in S1 of FIG. 1, first, gate electrodes 2 and 12 made of a metal such as Cr, Ta, and Ti are formed on a transparent insulating substrate 1 such as a glass.

【0011】次に、ゲート電極2,12を備えた絶縁性
基板1上に、プラズマCVD法により、SiNx膜から
なる絶縁膜3と13、半導体活性層となるノンドープア
モルファスシリコン(a−Si)膜4と14、及びオー
ミック接合膜となるリンドープアモルファスシリコン
(n+a−Si)膜5と15を、それぞれTFT部10
及び終点検出部20に、この順に重ねて形成する。
Next, insulating films 3 and 13 made of a SiNx film and a non-doped amorphous silicon (a-Si) film serving as a semiconductor active layer are formed on the insulating substrate 1 having the gate electrodes 2 and 12 by plasma CVD. 4 and 14 and phosphorus-doped amorphous silicon (n + a-Si) films 5 and 15 serving as ohmic junction films
And on the end point detection unit 20 in this order.

【0012】次に、絶縁性基板1のn+a−Si膜5上
にAl、Cr等の金属膜からなるソース電極6とドレイ
ン電極7とを形成する。これにより同一の透明絶縁性基
板1上にTFT部10及び終点検出部20が形成され
る。
Next, a source electrode 6 and a drain electrode 7 made of a metal film such as Al or Cr are formed on the n + a-Si film 5 of the insulating substrate 1. Thereby, the TFT unit 10 and the end point detection unit 20 are formed on the same transparent insulating substrate 1.

【0013】次に、ソース電極6とドレイン電極7との
中間に位置するオーミック接合膜、即ちn+a−Si膜
5をエッチング除去するために、図3のプラズマエッチ
ング装置に、TFT部10と終点検出部20を形成した
基板1をセットする。このプラズマエッチング装置は、
エッチングガスを導入できる反応室21内に、TFT部
10と終点検出部20を形成した絶縁性基板1の設置台
をも兼ねるカソード電極22と、終点検出部20の略真
に位置するハロゲンランプ等の可視光領域にスペクト
ルを有する光源23と、アノード電極24とを備えてい
る。また、終点検出部20の略真上には光源23からの
光を通す窓25が備えられており、この窓25の略真上
には分光器26も備えられており、前記ハロゲンランプ
等からの光は、終点検出部20により反射され、分光器
26に入射する位置関係になっている。尚、反応室21
には排気ポンプ27が接続されており、また、カソード
電極22にはマッチングボックス28を介してRF電源
29が接続されている。
Next, in order to remove the ohmic junction film located between the source electrode 6 and the drain electrode 7, that is, the n + a-Si film 5, the TFT section 10 and the plasma etching apparatus shown in FIG. The substrate 1 on which the end point detection unit 20 is formed is set. This plasma etching equipment
In a reaction chamber 21 into which an etching gas can be introduced, a cathode electrode 22 also serving as a mounting table for the insulating substrate 1 on which the TFT unit 10 and the end point detection unit 20 are formed, and a substantially true position of the end point detection unit 20
A light source 23 having a spectrum in the visible light region, such as a halogen lamp, located above , and an anode electrode 24 are provided. A window 25 through which light from the light source 23 passes is provided substantially directly above the end point detection unit 20, and a spectroscope 26 is also provided substantially directly above the window 25. Halogen lamp
Is reflected by the end point detection unit 20, and
26 is incident. The reaction chamber 21
Is connected to an exhaust pump 27, and an RF power supply 29 is connected to the cathode electrode 22 via a matching box 28.

【0014】次に、排気ポンプ27により反応室21内
を真空排気し、エッチングガスとしてCF4とO2の混合
ガスを導入し、RF電源29からRF電力をカソード電
極22に与えてプラズマを発生させて、n+a−Si膜
5と15をエッチングする。このとき分光器26によ
り、光源23から、終点検出部20の絶縁膜13とa−
Si膜14とn+a−Si膜15とを透過し、一旦ゲー
ト電極12で反射され、再度絶縁膜13とa−Si膜1
4とn + a−Si膜15とを透過した光のスペクトル強
度を測定する。そしてこの反射及び透過した光のスペク
トル強度が所定の値となったと検出されたときにエッチ
ングを終了させる。
Next, the interior of the reaction chamber 21 is evacuated by an exhaust pump 27, a mixed gas of CF 4 and O 2 is introduced as an etching gas, and RF power is supplied from an RF power source 29 to the cathode electrode 22 to generate plasma. Then, the n + a-Si films 5 and 15 are etched. At this time, the light from the light source 23 and the insulating film 13 of the
Transmitted through the Si film 14 and the n + a-Si film 15, once gate
Reflected by the gate electrode 12 and again the insulating film 13 and the a-Si film 1.
4 and the spectrum intensity of light transmitted through the n + a-Si film 15 are measured. And the spec of this reflected and transmitted light
The etching is terminated when it is detected that the torque intensity has reached a predetermined value.

【0015】図5は、分光器26が検出する光の透過率
のスペクトルを示す図である。同図において、Aはエッ
チング前を、Bはエッチングの途中でありまだn+a−
Si膜が残存しているエッチング不足のときを、Cはn
+a−Si膜が完全に除去された適正エッチングのとき
を、Dはn+a−Si膜の下層であるa−Si膜までエ
ッチングされているオーバーエッチングのときを示して
いる。従って、エッチングを続ければスペクトルは、
A,B,C,Dの順で進む。
FIG . 5 shows the transmittance of light detected by the spectroscope 26 .
FIG. 4 is a diagram showing a spectrum of FIG. In the figure, A is before etching, and B is in the middle of etching and is still n + a-.
When etching is insufficient with the Si film remaining, C is n
D indicates the case of proper etching in which the + a-Si film is completely removed, and D indicates the case of overetching in which the a-Si film as the lower layer of the n + a-Si film is etched. Therefore, if the etching is continued, the spectrum becomes
A, B, C, D proceed in this order.

【0016】本実施例においては、終点検出部20の絶
縁膜13とa−Si膜14とn + a−Si膜15とを透
過し、一旦ゲート電極12で反射され、再度絶縁膜13
とa−Si膜14とn + a−Si膜15とを透過した光
のスペクトル強度が図5のCになったときにエッチング
を終了させる。そして、基板1のTFT部10と終点検
出部20のn+a−Si膜5,15は、図1のS2に示
されるように、除去される。
In this embodiment, the end point detection unit 20 is turned off.
The edge film 13, the a-Si film 14 and the n + a-Si film 15 are transparent.
And is reflected once by the gate electrode 12 and again
And light transmitted through the a-Si film 14 and the n + a-Si film 15
Etching when the spectrum intensity of FIG.
To end. Then, the TFT section 10 of the substrate 1 and the n + a-Si films 5 and 15 of the end point detecting section 20 are removed as shown in S2 of FIG.

【0017】絶縁性基板1上に、まず、TFT部10の
ゲート電極2,12を形成し、次いで、該TFT部10
及び終点検出部20の絶縁膜3,13、アモルファスシ
リコン膜4,14、リンドープアモルファスシリコン膜
5,15を同時に同一工程で形成し、次いで、前記薄膜
トランジスタ部のリンドープアモルファスシリコン膜上
にソース電極とドレイン電極とを形成することにより、
同一の絶縁性基板1上にTFT部10及び終点検出部2
0を形成し、その後、終点検出部20内での反射及び透
過した光を検出しながら、プラズマエッチング装置によ
りリンドープアモルファスシリコン膜5と15をエッチ
ングする。そして、終点検出部20内での反射及び透過
した光のスペクトル強度が所定の値になったときに、エ
ッチングを終了させる。これにより、ソース電極6とド
レイン電極7との中間に位置するオーミック接合膜(リ
ンドープアモルファスシリコン膜)が完全に除去され、
一定の膜厚のアモルファスシリコン膜4が残る。このよ
うに、同一絶縁性基板1上に、TFT部20と同時に形
成された絶縁膜、アモルファスシリコン膜、リンドープ
アモルファスシリコン膜の光の透過率の変化を検出しな
がらエッチングの終了時を決定するので、エッチング不
足やエッチングオーバーはなくなる。
First, the gate electrodes 2 and 12 of the TFT section 10 are formed on the insulating substrate 1 and then the TFT section 10 is formed.
And the insulating films 3 and 13, the amorphous silicon films 4 and 14, and the phosphorus-doped amorphous silicon films 5 and 15 of the end point detection unit 20 are simultaneously formed in the same process, and then the source electrode is formed on the phosphorus-doped amorphous silicon film of the thin film transistor unit. And the drain electrode,
TFT unit 10 and end point detection unit 2 on the same insulating substrate 1
0, and then the reflection and transmission in the end point detection unit 20 are performed.
The phosphorus-doped amorphous silicon films 5 and 15 are etched by a plasma etching apparatus while detecting the passed light . Then, reflection and transmission in the end point detection unit 20
The etching is terminated when the spectral intensity of the light reaches a predetermined value. Thereby, the ohmic junction film (phosphorus-doped amorphous silicon film) located between the source electrode 6 and the drain electrode 7 is completely removed,
The amorphous silicon film 4 having a constant thickness remains. As described above, the end time of the etching is determined while detecting the change in the light transmittance of the insulating film, the amorphous silicon film, and the phosphorus-doped amorphous silicon film formed simultaneously with the TFT unit 20 on the same insulating substrate 1. Therefore, insufficient etching and over etching are eliminated.

【0018】[0018]

【発明の効果】以上説明したように、本発明によれば、
TFT部を形成した同一の基板上にTFT部を構成する
絶縁膜、アモルファスシリコン膜、オーミック接合膜と
同一の積層構造を少なくとも含む積層構造の終点検出部
を形成し、この終点検出部内での反射および透過した光
を検出しながら、オーミック接合膜をエッチングし、反
射および透過した光によりエッチングの終了時点を決定
するので、エッチング不足やエッチングオーバーは少な
くなり、薄膜トランジスタアレイ基板の製造歩留りを向
上させることができる。
As described above, according to the present invention,
On the same substrate on which the TFT portion is formed, an end point detecting portion of a laminated structure including at least the same laminated structure as the insulating film, the amorphous silicon film, and the ohmic junction film constituting the TFT portion is formed , and reflection in the end point detecting portion is performed. And transmitted light
Etching the ohmic junction film while detecting
Determines the end point of etching by light emitted and transmitted
Less under-etching and over-etching
The production yield of thin film transistor array substrates.
Can be up.

【0019】また、本発明のように、終点検出を反射お
よび透過した光による方法で行うために、従来のエッチ
ング装置の構造になんらの大きな変更が必要なく、容易
に本実施例の終点検出ができるという効果もある。
Also, as in the present invention, the detection of the end point is reflected or detected.
And a conventional etch to do in the way with transmitted light
No need for any major changes in the structure of the
Also, there is an effect that the end point of the present embodiment can be detected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るTFTアレイ基板の製造方法の一
実施例を示す製造工程図である。
FIG. 1 is a manufacturing process diagram showing one embodiment of a method for manufacturing a TFT array substrate according to the present invention.

【図2】従来のTFTアレイ基板の製造工程図である。FIG. 2 is a manufacturing process diagram of a conventional TFT array substrate.

【図3】本実施例の製造に用いられるプラズマエッチン
グ装置の構成図である。
FIG. 3 is a configuration diagram of a plasma etching apparatus used for manufacturing the present embodiment.

【図4】本実施例の主要部分の拡大図である。 FIG. 4 is an enlarged view of a main part of the embodiment.

【図5】本実施例において分光器が検出する光の透過率
のスペクトルを示す図である。
FIG. 5 shows transmittance of light detected by a spectroscope in the present embodiment .
FIG. 4 is a diagram showing a spectrum of FIG.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2,12 ゲート電極 3,13 絶縁膜 4,14 アモルファスシリコン膜 5,15 ノンドープアモルファスシリコン膜 6 ソース電極 7 ドレイン電極 10 薄膜トランジスタ部 20 終点検出部REFERENCE SIGNS LIST 1 insulating substrate 2 , 12 gate electrode 3, 13 insulating film 4, 14 amorphous silicon film 5, 15 non-doped amorphous silicon film 6 source electrode 7 drain electrode 10 thin film transistor section 20 end point detection section

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/786 (72)発明者 清水 マリ 東京都港区虎ノ門1丁目7番12号 沖電 気工業株式会社内 (56)参考文献 特開 平3−3345(JP,A) 特開 昭62−176132(JP,A)──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 29/786 (72) Inventor Mari Shimizu 1-7-12 Toranomon, Minato-ku, Tokyo Inside Oki Electric Industry Co., Ltd. (56) References JP-A-3-3345 (JP, A) JP-A-62-176132 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 同一の絶縁性基板上に、ゲート電極用の
金属膜、絶縁膜、アモルファスシリコン膜、オーミック
接合膜の順にそれぞれの膜を薄膜トランジスタ部及び終
点検出部に同時且つ同一工程で形成し、次いで、前記薄
膜トランジスタ部のオーミック接合膜上にソース電極と
ドレイン電極とを形成することにより、ゲート電極用金
属膜、絶縁膜、アモルファスシリコン膜、オーミック接
合膜、ソース電極及びドレイン電極を有する薄膜トラン
ジスタ部と、ゲート電極用金属膜、絶縁膜、アモルファ
スシリコン膜及びオーミック接合膜を有する終点検出部
とを形成し、 次いで、少なくとも可視領域にスペクトルを有する光源
と光強度測定器とを備えたエッチング装置内に前記薄膜
トランジスタ部と終点検出部とが形成された前記基板を
設置し、 前記エッチング装置により薄膜トランジスタ部のソース
電極とドレイン電極との中間に位置するオーミック接合
膜をエッチング除去する際に、これと同一工程で前記終
点検出部のオーミック接合膜をもエッチングし、 前記エッチングの際に、前記光源から出力され、前記終
点検出部のオーミック接合膜とアモルファスシリコン膜
と絶縁膜とを透過し、ゲート電極用金属膜表面で反射
し、さらに絶縁膜とアモルファスシリコン膜とオーミッ
ク接合膜とを再度透過した光を前記光強度測定器にて受
光し、前記光強度測定器により検出された光の強度が、
所定の値になったと検出されたときに前記エッチングを
終了させることを特徴とする薄膜トランジスタアレイ基
板の製造方法。
A metal film for a gate electrode, an insulating film, an amorphous silicon film, and an ohmic junction film are formed simultaneously and in the same process on a thin film transistor portion and an end point detecting portion on the same insulating substrate. Forming a source electrode and a drain electrode on the ohmic junction film of the thin film transistor section, thereby forming a thin film transistor section having a gate electrode metal film, an insulating film, an amorphous silicon film, an ohmic junction film, a source electrode and a drain electrode. And an end point detection unit having a metal film for a gate electrode, an insulating film, an amorphous silicon film, and an ohmic junction film, and then in an etching apparatus provided with a light source having a spectrum in at least a visible region and a light intensity measuring device. The substrate on which the thin film transistor section and the end point detection section are formed is installed When the etching apparatus removes the ohmic junction film located between the source electrode and the drain electrode of the thin film transistor portion by etching, the ohmic junction film of the end point detection unit is also etched in the same step as the etching process. At this time, the light is output from the light source, passes through the ohmic junction film, the amorphous silicon film, and the insulating film of the end point detection unit, is reflected on the surface of the metal film for the gate electrode, and further is the insulating film, the amorphous silicon film, and the ohmic junction film. And the light transmitted again is received by the light intensity measuring device, and the intensity of the light detected by the light intensity measuring device is
A method for manufacturing a thin film transistor array substrate, comprising: terminating the etching when it is detected that a predetermined value is reached.
JP3070991A 1991-02-26 1991-02-26 Method of manufacturing thin film transistor array substrate Expired - Fee Related JP2741959B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3070991A JP2741959B2 (en) 1991-02-26 1991-02-26 Method of manufacturing thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3070991A JP2741959B2 (en) 1991-02-26 1991-02-26 Method of manufacturing thin film transistor array substrate

Publications (2)

Publication Number Publication Date
JPH04269826A JPH04269826A (en) 1992-09-25
JP2741959B2 true JP2741959B2 (en) 1998-04-22

Family

ID=12311178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3070991A Expired - Fee Related JP2741959B2 (en) 1991-02-26 1991-02-26 Method of manufacturing thin film transistor array substrate

Country Status (1)

Country Link
JP (1) JP2741959B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62176132A (en) * 1986-01-29 1987-08-01 Fuji Xerox Co Ltd Manufacture of multilayer interconnection substrate
JPH033345A (en) * 1989-05-31 1991-01-09 Casio Comput Co Ltd Manufacture of thin film transistor

Also Published As

Publication number Publication date
JPH04269826A (en) 1992-09-25

Similar Documents

Publication Publication Date Title
US6403408B1 (en) Thin-film transistors and method for producing the same
US20050110013A1 (en) High aperture LCD with insulating color filters overlapping bus lines on active substrate
JP3524029B2 (en) Method of forming top gate type TFT structure
WO2015043282A1 (en) Array substrate, manufacturing method therefor, and display apparatus
CA2134995A1 (en) Method for manufacturing a matrix of thin-film transistors with storage capacitances
US4684435A (en) Method of manufacturing thin film transistor
TW564489B (en) Method for improving contact hole patterning
JP2007108737A (en) Array substrate for display panel, method for manufacturing substrate, display panel having substrate, and liquid crystal display apparatus having panel
JP2741959B2 (en) Method of manufacturing thin film transistor array substrate
US6890856B2 (en) Method for eliminating process byproduct during fabrication of liquid crystal display
JP4060125B2 (en) Substrate for liquid crystal display device, liquid crystal display device including the same, and manufacturing method thereof
JP2000150493A (en) Manufacturing apparatus of semiconductor device
KR100922792B1 (en) Method for manufacturing array substrate of the liquid crystal display device
US20020187572A1 (en) Manufacturing method of thin film transistor panel
JP2001176851A (en) Dry etching system and method for detecting end point of dry etching
JPH11233780A (en) Method for manufacturing semiconductor element and liquid crystal display panel
JPH1195239A (en) Production of liquid crystal display device
JPH11330480A (en) Fabrication of thin film transistor
JPH11135797A (en) Working method for shape of laminated film and manufacture of thin-film transistor by making use of the same
US20080280379A1 (en) Method of manufacturing thin film transistor substrate and manufacturing system using the same
JP3397715B2 (en) Method for manufacturing semiconductor device
US7079217B2 (en) Method of fabricating a liquid crystal display panel
JPH05206086A (en) Method of etching thin film
JPH0926584A (en) Dry etching method of transparent conductive film
JPH0548106A (en) Thin film transistor and its manufacture

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees