JP2738889B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2738889B2 JP2738889B2 JP33231091A JP33231091A JP2738889B2 JP 2738889 B2 JP2738889 B2 JP 2738889B2 JP 33231091 A JP33231091 A JP 33231091A JP 33231091 A JP33231091 A JP 33231091A JP 2738889 B2 JP2738889 B2 JP 2738889B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- write
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【産業上の利用分野】本発明は表示装置に係り、特にプ
ラズマディスプレイパネルを用いて文字や図形等の表示
を行なう表示装置に関する。
ラズマディスプレイパネルを用いて文字や図形等の表示
を行なう表示装置に関する。
【０００２】近年のＯＡ機器の小型、軽量化の要求に伴
い、パーソナルコンピュータやエンジニアリング・ワー
クステーション（ＥＷＳ）端末などの表示装置として、
従来の陰極線管（ＣＲＴ）に代わり、プラズマディスプ
レイパネル（ＰＤＰ）、液晶ディスプレイ（ＬＣＤ）、
エレクトロ・ルミネセンス（ＥＬ）等の平面表示装置が
用いられるようになってきた。
い、パーソナルコンピュータやエンジニアリング・ワー
クステーション（ＥＷＳ）端末などの表示装置として、
従来の陰極線管（ＣＲＴ）に代わり、プラズマディスプ
レイパネル（ＰＤＰ）、液晶ディスプレイ（ＬＣＤ）、
エレクトロ・ルミネセンス（ＥＬ）等の平面表示装置が
用いられるようになってきた。
【０００３】かかる平面表示装置はデータ走査を行なう
Ｘ電極と、書込み走査を行なうＹ電極とによって表示動
作を行なっているが、書込み動作を行なう書込み電圧
と、表示動作を維持するサステイン電圧とを安定して供
給する必要がある。
Ｘ電極と、書込み走査を行なうＹ電極とによって表示動
作を行なっているが、書込み動作を行なう書込み電圧
と、表示動作を維持するサステイン電圧とを安定して供
給する必要がある。
【０００４】
【従来の技術】図５は本出願人が先に特開平２−２４２
２９１号公報にて提案した表示装置の要部の一例の回路
図を示す。同図は表示装置中の駆動電圧発生回路を示し
ており、駆動電圧発生回路は書込みパルス発生回路１０
０と書込みパルス制御回路１０１とからなる。
２９１号公報にて提案した表示装置の要部の一例の回路
図を示す。同図は表示装置中の駆動電圧発生回路を示し
ており、駆動電圧発生回路は書込みパルス発生回路１０
０と書込みパルス制御回路１０１とからなる。
【０００５】書込みパルス発生回路１００は発光表示セ
ルに形成された壁電荷を利用して放電状態を継続するた
めの維持パルスとなる電源電圧Ｖｓを入力信号として受
け、このＶｓを抵抗Ｒ10及びＲ11により抵抗分圧比αで
分圧してαＶｓなる第１の検出電圧を生成する一方、抵
抗Ｒ12，Ｒ13及びＲ14により抵抗分圧比βで分圧してβ
Ｖｓなど第２の検出電圧を生成し、それらを書込みパル
ス制御回路１０１に供給する。
ルに形成された壁電荷を利用して放電状態を継続するた
めの維持パルスとなる電源電圧Ｖｓを入力信号として受
け、このＶｓを抵抗Ｒ10及びＲ11により抵抗分圧比αで
分圧してαＶｓなる第１の検出電圧を生成する一方、抵
抗Ｒ12，Ｒ13及びＲ14により抵抗分圧比βで分圧してβ
Ｖｓなど第２の検出電圧を生成し、それらを書込みパル
ス制御回路１０１に供給する。
【０００６】抵抗Ｒ12は電流源Ａ1 を介して抵抗Ｒ13，
Ｒ15、コンデンサＣ10、トランジスタＱ11のソースに接
続されている。抵抗Ｒ15の他端はトランジスタＱ10のド
レインに接続され、またトランジスタＱ11のドレインは
トランジスタＱ12のドレインに抵抗Ｒ16を介して接続さ
れている。これらトランジスタＱ11及びＱ12にはスイッ
チング信号Ｗｐにより、一方がオンのとき他方がオフと
される。また、トランジスタＱ12のドレインはコンデン
サＣ11を介してダイオードＤ1 のカソードに接続されて
いる。
Ｒ15、コンデンサＣ10、トランジスタＱ11のソースに接
続されている。抵抗Ｒ15の他端はトランジスタＱ10のド
レインに接続され、またトランジスタＱ11のドレインは
トランジスタＱ12のドレインに抵抗Ｒ16を介して接続さ
れている。これらトランジスタＱ11及びＱ12にはスイッ
チング信号Ｗｐにより、一方がオンのとき他方がオフと
される。また、トランジスタＱ12のドレインはコンデン
サＣ11を介してダイオードＤ1 のカソードに接続されて
いる。
【０００７】サステイン動作時はＱ11がオフ、Ｑ12がオ
ンしていて、コンデンサＣ11の両端にはダイオードＤ1
を介してＶｓ電源より電圧Ｖｘが充電される。この時、
抵抗Ｒ12，Ｒ13，Ｒ14の分圧によって発生したＶαがコ
ンデンサＣ10に充電されるが、抵抗Ｒ10，Ｒ11によるＶ
ｓの検出値αＶｓと、抵抗Ｒ13，Ｒ14によるＶαの検出
値βＶｓとの和が、基準電圧Ｖｒｅｆと同じになるよう
にＱ10のゲート入力を制御する。
ンしていて、コンデンサＣ11の両端にはダイオードＤ1
を介してＶｓ電源より電圧Ｖｘが充電される。この時、
抵抗Ｒ12，Ｒ13，Ｒ14の分圧によって発生したＶαがコ
ンデンサＣ10に充電されるが、抵抗Ｒ10，Ｒ11によるＶ
ｓの検出値αＶｓと、抵抗Ｒ13，Ｒ14によるＶαの検出
値βＶｓとの和が、基準電圧Ｖｒｅｆと同じになるよう
にＱ10のゲート入力を制御する。
【０００８】基準電圧Ｖｒｅｆは、設定したいＶｗ（Ｖ
ｓ＋Ｖα）の値に対するαＶｓ＋βＶｓの電圧を入力す
る。ここで、αＶｓ＋βＶｓがＶｒｅｆより小さい時、
比較器１０４はＨレベルを出力し、Ｑ10はオフの状態で
Ｖα≒Ｖｓとなる。するとαＶｓ＋βＶｓがＶｒｅｆよ
り大きくなるため比較器１０４はＬレベルを出力し、Ｑ
10はオン状態となり抵抗Ｒ12〜Ｒ15とＱ10のオン抵抗
（ＲDS）の比によってＲ 12と
ｓ＋Ｖα）の値に対するαＶｓ＋βＶｓの電圧を入力す
る。ここで、αＶｓ＋βＶｓがＶｒｅｆより小さい時、
比較器１０４はＨレベルを出力し、Ｑ10はオフの状態で
Ｖα≒Ｖｓとなる。するとαＶｓ＋βＶｓがＶｒｅｆよ
り大きくなるため比較器１０４はＬレベルを出力し、Ｑ
10はオン状態となり抵抗Ｒ12〜Ｒ15とＱ10のオン抵抗
（ＲDS）の比によってＲ 12と
【０００９】
【数１】
【００１０】の比に分圧された値がＶαに充電される。
【００１１】その結果αＶｓ＋βＶｓは再びＶｒｅｆよ
り小さくなり、Ｑ10はオフ状態となる。この動作が繰り
返され、結果的にαＶｓ＋βＶｓはＶｒｅｆに等しい値
になったかのように動作する。
り小さくなり、Ｑ10はオフ状態となる。この動作が繰り
返され、結果的にαＶｓ＋βＶｓはＶｒｅｆに等しい値
になったかのように動作する。
【００１２】書込み動作を行うときは、トランジスタＱ
11がオン、Ｑ12がオフし、ＶＹにはＣ10の端子電圧Ｖα
と、Ｃ11の端子電圧Ｖｘが足され、Ｖｗ（Ｖｓ＋Ｖα）
が出力される。
11がオン、Ｑ12がオフし、ＶＹにはＣ10の端子電圧Ｖα
と、Ｃ11の端子電圧Ｖｘが足され、Ｖｗ（Ｖｓ＋Ｖα）
が出力される。
【００１３】
【発明が解決しようとする課題】しかるに、上記の本出
願人の提案装置では、トランジスタＱ10がオンとされた
時に、コンデンサＣ10からの放電電流と共に、抵抗
Ｒ12，Ｒ15を通して電圧Ｖｓを電源とする電流もトラン
ジスタＱ10のドレインに流れ込み、トランジスタＱ10に
はロス電流となり、パワー損失が大である（例えば数Ｗ
〜１０Ｗ程度）。
願人の提案装置では、トランジスタＱ10がオンとされた
時に、コンデンサＣ10からの放電電流と共に、抵抗
Ｒ12，Ｒ15を通して電圧Ｖｓを電源とする電流もトラン
ジスタＱ10のドレインに流れ込み、トランジスタＱ10に
はロス電流となり、パワー損失が大である（例えば数Ｗ
〜１０Ｗ程度）。
【００１４】また、電圧Ｖｓから抵抗Ｒ12〜Ｒ14による
抵抗分圧により書込み電圧を作るための補助電圧Ｖαを
発生させているが、トランジスタＱ10がオンされた時に
トランジスタＱ10に流れ込む電流を抑えるために分圧抵
抗比を大きくすると、コンデンサＣ10を充電する時間が
長くなるため、書込み走査の周波数に依存して書込み電
圧Ｖｗの大きさが変化してしまうといった問題がある。
抵抗分圧により書込み電圧を作るための補助電圧Ｖαを
発生させているが、トランジスタＱ10がオンされた時に
トランジスタＱ10に流れ込む電流を抑えるために分圧抵
抗比を大きくすると、コンデンサＣ10を充電する時間が
長くなるため、書込み走査の周波数に依存して書込み電
圧Ｖｗの大きさが変化してしまうといった問題がある。
【００１５】本発明は以上の点に鑑みてなされたもの
で、書込み電圧を生成するための補助電圧を分圧抵抗を
用いることなくフィードバック系により調整することに
より、上記の課題を解決した表示装置を提供することを
目的とする。
で、書込み電圧を生成するための補助電圧を分圧抵抗を
用いることなくフィードバック系により調整することに
より、上記の課題を解決した表示装置を提供することを
目的とする。
【００１６】
【課題を解決するための手段】図１は本発明の原理構成
図を示す。同図に示すように本発明の表示装置は、基板
上に設けられた第１及び第２の電極群と、 該第１及び第
２の電極群により構成される複数個の表示セル１６と、
該第１及び第２の電極群をそれぞれ駆動する第１及び第
２のドライバ１２，１３と、 電源電圧（Ｖｓ）から所定
のタイミングで書き込み電圧（Ｖｗ）を生成し、前記ド
ライバに印加する書き込み電圧発生装置１４と、 前記書
き込み電圧（Ｖｗ）を一定に制御する制御信号（γＶ
ｓ）を生成し、前記書き込み電圧発生装置１４へ供給す
る書き込み電圧制御装置１５とを備え、 前記書き込み電
圧発生装置１４は、抵抗を介して前記電源電圧（Ｖｓ）
に接続されると共に、入力端子に前記制御信号（γＶ
ｓ）が供給される第１のトランジスタと、 前記電源電圧
（Ｖｓ）と第１のコンデンサとの間に接続されると共
に、前記抵抗と第１のトランジスタとの接続点に入力端
子が接続される第２のトランジスタと、 前記電源電圧
（Ｖｓ）に接続される第２のコンデンサとを有し、 該第
１及び第２のコンデンサの和電圧に基づき前記書き込み
電圧（Ｖｗ）を生成する構成としてなる。
図を示す。同図に示すように本発明の表示装置は、基板
上に設けられた第１及び第２の電極群と、 該第１及び第
２の電極群により構成される複数個の表示セル１６と、
該第１及び第２の電極群をそれぞれ駆動する第１及び第
２のドライバ１２，１３と、 電源電圧（Ｖｓ）から所定
のタイミングで書き込み電圧（Ｖｗ）を生成し、前記ド
ライバに印加する書き込み電圧発生装置１４と、 前記書
き込み電圧（Ｖｗ）を一定に制御する制御信号（γＶ
ｓ）を生成し、前記書き込み電圧発生装置１４へ供給す
る書き込み電圧制御装置１５とを備え、 前記書き込み電
圧発生装置１４は、抵抗を介して前記電源電圧（Ｖｓ）
に接続されると共に、入力端子に前記制御信号（γＶ
ｓ）が供給される第１のトランジスタと、 前記電源電圧
（Ｖｓ）と第１のコンデンサとの間に接続されると共
に、前記抵抗と第１のトランジスタとの接続点に入力端
子が接続される第２のトランジスタと、 前記電源電圧
（Ｖｓ）に接続される第２のコンデンサとを有し、 該第
１及び第２のコンデンサの和電圧に基づき前記書き込み
電圧（Ｖｗ）を生成する構成としてなる。
【００１７】
【作用】本発明では前記差電圧γＶｓを前記基準電圧Ｖ
ｒに一致させるように補助電圧Ｖαが生成されるため、
前記第１及び第２の検出電圧の和電圧（αＶｓ＋βＶ
ｓ）を一定に制御することができ、このことから第１の
検出電圧のＶｓに比例する電源電圧Ｖｓと、第２の検出
電圧βＶｓに比例する補助電圧Ｖαとの和に相当する書
込み電圧Ｖｗを一定に保つことができる。
ｒに一致させるように補助電圧Ｖαが生成されるため、
前記第１及び第２の検出電圧の和電圧（αＶｓ＋βＶ
ｓ）を一定に制御することができ、このことから第１の
検出電圧のＶｓに比例する電源電圧Ｖｓと、第２の検出
電圧βＶｓに比例する補助電圧Ｖαとの和に相当する書
込み電圧Ｖｗを一定に保つことができる。
【００１８】また、本発明では前記差電圧γＶｓが入力
端子に印加される第１のトランジスタと抵抗との接続点
に入力端子が接続された第２のトランジスタで第１のコ
ンデンサを充電し，その第１のコンデンサの端子電圧を
前記補助電圧Ｖαとして生成しているため、第１のコン
デンサを充放電するための電流損失を抑えることができ
る。また、書込み電圧の周波数に比べ十分速い周波数で
前記第２のトランジスタをスイッチングすることができ
る。
端子に印加される第１のトランジスタと抵抗との接続点
に入力端子が接続された第２のトランジスタで第１のコ
ンデンサを充電し，その第１のコンデンサの端子電圧を
前記補助電圧Ｖαとして生成しているため、第１のコン
デンサを充放電するための電流損失を抑えることができ
る。また、書込み電圧の周波数に比べ十分速い周波数で
前記第２のトランジスタをスイッチングすることができ
る。
【００１９】
【実施例】本発明になる表示装置の一実施例は前記表示
部１１が図２に示す如き構造のメモリ方式のプラズマデ
ィスプレイパネルとされている。同図中、前面ガラス基
板２１の表面には複数のＸ側電極２２が平行に形成さ
れ、その上に誘電体層２３が積層されている。また、裏
面ガラス基板２４の表面には複数のＹ側電極２５が平行
に形成され、その上に誘電体層２６が形成されている。
なお、誘電体層２３，２６の夫々の表面には、保護層２
７，２８が形成されている。
部１１が図２に示す如き構造のメモリ方式のプラズマデ
ィスプレイパネルとされている。同図中、前面ガラス基
板２１の表面には複数のＸ側電極２２が平行に形成さ
れ、その上に誘電体層２３が積層されている。また、裏
面ガラス基板２４の表面には複数のＹ側電極２５が平行
に形成され、その上に誘電体層２６が形成されている。
なお、誘電体層２３，２６の夫々の表面には、保護層２
７，２８が形成されている。
【００２０】これらの前面ガラス基板２１と裏面ガラス
基板２４とはＸ側電極２２とＹ側電極２５とがその長手
方向が互いに直交するように、スペーサ２９により近接
離間配置されて放電空間３０を形成し、その周辺がシー
ルガラス３１によってシールされ、放電空間３０に所定
のガスが封入された公知の構造とされている。上記のＸ
側電極２２とＹ側電極２５との交点が前記表示セル１６
を構成するから、表示セル１６はマトリクス状に複数個
形成される。
基板２４とはＸ側電極２２とＹ側電極２５とがその長手
方向が互いに直交するように、スペーサ２９により近接
離間配置されて放電空間３０を形成し、その周辺がシー
ルガラス３１によってシールされ、放電空間３０に所定
のガスが封入された公知の構造とされている。上記のＸ
側電極２２とＹ側電極２５との交点が前記表示セル１６
を構成するから、表示セル１６はマトリクス状に複数個
形成される。
【００２１】Ｙ側電極２５のうち、選択されたＹ側電極
には図３（ａ）に示す如く、維持電圧（サステイン電
圧）Ｖｓ、書込み電圧Ｖｗ及び消去電圧ＶE が時系列的
に印加され、選択されないＹ側電極には維持電圧Ｖｓだ
けが印加される。一方、Ｘ側電極２２のうち選択された
Ｘ側電極には図３（ｂ）に示す如く、選択されたＹ側電
極に書込み電圧Ｖｗが印加され終わった直後に維持電圧
Ｖｓが印加され、選択されたＹ側電極に消去電圧ＶE が
印加されたタイミングで、これを打ち消すためのキャン
セル電圧Ｖｃが印加される。選択されないＸ側電極には
図３（ｂ）の維持電圧Ｖｓのみが印加される。
には図３（ａ）に示す如く、維持電圧（サステイン電
圧）Ｖｓ、書込み電圧Ｖｗ及び消去電圧ＶE が時系列的
に印加され、選択されないＹ側電極には維持電圧Ｖｓだ
けが印加される。一方、Ｘ側電極２２のうち選択された
Ｘ側電極には図３（ｂ）に示す如く、選択されたＹ側電
極に書込み電圧Ｖｗが印加され終わった直後に維持電圧
Ｖｓが印加され、選択されたＹ側電極に消去電圧ＶE が
印加されたタイミングで、これを打ち消すためのキャン
セル電圧Ｖｃが印加される。選択されないＸ側電極には
図３（ｂ）の維持電圧Ｖｓのみが印加される。
【００２２】これにより、選択ラインの非点灯表示セル
のＹ−Ｘ電極間電圧は図３（ｃ）に示す如く消去電圧Ｖ
E が印加され、選択ラインの点灯表示セルのＹ−Ｘ電極
間電圧は同図（ｄ）に示す如く、消去電圧ＶE がキャン
セルされたものとなる。また、非選択ラインのＸ電極、
Ｙ電極には前記したように維持電圧Ｖｓのみが印加され
るから、そのＹ−Ｘ電極間電圧は図（ｅ）に示す如くに
なる。ただし、非選択ラインであっても、キャンセル電
圧Ｖｃが印加される列のＸ側電極には、図３（ｅ）に示
す如くキャンセル電圧Ｖｃが印加される。
のＹ−Ｘ電極間電圧は図３（ｃ）に示す如く消去電圧Ｖ
E が印加され、選択ラインの点灯表示セルのＹ−Ｘ電極
間電圧は同図（ｄ）に示す如く、消去電圧ＶE がキャン
セルされたものとなる。また、非選択ラインのＸ電極、
Ｙ電極には前記したように維持電圧Ｖｓのみが印加され
るから、そのＹ−Ｘ電極間電圧は図（ｅ）に示す如くに
なる。ただし、非選択ラインであっても、キャンセル電
圧Ｖｃが印加される列のＸ側電極には、図３（ｅ）に示
す如くキャンセル電圧Ｖｃが印加される。
【００２３】これにより、点灯表示セルでは書込み電圧
ＶｗによってＹ−Ｘ間電極間に放電電流が流れて発光す
ると共に放電電流によって誘電体層２３，２６の裏面に
壁電荷が形成され、その後維持電圧Ｖｓが印加される毎
に壁電荷を利用した放電が行なわれて発光する。一方、
選択ラインの非点灯表示セルはＹ−Ｘ電極間に書込み電
圧Ｖｗが印加されるために、誘電体層２３，２６の裏面
に壁電荷が形成されるが、消去電圧ＶE の印加によって
壁電荷が消去されるため、以後維持電圧Ｖｓが印加され
ても放電が行なわれず点灯しない。
ＶｗによってＹ−Ｘ間電極間に放電電流が流れて発光す
ると共に放電電流によって誘電体層２３，２６の裏面に
壁電荷が形成され、その後維持電圧Ｖｓが印加される毎
に壁電荷を利用した放電が行なわれて発光する。一方、
選択ラインの非点灯表示セルはＹ−Ｘ電極間に書込み電
圧Ｖｗが印加されるために、誘電体層２３，２６の裏面
に壁電荷が形成されるが、消去電圧ＶE の印加によって
壁電荷が消去されるため、以後維持電圧Ｖｓが印加され
ても放電が行なわれず点灯しない。
【００２４】かかるプラズマディスプレイパネルを表示
部１１に持つ表示装置の書込み電圧発生装置１４及び書
込み電圧制御装置１５を本実施例は図４に示す如き回路
構成としたものである。すなわち、図４は本発明装置の
要部の一実施例の回路図を示し、図１，図５と同一構成
部分には同一符号を付してある。
部１１に持つ表示装置の書込み電圧発生装置１４及び書
込み電圧制御装置１５を本実施例は図４に示す如き回路
構成としたものである。すなわち、図４は本発明装置の
要部の一実施例の回路図を示し、図１，図５と同一構成
部分には同一符号を付してある。
【００２５】図４において、電源電圧Ｖｓは前記維持電
圧、消去電圧及びキャンセル電圧Ｖｃと同一値である。
書込み電圧発生装置１４は、ベース電圧に応じてコレク
タ電流を制御する第１のＮＰＮトランジスタＴｒ1 と、
トランジスタＴｒ1 のコレクタに電流を供給し、自身の
電圧降下を変化させるコレクタ負荷抵抗Ｒ1 と、抵抗Ｒ
1 の電圧降下によってベース電圧が変化し、それに応じ
てエミッタ電圧が変化する第２のＮＰＮトランジスタＴ
ｒ2 と、トランジスタＴｒ2 のエミッタが非接地側端子
に接続された第１のコンデンサＣ10と、書込み走査を行
なったときに電流をトランジスタＴｒ2 のコレクタに供
給し、また電流制限を行なうための抵抗Ｒ2 と、トラン
ジスタＴｒ1 のエミッタ抵抗Ｒ3 とを有している。
圧、消去電圧及びキャンセル電圧Ｖｃと同一値である。
書込み電圧発生装置１４は、ベース電圧に応じてコレク
タ電流を制御する第１のＮＰＮトランジスタＴｒ1 と、
トランジスタＴｒ1 のコレクタに電流を供給し、自身の
電圧降下を変化させるコレクタ負荷抵抗Ｒ1 と、抵抗Ｒ
1 の電圧降下によってベース電圧が変化し、それに応じ
てエミッタ電圧が変化する第２のＮＰＮトランジスタＴ
ｒ2 と、トランジスタＴｒ2 のエミッタが非接地側端子
に接続された第１のコンデンサＣ10と、書込み走査を行
なったときに電流をトランジスタＴｒ2 のコレクタに供
給し、また電流制限を行なうための抵抗Ｒ2 と、トラン
ジスタＴｒ1 のエミッタ抵抗Ｒ3 とを有している。
【００２６】また、図５に示した従来の書込みパルス発
生回路１００と同様に、書込み電圧発生装置１４はコン
デンサＣ10に並列に分圧用の抵抗Ｒ13及びＲ14の直列回
路が接続されると共に、Ｐチャンネル電界効果トランジ
スタＱ11及びＮチャンネル電界効果トランジスタＱ12が
互いのドレインを抵抗Ｒ16を介して接続され、またトラ
ンジスタＱ12のドレインが第２のコンデンサＣ11を介し
て逆流防止用のダイオードＤ1 のカソードに接続された
構成とされている。
生回路１００と同様に、書込み電圧発生装置１４はコン
デンサＣ10に並列に分圧用の抵抗Ｒ13及びＲ14の直列回
路が接続されると共に、Ｐチャンネル電界効果トランジ
スタＱ11及びＮチャンネル電界効果トランジスタＱ12が
互いのドレインを抵抗Ｒ16を介して接続され、またトラ
ンジスタＱ12のドレインが第２のコンデンサＣ11を介し
て逆流防止用のダイオードＤ1 のカソードに接続された
構成とされている。
【００２７】トランジスタＴｒ2 のエミッタからコレク
タに接続されているダイオードＤ2 、トランジスタＱ11
のゲート・ソース間に接続されているダイオードＤ3 及
びトランジスタＱ12のゲート・ソース間に接続されてい
るダイオードＤ4 は夫々トランジスタ保護用である。ま
た、トランジスタＱ11及びＱ12のゲート間にはコンデン
サＣ12が接続され、トランジスタＱ11のゲート・ソース
間には抵抗Ｒ18が接続されている。
タに接続されているダイオードＤ2 、トランジスタＱ11
のゲート・ソース間に接続されているダイオードＤ3 及
びトランジスタＱ12のゲート・ソース間に接続されてい
るダイオードＤ4 は夫々トランジスタ保護用である。ま
た、トランジスタＱ11及びＱ12のゲート間にはコンデン
サＣ12が接続され、トランジスタＱ11のゲート・ソース
間には抵抗Ｒ18が接続されている。
【００２８】この書込み電圧発生装置１４ではトランジ
スタＴｒ2 のベース電圧からトランジスタＴｒ2 のベー
ス・エミッタ間電圧ＶBE（例えば約０．７Ｖ）を引いた
電圧Ｖαが補助電圧としてトランジスタＴｒ2 のエミッ
タに取り出され、コンデンサＣ10に印加される。従っ
て、上記の電圧Ｖαはおよそ電源電圧Ｖｓから抵抗Ｒ1
による電圧降下分を差し引いたトランジスタＴｒ2 のベ
ース電圧に等しい。
スタＴｒ2 のベース電圧からトランジスタＴｒ2 のベー
ス・エミッタ間電圧ＶBE（例えば約０．７Ｖ）を引いた
電圧Ｖαが補助電圧としてトランジスタＴｒ2 のエミッ
タに取り出され、コンデンサＣ10に印加される。従っ
て、上記の電圧Ｖαはおよそ電源電圧Ｖｓから抵抗Ｒ1
による電圧降下分を差し引いたトランジスタＴｒ2 のベ
ース電圧に等しい。
【００２９】一方、書込み電圧制御装置１５は電源電圧
Ｖｓから第１の検出電圧αＶｓに降圧する抵抗Ｒ10，Ｒ
11と、抵抗Ｒ21，Ｒ22と、誤差増幅器４１と、前記電圧
Ｖαを抵抗Ｒ13及びＲ14で分圧して得た第２の検出電圧
βＶｓと上記第１の検出電圧αＶS との和が正しい書込
み電圧Ｖｗのときの値に等しい一定の基準電圧Ｖｒを発
生する直流電圧源４２と、誤差増幅器４１の出力電圧が
入力電圧急変のときに即応するのを避け、ゆっくりとし
た交流帰還をかけるための抵抗Ｒ24とコンデンサＣ21と
で構成されている。
Ｖｓから第１の検出電圧αＶｓに降圧する抵抗Ｒ10，Ｒ
11と、抵抗Ｒ21，Ｒ22と、誤差増幅器４１と、前記電圧
Ｖαを抵抗Ｒ13及びＲ14で分圧して得た第２の検出電圧
βＶｓと上記第１の検出電圧αＶS との和が正しい書込
み電圧Ｖｗのときの値に等しい一定の基準電圧Ｖｒを発
生する直流電圧源４２と、誤差増幅器４１の出力電圧が
入力電圧急変のときに即応するのを避け、ゆっくりとし
た交流帰還をかけるための抵抗Ｒ24とコンデンサＣ21と
で構成されている。
【００３０】次に本実施例の動作について説明する。ス
イッチング信号Ｗｐは前記した維持電圧Ｖｓの発生期間
ハイレベル（例えば８Ｖ）とされ、前記した書込み電圧
発生期間ローレベル（例えば０Ｖ）とされる。スイッチ
ング信号Ｗｐがハイレベルのときは図５と共に説明した
ようにコンデンサＣ11が電圧Ｖｓで充電される一方、ト
ランジスタＴｒ2 のエミッタ電圧ＶαでコンデンサＣ10
が充電され、コンデンサＣ10の端子電圧はＶαとされ
る。
イッチング信号Ｗｐは前記した維持電圧Ｖｓの発生期間
ハイレベル（例えば８Ｖ）とされ、前記した書込み電圧
発生期間ローレベル（例えば０Ｖ）とされる。スイッチ
ング信号Ｗｐがハイレベルのときは図５と共に説明した
ようにコンデンサＣ11が電圧Ｖｓで充電される一方、ト
ランジスタＴｒ2 のエミッタ電圧ＶαでコンデンサＣ10
が充電され、コンデンサＣ10の端子電圧はＶαとされ
る。
【００３１】スイッチング信号Ｗｐがローレベルの期間
はトランジスタＱ12がオフとされる一方、結合コンデン
サＣ12を介してトランジスタＱ11のゲート電圧がローレ
ベルとされてトランジスタＱ11がオンとされる。このた
め、コンデンサＣ10の充電電荷がトランジスタＱ11のソ
ース、ドレイン及び抵抗Ｒ16を介してコンデンサＣ11へ
放電され、コンデンサＣ11とダイオードＤ1 のカソード
との接続点からは、コンデンサＣ10とＣ11の端子電圧の
和である（Ｖα＋Ｖｓ）が書込み電圧ＶｗとしてＹ側ド
ライバへ出力される。
はトランジスタＱ12がオフとされる一方、結合コンデン
サＣ12を介してトランジスタＱ11のゲート電圧がローレ
ベルとされてトランジスタＱ11がオンとされる。このた
め、コンデンサＣ10の充電電荷がトランジスタＱ11のソ
ース、ドレイン及び抵抗Ｒ16を介してコンデンサＣ11へ
放電され、コンデンサＣ11とダイオードＤ1 のカソード
との接続点からは、コンデンサＣ10とＣ11の端子電圧の
和である（Ｖα＋Ｖｓ）が書込み電圧ＶｗとしてＹ側ド
ライバへ出力される。
【００３２】一方、コンデンサＣ10の端子電圧Ｖαは抵
抗Ｒ13及びＲ14により降圧されて第２の検出電圧βＶｓ
とされた後、抵抗Ｒ22を介して、抵抗Ｒ21を介して入力
される前記第１の検出電圧αＶｓと加算合成される。従
って、この加算合成電圧（αＶｓ＋βＶｓ）は前記（Ｖ
α＋Ｖｓ）に比例した電圧であり、誤差増幅器４１の非
反転入力端子に印加される。
抗Ｒ13及びＲ14により降圧されて第２の検出電圧βＶｓ
とされた後、抵抗Ｒ22を介して、抵抗Ｒ21を介して入力
される前記第１の検出電圧αＶｓと加算合成される。従
って、この加算合成電圧（αＶｓ＋βＶｓ）は前記（Ｖ
α＋Ｖｓ）に比例した電圧であり、誤差増幅器４１の非
反転入力端子に印加される。
【００３３】誤差増幅器４１は上記の電圧（αＶｓ＋β
Ｖｓ）と基準電圧Ｖｒとをレベル比較し、両者の差電圧
γＶｓを生成出力する。差電圧γＶｓは書込み電圧Ｖｗ
に対応した電圧（αＶｓ＋βＶｓ）が正規の電圧値を示
すときの値に等しい基準電圧Ｖｒより大きいときは正方
向に大なる値を示し、それによってトランジスタＴｒ 1
のベース電圧を高くする。
Ｖｓ）と基準電圧Ｖｒとをレベル比較し、両者の差電圧
γＶｓを生成出力する。差電圧γＶｓは書込み電圧Ｖｗ
に対応した電圧（αＶｓ＋βＶｓ）が正規の電圧値を示
すときの値に等しい基準電圧Ｖｒより大きいときは正方
向に大なる値を示し、それによってトランジスタＴｒ 1
のベース電圧を高くする。
【００３４】すると、トランジスタＴｒ1 のエミッタ電
圧もベース・エミッタ間電圧ＶBE（約０．７Ｖ）に従っ
て大きくなり、トランジスタＴｒ1 の導通状態が大きく
なり、コレクタ電流が増大し、抵抗Ｒ1 の電圧降下が大
きくなる。このため、トランジスタＴｒ2 のベース電圧
が低下し、Ｔｒ2 のエミッタ電圧Ｖαも小さくなる。こ
のため、コンデンサＣ10の端子電圧は低下し、抵抗
Ｒ13，Ｒ14で分圧されて得られる第２の検出電圧βＶｓ
が低下するので、電圧（αＶｓ＋βＶｓ）が基準電圧Ｖ
ｒに達するか又はそれより若干低下する。
圧もベース・エミッタ間電圧ＶBE（約０．７Ｖ）に従っ
て大きくなり、トランジスタＴｒ1 の導通状態が大きく
なり、コレクタ電流が増大し、抵抗Ｒ1 の電圧降下が大
きくなる。このため、トランジスタＴｒ2 のベース電圧
が低下し、Ｔｒ2 のエミッタ電圧Ｖαも小さくなる。こ
のため、コンデンサＣ10の端子電圧は低下し、抵抗
Ｒ13，Ｒ14で分圧されて得られる第２の検出電圧βＶｓ
が低下するので、電圧（αＶｓ＋βＶｓ）が基準電圧Ｖ
ｒに達するか又はそれより若干低下する。
【００３５】その結果、誤差増幅器４１の出力差電圧γ
Ｖｓが小さくなると、今度はトランジスタＴｒ1 のベー
ス電圧の低下によりトランジスタＴｒ1 のコレクタ電流
が減少し、抵抗Ｒ1 による電圧降下も減少するので、ト
ランジスタＴｒ2 のベース電圧が上昇し、トランジスタ
Ｔｒ2 のエミッタ電圧（補助電圧）Ｖαが上昇する。そ
の結果、第２の検出電圧βＶｓが上昇するので、電圧
（αＶｓ＋βＶｓ）が今度は上昇し、基準電圧Ｖｒに達
するか又はそれより若干上昇する。以後、上記の動作を
交互に繰り返すことにより、電源電圧Ｖｓが変動しても
書込み電圧Ｖｗの値（Ｖｓ＋Ｖα）が一定に制御され
る。
Ｖｓが小さくなると、今度はトランジスタＴｒ1 のベー
ス電圧の低下によりトランジスタＴｒ1 のコレクタ電流
が減少し、抵抗Ｒ1 による電圧降下も減少するので、ト
ランジスタＴｒ2 のベース電圧が上昇し、トランジスタ
Ｔｒ2 のエミッタ電圧（補助電圧）Ｖαが上昇する。そ
の結果、第２の検出電圧βＶｓが上昇するので、電圧
（αＶｓ＋βＶｓ）が今度は上昇し、基準電圧Ｖｒに達
するか又はそれより若干上昇する。以後、上記の動作を
交互に繰り返すことにより、電源電圧Ｖｓが変動しても
書込み電圧Ｖｗの値（Ｖｓ＋Ｖα）が一定に制御され
る。
【００３６】本実施例では、上記のようにトランジスタ
Ｔｒ2 のエミッタ電圧Ｖαが一定になるように制御され
るため、トランジスタＱ11がオンとされてコンデンサＣ
10が放電されるときの不要な電流損失を抑えることがで
きる。しかも、本実施例では書込み電圧Ｖｗの周波数に
よる変動はトランジスタＴｒ2 のスイッチング周波数に
依存するだけで、これは書込み電圧の周波数に比べ十分
に早いため、書込み電圧Ｖｗの周波数に依存することな
く、安定な書込み電圧ＶｗをＹ側ドライバへ供給するこ
とができる。
Ｔｒ2 のエミッタ電圧Ｖαが一定になるように制御され
るため、トランジスタＱ11がオンとされてコンデンサＣ
10が放電されるときの不要な電流損失を抑えることがで
きる。しかも、本実施例では書込み電圧Ｖｗの周波数に
よる変動はトランジスタＴｒ2 のスイッチング周波数に
依存するだけで、これは書込み電圧の周波数に比べ十分
に早いため、書込み電圧Ｖｗの周波数に依存することな
く、安定な書込み電圧ＶｗをＹ側ドライバへ供給するこ
とができる。
【００３７】なお、本発明は上記の実施例に限定される
ものではなく、例えばトランジスタＴｒ1 ，Ｔｒ2 の代
わりに電界効果トランジスタを使用することもできる。
ものではなく、例えばトランジスタＴｒ1 ，Ｔｒ2 の代
わりに電界効果トランジスタを使用することもできる。
【００３８】
【発明の効果】上述の如く、本発明によれば、電源電圧
Ｖｓの変動に拘らず書込み電圧Ｖｗを一定に保つことが
できるため、表示セルの発光輝度を一定にすることがで
きる。また電源電圧Ｖｓに加算されて前記書込み電圧Ｖ
ｗに用いられる補助電圧Ｖαを生成する第１のコンデン
サの充放電時の電流損失を抑えることができるため、パ
ワー損失を従来に比し抑えることができ、更に書込み電
圧の周波数に依存することなく安定な書込み電圧を生成
することができ、以上より表示性能の向上に寄与すると
ころ大である等の特長を有するものである。
Ｖｓの変動に拘らず書込み電圧Ｖｗを一定に保つことが
できるため、表示セルの発光輝度を一定にすることがで
きる。また電源電圧Ｖｓに加算されて前記書込み電圧Ｖ
ｗに用いられる補助電圧Ｖαを生成する第１のコンデン
サの充放電時の電流損失を抑えることができるため、パ
ワー損失を従来に比し抑えることができ、更に書込み電
圧の周波数に依存することなく安定な書込み電圧を生成
することができ、以上より表示性能の向上に寄与すると
ころ大である等の特長を有するものである。
【図１】本発明の原理構成図である。
【図２】本発明装置の表示部の一例の構造図である。
【図３】本発明装置における駆動波形説明図である。
【図４】本発明の要部の一実施例の回路図である。
【図５】本出願人が先に提案した表示装置の要部の一例
の回路図である。
の回路図である。
１１ 表示部 １２ Ｘ側ドライバ １３ Ｙ側ドライバ １４ 書込み電圧発生装置 １５ 書込み電圧制御装置 １６ 表示セル ２２ Ｘ側電極 ２３，２６ 誘電体層 ２５ Ｙ側電極 ３０ 放電空間 ４１ 誤差増幅器 ４２ 基準電圧源 Ｒ11，Ｒ12 第１の検出電圧生成用分圧抵抗 Ｒ13，Ｒ14 第２の検出電圧生成用分圧抵抗 Ｒ1 ，Ｒ2 コレクタ負荷抵抗 Ｔｒ1 第１のＮＰＮトランジスタ Ｔｒ2 第２のＮＰＮトランジスタ Ｑ11 Ｐチャンネル電界効果トランジスタ Ｑ12 Ｎチャンネル電界効果トランジスタ Ｃ10 第１のコンデンサ Ｃ11 第２のコンデンサ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−171194（ＪＰ，Ａ) 特開 平２−242291（ＪＰ，Ａ)
Claims (3)
- 【請求項１】 基板上に設けられた第１及び第２の電極
群と、 該第１及び第２の電極群により構成される複数個の表示
セルと、 該第１及び第２の電極群をそれぞれ駆動する第１及び第
２のドライバと、 電源電圧（Ｖｓ）から所定のタイミングで書き込み電圧
（Ｖｗ）を生成し、前記ドライバに印加する書き込み電
圧発生装置と、 前記書き込み電圧（Ｖｗ）を一定に制御する制御信号
（γＶｓ）を生成し、前記書き込み電圧発生装置へ供給
する書き込み電圧制御装置とを備え、 前記書き込み電圧発生装置は、抵抗を介して前記電源電
圧（Ｖｓ）に接続されると共に、入力端子に前記制御信
号（γＶｓ）が供給される第１のトランジスタと、 前記電源電圧（Ｖｓ）と第１のコンデンサとの間に接続
されると共に、前記抵抗と第１のトランジスタとの接続
点に入力端子が接続される第２のトランジスタと、 前記電源電圧（Ｖｓ）に接続される第２のコンデンサと
を有し、 該第１及び第２のコンデンサの和電圧に基づき前記書き
込み電圧（Ｖｗ）を生成することを特徴とする表示装
置。 - 【請求項２】 前記制御信号（γＶｓ）は、前記電源電
圧（Ｖｓ）に基づいて生成される第１の検出電圧（αＶ
ｓ）と前記書き込み電圧（Ｖｗ）に比例する第２の検出
電圧（βＶｓ）との和電圧を、基準電圧（Ｖｒ）と比較
することにより得られるものであることを特徴とする請
求項１記載の表示装置。 - 【請求項３】 前記第２の検出電圧（βＶｓ）は、前記
第２のトランジスタと前記第１のコンデンサとの接続点
で生成され、前記制御信号（γＶｓ）に反比例する補助
電圧（Ｖα）を、抵抗分圧することにより得られるもの
であることを特徴とする請求項２記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33231091A JP2738889B2 (ja) | 1991-12-16 | 1991-12-16 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33231091A JP2738889B2 (ja) | 1991-12-16 | 1991-12-16 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05165428A JPH05165428A (ja) | 1993-07-02 |
| JP2738889B2 true JP2738889B2 (ja) | 1998-04-08 |
Family
ID=18253536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33231091A Expired - Fee Related JP2738889B2 (ja) | 1991-12-16 | 1991-12-16 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738889B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2003255029A1 (en) * | 2002-08-15 | 2004-03-03 | Sankyo Co., Ltd. | Flat display |
| KR100839422B1 (ko) * | 2007-01-12 | 2008-06-19 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 장치 |
-
1991
- 1991-12-16 JP JP33231091A patent/JP2738889B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05165428A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6686912B1 (en) | Driving apparatus and method, plasma display apparatus, and power supply circuit for plasma display panel | |
| US7834870B2 (en) | Plasma display device, power device thereof, and driving method thereof | |
| US20120007847A1 (en) | Plasma display device | |
| JP4115887B2 (ja) | プラズマディスプレイパネルの駆動装置及びその駆動方法 | |
| JP2005309397A (ja) | プラズマディスプレイパネル、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 | |
| KR100490632B1 (ko) | 플라즈마 디스플레이 패널 및 그의 구동 방법 | |
| US20070080903A1 (en) | Plasma display device and power supply used therein | |
| US8199072B2 (en) | Plasma display device and method of driving the same | |
| KR100502927B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 | |
| KR100599696B1 (ko) | 플라즈마 표시 장치 및 그 전원 장치 | |
| US20060103602A1 (en) | Plasma display device and driving method thereof | |
| JP2738889B2 (ja) | 表示装置 | |
| KR100477995B1 (ko) | 플라즈마 디스플레이 패널 및 그의 구동 방법 | |
| KR100578938B1 (ko) | 플라즈마 표시 장치 및 그 구동 방법 | |
| KR100839422B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치 | |
| US7710042B2 (en) | Plasma display apparatus | |
| JP2672855B2 (ja) | プラズマディスプレイパネルの駆動装置 | |
| EP1780700A2 (en) | Plasma display apparatus | |
| KR100649533B1 (ko) | 플라즈마 표시 장치 및 그 구동 장치 | |
| KR100502900B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 | |
| US20050219154A1 (en) | Method of driving display panel | |
| KR100497237B1 (ko) | 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법 | |
| US20050200565A1 (en) | Method for driving display panel | |
| JP5140481B2 (ja) | プラズマ表示装置 | |
| KR100670142B1 (ko) | 플라즈마 표시 장치와 플라즈마 표시 패널의 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |