JP2733446B2 - Power control device control method - Google Patents

Power control device control method

Info

Publication number
JP2733446B2
JP2733446B2 JP19071594A JP19071594A JP2733446B2 JP 2733446 B2 JP2733446 B2 JP 2733446B2 JP 19071594 A JP19071594 A JP 19071594A JP 19071594 A JP19071594 A JP 19071594A JP 2733446 B2 JP2733446 B2 JP 2733446B2
Authority
JP
Japan
Prior art keywords
control
closed loop
circuit
power supply
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19071594A
Other languages
Japanese (ja)
Other versions
JPH0854939A (en
Inventor
逸男 譲原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyosan Seisakusho KK
Original Assignee
Kyosan Seisakusho KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyosan Seisakusho KK filed Critical Kyosan Seisakusho KK
Priority to JP19071594A priority Critical patent/JP2733446B2/en
Publication of JPH0854939A publication Critical patent/JPH0854939A/en
Application granted granted Critical
Publication of JP2733446B2 publication Critical patent/JP2733446B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、コンピューター等を用
いた時分割多重デジタル閉ループ自動制御回路を備えた
電源装置の制御方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control method of a power supply device equipped with a time-division multiplex digital closed loop automatic control circuit using a computer or the like.

【0002】[0002]

【従来の技術】時分割多重デジタル閉ループ制御を行う
と、多機能で高精度の高性能電源制御装置の製作が容易
になる。この場合、電源出力の負荷インピーダンスの変
動が起因して制御ループの利得や位相に大幅な変化が生
じた場合でも、前記電源制御装置は乱調せず安定を維持
することが必要である。
2. Description of the Related Art Performing time-division multiplex digital closed-loop control facilitates the production of a multifunctional, high-precision, high-performance power supply controller. In this case, even when a large change occurs in the gain or phase of the control loop due to a change in the load impedance of the power supply output, it is necessary for the power supply control device to maintain stability without being tuned.

【0003】従来のこの種の時分割多重デジタル閉ルー
プ制御回路で制御される電源制御装置は、制御の乱調を
防止するため、アナログ閉ループ制御回路で制御される
電源制御装置と比べて制御応答を大幅に遅く選定しなけ
ればならない。その要因は、電源出力の負荷インピーダ
ンスが広範囲に変動すると、一巡伝達関数の利得や位相
が大幅に変化し、制御応答は高周波数域に移動して位相
余裕が無くなるためである。
A power supply control device controlled by a conventional time-division multiplex digital closed-loop control circuit of this type has a large control response compared to a power supply control device controlled by an analog closed-loop control circuit in order to prevent control upset. Must be selected late. The reason is that when the load impedance of the power supply output fluctuates over a wide range, the gain and phase of the open-loop transfer function greatly change, and the control response moves to a high frequency range, thereby eliminating the phase margin.

【0004】言い替えると、電源出力を時分割多重デジ
タル閉ループ自動制御するサンプル値制御系において、
制御の安定を維持するための制御応答は必ずサンプリン
グ周波数の半周波数以下の低周波数域に選定しなければ
ならない。さらに電源出力の利得変動を伴う負荷の遅れ
要素や制御動作としての積分動作などが加わると位相遅
れが更に加わるので、制御の安定を維持するための制御
応答は更に低周波数域で動作するように選定しなければ
ならなくなる。その結果、制御応答の遅い時分割多重デ
ジタル閉ループ制御となってしまう。
[0004] In other words, in a sample value control system for automatically controlling the power supply output in a time-division multiplex digital closed loop,
A control response for maintaining control stability must always be selected in a low frequency range equal to or less than half the sampling frequency. Further, when a delay element of the load accompanied by a gain fluctuation of the power supply output or an integral operation as a control operation is added, a phase delay is further added, so that the control response for maintaining the control stability operates in a lower frequency range. You have to choose. As a result, time-division multiplex digital closed-loop control with a slow control response results.

【0005】従来のこの種の時分割多重デジタル閉ルー
プ自動制御回路を備えた直流電源装置の一例を図9に示
して説明する。
[0005] An example of a conventional DC power supply device equipped with such a time-division multiplex digital closed loop automatic control circuit will be described with reference to FIG.

【0006】図9において、1Aは時分割多重デジタル
閉ループ自動制御回路であり、この時分割多重デジタル
閉ループ自動制御回路1Aにおいて、3はデジタル信号
に変換された基準入力信号、4はデジタル信号に変換さ
れた過電圧制限基準入力信号、5はデジタル信号に変換
された過電流制限基準入力信号、6はデジタル信号に変
換された過電力制限基準入力信号、7は正常モードにお
ける電圧V,電流Iまたは電力P制御の運転選択機能
部、8は過負荷の異常モードにおける電圧V,電流Iま
たは電力P制御の運転選択機能部、9は異常判別機能
部、10A及び10Bは正常または異常モードの切替
器、11A及び11Bは電圧V,電流Iまたは電力Pの
制御信号の切替器、12は積分動作を行う時分割デジタ
ル制御動作回路、13はデジタル信号をアナログ信号に
変換するD/A変換器、14は出力電圧を検出するアナ
ログ信号をデジタル信号に変換するA/D変換器、15
は出力電流を検出するアナログ信号をデジタル信号に変
換するA/D変換器、16はデジタル乗算器、17はア
ナログ信号で動作するトランジスタ駆動回路、20A,
20B,21A及び21Bは出力電圧V0 を調整するた
めのトランジスタスイッチ素子、22は入力電源、23
は変圧器、24は整流器、25はインダクタンス、26
はキャパシタンス、27は出力電流検出器、28は出力
電圧検出器、29は負荷インピーダンスである。
In FIG. 9, reference numeral 1A denotes a time-division multiplex digital closed-loop automatic control circuit. In this time-division multiplex digital closed-loop automatic control circuit 1A, reference numeral 3 denotes a reference input signal converted into a digital signal, and reference numeral 4 denotes a digital signal. 5 is an overcurrent limit reference input signal converted to a digital signal, 6 is an overpower limit reference input signal converted to a digital signal, 7 is voltage V, current I or power in a normal mode. An operation selection function unit for P control, 8 is an operation selection function unit for voltage V, current I or power P control in an abnormal mode of overload, 9 is an abnormality determination function unit, 10A and 10B are switches for normal or abnormal mode, 11A and 11B are switchers for control signals of voltage V, current I or power P, 12 is a time-division digital control operation circuit for performing an integration operation, 13 is D / A converter for converting a digital signal into an analog signal, 14 denotes an A / D converter for converting an analog signal for detecting the output voltage into a digital signal, 15
Is an A / D converter that converts an analog signal for detecting an output current into a digital signal, 16 is a digital multiplier, 17 is a transistor drive circuit that operates on an analog signal, 20A,
20B, 21A and 21B are transistor switching elements for adjusting the output voltage V0, 22 is an input power supply, 23
Is a transformer, 24 is a rectifier, 25 is an inductance, 26
Is a capacitance, 27 is an output current detector, 28 is an output voltage detector, and 29 is a load impedance.

【0007】このように構成された自動制御回路1Aに
おいて、始めに正常モードについて説明する。
First, the normal mode of the automatic control circuit 1A thus configured will be described.

【0008】切替器10Aと10Bは正常モード側(図
9に示す切替器10Aと10Bは共に正常モード側を選
択している)に切り替わっている。また、運転選択機能
部7は制御の対象が電圧V,電流Iまたは電力P制御の
いずれのモードであるかを選択している。その運転選択
機能部7の選択信号は、切替器10Aを経由して切替器
11Bを運転機能選択部7の選択に相当したフィードバ
ック信号(電圧V,電流Iまたは電力P)が選択される
ように切り替える。
The switches 10A and 10B are switched to the normal mode side (both the switches 10A and 10B shown in FIG. 9 select the normal mode side). Further, the operation selection function unit 7 selects which mode of the control is the voltage V, the current I, or the power P control. The selection signal of the operation selection function unit 7 is set so that the switch 11B is switched via the switch 10A so that the feedback signal (voltage V, current I or power P) corresponding to the selection of the operation function selection unit 7 is selected. Switch.

【0009】そして、切替器11Bの出力信号であるフ
ィードバック信号(電圧V,電流Iまたは電力P)は、
時分割デジタル制御動作回路12に伝送される。また、
基準入力信号3は、切替器10Bを経由して時分割デジ
タル制御動作回路12に伝送される。時分割デジタル制
御動作回路12の出力信号は、D/A変換器13でアナ
ログ信号に変換された後、トランジスタ駆動回路17に
伝送される。トランジスタ駆動回路17の出力信号は、
トランジスタスイッチ素子20A,20B,21A及び
21Bを駆動する。入力電源22から供給される直流電
力は、トランジスタスイッチ素子20A,20B,21
A及び21Bにより出力量を可変できる機能を有したイ
ンバータ動作で交流に変換され、変圧器23と整流器2
4を経由して直流に変換される。
A feedback signal (voltage V, current I or power P), which is an output signal of the switch 11B,
The signal is transmitted to the time division digital control operation circuit 12. Also,
The reference input signal 3 is transmitted to the time division digital control operation circuit 12 via the switch 10B. The output signal of the time-sharing digital control operation circuit 12 is converted to an analog signal by the D / A converter 13 and then transmitted to the transistor drive circuit 17. The output signal of the transistor drive circuit 17 is
It drives the transistor switch elements 20A, 20B, 21A and 21B. The DC power supplied from the input power supply 22 is supplied to the transistor switch elements 20A, 20B, 21
A and 21B are converted into AC by an inverter operation having a function of changing the output amount, and the transformer 23 and the rectifier 2
4 and is converted to direct current.

【0010】出力電流検出器27と出力電圧検出器28
は、負荷の状態を検出するための検出器であり、各検出
器27、28の出力信号であるフィードバック信号は、
A/D変換器14,15及び乗算器16を経由して切替
器11Bに送られる。
An output current detector 27 and an output voltage detector 28
Is a detector for detecting the state of the load, and a feedback signal which is an output signal of each of the detectors 27 and 28 is
The signal is sent to the switch 11B via the A / D converters 14, 15 and the multiplier 16.

【0011】こうして閉ループ自動制御されて図の電源
制御装置が正常モードで運転しているとき、電源出力の
負荷異常で負荷29が過負荷になると、出力電流検出器
27と出力電圧検出器28の各出力信号は、A/D変換
器14,15及び乗算器16を経由して運転選択機能部
8に伝送され、運転選択機能部8で異常モード選択さ
れ、異常判別機能部9で異常判別される。
When the power supply control device shown in the figure is operated in the normal mode under the automatic control of the closed loop, and the load 29 is overloaded due to a load abnormality of the power supply output, the output current detector 27 and the output voltage detector 28 Each output signal is transmitted to the operation selection function unit 8 via the A / D converters 14 and 15 and the multiplier 16, the operation selection function unit 8 selects an abnormal mode, and the abnormality determination function unit 9 determines abnormality. You.

【0012】そして、異常判別機能部9で切替器10A
と切替器10Bを異常モード側に切り替える。また、運
転選択機能部8で過電圧、過電流または過電力異常のい
ずれのモードであるか選択され、その運転選択機能部8
の選択信号は、切替器10Aを経由して切替器11Bを
運転選択機能部8の選択に相当したフィードバック信号
(電圧、電流または電力)の選択をするように切り替え
る。
Then, the switch 10A is operated by the abnormality determining function unit 9.
And the switch 10B are switched to the abnormal mode side. The operation selection function unit 8 selects one of the overvoltage, overcurrent, and overpower abnormality modes.
Switches the switch 11B via the switch 10A so as to select a feedback signal (voltage, current or power) corresponding to the selection of the operation selection function unit 8.

【0013】そして、切替器11Bの出力信号であるフ
ィードバック信号は、時分割デジタル制御動作回路12
に伝送される。また、同時に運転選択機能部8の選択信
号は、運転選択機能部8の選択に相当した過電圧制限基
準入力信号4,過電流制限基準入力信号5または過電力
制限基準入力信号6を選択するよう切替器11Aを切り
替える。そして、過電圧制限基準入力信号4,過電流制
限基準入力信号5または過電力制限基準入力信号6は、
切替器11Aと切替器10Bを経由して時分割デジタル
制御動作回路12に伝送される。時分割デジタル制御動
作回路12以降の動作は正常モードの動作と同様であ
る。
The feedback signal, which is the output signal of the switch 11B, is supplied to the time-division digital control operation circuit 12
Is transmitted to At the same time, the selection signal of the operation selection function unit 8 is switched to select the overvoltage limit reference input signal 4, the overcurrent limit reference input signal 5, or the overpower limit reference input signal 6 corresponding to the selection of the operation selection function unit 8. The container 11A is switched. Then, the overvoltage limit reference input signal 4, the overcurrent limit reference input signal 5, or the overpower limit reference input signal 6 is
The signal is transmitted to the time-division digital control operation circuit 12 via the switch 11A and the switch 10B. The operation after the time division digital control operation circuit 12 is the same as the operation in the normal mode.

【0014】こうして図9の電源制御装置は、閉ループ
自動制御されて異常モードでの運転へと切り替えられ
る。
In this manner, the power supply control device of FIG. 9 is automatically controlled in a closed loop, and is switched to the operation in the abnormal mode.

【0015】次に、上記の正常モードや異常モードにお
ける閉ループ自動制御系の安定判別について説明する。
図10〜図12は、上記図9の時分割多重デジタル閉ル
ープ自動制御回路1Aの制御系の一例を示すブロック線
図であり、図10〜図12の例では定電流制御系を示し
ている。図9を用いて図10〜図12を説明する。
Next, the stability judgment of the closed loop automatic control system in the normal mode or the abnormal mode will be described.
FIGS. 10 to 12 are block diagrams showing an example of a control system of the time-division multiplex digital closed loop automatic control circuit 1A shown in FIG. 9, and the examples of FIGS. 10 to 12 show a constant current control system. 10 to 12 will be described with reference to FIG.

【0016】図10〜図12において、Iref は基準入
力信号3または過電流制限基準入力信号5に相当した電
流基準入力信号、Ifbは切替器11Bの出力信号に相当
した電流フィードバック信号、Gi は時分割デジタル制
御動作回路12の伝達関数、Gs はサンプリング周期T
s のむだ時間要素の伝達関数、Gc はトランジスタ駆動
回路17の入力信号Vc の変化量と負荷29に印加され
る出力電圧Vo の変化量との両者の比の利得(遅れ要素
を含まない)、Gm はインダクタンス25、キャパシタ
ンス26及び負荷29による二次遅れ要素の伝達関数、
Gr は負荷インピーダンスRo の逆数すなわちコンダク
タンスの利得、Gifb は負荷29に流れる出力電流Io
の変化量と電流検出器27の出力信号である電流フィー
ドバック信号Ifbの変化量との両者の比の利得である。
In FIGS. 10 to 12, Iref is a current reference input signal corresponding to the reference input signal 3 or the overcurrent limit reference input signal 5, Ifb is a current feedback signal corresponding to the output signal of the switch 11B, and Gi is a time signal. The transfer function Gs of the divided digital control operation circuit 12 is the sampling period T
The transfer function of the dead time element of s, Gc is the gain (excluding the delay element) of the ratio of the change amount of the input signal Vc of the transistor drive circuit 17 to the change amount of the output voltage Vo applied to the load 29, Gm is the transfer function of the second order lag element due to the inductance 25, the capacitance 26 and the load 29,
Gr is the reciprocal of the load impedance Ro, that is, the gain of the conductance. Gibb is the output current Io flowing through the load 29.
Of the current feedback signal Ifb which is the output signal of the current detector 27.

【0017】図10及び図11に示したGi ,Gs ,G
c ,Gm ,Gr ,Gifb を以下に示す式(1)〜
(4)、(7)、(8)により定義する。
Gi, Gs, G shown in FIG. 10 and FIG.
c, Gm, Gr, Gibb are expressed by the following equations (1) to
It is defined by (4), (7), and (8).

【0018】[0018]

【数1】 (Equation 1)

【0019】[0019]

【数2】 (Equation 2)

【0020】[0020]

【数3】 (Equation 3)

【0021】[0021]

【数4】 (Equation 4)

【0022】ここで、Vc (100%)はVc の定格電
圧値 Vo (100%)はVo の定格電圧値 Io (100%)はIo の定格電流値 Ro (100%)はRo の定格抵抗値 Ti は積分定数 S は複素数 であり、式(4)のωn 及びζωn は、次式(5)、
(6)により定義される。
Here, Vc (100%) is the rated voltage value of Vc Vo (100%) is the rated voltage value of Vo Io (100%) is the rated current value of Io Ro (100%) is the rated resistance value of Ro Ti is an integration constant S is a complex number, and ωn and ζωn in the equation (4) are expressed by the following equations (5),
It is defined by (6).

【0023】[0023]

【数5】 (Equation 5)

【0024】[0024]

【数6】 (Equation 6)

【0025】[0025]

【数7】 (Equation 7)

【0026】[0026]

【数8】 (Equation 8)

【0027】ここで、Ifb(100%)はIfbの定格電
流値である。また、図11において、Gidc 、Gitを、
次式(9)、(10)により定義する。
Here, Ifb (100%) is the rated current value of Ifb. In FIG. 11, Gidc and Git are represented by:
It is defined by the following equations (9) and (10).

【0028】[0028]

【数9】 (Equation 9)

【0029】[0029]

【数10】 (Equation 10)

【0030】このように定義すると、式(10)は一巡
伝達関数を表す。また、式(9)において、GcGr部分
に上記式(3)、(7)を代入すると、次式(11)に
示すようになる。
With this definition, equation (10) represents a loop transfer function. In addition, when the above equations (3) and (7) are substituted for the GcGr part in the equation (9), the following equation (11) is obtained.

【0031】[0031]

【数11】 [Equation 11]

【0032】さらに、式(9)において、Gifb 部分に
上記式(8)を代入すると、次式(12)に示すように
なる。
Further, in equation (9), when the above equation (8) is substituted for the Gibb portion, the following equation (12) is obtained.

【0033】[0033]

【数12】 (Equation 12)

【0034】一般に、Ifb(100%)はIfb(100
%)=Vc (100%)と選定する。したがって、式
(12)は、次式(13)となり、図11のブロック線
図は、図12に示すブロック線図に変換できる。
Generally, Ifb (100%) is equal to Ifb (100%).
%) = Vc (100%). Therefore, equation (12) becomes the following equation (13), and the block diagram of FIG. 11 can be converted to the block diagram shown in FIG.

【0035】[0035]

【数13】 (Equation 13)

【0036】こうして図12のブロック線図を用いて制
御の安定判別を調べる。図13は、図12のブロック線
図における一巡伝達関数Gitのボード線図である。図1
3のボード線図において、定電流制御ループについて制
御の安定判別を調べる。
The stability determination of the control is examined by using the block diagram of FIG. FIG. 13 is a Bode diagram of the loop transfer function Git in the block diagram of FIG. FIG.
In the Bode diagram of FIG. 3, the stability of the control is checked for the constant current control loop.

【0037】伝達関数Gm は、L0 =0.76mH,C
0=3.3μFとする。定格負荷抵抗Ro =Ro (10
0%)=40Ω,Vo =Vo (100%)=1000
V,Io =Io (100%)=25Aの正常モードで運
転している時、図13のボード線図の利得|Git1|d
B と位相∠Git1 の線図を選定した場合の安定判別を
初めに調べる。同線図から、|Git1|dB が0dBを
横切る時の位相∠Git1 は−130degで、位相余裕
は+50deg有り、制御系は安定で、この時の制御応
答は3.2Krad/sが得られる。
The transfer function Gm is given by L0 = 0.76 mH, C
0 = 3.3 μF. Rated load resistance Ro = Ro (10
0%) = 40Ω, Vo = Vo (100%) = 1000
When operating in the normal mode of V, Io = Io (100%) = 25 A, the gain | Git1 | d of the Bode diagram of FIG.
First, the stability determination when the diagram of B and the phase ∠Git1 is selected is examined. From the same diagram, when | Git1 | dB crosses 0 dB, the phase ∠Git1 is −130 deg, the phase margin is +50 deg, the control system is stable, and the control response at this time is 3.2 Krad / s.

【0038】この状態から負荷抵抗が正常モードのRo
=40Ωから異常モードのRo =0.4Ωに変化する
と、上記式(13)に示した利得はGidc =1からGid
c =10に増加する。この影響で上記式(10)の一巡
伝達関数Gitの利得が10倍増加し、図13に示す|G
it1|dB 線図の0dBを横切る角周波数は26Kra
d/sに移動し、ゲイン余裕は−15dBとなり制御系
は不安定状態になる。
From this state, the load resistance becomes Ro in the normal mode.
= 40Ω to Ro = 0.4Ω in the abnormal mode, the gain shown in the above equation (13) changes from Gidc = 1 to Gid
c = 10 is increased. Due to this effect, the gain of the loop transfer function Git of the above equation (10) increases by 10 times, and | G shown in FIG.
it1 | dB The angular frequency crossing 0 dB in the diagram is 26 Kra.
d / s, the gain margin becomes -15 dB, and the control system becomes unstable.

【0039】この異常モードのRo =4Ω負荷状態でも
安定を保つためには、制御応答を更に遅く選定した図1
3の|Git2|dB と∠Git2 の線図を用いる。この場
合の|Git2|dB が0dBを横切る時の位相∠Git2
は−130degで、位相余裕は+50deg、ゲイン
余裕は+6dBとなり、制御系は安定で、この時の制御
応答は3.2Krad/sが得られる。
In order to maintain stability even in the abnormal mode where the load is Ro = 4Ω, the control response is selected to be slower.
3 using the | Git2 | dB and ∠Git2 diagrams. In this case, the phase ΔGit2 when | Git2 | dB crosses 0 dB
Is -130 deg, the phase margin is +50 deg, the gain margin is +6 dB, the control system is stable, and the control response at this time is 3.2 Krad / s.

【0040】こうして、図13の|Git2|dB と∠G
it2 の線図を用いれば、正常モードのRo =40Ωから
異常モードのRo =4Ωまでの負荷変動に対して安定は
維持できる。しかしながら、制御応答は3.2Krad
/sから320rad/sの範囲で変動する。すなわ
ち、図13の|Git2|dB と∠Git2 の線図を選定す
ると、その負荷変動範囲で安定は維持できるが、負荷が
Ro =40Ωの場合には、制御応答が320rad/s
となる。これは、|Git1|dB と位相∠Git1の線図
を選定した(Ro =40Ω)場合の制御応答である3.
2Krad/sに対して、1デカード低い320rad
/sの制御応答になっている。さらに負荷が正常モード
のRo =40Ωから異常モードのRo =0.4Ωまで変
動する場合は、|Git3|dB の線図に示すようにRo
=40Ωの負荷状態での制御応答を32rad/sとす
る必要がある。これは|Git1|dB と位相∠Git1 の
線図での制御応答である3.2Krad/sに対して、
2デカード低い制御応答になっている。
Thus, | Git2 | dB and ΔG in FIG.
Using the diagram of it2, stability can be maintained against a load change from Ro = 40Ω in the normal mode to Ro = 4Ω in the abnormal mode. However, the control response is 3.2 Krad
/ S to 320 rad / s. That is, when the graph of | Git2 | dB and ∠Git2 in FIG. 13 is selected, the stability can be maintained in the load fluctuation range, but when the load is Ro = 40Ω, the control response becomes 320 rad / s.
Becomes This is the control response when a diagram of | Git1 | dB and phase ΔGit1 is selected (Ro = 40Ω).
320 rad which is 1 decard lower than 2 Krad / s
/ S control response. Further, when the load varies from Ro = 40Ω in the normal mode to Ro = 0.4Ω in the abnormal mode, as shown in the graph of | Git3 | dB, Ro
The control response under a load condition of = 40Ω needs to be 32 rad / s. This is 3.2 Grad / s, which is the control response in the diagram of | Git1 | dB and phase ∠Git1,
The control response is lower by two decades.

【0041】したがって、正常モードのRo =40Ωか
ら異常モードのRo =0.4Ωまでの負荷変動に対し
て、制御系の安定維持を得るには、Ro =40Ωの負荷
状態での制御応答を32rad/sにする必要がある。
その結果、制御応答の遅い時分割多重デジタル閉ループ
制御となってしまう。
Therefore, in order to obtain a stable maintenance of the control system with respect to the load fluctuation from Ro = 40Ω in the normal mode to Ro = 0.4Ω in the abnormal mode, the control response under the load condition of Ro = 40Ω must be 32 rad. / S.
As a result, time-division multiplex digital closed-loop control with a slow control response results.

【0042】次に、定電力制御を選択した場合の安定判
別を調べる。図14〜図16は、定電力制御系のブロッ
ク線図であり、図9を用いて図14〜図16を説明す
る。
Next, the stability determination when the constant power control is selected is examined. FIGS. 14 to 16 are block diagrams of the constant power control system, and FIGS. 14 to 16 will be described with reference to FIG.

【0043】図14〜図16において、Pref は、基準
入力信号3または過電力制限基準入力信号6に相当した
電力基準入力信号、Pfbは、切替器11Bの出力信号に
相当した電力フィードバック信号、Gi ,Gs ,Gc 及
びGm は、図10〜図12に示した名称記号と同一であ
り、Gp は、負荷29に印加される出力電圧Vo と出力
電力Po の両者の変化量の比の利得、Gpfb は、負荷2
9に印加される出力電力Po の変化量と電流検出器27
及び電圧検出器28の出力信号を受信したデジタル乗算
器16の出力信号からの電力フィードバック信号Pfbの
変化量の両者の比の利得である。
14 to 16, Pref is a power reference input signal corresponding to the reference input signal 3 or the overpower limit reference input signal 6, Pfb is a power feedback signal corresponding to the output signal of the switch 11B, Gi , Gs, Gc and Gm are the same as the names and symbols shown in FIGS. 10 to 12, and Gp is the gain of the ratio of the variation between the output voltage Vo and the output power Po applied to the load 29, Gpfb Is the load 2
9 and the current detector 27.
And the gain of the ratio of the change amount of the power feedback signal Pfb from the output signal of the digital multiplier 16 that has received the output signal of the voltage detector 28.

【0044】図14及び図15に示したGp ,Gpfb を
次式(14)〜(16)により定義する。
Gp and Gpfb shown in FIGS. 14 and 15 are defined by the following equations (14) to (16).

【0045】[0045]

【数14】 [Equation 14]

【0046】制御系安定のため、Vo はVo (100
%)を使用する。したがって、Gp は、次式(15)と
なる。
For stability of the control system, Vo is Vo (100
%). Therefore, Gp is given by the following equation (15).

【0047】[0047]

【数15】 (Equation 15)

【0048】[0048]

【数16】 (Equation 16)

【0049】ここで、Po (100%)はPo の定格電
力値である。また、図15において、Gpdc ,Gptを、
次式(17)、(18)により定義すると、
Here, Po (100%) is the rated power value of Po. In FIG. 15, Gpdc and Gpt are
When defined by the following equations (17) and (18),

【0050】[0050]

【数17】 [Equation 17]

【0051】[0051]

【数18】 (Equation 18)

【0052】式(18)は、一巡伝達関数を表す。ま
た、式(17)において、GcGpの部分に上記式
(3)、(15)を代入すると、次式(19)に示すよ
うになる。
Equation (18) represents a loop transfer function. In addition, when the above equations (3) and (15) are substituted for GcGp in equation (17), the following equation (19) is obtained.

【0053】[0053]

【数19】 [Equation 19]

【0054】したがって、上記式(17)は、次式(2
0)に示すようになる。
Therefore, the above equation (17) is obtained by the following equation (2)
0).

【0055】[0055]

【数20】 (Equation 20)

【0056】一般に、Pfb(100%)=Vc (100
%)/2と選定する。したがって、式(20)は、次式
(21)となり、図15のブロック線図は図16に示す
ブロック線図に変換できる。
In general, Pfb (100%) = Vc (100
%) / 2. Therefore, the equation (20) becomes the following equation (21), and the block diagram of FIG. 15 can be converted into the block diagram of FIG.

【0057】[0057]

【数21】 (Equation 21)

【0058】こうして、図16のブロック線図を用いて
制御の安定判別を調べる。図16は、図12に比べる
と、一巡伝達関数の式(18)のGptと上記式(10)
のGitは、同利得になることが分かる。そのため、前述
した図12の定電流制御系の安定判別と同様になる。し
たがって、正常モードのRo =40Ωから異常モードの
Ro =0.4Ωまでの負荷変動に対して、定電力制御系
の安定維持を得るには、前述した定電流制御系と同様
に、制御応答の遅い時分割多重デジタル閉ループ制御系
を選定する必要がある。
In this way, the stability determination of the control is examined using the block diagram of FIG. FIG. 16 is a graph showing the difference between Gpt of equation (18) of the loop transfer function and the above equation (10) as compared with FIG.
Git has the same gain. Therefore, the process is the same as the stability determination of the constant current control system shown in FIG. Therefore, in order to obtain stable maintenance of the constant power control system with respect to the load fluctuation from Ro = 40Ω in the normal mode to Ro = 0.4Ω in the abnormal mode, the control response is controlled in the same manner as in the constant current control system described above. It is necessary to select a slow time division multiplex digital closed loop control system.

【0059】次に、定電圧制御系を選択した場合の安定
判別を調べる。図9に示すインダクタンス25に直流電
流が連続して流れる様な出力電流が負荷29に流れてい
る時、出力電圧Vo は、整流器24の出力電圧の平均値
で制御される。しかしながら、無負荷になって負荷29
に電流が流れず、その結果、インダクタンス25に直流
電流が殆ど流れなくなり、出力電圧Vo が、整流器24
の出力電圧のピーク値を示す場合、出力電圧Vo は、整
流器24の出力電圧のピーク値となり、出力電圧の定電
圧制御は整流器24の出力電圧のピーク値で制御され
る。このように、負荷が全負荷から無負荷まで変動する
時、定電圧制御系の利得が大幅に変動する。したがっ
て、定電圧制御系の安定維持を得るには、前述した定電
流制御系と同様に、制御応答の遅い時分割多重デジタル
閉ループ制御系を選定しなければならない。
Next, the stability determination when the constant voltage control system is selected is examined. When an output current such that a direct current continuously flows through the inductance 25 shown in FIG. 9 flows through the load 29, the output voltage Vo is controlled by the average value of the output voltage of the rectifier 24. However, the load 29
, No DC current flows through the inductance 25, and the output voltage Vo is reduced by the rectifier 24.
, The output voltage Vo becomes the peak value of the output voltage of the rectifier 24, and the constant voltage control of the output voltage is controlled by the peak value of the output voltage of the rectifier 24. Thus, when the load varies from full load to no load, the gain of the constant voltage control system varies significantly. Therefore, in order to obtain stable maintenance of the constant voltage control system, it is necessary to select a time division multiplex digital closed loop control system having a slow control response as in the case of the constant current control system described above.

【0060】[0060]

【発明が解決しようとする課題】上記従来の時分割多重
デジタル閉ループ制御回路で制御される電源制御装置に
あっては、定電流制御系、定電力制御系あるいは定電圧
制御系のいずれを選択した場合であっても、電源出力の
負荷が全負荷から無負荷まで変動する時、各制御系の利
得や位相が大幅に変動するため、各制御系の安定維持を
得るためには、制御応答の遅い時分割多重デジタル閉ル
ープ制御系を選定しなければならないという問題点があ
った。したがって、高速の制御応答が可能な時分割多重
デジタル閉ループ制御方法に最適な手段の開発が望まれ
ている。
In the power supply control device controlled by the conventional time division multiplex digital closed loop control circuit, any one of a constant current control system, a constant power control system and a constant voltage control system is selected. Even when the load of the power output fluctuates from full load to no load, the gain and phase of each control system fluctuate greatly. There is a problem that a slow time division multiplex digital closed loop control system must be selected. Therefore, it is desired to develop a means optimal for a time-division multiplex digital closed loop control method capable of high-speed control response.

【0061】〔目的〕本発明は、上記問題点に鑑みてな
されたもので、電源出力の負荷が広範囲に変動して、利
得や位相が大幅に変化しても高速応答を可能にする時分
割多重デジタル閉ループ制御方法を提供することを目的
とする。
[Purpose] The present invention has been made in view of the above-mentioned problems, and has been made in consideration of a time division method capable of achieving a high-speed response even when a load of a power supply output fluctuates widely and a gain or a phase largely changes. It is an object to provide a multiplex digital closed loop control method.

【0062】[0062]

【課題を解決するための手段】請求項1記載の発明は、
時分割多重デジタル閉ループ制御回路を備えた電源制御
装置において、前記時分割多重デジタル閉ループ制御回
路の出力の次段にアナログ閉ループ回路を接続し、当該
アナログ閉ループ回路が当該時分割多重デジタル閉ルー
プ制御回路から入力されるアナログ入力指令信号によっ
て電源の出力を変化させる制御信号を出力する電源制御
装置の制御方法であって、前記時分割多重デジタル閉ル
ープ制御回路が前記電源の出力状態に基づいて定電流制
御を選択した場合は、前記アナログ閉ループ回路も定電
流制御を自動選択し、前記時分割多重デジタル閉ループ
制御回路が前記電源の出力状態に基づいて定電圧制御を
選択した場合は、前記アナログ閉ループ回路も定電圧制
御を自動選択し、前記時分割多重デジタル閉ループ制御
回路が前記電源の出力状態に基づいて定電力制御を選択
した場合は、前記アナログ閉ループ回路も定電力制御を
自動選択して時分割多重デジタル閉ループ自動制御を行
うことを特徴としている。
According to the first aspect of the present invention,
In a power supply control device having a time division multiplex digital closed loop control circuit, an analog closed loop circuit is connected to the next stage of the output of the time division multiplex digital closed loop control circuit, and the analog closed loop circuit is connected to the time division multiplex digital closed loop control circuit. A control method of a power supply control device that outputs a control signal that changes an output of a power supply according to an input analog input command signal, wherein the time division multiplex digital closed loop control circuit performs constant current control based on an output state of the power supply. If selected, the analog closed loop circuit also automatically selects constant current control, and if the time division multiplex digital closed loop control circuit selects constant voltage control based on the output state of the power supply, the analog closed loop circuit also sets constant current control. The voltage control is automatically selected, and the time division multiplex digital closed loop control circuit controls the power supply. If you select the constant power control is based on force state is characterized by performing the analog closed loop circuit also time-division multiplex digital closed-loop automatic control by automatically selecting the constant power control.

【0063】また、この場合、請求項2に記載するよう
に、前記アナログ閉ループ回路は、定電流制御、定電圧
制御あるいは定電力制御を自動選択した場合、その定電
流制御系、定電圧制御系及び定電力制御系の各自動安定
ループを形成して、前記時分割多重デジタル閉ループ自
動制御を行うようにしている。
In this case, when the constant current control, the constant voltage control, or the constant power control is automatically selected, the analog closed loop circuit may include a constant current control system and a constant voltage control system. And the respective automatic stable loops of the constant power control system are formed to perform the time-division multiplex digital closed loop automatic control.

【0064】[0064]

【作用】請求項1及び請求項2記載の発明によれば、時
分割多重デジタル閉ループ制御回路を備えた電源制御装
置において、前記時分割多重デジタル閉ループ制御回路
の出力の次段にアナログ閉ループ回路を接続し、当該ア
ナログ閉ループ回路が当該時分割多重デジタル閉ループ
制御回路から入力されるアナログ入力指令信号によって
電源の出力を変化させる制御信号を出力する電源制御装
置の制御方法であって、前記時分割多重デジタル閉ルー
プ制御回路が前記電源の出力状態に基づいて定電流制
御、定電圧制御あるいは定電力制御を選択した場合は、
前記アナログ閉ループ回路も定電流制御、定電圧制御あ
るいは定電力制御を自動選択して時分割多重デジタル閉
ループ自動制御を行う。
According to the first and second aspects of the present invention, in a power supply control device having a time-division multiplex digital closed-loop control circuit, an analog closed-loop circuit is provided next to an output of the time-division multiplex digital closed-loop control circuit. A method of controlling a power supply control device, wherein said analog closed loop circuit outputs a control signal for changing an output of a power supply in accordance with an analog input command signal input from said time division multiplex digital closed loop control circuit, When the digital closed loop control circuit selects constant current control, constant voltage control or constant power control based on the output state of the power supply,
The analog closed loop circuit also performs automatic time division multiplex digital closed loop control by automatically selecting constant current control, constant voltage control or constant power control.

【0065】また、前記アナログ閉ループ回路は、定電
流制御、定電圧制御あるいは定電力制御を自動選択した
場合、その定電流制御系、定電圧制御系及び定電力制御
系の各自動安定ループを形成して、前記時分割多重デジ
タル閉ループ自動制御を行う機能を備えている。したが
って、電源出力の負荷が広範囲に変動しても、時分割多
重デジタル閉ループ全体としての一巡伝達関数の利得変
動を抑制できるとともに、高速の制御応答が可能にな
る。
When the constant current control, the constant voltage control, or the constant power control is automatically selected, the analog closed loop circuit forms an automatic stable loop of the constant current control system, the constant voltage control system, and the constant power control system. And a function of performing the time-division multiplex digital closed loop automatic control. Therefore, even if the load of the power output fluctuates over a wide range, it is possible to suppress the gain fluctuation of the loop transfer function as a whole of the time-division multiplex digital closed loop and to achieve a high-speed control response.

【0066】[0066]

【実施例】以下、図1〜図8を参照して実施例を詳細に
説明する。図1〜図8は、本発明に係わる時分割多重デ
ジタル閉ループ制御回路を適用した電源制御装置の一実
施例を示す図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment will be described below in detail with reference to FIGS. 1 to 8 are diagrams showing an embodiment of a power supply control device to which a time division multiplex digital closed loop control circuit according to the present invention is applied.

【0067】まず、構成を説明する。図1は、本発明に
係わる時分割多重デジタル閉ループ制御回路を適用した
直流電源制御装置の一実施例を示す回路図、図2は、本
発明に係わる時分割多重デジタル閉ループ制御回路を適
用した交流電源制御装置の一実施例を示す回路図であ
る。なお、図1及び図2において、上記従来の図9に示
した回路図と同一の構成部分には、同一符号を付してい
る。
First, the configuration will be described. FIG. 1 is a circuit diagram showing an embodiment of a DC power supply control device to which a time division multiplex digital closed loop control circuit according to the present invention is applied. FIG. 2 is an AC diagram to which the time division multiplex digital closed loop control circuit according to the present invention is applied. FIG. 3 is a circuit diagram illustrating an embodiment of a power supply control device. 1 and 2, the same components as those of the circuit diagram shown in FIG. 9 are denoted by the same reference numerals.

【0068】図1及び図2において、1Bは自動安定回
路としてのアナログ閉ループ回路を搭載した時分割多重
デジタル閉ループ自動制御回路、2は自動安定回路とし
てのアナログ閉ループ回路である。11Cは、電圧V,
電流Iまたは電力P制御信号の切替器、18は比例と積
分動作を行うアナログ制御動作回路、19はアナログ乗
算器であり、その他の部分は、上記図9に示した構成と
同一符号を付しており、説明を省略する。
In FIGS. 1 and 2, reference numeral 1B denotes a time-division multiplex digital closed loop automatic control circuit equipped with an analog closed loop circuit as an automatic stabilizing circuit, and reference numeral 2 denotes an analog closed loop circuit as an automatic stabilizing circuit. 11C is the voltage V,
A switch for a current I or power P control signal, 18 is an analog control operation circuit for performing proportional and integral operations, 19 is an analog multiplier, and the other parts are denoted by the same reference numerals as those shown in FIG. And the description is omitted.

【0069】次に、動作を説明する。図1及び図2の自
動制御回路1Bにおいて、始めに正常モードの動作につ
いて説明する。
Next, the operation will be described. In the automatic control circuit 1B shown in FIGS. 1 and 2, the operation in the normal mode will be described first.

【0070】切替器10Aと切替器10Bは、正常モー
ド側(図1及び図2に示す切替器10Aと切替器10B
は共に正常モード側を)に切り替わっている。また、正
常モードの運転選択機能部7は、制御の対象が電圧V,
電流Iまたは電力P制御のいずれのモードであるかを選
択している。その運転選択機能部7の選択信号は、切替
器10Aを経由して切替器11B及び切替器11Cの各
切替位置を運転選択機能部7の選択モードに応じたフィ
ードバック信号(電圧V,電流Iまたは電力P)が選択
されるように切り替える。
The switch 10A and the switch 10B are connected to the normal mode side (the switch 10A and the switch 10B shown in FIGS. 1 and 2).
Are both switched to the normal mode side). The operation selection function unit 7 in the normal mode controls the voltage V,
The current mode or the power P control mode is selected. The selection signal of the operation selection function unit 7 is used as a feedback signal (voltage V, current I, or current V) corresponding to the selection mode of the operation selection function unit 7 by setting each switching position of the switch 11B and the switch 11C via the switch 10A. Switching is performed so that power P) is selected.

【0071】そして、切替器11Bの出力信号であるデ
ジタルフィードバック信号は、時分割デジタル制御動作
回路12に伝送され、切替器11Cの出力信号であるア
ナログフィードバック信号は、アナログ制御動作回路1
8に伝送される。また、基準入力信号3は、切替器10
Bを経由して時分割デジタル制御動作回路12に伝送さ
れる。時分割デジタル制御動作回路12の出力信号は、
D/A変換器13によりアナログ信号に変換された後、
アナログ閉ループ回路2へのアナログ入力指令信号とし
てアナログ制御動作回路18に伝送される。そして、ア
ナログ制御動作回路18の出力信号は、トランジスタ駆
動回路17に伝送される。
The digital feedback signal, which is the output signal of the switch 11B, is transmitted to the time division digital control operation circuit 12, and the analog feedback signal, which is the output signal of the switch 11C, is output to the analog control operation circuit 1.
8 is transmitted. The reference input signal 3 is supplied to the switch 10
The signal is transmitted to the time division digital control operation circuit 12 via B. The output signal of the time division digital control operation circuit 12 is
After being converted into an analog signal by the D / A converter 13,
The signal is transmitted to the analog control operation circuit 18 as an analog input command signal to the analog closed loop circuit 2. Then, the output signal of the analog control operation circuit 18 is transmitted to the transistor drive circuit 17.

【0072】図1において、トランジスタ駆動回路17
の出力信号は、トランジスタスイッチ素子20A,20
B,21A及び21Bを駆動する。入力電源22から供
給される直流電力は、トランジスタスイッチ素子20
A,20B,21A及び21Bにより出力量を可変でき
る機能を有したインバータ動作で交流に変換され、変圧
器23と整流器24を経由して直流に変換される。その
直流に変換された電力は、インダクタンス25とキャパ
シタンス26を経由して負荷29に送られる。
In FIG. 1, transistor drive circuit 17
Are output from the transistor switching elements 20A and 20A.
B, 21A and 21B. The DC power supplied from the input power supply 22 is
A, 20B, 21A, and 21B convert the output into AC by an inverter operation having a function of changing the output amount, and then convert into DC through a transformer 23 and a rectifier 24. The DC converted power is sent to the load 29 via the inductance 25 and the capacitance 26.

【0073】また、図2において、トランジスタ駆動回
路17の出力信号は、トランジスタスイッチ素子20
A,20B,21A及び21Bを駆動する。入力電源2
2から供給される直流電力は、トランジスタスイッチ素
子20A,20B,21A及び21Bにより出力量を可
変できる機能を有したインバータ動作で交流に変換さ
れ、その交流に変換された電力は、変圧器23を経由し
た後、インダクタンス25とキャパシタンス26を経由
して負荷29に送られる。
In FIG. 2, the output signal of the transistor drive circuit 17 is
A, 20B, 21A and 21B are driven. Input power 2
2 is converted into AC by an inverter operation having a function of changing the output amount by the transistor switching elements 20A, 20B, 21A and 21B, and the power converted into AC is supplied to the transformer 23. After passing through, it is sent to the load 29 via the inductance 25 and the capacitance 26.

【0074】図1と図2において、出力電流検出器27
と出力電圧検出器28は、負荷の状態を監視するための
検出器であり、各検出器27、28の出力信号であるフ
ィードバック信号は、アナログ閉ループ回路2向けとし
て直接及びアナログ乗算器19を経由して切替器11c
へ送られると同時にデジタル閉ループ回路向けに、A/
D変換器14,15及び乗算器16を経由して切替器1
1Bに送られる。
In FIG. 1 and FIG.
The output voltage detector 28 is a detector for monitoring the state of the load, and the feedback signal, which is the output signal of each of the detectors 27 and 28, is directed directly to the analog closed loop circuit 2 and via the analog multiplier 19. Switcher 11c
A /
Switch 1 via D converters 14 and 15 and multiplier 16
1B.

【0075】こうして閉ループ自動制御されて図1及び
図2の電源制御装置が正常モードで運転しているとき、
電源出力の負荷異常で負荷29が過負荷になると、出力
電流検出器27と出力電圧検出器28の各出力信号は、
A/D変換器14,15及び乗算器16を経由して運転
選択機能部8に伝送され、運転選択機能部8で異常モー
ド選択され、異常判別機能部9で異常判別される。
When the power supply control device of FIGS. 1 and 2 is operated in the normal mode under the automatic control of the closed loop,
When the load 29 is overloaded due to a load abnormality of the power output, each output signal of the output current detector 27 and the output voltage detector 28 is
The signal is transmitted to the operation selection function unit 8 via the A / D converters 14 and 15 and the multiplier 16, the operation selection function unit 8 selects an abnormal mode, and the abnormality determination function unit 9 determines abnormality.

【0076】そして、異常判別機能部9で切替器10A
と切替器10Bを異常モード側に切り替える。また、運
転選択機能部8で過電圧、過電流または過電力異常のい
ずれのモードであるか選択され、その運転選択機能部8
の選択信号は、切替器10Aを経由して切替器11Bと
切替器11Cを運転選択機能部8の選択に相当したフィ
ードバック信号(電圧、電流または電力)の選択をする
ように切り替える。
Then, the abnormality determining function unit 9 switches the switch 10A.
And the switch 10B are switched to the abnormal mode side. The operation selection function unit 8 selects one of the overvoltage, overcurrent, and overpower abnormality modes.
The selection signal of (1) switches the switches 11B and 11C via the switch 10A so as to select a feedback signal (voltage, current or power) corresponding to the selection of the operation selection function unit 8.

【0077】そして、切替器11Bの出力信号であるデ
ジタルフィードバック信号は、時分割デジタル制御動作
回路12に伝送され、また切替器11cの出力信号であ
るアナログフィードバック信号は、アナログ制御動作回
路18に伝送されると同時に、運転選択機能部8の選択
信号は、その選択モードに相当した過電圧制限基準入力
信号4,過電流制限基準入力信号5または過電力制限基
準入力信号6を選択するよう切替器11Aを切り替え
る。そして、過電圧制限基準入力信号4,過電流制限基
準入力信号5または過電力制限基準入力信号6は、切替
器11Aと切替器10Bを経由して時分割デジタル制御
動作回路12に伝送される。
The digital feedback signal output from the switch 11B is transmitted to the time-division digital control operation circuit 12, and the analog feedback signal output from the switch 11c is transmitted to the analog control operation circuit 18. At the same time, the selection signal of the operation selection function unit 8 is switched by the switch 11A so as to select the overvoltage limit reference input signal 4, the overcurrent limit reference input signal 5, or the overpower limit reference input signal 6 corresponding to the selected mode. Switch. Then, the overvoltage limit reference input signal 4, the overcurrent limit reference input signal 5, or the overpower limit reference input signal 6 is transmitted to the time division digital control operation circuit 12 via the switch 11A and the switch 10B.

【0078】時分割デジタル制御動作回路12の出力信
号は、D/A変換器13でアナログ信号に変換された
後、アナログ閉ループ回路2へのアナログ入力指令信号
としてアナログ制御動作回路18に伝送される。アナロ
グ制御動作回路18以降の動作は、正常モードの動作と
同様である。
The output signal of the time division digital control operation circuit 12 is converted into an analog signal by the D / A converter 13 and then transmitted to the analog control operation circuit 18 as an analog input command signal to the analog closed loop circuit 2. . The operation after the analog control operation circuit 18 is the same as the operation in the normal mode.

【0079】こうして図1及び図2の電源制御装置は、
閉ループ自動制御されて異常モードへの運転へと切り替
えられる。以上の一連の動作によって、高速制御応答が
実現できる。この高速制御応答を実現するための基本原
理と安定判別について、上記図1及び図2の電源制御装
置における正常モード及び異常モードの閉ループ自動制
御系に基づいて説明する。
Thus, the power supply control device of FIG. 1 and FIG.
The operation is switched to the abnormal mode by automatic control of the closed loop. A high-speed control response can be realized by the above series of operations. The basic principle and the stability determination for realizing the high-speed control response will be described based on the closed-loop automatic control system in the normal mode and the abnormal mode in the power supply control device shown in FIGS.

【0080】なお、図1及び図2の時分割デジタル制御
動作回路12の出力信号の手段としては、切替器10B
の出力信号である基準入力信号と切替器11Bの出力信
号であるフィードバック信号との差を積分する方法、そ
の積分した信号にさらに切替器10Bの出力信号である
基準入力信号をバイアス量として加算する方法やその他
の方法が考えられる。
The output signal of the time-division digital control operation circuit 12 shown in FIGS.
A method of integrating the difference between the reference input signal, which is the output signal of the switch 11B, and the feedback signal, which is the output signal of the switch 11B, and further adds the reference input signal, which is the output signal of the switch 10B, to the integrated signal as a bias amount. And other methods are conceivable.

【0081】図3は、上記図1及び図2の時分割多重デ
ジタル閉ループ自動制御回路1Bの制御系の一例を示す
ブロック線図であり、図3の例では定電流制御系を示し
ている。図1を用いて図3を説明する。
FIG. 3 is a block diagram showing an example of a control system of the time-division multiplex digital closed loop automatic control circuit 1B shown in FIGS. 1 and 2, and the example of FIG. 3 shows a constant current control system. FIG. 3 will be described with reference to FIG.

【0082】図3(a)において、Iref は基準入力信
号3または過電流制限基準入力信号5に相当した電流基
準入力信号、Ie はアナログ制御動作回路18への電流
入力指令信号、Ifbは切替器11Bまたは11cの出力
信号に相当した電流フィードバック信号、Gi は時分割
デジタル制御動作回路12の伝達関数、Gs はサンプリ
ング周期Ts のむだ時間要素の伝達関数、Gpiはアナロ
グ制御動作回路18の伝達関数、Gc はトランジスタ駆
動回路17の入力信号Vc の変化量と負荷29に印加さ
れる出力電圧Vo の変化量との両者の比の利得(遅れ要
素を含まない)、Gm はインダクタンス25、キャパシ
タンス26及び負荷29による二次遅れ要素の伝達関
数、Gr は負荷インピーダンスRo の逆数すなわちコン
ダクタンスの利得、Gifb は負荷29に流れる出力電流
Io の変化量と電流検出器27の出力信号である電流フ
ィードバック信号Ifbの変化量との両者の比の利得であ
る。なお、Gi ,Gs ,Gc ,Gm ,Gr ,Gifb は上
記従来の図10及び図11の各ブロック線図に示した名
称記号と定義が同じである。
In FIG. 3A, Iref is a current reference input signal corresponding to the reference input signal 3 or the overcurrent limit reference input signal 5, Ie is a current input command signal to the analog control operation circuit 18, and Ifb is a switch. A current feedback signal corresponding to the output signal of 11B or 11c, Gi is a transfer function of the time division digital control operation circuit 12, Gs is a transfer function of a dead time element of the sampling period Ts, Gpi is a transfer function of the analog control operation circuit 18, Gc is a gain (not including a delay element) of a ratio of a change amount of the input signal Vc of the transistor drive circuit 17 to a change amount of the output voltage Vo applied to the load 29, and Gm is an inductance 25, a capacitance 26, and a load. The transfer function of the second-order lag element according to 29, Gr is the reciprocal of load impedance Ro, that is, the gain of conductance, and Gibb is negative It is the gain of the ratio of both the change in the output current Io flowing through 29 and the amount of change in current feedback signal Ifb is the output signal of the current detector 27. Note that Gi, Gs, Gc, Gm, Gr, and Gib have the same definitions as the names and symbols shown in the conventional block diagrams of FIGS. 10 and 11, respectively.

【0083】この図3(a)において、Gpiを次式(2
2)により定義する。
In FIG. 3A, Gpi is calculated by the following equation (2)
Defined by 2).

【0084】[0084]

【数22】 (Equation 22)

【0085】ここで、Kは比例定数、Tpiは積分定数で
ある。また、図3(b)のブロック線図において、Glp
を次式(23)により定義すると、図3(a)のブロッ
ク線図は、図3(b)のブロック線図に変換することが
できる。
Here, K is a proportional constant and Tpi is an integral constant. Also, in the block diagram of FIG.
Is defined by the following equation (23), the block diagram of FIG. 3A can be converted to the block diagram of FIG.

【0086】[0086]

【数23】 (Equation 23)

【0087】図3(a)に示すIe とIfbの比のIfb/
Ie は、アナログ閉ループ伝達関数であり、これをMと
すると、次式(24)で表すことができる。
The ratio Ife / Ifb of Ifb / Ifb shown in FIG.
Ie is an analog closed-loop transfer function, where M is represented by the following equation (24).

【0088】[0088]

【数24】 (Equation 24)

【0089】また、図3の一巡伝達関数Gilt は、次式
(25)となる。
The loop transfer function Gilt in FIG. 3 is given by the following equation (25).

【0090】[0090]

【数25】 (Equation 25)

【0091】自動安定回路としての前記アナログ閉ルー
プ回路2の時分割多重デジタル閉ループ自動制御回路1
B内における効果は、式(24)に示したアナログ閉ル
ープ伝達関数による効果である。このアナログ閉ループ
伝達関数のボード線図を図4に示して説明すると、図4
に示す前記アナログ閉ループ回路2の閉ループ制御系
は、負荷抵抗が正常モードのRo =40Ωから異常モー
ドのRo =0.4Ωに抵抗値が100倍変化し、その影
響で従来技術で示すような一巡伝達関数の利得が100
倍増加しても、この図4のボード線図の利得|M|dB
と位相∠Mで示す閉ループ制御系Mは安定であり、利得
変動も少ないことを示している。
Time-division multiplex digital closed loop automatic control circuit 1 of the analog closed loop circuit 2 as an automatic stabilizing circuit
The effect in B is the effect of the analog closed loop transfer function shown in equation (24). FIG. 4 shows a Bode diagram of the analog closed-loop transfer function.
In the closed loop control system of the analog closed loop circuit 2 shown in FIG. 2, the load resistance changes 100 times from Ro = 40Ω in the normal mode to Ro = 0.4Ω in the abnormal mode. Transfer function gain of 100
The gain | M | dB of the Bode diagram of FIG.
And the closed loop control system M indicated by the phase ΔM is stable and shows little gain fluctuation.

【0092】さらに、アナログ閉ループ回路2の効果に
よって、位相余裕が大きく、高周波数の制御応答が得ら
れる。すなわち、図4に示すように、0Krad/sか
ら15Krad/sまで広範囲の制御応答において、閉
ループの利得|M|dBは、0dBから−10dBの範
囲にあり、閉ループの位相∠Mの位相遅れは、40de
g以下に抑制されている。このため、上記式(24)の
効果を示すアナログ閉ループ回路2は、高速応答の自動
安定回路である。
Further, due to the effect of the analog closed loop circuit 2, the phase margin is large and a high frequency control response can be obtained. That is, as shown in FIG. 4, in a wide range of control response from 0 Krad / s to 15 Krad / s, the gain | M | dB of the closed loop is in the range of 0 dB to −10 dB, and the phase delay of the phase ΔM of the closed loop is , 40de
g or less. For this reason, the analog closed loop circuit 2 exhibiting the effect of the above equation (24) is an automatic stabilization circuit with a high-speed response.

【0093】次に、図3のブロック線図に示した良好な
自動安定回路であるアナログ閉ループ回路2を付加した
デジタル閉ループ自動制御系の一巡伝達関数である上記
式(25)のボード線図を図5に示して説明する。
Next, the Bode diagram of the above equation (25), which is a loop transfer function of the digital closed loop automatic control system to which the analog closed loop circuit 2 which is a good automatic stabilizing circuit is added, shown in the block diagram of FIG. This will be described with reference to FIG.

【0094】まず、定電流制御系を選択した場合に、図
5のボード線図において、負荷抵抗が正常モードのRo
=40Ωから異常モードのRo =0.4Ωまで変動する
場合の制御の安定判別を調べる。
First, when the constant current control system is selected, in the Bode diagram of FIG.
The stability determination of the control in the case of varying from = 40Ω to Ro = 0.4Ω in the abnormal mode is examined.

【0095】図5に示すボード線図において、Ro =4
0Ωにおける|Gilt1|dBの線図が0dBを横切る時
の位相∠Gilt1は−161dBで、位相余裕は+19d
eg有り、制御系は安定で、この時の制御応答は2.4
Krad/sが得られる。Ro =0.4Ωにおける|G
ilt2|dBの線図が0dBを横切る時の位相∠Gilt2は
−157dBで、位相余裕は+23deg有り、制御系
は安定で、この時の制御応答は4.5Krad/sが得
られる。上記従来のデジタル閉ループ自動制御系による
制御応答は、32rad/sに制限されていたため、本
実施例のデジタル閉ループ自動制御系の制御応答と比較
すると、 (2.4Krad/s)/(32rad/s)=75倍 の制御応答の改善が得られる。また、別の制御モードで
ある定電力制御系や定電圧制御系の動作は、定電流制御
系の動作と同一であるため、図5のボード線図に示すよ
うに、電源出力の負荷が正常モードのRo =40Ωから
異常モードのRo=0.4Ωまで広範囲に変動しても、
本実施例のデジタル閉ループ自動制御系全体としての一
巡伝達関数の利得変動を抑制することができ、高速の制
御応答が可能になる。
In the Bode diagram shown in FIG. 5, Ro = 4
When the diagram of | Gilt1 | dB at 0Ω crosses 0 dB, the phase ΔGilt1 is −161 dB, and the phase margin is + 19d.
eg, the control system is stable, and the control response at this time is 2.4.
Krad / s is obtained. | G at Ro = 0.4Ω
When the diagram of ilt2 | dB crosses 0 dB, the phase ΔGilt2 is −157 dB, the phase margin is +23 deg, the control system is stable, and the control response at this time is 4.5 Krad / s. Since the control response of the conventional digital closed-loop automatic control system is limited to 32 rad / s, compared with the control response of the digital closed-loop automatic control system of the present embodiment, (2.4 Krad / s) / (32 rad / s) ) = 75 times improvement in control response. Further, since the operations of the constant power control system and the constant voltage control system, which are different control modes, are the same as the operations of the constant current control system, as shown in the Bode diagram of FIG. Even if it fluctuates over a wide range from Ro = 40Ω in mode to Ro = 0.4Ω in abnormal mode,
The gain variation of the loop transfer function as the whole digital closed loop automatic control system of the present embodiment can be suppressed, and a high-speed control response can be achieved.

【0096】次に、時分割多重デジタル閉ループ自動制
御回路1B内でフィードバック信号が負荷異常等で制御
モードが切り替わる度に、アナログ閉ループ回路2が、
その切り替わった制御モードのフィードバック信号へ自
動的に選択して切り替える機能について説明する。
Next, every time the control mode is switched in the time-division multiplex digital closed loop automatic control circuit 1B due to a load error or the like in the feedback signal, the analog closed loop circuit 2
The function of automatically selecting and switching to the feedback signal of the switched control mode will be described.

【0097】まず、図6に示す上記図1の直流電源制御
装置における定電力制御系のブロック線図の例を参照し
て説明する。この図6において、Pe は図1のアナログ
制御動作回路18に時分割デジタル制御動作回路12か
らD/A変換器13を介して入力されるアナログ電力入
力指令信号である。また、図6〜図8において、その他
の名称記号は上記従来の図10〜図12及び図14〜図
16の各ブロック線図に示した名称記号と定義が同じも
のである。図6の例では、時分割多重デジタル閉ループ
自動制御回路1Bに相当するメインループと、自動安定
回路としてのアナログ閉ループ回路2に相当する自動安
定ループとは、共に電力制御の状態にある。
First, a description will be given with reference to an example of a block diagram of a constant power control system in the DC power supply control device of FIG. 1 shown in FIG. 6, Pe is an analog power input command signal input to the analog control operation circuit 18 of FIG. 1 from the time division digital control operation circuit 12 via the D / A converter 13. In addition, in FIGS. 6 to 8, the other names and symbols have the same definitions as the names and symbols shown in the above-described conventional block diagrams of FIGS. 10 to 12 and FIGS. 14 to 16. In the example of FIG. 6, both the main loop corresponding to the time-division multiplex digital closed-loop automatic control circuit 1B and the automatic stabilization loop corresponding to the analog closed-loop circuit 2 as the automatic stabilization circuit are in the power control state.

【0098】いま、正常モードの負荷Ro =40Ω状
態で、図6に示すような、定電力制御の運転を行ってい
る時、負荷変動が起こり、負荷がRo =0.4Ωに変
化して過電流が流れて、異常モードの過電流制限制御を
行い定格電流Io (100%)に制限した運転に切り替
える場合について説明する。
When the constant power control operation as shown in FIG. 6 is performed with the load Ro = 40Ω in the normal mode, the load fluctuates, and the load changes to Ro = 0.4Ω, resulting in an excessive load. A case will be described in which a current flows, and an overcurrent limiting control in the abnormal mode is performed to switch to an operation limited to the rated current Io (100%).

【0099】過電流状態になると、メインループは過電
流制限基準入力信号と電流フィードバック信号を選択し
て、過電流制限制御モードに切り替わる。そして、電源
制御装置は、定格電流Io (100%)に制限した定電
流の運転状態になる。この場合、前記自動安定ループの
フィードバック信号が電力フィードバック信号のままの
正常モードを維持している場合の制御系を図7に示すブ
ロック線図を用いて説明する。
In the overcurrent state, the main loop selects the overcurrent limit reference input signal and the current feedback signal, and switches to the overcurrent limit control mode. Then, the power supply control device enters a constant current operation state limited to the rated current Io (100%). In this case, a control system when the feedback signal of the automatic stabilization loop maintains the normal mode as the power feedback signal will be described with reference to a block diagram shown in FIG.

【0100】正常モードの図6と異常モードの図7に示
す制御系の切り替わり時点の前後で、両者の制御モード
での出力電力値を比較すると、正常モードの図6では、
次式(26)に相当した値のアナログ電力入力指令信号
Pe が入力される。
A comparison between the output power values in both control modes before and after the switching of the control system shown in FIG. 6 in the normal mode and FIG. 7 in the abnormal mode shows that in FIG.
An analog power input command signal Pe having a value corresponding to the following equation (26) is input.

【0101】[0101]

【数26】 (Equation 26)

【0102】これに対して、異常モードの図7では、次
式(27)に相当した値のアナログ電力入力指令信号P
e が入力される。
On the other hand, in FIG. 7 in the abnormal mode, the analog power input command signal P having a value corresponding to the following equation (27) is set.
e is entered.

【0103】[0103]

【数27】 [Equation 27]

【0104】式(26)と式(27)を比較すれば、す
なわち、両者のPe が100倍異なることが分かる。言
い替えると、図7のメインループの一巡伝達関数の利得
は、図6のメインループの一巡伝達関数の利得に比べて
100倍大きい。したがって、図7は図6に比べて利得
Gi を100倍減じる必要が生じる。この問題を解決す
るため、過電流状態になった場合は、前記自動安定ルー
プのフィードバック信号も電流フィードバック信号を選
択した図8に示すブロック線図の制御系を使用する。
By comparing the equations (26) and (27), that is, it can be seen that Pe of the two is different by 100 times. In other words, the gain of the loop transfer function of the main loop of FIG. 7 is 100 times larger than the gain of the loop transfer function of the main loop of FIG. Therefore, in FIG. 7, it is necessary to reduce the gain Gi by 100 times as compared with FIG. In order to solve this problem, when an overcurrent state occurs, the control system of the block diagram shown in FIG. 8 in which the current feedback signal is selected as the feedback signal of the automatic stabilization loop is used.

【0105】こうすることにより、図8の制御系は、上
記図3に示したブロック線図の制御系と同じになり、電
源出力の負荷が正常モードのRo =40Ωから異常モー
ドのRo =0.4Ωまで広範囲に変動しても、本実施例
のデジタル閉ループ自動制御系全体としての一巡伝達関
数の利得変動を抑制することができ、高速の制御応答が
可能になる。
By doing so, the control system of FIG. 8 becomes the same as the control system of the block diagram shown in FIG. 3, and the load of the power supply output is changed from Ro = 40Ω in the normal mode to Ro = 0 in the abnormal mode. Even if it fluctuates over a wide range up to 0.4Ω, the gain fluctuation of the loop transfer function of the entire digital closed loop automatic control system of the present embodiment can be suppressed, and high-speed control response can be achieved.

【0106】すなわち、本発明は、正常モードから異常
モード、または異常モードから正常モードへと制御モー
ドが変化する度に、その制御モードに相当した基準入力
信号とフィードバック信号をデジタル回路(運転選択機
能部8と異常判別機能部9)によって高速に自動選択
し、例えば、上記図6から図8、または図8から図6へ
と異なる閉ループ制御回路を高速に自動選択し、自動制
御する制御方法である。また、正常モードで、電圧、電
流及び電力制御モードのいずれかを選択した場合も前述
の説明と同様の理由で、アナログ閉ループ回路2による
自動安定ループは、その選択した制御モードに合わせた
フィードバック信号を選択する。
That is, every time the control mode changes from the normal mode to the abnormal mode or from the abnormal mode to the normal mode, the present invention converts a reference input signal and a feedback signal corresponding to the control mode into a digital circuit (operation selection function). A high-speed automatic selection by the unit 8 and the abnormality determination function unit 9). For example, a closed loop control circuit different from FIG. 6 to FIG. 8 or FIG. 8 to FIG. is there. Also, when any one of the voltage, current and power control modes is selected in the normal mode, for the same reason as described above, the automatic stabilization loop by the analog closed loop circuit 2 generates a feedback signal in accordance with the selected control mode. Select

【0107】以上の説明から明らかなように、本発明の
制御方法は、時分割デジタル制御動作回路の次段に自動
安定回路を付加した効果により、電源出力の負荷が広範
囲に変動しても、時分割多重デジタル閉ループ全体とし
ての一巡伝達関数の利得変動を抑制できるとともに、高
速の制御応答が可能になる。また、その高速制御応答の
実現により、定電圧、定電流及び定電力制御等多機能の
充電パターンを搭載した電気自動車バッテリー充電用電
源制御装置や同様の高速制御応答が要求される半導体製
造装置のプラズマ発生用電源制御装置等、多機能の高速
制御が要求される電源制御装置に適用することができ
る。
As is apparent from the above description, the control method of the present invention can be applied to the case where the load of the power output fluctuates widely due to the effect of adding the automatic stabilization circuit to the next stage of the time division digital control operation circuit. The gain fluctuation of the loop transfer function as the whole time-division multiplex digital closed loop can be suppressed, and a high-speed control response can be achieved. Also, by realizing the high-speed control response, a power supply control device for charging an electric vehicle battery equipped with a multi-function charging pattern such as constant voltage, constant current and constant power control, and a semiconductor manufacturing apparatus requiring a similar high-speed control response. The present invention can be applied to a power supply control device that requires multifunctional high-speed control, such as a power supply control device for plasma generation.

【0108】[0108]

【発明の効果】請求項1及び請求項2記載の発明によれ
ば、電源出力の負荷が広範囲に変動しても、時分割多重
デジタル閉ループ全体としての一巡伝達関数の利得変動
を抑制できるとともに、高速の制御応答が可能になる。
According to the first and second aspects of the present invention, even if the load of the power supply output varies over a wide range, the gain variation of the loop transfer function of the entire time-division multiplex digital closed loop can be suppressed. Fast control response is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる時分割多重デジタル閉ループ自
動制御回路を備えた直流電源制御装置の回路ブロック構
成図。
FIG. 1 is a circuit block diagram of a DC power supply control device including a time division multiplex digital closed loop automatic control circuit according to the present invention.

【図2】本発明に係わる時分割多重デジタル閉ループ自
動制御回路を備えた交流電源制御装置の回路ブロック構
成図。
FIG. 2 is a circuit block diagram of an AC power supply control device including a time-division multiplex digital closed-loop automatic control circuit according to the present invention.

【図3】本発明に係わる図1の直流電源制御装置におけ
る定電流制御系のブロック線図。
FIG. 3 is a block diagram of a constant current control system in the DC power supply control device of FIG. 1 according to the present invention.

【図4】本発明に係わる図1の自動安定回路2の定電流
制御閉ループ伝達関数のボード線図。
FIG. 4 is a Bode diagram of a constant current control closed loop transfer function of the automatic ballast circuit 2 of FIG. 1 according to the present invention.

【図5】本発明に係わる図1の直流電源制御装置におけ
る定電流制御ループの一巡伝達関数のボード線図。
FIG. 5 is a Bode diagram of a loop transfer function of a constant current control loop in the DC power supply control device of FIG. 1 according to the present invention.

【図6】本発明に係わる図1の直流電源制御装置におけ
る定電力制御系の正常モードのブロック線図。
FIG. 6 is a block diagram of a normal mode of a constant power control system in the DC power supply control device of FIG. 1 according to the present invention.

【図7】本発明に係わる図1の直流電源制御装置におけ
る定電流制御系の過電流状態のブロック線図。
FIG. 7 is a block diagram of an overcurrent state of a constant current control system in the DC power supply control device of FIG. 1 according to the present invention.

【図8】本発明に係わる図1の直流電源制御装置におけ
る定電流制御系の異常モードのブロック線図。
FIG. 8 is a block diagram of an abnormal mode of a constant current control system in the DC power supply control device of FIG. 1 according to the present invention.

【図9】従来の時分割多重デジタル閉ループ自動制御回
路を備えた直流電源制御装置の回路ブロック構成図。
FIG. 9 is a circuit block diagram of a DC power supply control device provided with a conventional time-division multiplex digital closed loop automatic control circuit.

【図10】図9の直流電源制御装置における定電流制御
系のブロック線図。
FIG. 10 is a block diagram of a constant current control system in the DC power supply control device of FIG. 9;

【図11】図9の直流電源制御装置における定電流制御
系のブロック線図。
FIG. 11 is a block diagram of a constant current control system in the DC power supply control device of FIG. 9;

【図12】図9の直流電源制御装置における定電流制御
系のブロック線図。
FIG. 12 is a block diagram of a constant current control system in the DC power supply control device of FIG. 9;

【図13】図9の直流電源制御装置における定電流制御
ループの一巡伝達関数のボード線図。
FIG. 13 is a Bode diagram of a loop transfer function of the constant current control loop in the DC power supply control device of FIG. 9;

【図14】図9の直流電源制御装置における定電力制御
系のブロック線図。
FIG. 14 is a block diagram of a constant power control system in the DC power supply control device of FIG. 9;

【図15】図9の直流電源制御装置における定電力制御
系のブロック線図。
FIG. 15 is a block diagram of a constant power control system in the DC power supply control device of FIG. 9;

【図16】図9の直流電源制御装置における定電力制御
系のブロック線図。
FIG. 16 is a block diagram of a constant power control system in the DC power supply control device of FIG. 9;

【符号の説明】[Explanation of symbols]

1A 時分割多重デジタル閉ループ自動制御回路 1B 時分割多重デジタル閉ループ自動制御回路 2 アナログ閉ループ回路 3 基準入力信号 4 過電圧制限基準入力信号 5 過電流制限基準入力信号 6 過電力制限基準入力信号 7 運転選択機能部 8 運転選択機能部 9 異常判別機能部 10A,10B 切替器 11A,11B,11C 切替器 12 時分割デジタル制御動作回路 13 D/A変換器 14 A/D変換器 15 A/D変換器 16 デジタル乗算器 17 トランジスタ駆動回路 18 アナログ制御動作回路 19 アナログ乗算器 20A,20B トランジスタスイッチ素子 21A,21B トランジスタスイッチ素子 22 入力電源 23 変圧器 24 整流器 25 インダクタンス 26 キャパシタンス 27 出力電流検出器 28 出力電圧検出器 29 負荷インピーダンス 1A Time division multiplex digital closed loop automatic control circuit 1B Time division multiplex digital closed loop automatic control circuit 2 Analog closed loop circuit 3 Reference input signal 4 Overvoltage limit reference input signal 5 Overcurrent limit reference input signal 6 Overpower limit reference input signal 7 Operation selection function Unit 8 Operation selection function unit 9 Abnormality determination function unit 10A, 10B switch 11A, 11B, 11C switch 12 Time division digital control operation circuit 13 D / A converter 14 A / D converter 15 A / D converter 16 Digital Multiplier 17 Transistor drive circuit 18 Analog control operation circuit 19 Analog multiplier 20A, 20B Transistor switch element 21A, 21B Transistor switch element 22 Input power supply 23 Transformer 24 Rectifier 25 Inductance 26 Capacitance 27 Output current detector 28 Output voltage detection 29 load impedance

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】時分割多重デジタル閉ループ制御回路を備
えた電源制御装置において、前記時分割多重デジタル閉
ループ制御回路の出力の次段にアナログ閉ループ回路を
接続し、当該アナログ閉ループ回路が当該時分割多重デ
ジタル閉ループ制御回路から入力されるアナログ入力指
令信号によって電源の出力を変化させる制御信号を出力
する電源制御装置の制御方法であって、 前記時分割多重デジタル閉ループ制御回路が前記電源の
出力状態に基づいて定電流制御を選択した場合は、前記
アナログ閉ループ回路も定電流制御を自動選択し、前記
時分割多重デジタル閉ループ制御回路が前記電源の出力
状態に基づいて定電圧制御を選択した場合は、前記アナ
ログ閉ループ回路も定電圧制御を自動選択し、前記時分
割多重デジタル閉ループ制御回路が前記電源の出力状態
に基づいて定電力制御を選択した場合は、前記アナログ
閉ループ回路も定電力制御を自動選択して時分割多重デ
ジタル閉ループ自動制御を行うことを特徴とする電源制
御装置の制御方法。
1. A power supply control device provided with a time division multiplex digital closed loop control circuit, wherein an analog closed loop circuit is connected to the next stage of the output of the time division multiplex digital closed loop control circuit, and the analog closed loop circuit is connected to the time division multiplex digital loop control circuit. A control method of a power supply control device that outputs a control signal that changes an output of a power supply according to an analog input command signal input from a digital closed loop control circuit, wherein the time division multiplex digital closed loop control circuit is based on an output state of the power supply. When the constant current control is selected, the analog closed loop circuit also automatically selects the constant current control, and when the time division multiplex digital closed loop control circuit selects the constant voltage control based on the output state of the power supply, The analog closed loop circuit also automatically selects the constant voltage control, and the time division multiplex digital closed loop control circuit When the constant power control is selected based on the output state of the power supply, the analog closed loop circuit also automatically selects the constant power control and performs time division multiplex digital closed loop automatic control. Method.
【請求項2】前記アナログ閉ループ回路は、定電流制
御、定電圧制御あるいは定電力制御を自動選択した場
合、その定電流制御系、定電圧制御系及び定電力制御系
の各自動安定ループを形成して、前記時分割多重デジタ
ル閉ループ自動制御を行うことを特徴とする請求項1記
載の電源制御装置の制御方法。
2. The analog closed loop circuit forms an automatic stable loop of a constant current control system, a constant voltage control system, and a constant power control system when constant current control, constant voltage control or constant power control is automatically selected. 2. The control method for a power supply control device according to claim 1, wherein said time-division multiplex digital closed loop automatic control is performed.
JP19071594A 1994-08-12 1994-08-12 Power control device control method Expired - Lifetime JP2733446B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19071594A JP2733446B2 (en) 1994-08-12 1994-08-12 Power control device control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19071594A JP2733446B2 (en) 1994-08-12 1994-08-12 Power control device control method

Publications (2)

Publication Number Publication Date
JPH0854939A JPH0854939A (en) 1996-02-27
JP2733446B2 true JP2733446B2 (en) 1998-03-30

Family

ID=16262626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19071594A Expired - Lifetime JP2733446B2 (en) 1994-08-12 1994-08-12 Power control device control method

Country Status (1)

Country Link
JP (1) JP2733446B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325672B (en) * 2006-09-01 2010-06-01 Via Tech Inc Linear battery charger
JP5771511B2 (en) * 2011-11-21 2015-09-02 ルネサスエレクトロニクス株式会社 Power control device
CN117463506B (en) * 2023-12-26 2024-03-22 浙江佳环电子有限公司 Self-adaptive constant-current constant-voltage control high-voltage power supply

Also Published As

Publication number Publication date
JPH0854939A (en) 1996-02-27

Similar Documents

Publication Publication Date Title
US4529927A (en) Apparatus for the control of a switched power regulator
CN101753024A (en) Pwm clock generation system and method to improve transient response of a voltage regulator
JP2733446B2 (en) Power control device control method
US5490056A (en) Inverter apparatus having two control modes and apparatus using the same
JPH06233530A (en) Variable-gain voltage control system of dc/dc converter using detection of load current
JP3367737B2 (en) Control device for grid-connected inverter
JP2006146525A (en) Power supply and method for compensating load voltage of power supply
JP2001197732A (en) Control device for semiconductor power converter
JPH089682A (en) Induction machine control apparatus
JP2936779B2 (en) Induction motor speed control method by inverter
JP3752804B2 (en) AC machine control device
JPH01283057A (en) Chopper control apparatus
JPS6343975B2 (en)
Fritze et al. A Robust and Effective Control Method for the Cascaded Buck-Boost Converter Using a Single Controller
JP2544196Y2 (en) AC motor control device
JPH0364225B2 (en)
JPS645999Y2 (en)
JPH03265486A (en) Inverter control system
JPS6260897B2 (en)
JPH1175372A (en) Power conversion device and power conversion method
JPH0364226B2 (en)
JPH03183357A (en) Chopper controller
JPH06178450A (en) Frequency controller linked to dc
JPH06245516A (en) Parallel operating device for cycloconverter
JPS601832B2 (en) Control device for power converter

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081226

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081226

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20091226

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20101226

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20111226

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 15

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 16

Free format text: PAYMENT UNTIL: 20131226

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 16

Free format text: PAYMENT UNTIL: 20131226

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term