JP2730107B2 - Current mirror circuit - Google Patents
Current mirror circuitInfo
- Publication number
- JP2730107B2 JP2730107B2 JP63298972A JP29897288A JP2730107B2 JP 2730107 B2 JP2730107 B2 JP 2730107B2 JP 63298972 A JP63298972 A JP 63298972A JP 29897288 A JP29897288 A JP 29897288A JP 2730107 B2 JP2730107 B2 JP 2730107B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- input terminal
- output
- shunt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、カレントミラー回路に関し、特に、ミラー
比の小さいカレントミラー回路を少ない抵抗素子で実現
することのできるカレントミラー回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current mirror circuit, and more particularly to a current mirror circuit that can realize a current mirror circuit having a small mirror ratio with a small number of resistance elements.
［従来の技術］ 従来のこの種カレントミラー回路としては、第２図に
示すものが知られている。即ち、演算増幅器101の出力
端子104に電流出力トランジスタ110の入力端子111を接
続し、該トランジスタの電流入力端子112は、抵抗素子
を介して基準電位に接続するとともに演算増幅器101の
反転入力端子103に接続し、並列抵抗回路網30の一端を
基準電位に接続し、その他端を演算増幅器101の非反転
入力端子102と電流源に接続し、電流出力トランジスタ1
10の電流出力端子113から出力電流を得るものである。[Prior Art] As a conventional current mirror circuit of this type, the one shown in FIG. 2 is known. That is, the input terminal 111 of the current output transistor 110 is connected to the output terminal 104 of the operational amplifier 101, and the current input terminal 112 of the transistor is connected to the reference potential via a resistance element and the inverting input terminal 103 of the operational amplifier 101 And one end of the parallel resistor network 30 is connected to the reference potential, and the other end is connected to the non-inverting input terminal 102 and the current source of the operational amplifier 101, and the current output transistor 1
An output current is obtained from ten current output terminals 113.
この回路では、演算増幅器101の反転入力端子103と非
反転入力端子102とのそれぞれと基準電位間に接続され
た各抵抗の抵抗値比を変えて、入力電流IINに対して所
望の出力電流IOUTを出力電流トランジスタ110から取り
出していた。図示の例では、並列抵抗回路網30の抵抗素
子数が32であるが、この場合、演算増幅器101の非反転
入力端子102への入力電圧V+は、次式で与えられる。In this circuit, a desired output current with respect to the input current I IN is changed by changing the resistance value ratio of each resistor connected between each of the inverting input terminal 103 and the non-inverting input terminal 102 of the operational amplifier 101 and the reference potential. I OUT was taken out of the output current transistor 110. In the illustrated example, the number of resistance elements of the parallel resistance network 30 is 32. In this case, the input voltage V + to the non-inverting input terminal 102 of the operational amplifier 101 is given by the following equation.
V+＝IIN×r1r2…r32 一方、反転入力端子103の入力電圧V-は、IOUT×ｒで
あり、そして、V+＝V-の条件から次式の出力電流IOUTが
得られる。V + = I IN × r 1 whereas r 2 ... r 32, the input voltage V of the inverting input terminal 103 - is, I OUT × is r, and, V + = V - Output current I OUT condition from the following formula Is obtained.
_IOUT＝（IIN×r1r2…r32）/r カレントミラー比を精度よく得るためにはr1〜r32は
ｒと同一抵抗値のユニット抵抗を用いるのが好都合であ
るので、r1＝r2＝r3…＝r32＝ｒとすると、出力電流I
OUTは、 IOUT＝IIN/32 となる。_I OUT = (I IN × r 1 r 2 ... R 32 ) / r In order to accurately obtain the current mirror ratio, it is convenient to use a unit resistor having the same resistance value as r for r 1 to r 32 . Assuming that r 1 = r 2 = r 3 … = r 32 = r, the output current I
OUT is I OUT = I IN / 32.
［発明が解決しようとする問題点］ 上述した従来のカレントミラー回路は、入出力電流伝
達比が小さくなると、それに反比例して使用する抵抗素
子の数が増する。そのため、入出力電流伝達比が小さい
回路を集積化した場合、使用する抵抗素子のために多く
の面積を割かなければならない。一般に、広い面積にわ
たって抵抗素子を形成する場合には、抵抗素子間で抵抗
値のばらつきは大きくなる。従って、従来の回路は、高
集積化が困難なものであり、また、高精度のカレントミ
ラー比の回路を形成するのが困難なものであった。[Problems to be Solved by the Invention] In the conventional current mirror circuit described above, when the input / output current transmission ratio decreases, the number of resistance elements used increases in inverse proportion thereto. Therefore, when a circuit having a small input / output current transmission ratio is integrated, a large area must be devoted to a resistor element to be used. In general, when a resistance element is formed over a large area, a variation in resistance value between the resistance elements increases. Therefore, it is difficult for the conventional circuit to be highly integrated, and it is difficult to form a circuit having a high-precision current mirror ratio.
［問題点を解決するための手段］ 本発明のカレントミラー回路は、非反転入力端子、反
転入力端子および出力端子を有する演算増幅器と、入力
端子、電流入力端子および電流出力端子を有しその入力
端子が前記演算増幅器の出力端子に接続された電流出力
増幅器と、一端が基準電位に接続され他端が前記演算増
幅器の反転入力端子と前記電流出力増幅器の電流入力端
子とに接続された抵抗素子と、第１、第２および第３の
端子を有しその第１の端子が基準電位に、その第２の端
子が前記演算増幅器の非反転入力端子に、その第３の端
子が入力電流源に接続された抵抗回路網とを具備し前記
電流出力増幅器の電流出力端子から出力電流を取り出す
ものであって、前記抵抗回路網は、分路抵抗素子で始ま
り分路抵抗素子で終わる、終端の分路抵抗素子と各直路
抵抗素子の抵抗値がｒで終端以外の分路抵抗素子の抵抗
値が2rであるラダー型抵抗回路網であり、各分路抵抗素
子の一端は共通に前記第１の端子に、終端の分路抵抗素
子の他端は前記第２の端子に、始端の分路抵抗素子の他
端は前記第３の端子に接続されているものである。[Means for Solving the Problems] A current mirror circuit according to the present invention includes an operational amplifier having a non-inverting input terminal, an inverting input terminal, and an output terminal, and an input amplifier having an input terminal, a current input terminal, and a current output terminal. A current output amplifier having a terminal connected to the output terminal of the operational amplifier, and a resistance element having one end connected to the reference potential and the other end connected to the inverting input terminal of the operational amplifier and the current input terminal of the current output amplifier. And a first, second, and third terminal having a first terminal at a reference potential, a second terminal at a non-inverting input terminal of the operational amplifier, and a third terminal at an input current source. And a resistor network connected to the current output amplifier for extracting an output current from a current output terminal of the current output amplifier, wherein the resistor network starts and ends with a shunt resistor. Shunt resistance A ladder-type resistance network in which the resistance value of the element and each shunt resistance element is r and the resistance value of the shunt resistance element other than the termination is 2r, and one end of each shunt resistance element is commonly connected to the first terminal. The other end of the terminal shunt resistor is connected to the second terminal, and the other end of the start shunt resistor is connected to the third terminal.
［実施例］ 次に、図面を参照して本発明の実施例について説明す
る。Example Next, an example of the present invention will be described with reference to the drawings.
第１図は、本発明の一実施例を示す回路図である。同
図において第３図の従来例のものと同一の部分には同一
の番号が付されているのでその部分に関する詳細な説明
は省略するが、本実施例は、従来例での並列抵抗回路網
30に替えて、ラダー型抵抗回路網20を用いている点で従
来例と相違している。このラダー型抵抗回路網は、分路
抵抗素子で始まって分路抵抗素子で終わるいわゆるＰ−
Ｐ型であり、その終端の分路抵抗素子のみが抵抗値がｒ
であり他の分路抵抗素子の抵抗値は2rである。また、直
路抵抗素子の抵抗値は全てｒである。而して、この抵抗
回路網の各分路抵抗素子の共通接続端は共通電位に、始
端の分路抵抗素子の他端は入力電流源に、また、終端の
分路抵抗素子の他端は演算増幅器101の非反転入力端子1
02に接続されている。FIG. 1 is a circuit diagram showing one embodiment of the present invention. In this figure, the same parts as those of the conventional example shown in FIG. 3 are denoted by the same reference numerals, and therefore detailed description thereof will be omitted.
This is different from the conventional example in that a ladder-type resistor network 20 is used instead of 30. This ladder-type resistance network is a so-called P-type circuit which starts with a shunt resistance element and ends with a shunt resistance element.
P-type, and only the terminal shunt resistance element has a resistance value of r
And the resistance value of the other shunt resistance elements is 2r. In addition, the resistance values of the direct resistance elements are all r. Thus, the common connection end of each shunt resistance element of this resistance network is at a common potential, the other end of the start shunt resistance element is an input current source, and the other end of the end shunt resistance element is Non-inverting input terminal 1 of operational amplifier 101
Connected to 02.
このような回路構成では、終端の分路抵抗に流れる電
流I+は、IIN/2Nとなる。ここで、Ｎは直路抵抗素子数で
あって、第１図図示の場合はＮ＝５である。従って、こ
の場合、 I+＝IIN/25＝IIN/32 となる。よって、演算増幅器101の非反転入力端子102へ
の入力電圧V+は、次式で与えられる。In such a circuit configuration, the current I + flowing through the terminal shunt resistor is I IN / 2N . Here, N is the number of direct path resistance elements, and N = 5 in the case of FIG. Therefore, in this case, I + = I IN / 25 = I IN / 32. Therefore, the input voltage V + to the non-inverting input terminal 102 of the operational amplifier 101 is given by the following equation.
V+＝I+・ｒ＝（IIN/32）・ｒ ＝IIN・r/32 従って、IOUTは次のようになる。 V + = I + · r = (I IN / 32) · r = I IN · r / 32 Therefore, I OUT is as follows.
IOUT＝IIN/32 2rとしてユニット抵抗ｒを２個使うものとすると、本
発明で必要とする抵抗ｒの数は17個となる。従来例でこ
のカレントミラー比を達成するに必要な素子数は33個で
あるので、本実施例の必要素子数は約半分であり、抵抗
の為に必要とするチップ面積も約半分となる。そして、
各抵抗を限定された領域内で形成しうるようになるた
め、各抵抗値間の比精度が高くとれ、従って、高精度な
カレントミラー比が得られる。Assuming that I OUT = I IN / 32 2r and two unit resistors r are used, the number of resistors r required in the present invention is 17 pieces. Since the number of elements required to achieve this current mirror ratio in the conventional example is 33, the number of elements required in this embodiment is about half, and the chip area required for resistors is also about half. And
Since each resistor can be formed within a limited area, the ratio accuracy between the resistance values can be high, and therefore, a highly accurate current mirror ratio can be obtained.
一般に、カレントミラー比を1/2nにとる場合には、従
来例で必要とするユニット抵抗の数は2n＋１個であるの
に対し、本発明では、3n＋２個となる。例えばｎ＝８で
は、従来例で257個必要であるのに対し、本発明におい
ては26個で済む。In general, when the current mirror ratio is set to 1/2 n , the number of unit resistors required in the conventional example is 2 n +1 whereas in the present invention, it is 3 n +2. For example, when n = 8, the conventional example requires 257, whereas the present invention requires only 26.
なお、以上の実施例では、出力トランジスタ側の抵抗
の抵抗値はｒであるものであったが、本発明はこれに限
定されるものではなく、例えば、2rあるいはその他の値
のものであってもよい。In the above embodiment, the resistance value of the resistor on the output transistor side is r. However, the present invention is not limited to this. For example, 2r or another value may be used. Is also good.
［発明の効果］ 以上説明したように本発明は、演算増幅器と電流出力
トランジスタとを用いたカレントミラー回路において、
ラダー型抵抗回路網を演算増幅器の非反転入力端子に接
続したものであるのて、本発明によれば、カレントミラ
ー比が小さい場合でもチップ面積を多く使用することが
なく、かつ、高精度なカレントミラー回路を容易に得る
ことができる。[Effect of the Invention] As described above, the present invention relates to a current mirror circuit using an operational amplifier and a current output transistor,
Since the ladder-type resistor network is connected to the non-inverting input terminal of the operational amplifier, according to the present invention, even when the current mirror ratio is small, a large chip area is not used, and high accuracy is achieved. A current mirror circuit can be easily obtained.
【図面の簡単な説明】 第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図である。 20……ラダー型抵抗回路網、101……演算増幅器、110…
…電流出力トランジスタ、112……電流入力端子、113…
…電流出力端子、IIN……入力電流、IOUT……出力電
流、ｒ、2r……抵抗素子またはその抵抗値。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing one embodiment of the present invention, and FIG. 2 is a circuit diagram showing a conventional example. 20 ... Ladder type resistance network, 101 ... Operational amplifier, 110 ...
... Current output transistor, 112 ... Current input terminal, 113 ...
… Current output terminal, I IN … Input current, I OUT … Output current, r, 2r… Resistance element or its resistance value.
Claims (1)
力端子を有する演算増幅器と、入力端子、電子入力端子
および電流出力端子を有しその入力端子が前記演算増幅
器の出力端子に接続された電流出力増幅器と、一端が基
準電位に接続され他端が前記演算増幅器の第１の入力端
子と前記電流出力増幅器の電流入力端子とに接続された
抵抗素子と、第１、第２および第３の端子を有しその第
１の端子が基準電位に、その第２の端子が前記演算増幅
器の第２の入力端子に、その第３の端子が入力電流源に
接続された抵抗回路網とを具備し前記電流出力増幅器の
電流出力端子から出力電流を取り出すカレントミラー回
路において、前記抵抗回路網は、分路抵抗素子で始まり
分路抵抗素子で終わる、終端の分路抵抗素子と各直路抵
抗素子の抵抗値がｒで終端以外の分路抵抗素子の抵抗値
が2rであるラダー型抵抗回路網であって、各分路抵抗素
子の一端は共通に前記第１の端子に、終端の分路抵抗素
子の他端は前記第２の端子に、始端の分路抵抗素子の他
端は前記第３の端子に接続されたものであることを特徴
とするカレントミラー回路。1. An operational amplifier having a first input terminal, a second input terminal, and an output terminal, and an input terminal having an input terminal, an electronic input terminal, and a current output terminal, wherein the input terminal is connected to an output terminal of the operational amplifier. A current output amplifier, a resistance element having one end connected to a reference potential and the other end connected to a first input terminal of the operational amplifier and a current input terminal of the current output amplifier, A resistor network having a third terminal, a first terminal of which is connected to a reference potential, a second terminal of which is connected to a second input terminal of the operational amplifier, and a third terminal of which is connected to an input current source. And a current mirror circuit for extracting an output current from a current output terminal of the current output amplifier, wherein the resistor network includes a shunt resistor element at the end, a shunt resistor element at the end, and a shunt resistor. The resistance value of the resistance element Wherein the resistance value of the shunt resistance element other than the termination is 2r, wherein one end of each shunt resistance element is commonly connected to the first terminal, and the other end of the termination shunt resistance element. A current mirror circuit, wherein the second terminal is connected to the second terminal, and the other end of the shunt resistance element at the start is connected to the third terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298972A JP2730107B2 (en) | 1988-11-26 | 1988-11-26 | Current mirror circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298972A JP2730107B2 (en) | 1988-11-26 | 1988-11-26 | Current mirror circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02145004A JPH02145004A (en) | 1990-06-04 |
| JP2730107B2 true JP2730107B2 (en) | 1998-03-25 |
Family
ID=17866570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298972A Expired - Lifetime JP2730107B2 (en) | 1988-11-26 | 1988-11-26 | Current mirror circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2730107B2 (en) |
-
1988
- 1988-11-26 JP JP63298972A patent/JP2730107B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02145004A (en) | 1990-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| US4104575A (en) | Constant current semiconductor circuit arrangement | |
| JP2730107B2 (en) | Current mirror circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| US4825104A (en) | Comparator | |
| KR100201037B1 (en) | Active band pass filter | |
| JPH0467368B2 (en) | ||
| JPS6228606B2 (en) | ||
| US7057443B2 (en) | Temperature independent current source and active filter circuit using the same | |
| JPS59205815A (en) | Integrated circuit for generating terminal voltage adjustable by digital signal | |
| JP2994069B2 (en) | Electronic volume circuit | |
| JPS582085A (en) | Hall element device | |
| JPS6017519A (en) | Constant current circuit | |
| JPH03136349A (en) | Manufacture of integrated circuit | |
| JP2542245B2 (en) | Voltage output circuit | |
| SU1372592A1 (en) | Simulator of electric resistance (conductivity) | |
| JPH0330828B2 (en) | ||
| JPH0254965B2 (en) | ||
| RU1815625C (en) | Constant-current source | |
| JPS6059413A (en) | Voltage stabilized integrated circuit device | |
| KR900008755B1 (en) | Input offset current compensation circuit of differential amplifier | |
| JP2880714B2 (en) | Integrated circuit | |
| JPS58207119A (en) | Current source circuit | |
| JPS6388913A (en) | Comaprator circuit | |
| JPH033521A (en) | Programmable current source |