JP2727578B2 - Method for evaluating characteristics of thin film transistor - Google Patents

Method for evaluating characteristics of thin film transistor

Info

Publication number
JP2727578B2
JP2727578B2 JP19862588A JP19862588A JP2727578B2 JP 2727578 B2 JP2727578 B2 JP 2727578B2 JP 19862588 A JP19862588 A JP 19862588A JP 19862588 A JP19862588 A JP 19862588A JP 2727578 B2 JP2727578 B2 JP 2727578B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
signal
liquid crystal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19862588A
Other languages
Japanese (ja)
Other versions
JPH0246494A (en
Inventor
健一 梁井
賢一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19862588A priority Critical patent/JP2727578B2/en
Publication of JPH0246494A publication Critical patent/JPH0246494A/en
Application granted granted Critical
Publication of JP2727578B2 publication Critical patent/JP2727578B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概 要〕 液晶駆動用薄膜トランジスタの特性評価方法に係り、
特に液晶が封入されたパネル状態でのTFT特性を非破壊
で評価する方法に関し、 液晶表示装置の駆動用TFTの電気的評価を、非破壊で
行えるようにすることを目的とし、 対向配置された一対の基板の一方の基板表面に複数個
の画素電極と薄膜トランジスタとを対応づけて設け、他
方の基板表面に画素電極に対向して対向電極を形成し、
且つそれら基板間に液晶を挟持した構成の液晶表示装置
における薄膜トランジスタの特性評価において、前記対
向電極に交流信号を印加した状態で、複数の薄膜トラン
ジスタのドレイン電極を共通接続したバスライン上で検
出される交流信号の、前記印加交流信号に対する位相の
ずれを測定し、該位相のずれに基づいて前記薄膜トラン
ジスタのチャネル抵抗を評価する構成とする。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method for evaluating characteristics of a thin film transistor for driving a liquid crystal,
In particular, regarding the method of non-destructively evaluating the TFT characteristics in the panel state in which liquid crystal is sealed, the TFTs for driving the liquid crystal display device are electrically opposed to each other, with the aim of enabling non-destructive electrical evaluation. A plurality of pixel electrodes and thin film transistors are provided in association with one substrate surface of a pair of substrates, and a counter electrode is formed on the other substrate surface so as to face the pixel electrode,
In addition, in the characteristic evaluation of the thin film transistor in the liquid crystal display device having the configuration in which the liquid crystal is sandwiched between the substrates, it is detected on the bus line to which the drain electrodes of the plurality of thin film transistors are commonly connected in a state where the AC signal is applied to the counter electrode. The phase shift of the AC signal with respect to the applied AC signal is measured, and the channel resistance of the thin film transistor is evaluated based on the phase shift.

〔産業上の利用分野〕[Industrial applications]

本発明は液晶駆動用薄膜トランジスタ(TFT)の特性
評価方法に係り、特に液晶が封入されたパネル状態での
TFT特性を非破壊で評価する方法に関する。
The present invention relates to a method for evaluating characteristics of a thin film transistor (TFT) for driving a liquid crystal, and particularly to a panel in which a liquid crystal is sealed.
The present invention relates to a method for non-destructively evaluating TFT characteristics.

液晶表示装置は低消費電力,軽量,カラー表示が容易
などの特徴を有することから、ポケットTVやOA端末機器
などの平面表示装置として、広範な市場を得つつある。
特に大容量で鮮明な階調表示が得られる薄膜トランジス
タ駆動のアクティブマトリクス型液晶表示装置に関して
は、一部実用化されるとともに現在盛んに開発・研究が
行われている。
Since liquid crystal display devices have characteristics such as low power consumption, light weight, and easy color display, they are gaining a wide market as flat display devices such as pocket TVs and OA terminal devices.
In particular, a thin film transistor driven active matrix type liquid crystal display device capable of obtaining a large-capacity and clear gradation display is partially put into practical use and is being actively developed and researched.

TFTの電流−電圧特性は、一般にゲート,ドレイン,
ソース端子に電気的接続を行なって測定されるが、液晶
が封入された完成パネルは、ソース端子に外部回路を接
続できないため、寿命試験などで表示異常が生じた場合
には、パネルを破壊してTFTの測定を行なっていた。
The current-voltage characteristics of a TFT are generally gate, drain,
The measurement is made by making an electrical connection to the source terminal.However, since a completed panel with liquid crystal cannot be connected to an external circuit at the source terminal, if a display abnormality occurs during a life test, the panel is destroyed. TFT measurement.

〔従来の技術〕[Conventional technology]

TFT特性を評価するには第7図に示す如く、ゲート電
極G及びドレイン電極Dをそれぞれ電源11,12に接続
し、この電源を所定の電圧に設定した時、ソース電極S
に接続された電流計Aにより電流を測定する。
To evaluate the TFT characteristics, as shown in FIG. 7, the gate electrode G and the drain electrode D are connected to power supplies 11 and 12, respectively, and when this power supply is set to a predetermined voltage, the source electrode S
The current is measured by the ammeter A connected to the.

実際の液晶パネルでは、TFTがマトリクス状に配置さ
れ、更に液晶が封入されていて、TFTのソース電極に電
気的な接触を行うことができないため、直接電流を測定
できない。そこで、寿命試験などにより表示に異常が生
じた場合には、パネルを破壊してTFT特性の電気的評価
を行うしか方法がなかった。
In an actual liquid crystal panel, the TFTs are arranged in a matrix and are further filled with liquid crystal, so that electrical contact cannot be made with the source electrodes of the TFTs, so that a direct current cannot be measured. Therefore, when an abnormality occurs in the display due to a life test or the like, the only method is to destroy the panel and conduct an electrical evaluation of the TFT characteristics.

〔発明が解決しようとする課題〕 上述したように従来は、完成パネルのTFT特性を評価
するには、パネルを破壊して測定する以外の方法がな
い。しかし、一度パネルを破壊してしまうと再びパネル
としての評価ができない上、寿命試験もその時点で終了
せざるを得ないという問題がある。
[Problems to be Solved by the Invention] Conventionally, as described above, there is no other method for evaluating the TFT characteristics of a completed panel except for measuring by destroying the panel. However, once the panel is destroyed, it cannot be evaluated again as a panel, and the life test must be completed at that point.

本発明は液晶表示装置の駆動用TFTの電気的評価を、
非破壊で行えるようにすることを目的とする。
The present invention provides an electrical evaluation of a driving TFT for a liquid crystal display device,
The purpose is to be able to perform non-destructively.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は第1図(a)に示すように、TFT基板Pと液
晶を挟んで対向する対向基板P′上に形成された対向電
極E′に交流信号SIを加え、TFTのドレイン電極Dが接
続されたバスライン,例えばドレインバスラインBDで検
出された交流信号SOの、上記交流信号SIに対する位相の
ずれφを、所定のゲートバイアス電圧に対して測定し、
得られた位相ずれφから後述する関係によりチャネル抵
抗を求める。
The present invention, as shown in FIG. 1 (a), facing the counter substrate P AC signal S I to the 'counter electrode E formed on the' added to sandwich the TFT substrate P and the liquid crystal, the drain electrode D of the TFT Is measured with respect to a predetermined gate bias voltage for a phase shift φ of the AC signal S O detected on the bus line to which the AC signal S O is connected, for example, the drain bus line BD, with respect to the AC signal S I.
From the obtained phase shift φ, the channel resistance is determined by the relationship described later.

対向電極E′が第1図(a)に示すように共通電極の
場合は、測定バスラインに接続された全TFTの特性の総
和が測定される。
When the counter electrode E 'is a common electrode as shown in FIG. 1A, the sum of the characteristics of all the TFTs connected to the measurement bus line is measured.

第1図(b)に見られる如く、対向電極E′が前記ド
レンイン電極Dに接続されたバスラインBDに直行するス
トライプ状パターンを有する電極の場合は、ストライプ
状の対向電極E′のうち特定の電極にのみ交流信号SI
印加することにより、上記特定のストライプ状の対向電
極E′とTFT基板P側のバスラインBDとの交点に位置す
る特定の1個のTFT特性を測定することができる。
As shown in FIG. 1 (b), when the counter electrode E 'is an electrode having a stripe pattern perpendicular to the bus line BD connected to the drain-in electrode D, of the stripe-shaped counter electrode E', by applying an alternating signal S I only to certain electrodes, measuring a specific one TFT characteristics at the intersection of the specific stripe shaped counter electrode E 'and the bus line B D of the TFT substrate P side can do.

なお第1図(a),(b)において、VGはバイアス電
源、Gはゲート電極、Sはソース電極、Eは画素電極で
ある。
Note 1 (a), (b), the the V G bias power, G is the gate electrode, S is the source electrode, E is a pixel electrode.

〔作 用〕(Operation)

上記測定における被測定回路である1個の画素は、第
2図に示す等価回路で表される。即ち、1個の画素は画
素電極E部の液晶容量CLとTFTのチャネル抵抗Rが直列
に接続され、これとバスライン部の液晶容量CBとが並列
に接続されたものに、更にドレインバスライン抵抗RB
直列に接続された構成となる。
One pixel which is the circuit under measurement in the above measurement is represented by an equivalent circuit shown in FIG. That is, one pixel has a liquid crystal capacitance C L of a pixel electrode E and a channel resistance R of a TFT connected in series, and a liquid crystal capacitance C B of a bus line part connected in parallel to the pixel. a configuration in which bus line resistance R B are connected in series.

この回路の複素インピーダンスZは、 Z=[RB{R2+(ZL+ZB}+ZB 2R −i{R2ZB+ZBZL(ZL+ZB)}] /{R2+(ZL+ZB} …… となる。ここで、 ω=2πf(f:交流信号の周波数) である。Complex impedance Z of the circuit, Z = [R B {R 2 + (Z L + Z B) 2} + Z B 2 R -i {R 2 Z B + Z B Z L (Z L + Z B)}] / { R 2 + (Z L + Z B ) 2 } here, ω = 2πf (f: frequency of AC signal).

上式より入力交流信号SIと出力交流信号SOとの間には
位相のずれφが生じる。位相ずれφと誘電損失tanδの
δとの間には φ=(π/2)+δ の関係があるので、φとtanδのいずれかを測定する。
この誘電損失tanδは、 となるので、tanδよりチャネル抵抗Rを求めることが
できる。
From the above equation, a phase shift φ occurs between the input AC signal S I and the output AC signal S O. Since there is a relationship of φ = (π / 2) + δ between the phase shift φ and δ of the dielectric loss tanδ, either φ or tanδ is measured.
This dielectric loss tanδ is Therefore, the channel resistance R can be obtained from tan δ.

式よりチャネル抵抗Rが、 の時、誘電損失tanδは極大,即ち位相のずれφは極大
となる。
From the equation, the channel resistance R is In this case, the dielectric loss tan δ is maximized, that is, the phase shift φ is maximized.

第3図に誘電損失tanδのチャネル抵抗Rに対する周
波数依存性を示す。
FIG. 3 shows the frequency dependence of the dielectric loss tan δ on the channel resistance R.

一方、TFTのチャネル抵抗Rはゲートバイアスの変化
に応じて変化し、第5図に示すように測定周波数(印加
交流信号SIの周波数)fに対応したゲートバイアス値で
tanδは極大値を持つ。従って、あるゲートバイアス値
でtanδが極大となったとすると、そのゲートバイアス
値におけるチャネル抵抗Rを、測定周波数fとCL,CB
ら上記式を用いて直ちに求めることができる。この場
合には、ドレイン電極に接続されたバスライン抵抗RB
値が既知である必要はない。
On the other hand, channel resistance R of the TFT varies depending on the change of the gate bias, the gate bias value corresponding to the fifth (the frequency of the applied AC signal S I) measurement frequency, as shown in FIG f
tanδ has a maximum value. Therefore, assuming that a tanδ at a certain gate bias value maximum, the channel resistance R in the gate bias value, the measurement frequency f and C L, can be obtained immediately from the C B using the above equation. In this case, the value of the connected bus line resistance R B to the drain electrode need not be known.

この関係を利用すれば、ゲートバイアスを変化させて
tanδが極値をとるゲートバイアス値の周波数依存性を
測定することにより、容易にTFT特性を評価することが
可能である。
By using this relationship, you can change the gate bias
By measuring the frequency dependence of the gate bias value at which tan δ takes an extreme value, it is possible to easily evaluate the TFT characteristics.

即ち、ゲートバイアスを変化させて、tanδが極値を
とるゲートバイアス値の周波数依存性を求めておく。こ
の関係は、あるゲートバイアスにおいてtanδが極値を
とるための印加交流信号SIの周波数fを示している。
CL,CBが既知であれば、上記式により周波数fに対す
るチャネル抵抗Rが定まる。従って上記周波数fとゲー
トバイアスとの対応関係から、ゲートバイアスに対する
チャネル抵抗が容易に得られ、TFT特性の評価を行うこ
とができる。
That is, by changing the gate bias, the frequency dependence of the gate bias value at which tan δ takes an extreme value is obtained in advance. This relationship shows the frequency f of the applied AC signal S I for taking tanδ extrema in some gate bias.
If C L and C B are known, the above equation determines the channel resistance R with respect to the frequency f. Therefore, the channel resistance with respect to the gate bias can be easily obtained from the correspondence between the frequency f and the gate bias, and the TFT characteristics can be evaluated.

このように本発明では、対向電極E′に交流信号SI
加え、TFTのドレイン電極に接続されたバスラインBD
検出される交流信号SOの位相のずれφを測定することに
より、TFT特性を評価できるので、パネルを破壊せずにT
FT特性が測定できる。
In this way the present invention, by an alternating signal S I in addition to the counter electrode E ', to measure the phase shift φ of the AC signal S O detected by the bus line B D connected to the drain electrode of the TFT, Since TFT characteristics can be evaluated, T
FT characteristics can be measured.

〔実 施 例〕〔Example〕

以下本発明の一実施例を第4図(a),(b)〜第6
図を用いて説明する。
Hereinafter, one embodiment of the present invention will be described with reference to FIGS.
This will be described with reference to the drawings.

第4図(a),(b)に本実施例に使用した位相のず
れ測定回路を示す。
4 (a) and 4 (b) show a phase shift measuring circuit used in this embodiment.

本実施例においては位相ずれφの測定を、100Hz以上
の周波数に対しては第4図(a)に示す如く、YHP社製
のLCRメータ4274Aを使用し、100Hz以下の周波数に対し
ては(b)に示すように、NFブロック社製のロックイン
アンプLI−575を用いて行なった。
In this embodiment, the measurement of the phase shift φ is performed by using an LCR meter 4274A manufactured by YHP for frequencies of 100 Hz or more, as shown in FIG. As shown in b), this was performed using a lock-in amplifier LI-575 manufactured by NF Block.

以下その測定方法を説明する。 Hereinafter, the measurement method will be described.

まず第4図(a)に示す測定回路を用いて、画素電極
部の液晶容量CLと、バスライン部の液晶容量CBを測定す
る。チャネル抵抗Rはゲートバイアスが低い時は大き
く、高い時は小さい。そこでゲートバイアスを変化させ
て容量Cを測定すると、第2図の等価回路から明らかな
ように、ゲートバイアスが低い時の容量Cはバスライン
部の容量CBに略等しく、高い時の容量Cは上記CBと画素
電極部の容量CLとの和となる。従ってこの両者からCB
CLが求まる。
First, using the measurement circuit shown in 4 (a), is measured and the liquid crystal capacitance C L of the pixel electrode portion, a liquid crystal capacitance C B of the bus line part. The channel resistance R is large when the gate bias is low, and small when the gate bias is high. Therefore, when the capacitance C is measured by changing the gate bias, the capacitance C when the gate bias is low is substantially equal to the capacitance C B of the bus line portion, and the capacitance C when the gate bias is high, as is clear from the equivalent circuit of FIG. is the sum of the capacitance C L of the C B and the pixel electrode portion. Therefore, from both, C B and
C L is found.

またドレイン電極に接続するバスラインの抵抗RBは設
計的に定まる値であって、各パネルについてほぼ一定と
なる。従って同種の液晶パネルについて測定しておく等
により求めることができる。
The resistance R B of the bus line connected to the drain electrode is a value determined in design, is substantially constant for each panel. Therefore, it can be determined by measuring the same type of liquid crystal panel.

上述のように第2図の等価回路に示したCL,CB,RBおよ
びRのうち、3つが既知となるので、第4図(a)の測
定回路により、ゲートバイアスを変化させながら、対向
電極E′に交流信号SIを印加してドレインバスラインBD
上でtanδを測定し、得られた測定値と上記CL,CB,RB
から、前述の式によりチャネル抵抗Rを求めることが
できる。
As described above, three of C L , C B , R B, and R shown in the equivalent circuit of FIG. 2 are known, so that the measurement circuit of FIG. , by applying an AC signal S I to the counter electrode E 'drain bus line B D
The tan δ is measured above, and the channel resistance R can be obtained from the measured values and the above-mentioned C L , C B , and R B by the above-described formula.

更にtanδが極大となるゲートバイアス値を、周波数
を変えて測定すれば、ゲートバイアスとチャネル抵抗R
との間には、第3図および第5図の関係があり、式か
ら容易にチャネル抵抗Rを求めることができる。
Further, if the gate bias value at which tan δ becomes a maximum is measured by changing the frequency, the gate bias and the channel resistance R
3 and FIG. 5, and the channel resistance R can be easily obtained from the equation.

上記LCRメータは100Hz以下の周波数域を測定できない
ので、このような低周波域に対しては第4図(b)に示
す測定回路を用いた。この場合はロックインアンプ2に
より、信号発生器4の出力信号と同一周波数を有する信
号の位相ずれφが求まる。前述したようにφは直ちにδ
に変換できるので、第4図(a)の測定回路を用いた時
と同じく、ゲートバイアスを変化させながらtanδを求
め、或いは、tanδが極値をとるゲートバイアス値の周
波数依存性を求めることによって、TFTのチャネル抵抗
Rを得ることができる。なおロックインアンプを用いれ
ば、100Hz以上の周波数域の測定も可能であり、全域に
わたって(b)の測定回路により測定できる。但し、こ
の測定回路では、前述のCLとCBを求めることができず、
これらを求めるため(a)のLCRメータを用いた測定回
路を併用した。
Since the LCR meter cannot measure a frequency range below 100 Hz, the measurement circuit shown in FIG. 4 (b) was used for such a low frequency range. In this case, the phase shift φ of the signal having the same frequency as the output signal of the signal generator 4 is obtained by the lock-in amplifier 2. As described above, φ immediately becomes δ
Thus, as in the case of using the measurement circuit of FIG. 4 (a), tan δ is obtained while changing the gate bias, or the frequency dependence of the gate bias value at which tan δ takes an extreme value is obtained. , TFT channel resistance R can be obtained. If a lock-in amplifier is used, measurement in a frequency range of 100 Hz or more is possible, and measurement can be performed over the entire range by the measurement circuit (b). However, in this measuring circuit can not determine the C L and C B above,
To obtain these, the measurement circuit using the LCR meter of (a) was used together.

第5図はこのようにして求めたゲートバイアスに対す
る誘電損失tanδの一例を示し、これより得られたゲー
トバイアスに対するTFTのチャネル抵抗・コンダクタン
ス(チャネル抵抗Rの逆数)即ち電流との関係を第6図
に示す。
FIG. 5 shows an example of the dielectric loss tan δ with respect to the gate bias obtained in this manner. The relationship between the gate bias and the channel resistance / conductance (reciprocal of the channel resistance R) of the TFT, that is, the current, is shown in FIG. Shown in the figure.

このようにして本実施例により、液晶パネルを破壊す
ることなくTFT特性を評価することができる。
Thus, according to this embodiment, the TFT characteristics can be evaluated without breaking the liquid crystal panel.

上記一実施例で説明したように、本発明では印加交流
信号SIと、ドレイン電極Dに接続されるバスラインBD
で検知される交流信号SOとの位相ずれφ,またはこのφ
に対応するtanδを測定することによって、液晶表示パ
ネルを破壊することなく、内部の薄膜トランジスタの特
性を評価できる。
As described in the one embodiment, the applied AC signal S I in the present invention, the phase shift between the AC signal S O that is detected on the bus line B D connected to the drain electrode D phi, or the phi
By measuring the tan δ corresponding to the above, the characteristics of the internal thin film transistor can be evaluated without breaking the liquid crystal display panel.

本発明に係る薄膜トランジスタの特性評価方法は、ど
のような構造のアクティブマトリクス型液晶表示装置に
おいても実施できる。例えば、独立したドレインバスラ
インを省略し、隣接する2本のスキャンバスライン(ゲ
ートバスライン)の一方にゲート電極Gを接続し、他方
にドレイン電極Dを接続した構成のゲート接続方式の液
晶表示装置〔特願昭61−212696参照〕では、上記ドレイ
ン電極Dが接続されたスキャンバスライン上で交流信号
を検知すればよい。
The method for evaluating the characteristics of a thin film transistor according to the present invention can be applied to an active matrix type liquid crystal display device having any structure. For example, a gate connection type liquid crystal display in which an independent drain bus line is omitted, a gate electrode G is connected to one of two adjacent scan bus lines (gate bus lines), and a drain electrode D is connected to the other. In the device (see Japanese Patent Application No. 61-212696), an AC signal may be detected on the scan bus line to which the drain electrode D is connected.

〔発明の効果〕〔The invention's effect〕

以上説明した如く本発明によれば、液晶パネルを破壊
せずに液晶駆動用TFTの特性を評価することができるの
で、寿命試験の解析および効率向上に寄与するところが
大きい。
As described above, according to the present invention, it is possible to evaluate the characteristics of the liquid crystal driving TFT without breaking the liquid crystal panel, which greatly contributes to analysis of a life test and improvement of efficiency.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a),(b)は本発明の構成説明図、 第2図は液晶表示装置の1画素分の等価回路を示す図、 第3図はチャネル抵抗に対する誘電損失の関係を示す
図、 第4図は本発明一実施例の測定回路を示す図、 第5図は上記一実施例の測定結果例を示す図、 第6図は上記一実施例による特性評価例を示す図、 第7図は従来の測定法説明図である。 図において、 PはTFT基板、P′は対向基板、Eは画素電極、E′は
対向電極、Tは薄膜トランジスタ、Gはゲート電極、S
はソース電極、Dはドレイン電極、BDはドレイン電極に
接続されたバスライン、BGはゲートバスライン、SIは印
加した交流信号、SOは検出された交流信号、φは位相ず
れ、tanδは誘電損失、CLは画素電極部の液晶容量、CB
はバスライン部の液晶容量、Rはチャネル抵抗、RBはド
レインに接続されるバスラインの抵抗を示す。
1 (a) and 1 (b) are diagrams illustrating the configuration of the present invention, FIG. 2 is a diagram illustrating an equivalent circuit for one pixel of a liquid crystal display device, and FIG. 3 is a diagram illustrating a relationship between a channel resistance and a dielectric loss. FIG. 4 is a diagram showing a measurement circuit according to one embodiment of the present invention, FIG. 5 is a diagram showing an example of measurement results of the above-mentioned embodiment, FIG. 6 is a diagram showing an example of characteristic evaluation according to the above-mentioned embodiment, FIG. 7 is an explanatory view of a conventional measuring method. In the figure, P is a TFT substrate, P 'is a counter substrate, E is a pixel electrode, E' is a counter electrode, T is a thin film transistor, G is a gate electrode, S
Source electrode, D is a drain electrode, B D bus line connected to the drain electrode, B G is the gate bus line, S I AC signal applied, S O is detected AC signal, phi is a phase shift, tanδ is dielectric loss, C L is the liquid crystal capacitance of the pixel electrode part, C B
The liquid crystal capacitance of the bus line portion, R represents a channel resistance, R B represents a resistance of the bus line connected to the drain.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】対向配置された一対の基板の一方の基板表
面に複数個の画素電極(E)と薄膜トランジスタ(T)
とを対応づけて設け、他方の基板表面に画素電極に対向
して対向電極(E′)を形成し、且つそれら基板間に液
晶を挟持した構成の液晶表示装置における薄膜トランジ
スタ(T)の特性評価において、 前記対向電極(E′)に交流信号(SI)を印加した状態
で、複数の薄膜トランジスタ(T)のドレイン電極
(D)を共通接続したバスライン(BD)上で検出される
交流信号(SO)の、前記印加交流信号(SI)に対する位
相のずれ(φ)を測定し、該位相のずれに基づいて前記
薄膜トランジスタのチャネル抵抗(R)を評価すること
を特徴とする薄膜トランジスタの特性評価方法。
A plurality of pixel electrodes (E) and a thin film transistor (T) are provided on one substrate surface of a pair of substrates arranged opposite to each other.
The characteristic evaluation of a thin film transistor (T) in a liquid crystal display device having a configuration in which a counter electrode (E ′) is formed on the surface of the other substrate so as to face the pixel electrode, and a liquid crystal is sandwiched between the substrates. In the above, in a state where an AC signal (S I ) is applied to the counter electrode (E ′), an AC signal detected on a bus line (B D ) commonly connected to drain electrodes (D) of a plurality of thin film transistors (T). Measuring a phase shift (φ) of the signal (S O ) with respect to the applied AC signal (S I ), and evaluating a channel resistance (R) of the thin film transistor based on the phase shift. Characteristic evaluation method.
【請求項2】前記薄膜トランジスタ(T)のゲート電極
(G)に加えるゲートバイアス値対応に、前記位相のず
れ(φ)が極値となる印加交流信号(SI)の周波数を検
知し、該検知された周波数を用いて薄膜トランジスタの
チャネル抵抗(R)を評価することを特徴とする請求項
1記載の薄膜トランジスタの特性評価方法。
2. A frequency of an applied AC signal (S I ) at which the phase shift (φ) becomes an extreme value is detected corresponding to a gate bias value applied to a gate electrode (G) of the thin film transistor (T). 2. The method according to claim 1, wherein the channel resistance (R) of the thin film transistor is evaluated using the detected frequency.
【請求項3】前記対向電極(E′)を前記薄膜トランジ
スタ(T)のドレイン電極(D)を複数個共通接続した
バスライン(BD)に直交する複数個のストライプ状電極
により構成し、前記交流信号(SI)を印加するストライ
プ状電極を除く他のストライプ状電極を接地しておくこ
とを特徴とする請求項1及び請求項2記載の薄膜トラン
ジスタの特性評価方法。
3. The counter electrode (E ') is composed of a plurality of stripe-shaped electrodes orthogonal to a bus line (B D ) in which a plurality of drain electrodes (D) of the thin film transistor (T) are connected in common. 3. The method for evaluating characteristics of a thin film transistor according to claim 1, wherein other stripe-shaped electrodes except for the stripe-shaped electrode to which an AC signal (S I ) is applied are grounded.
JP19862588A 1988-08-08 1988-08-08 Method for evaluating characteristics of thin film transistor Expired - Lifetime JP2727578B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19862588A JP2727578B2 (en) 1988-08-08 1988-08-08 Method for evaluating characteristics of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19862588A JP2727578B2 (en) 1988-08-08 1988-08-08 Method for evaluating characteristics of thin film transistor

Publications (2)

Publication Number Publication Date
JPH0246494A JPH0246494A (en) 1990-02-15
JP2727578B2 true JP2727578B2 (en) 1998-03-11

Family

ID=16394311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19862588A Expired - Lifetime JP2727578B2 (en) 1988-08-08 1988-08-08 Method for evaluating characteristics of thin film transistor

Country Status (1)

Country Link
JP (1) JP2727578B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9810761B2 (en) 2003-06-27 2017-11-07 Qualcomm Incorporated Local area network assisted positioning

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351972A (en) * 1990-04-26 1992-12-07 Genrad Inc Testing method of control matrix for flat panel display
JPH0434491A (en) * 1990-05-31 1992-02-05 Minato Electron Kk Active matrix substrate testing method and its test counter electrode substrate
CN103730384A (en) * 2013-12-13 2014-04-16 深圳市华星光电技术有限公司 TFT electrical property measuring method and device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9810761B2 (en) 2003-06-27 2017-11-07 Qualcomm Incorporated Local area network assisted positioning

Also Published As

Publication number Publication date
JPH0246494A (en) 1990-02-15

Similar Documents

Publication Publication Date Title
KR101432338B1 (en) Method of measuring physical property of tft liquid crystal panel, and device for measuring physical property of tft liquid crystal panel
US9798407B2 (en) High-sensitivity in-cell touch display device
US6995394B2 (en) Thin film transistor panel liquid crystal display
JPH07104506B2 (en) Ferroelectric liquid crystal panel
JP3558934B2 (en) Active matrix type liquid crystal display
KR970007455A (en) Liquid crystal display device and manufacturing method thereof
JP2727578B2 (en) Method for evaluating characteristics of thin film transistor
JP2870785B2 (en) Inspection method for thin film transistor matrix substrate
CN113314546B (en) Array substrate, array substrate testing method and display panel
JP3613968B2 (en) Semiconductor element inspection apparatus and semiconductor element inspection method
US5623211A (en) Device and a method for testing disconnection by grouping bus lines of a semiconductor device
JPH02310534A (en) Active matrix type liquid crystal display element
KR950034036A (en) Electro-optical display
JPH11326424A (en) Semiconductor element inspecting device and method
KR200179140Y1 (en) Lcd apparatus
JPH01119068A (en) Thin-film transistor
JPS63103297A (en) Characteristic evaluation for tft-lcd
JP3505423B2 (en) Liquid crystal cell and inspection method thereof
JP3364363B2 (en) Inspection method of liquid crystal display
KR100285624B1 (en) How to measure connection resistance of conductive balls
JPH0996796A (en) Liquid crystal display element
JPS6329263A (en) Direct current electric field measuring instrument
JP2612444B2 (en) Substrate inspection equipment for liquid crystal display
JPH05107303A (en) Transistor circuit characteristic inspection device
Huang et al. AMLCD flicker model considering the V/sub T/shift in a-Si: H TFT