JP2727574B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2727574B2
JP2727574B2 JP63191667A JP19166788A JP2727574B2 JP 2727574 B2 JP2727574 B2 JP 2727574B2 JP 63191667 A JP63191667 A JP 63191667A JP 19166788 A JP19166788 A JP 19166788A JP 2727574 B2 JP2727574 B2 JP 2727574B2
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon oxide
oxide film
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63191667A
Other languages
Japanese (ja)
Other versions
JPH0240919A (en
Inventor
裕司 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63191667A priority Critical patent/JP2727574B2/en
Publication of JPH0240919A publication Critical patent/JPH0240919A/en
Application granted granted Critical
Publication of JP2727574B2 publication Critical patent/JP2727574B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、高集
積の半導体集積回路装置の製造に適用して好適なもので
ある。
Description: BACKGROUND OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and is particularly suitable for application to the manufacture of a highly integrated semiconductor integrated circuit device.

〔発明の概要〕[Summary of the Invention]

本発明による半導体装置の製造方法は、基板上に形成
された導電層を覆うようにプラズマCVD法による酸化シ
リコン膜以外の絶縁膜を形成する工程と、絶縁膜上にプ
ラズマCVD法により酸化シリコン膜を形成する工程と、
酸化シリコン膜及び絶縁膜の所定部分を除去して導電層
の上に接続孔を形成する工程と、接続孔の内部に、シラ
ンによるタングステン化合物の還元反応によりタングス
テンを選択成長させる工程とを有することにより、タン
グステンの選択成長の選択性の向上を図り、半導体装置
の設計やプロセスの変更を最小限に抑え、特に絶縁膜と
してリンを含む酸化シリコン膜を用いた場合にはアルカ
リイオンの侵入によるトランジスタ特性の劣化等を防止
することができるようにしたものである。
A method of manufacturing a semiconductor device according to the present invention includes a step of forming an insulating film other than a silicon oxide film by a plasma CVD method so as to cover a conductive layer formed on a substrate; and a method of forming a silicon oxide film by a plasma CVD method on the insulating film. Forming a;
Forming a connection hole on the conductive layer by removing a predetermined portion of the silicon oxide film and the insulating film; and selectively growing tungsten by a reduction reaction of a tungsten compound with silane inside the connection hole. To improve the selectivity of the selective growth of tungsten, minimize the design and process changes of the semiconductor device, and especially when a silicon oxide film containing phosphorus is used as the insulating film, the transistor due to penetration of alkali ions. It is intended to prevent deterioration of characteristics and the like.

〔従来の技術〕[Conventional technology]

近年、高集積の半導体集積回路装置においては、拡散
層または金属配線上に形成したコンタクトホールまたは
スルーホールの内部にタングステン(W)を選択成長さ
せて埋め、その上に金属配線を形成することにより拡散
層または金属配線とのコンタクトをとる技術が用いられ
始めている。
In recent years, in a highly integrated semiconductor integrated circuit device, tungsten (W) is selectively grown and buried in a contact hole or a through hole formed on a diffusion layer or a metal wiring, and a metal wiring is formed thereon. Techniques for making contact with diffusion layers or metal wiring have begun to be used.

従来、このWの選択成長は、水素(H2)による六フッ
化タングステン(WF6)の還元反応により行われてい
る。しかし、この場合の反応温度は400〜600℃と高いた
め、融点の低いアルミニウム(Al)の配線上に形成され
たスルーホールの内部にWを選択成長させる場合のよう
に許容最高プロセス温度が450℃程度に制限される場合
には、このH2還元反応によるWの選択成長方法を用いる
ことは困難であった。
Conventionally, this selective growth of W has been performed by a reduction reaction of tungsten hexafluoride (WF 6 ) with hydrogen (H 2 ). However, since the reaction temperature in this case is as high as 400 to 600 ° C., the maximum allowable process temperature is 450 as in the case where W is selectively grown inside a through hole formed on an aluminum (Al) wiring having a low melting point. When the temperature is limited to about ° C, it is difficult to use the selective growth method of W by the H 2 reduction reaction.

一方、より低温でWを選択成長させることが可能な方
法として、シラン(SiH4)によるWF6の還元反応により
Wを選択成長させる方法が知られている。この方法によ
れば、180〜400℃程度の低温でWを選択成長させること
ができるので、Al配線上にWを選択成長させる場合にも
用いることができる。
On the other hand, as a method capable of selectively growing W at a lower temperature, a method of selectively growing W by a reduction reaction of WF 6 with silane (SiH 4 ) is known. According to this method, W can be selectively grown at a low temperature of about 180 to 400 ° C., so that it can also be used for selectively growing W on an Al wiring.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、本発明者の検討によれば、スルーホールが形
成される層間絶縁膜が特にリンシリケートガラス(PS
G)膜である場合には、Wの選択成長時にこのPSG膜の表
面にWの核が成長してしまい、Wの選択成長の選択性が
悪いという問題があった。
However, according to the study of the present inventor, the interlayer insulating film in which the through hole is formed is particularly formed of phosphorus silicate glass (PS
G) In the case of a film, the nucleus of W grows on the surface of the PSG film during the selective growth of W, and there is a problem that the selectivity of the selective growth of W is poor.

従って本発明の目的は、タングステンの選択成長の選
択性の向上を図ることができ、また、半導体装置の設計
やプロセスの変更を最小限に抑えることができ、場合に
よってはさらにアルカリイオンの侵入によるトランジス
タ特性の劣化等を防止することができる半導体装置の製
造方法を提供することにある。
Therefore, an object of the present invention is to improve the selectivity of selective growth of tungsten, to minimize the design and process change of a semiconductor device, and to further reduce the possibility of alkali ion penetration in some cases. An object of the present invention is to provide a method for manufacturing a semiconductor device which can prevent deterioration of transistor characteristics and the like.

〔課題を解決するための手段〕[Means for solving the problem]

本発明者は、上述の問題を解決するために種々実験を
行った結果、Wの選択成長時の下地がプラズマCVD(Che
mical Vapor Deposition)法により形成された酸化シリ
コン(SiOx)膜である場合にはこのSiOx膜上にはほとん
どWが成長しないことを見出した。
The present inventor has conducted various experiments in order to solve the above-mentioned problem.
It has been found that in the case of a silicon oxide (SiO x ) film formed by a mical vapor deposition method, W hardly grows on this SiO x film.

本発明は、このような本発明者が独自の実験により得
た知見に基づいて案出されたものである。
The present invention has been devised based on the knowledge obtained by the present inventor through independent experiments.

すなわち、本発明による半導体装置の製造方法は、基
板(1、2)上に形成された導電層(3、4)を覆うよ
うにプラズマCVD法による酸化シリコン膜以外の絶縁膜
(5)を形成する工程と、絶縁膜(5)上にプラズマCV
D法により酸化シリコン膜(6)を形成する工程と、酸
化シリコン膜(6)及び絶縁膜(5)の所定部分を除去
して導電層(3、4)の上に接続孔(H1、H2)を形成す
る工程と、接続孔(H1、H2)の内部に、シランによるタ
ングステン化合物の還元反応によりタングステン(7、
8)を選択成長させる工程とを有する。
That is, in the method of manufacturing a semiconductor device according to the present invention, an insulating film (5) other than a silicon oxide film is formed by a plasma CVD method so as to cover the conductive layers (3, 4) formed on the substrates (1, 2). And plasma CV on the insulating film (5)
A step of forming a silicon oxide film (6) by a method D; removing predetermined portions of the silicon oxide film (6) and the insulating film (5) to form connection holes (H 1 , H 2 ) is formed, and tungsten (7, 2 ) is formed in the connection holes (H 1 , H 2 ) by a reduction reaction of a tungsten compound with silane.
And 8) selectively growing.

上記酸化シリコン膜(6)の膜厚が約20nm以下である
と膜中のピンホールが増加して選択成長の選択性が低下
するおそれがあるので、この酸化シリコン膜(6)の膜
厚は約20nm程度以上とするのが好ましい。
If the thickness of the silicon oxide film (6) is less than about 20 nm, pinholes in the film may increase and the selectivity of selective growth may decrease. Preferably, the thickness is about 20 nm or more.

〔作用〕[Action]

上記した手段によれば、プラズマCVD法により形成さ
れた酸化シリコン膜(6)上ではタングステンの成長が
ほとんど起きず、選択成長させるべき表面にのみタング
ステンが成長する。これによって、タングステンの選択
成長の選択性の向上を図ることができる。また、タング
ステンの選択成長のためのプラズマCVD法による酸化シ
リコン膜は膜厚数10nmと薄くてよいため、半導体装置の
設計やプロセスの変更を最小限に抑えることができる。
さらに、PSG膜に代表されるリンを含む酸化シリコン膜
はアルカリイオンに対するバリア性が高いので、絶縁膜
としてこのリンを含む酸化シリコン膜を用いた場合に
は、アルカリイオンの侵入によるトランジスタ特性の劣
化等を防止することができる。
According to the above means, tungsten hardly grows on the silicon oxide film (6) formed by the plasma CVD method, and tungsten grows only on the surface to be selectively grown. Thereby, the selectivity of the selective growth of tungsten can be improved. Further, a silicon oxide film formed by a plasma CVD method for selective growth of tungsten may be as thin as several tens of nanometers, so that a change in the design and process of a semiconductor device can be minimized.
Furthermore, since a silicon oxide film containing phosphorus typified by a PSG film has a high barrier property against alkali ions, when a silicon oxide film containing phosphorus is used as an insulating film, deterioration of transistor characteristics due to penetration of alkali ions is reduced. Etc. can be prevented.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面を参照しながら
説明する。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図A〜第1図Cは本発明の一実施例による半導体
集積回路装置の製造方法を工程順に示す。
1A to 1C show a method of manufacturing a semiconductor integrated circuit device according to an embodiment of the present invention in the order of steps.

本実施例においては、第1図Aに示すように、あらか
じめ拡散層等(図示せず)が形成された例えばシリコン
(Si)の基板のような半導体基板1の上に形成された例
えばSiO2膜のような絶縁膜2の上に例えばAlから成る一
層目の配線3、4を形成した後、例えばCVD法により例
えばリン(P)を4.5重量%含むPSG膜5を層間絶縁膜と
して全面に形成する。このPSG膜5の膜厚は例えば600nm
程度である。次に、PSG膜5の全面にプラズマCVD法によ
り例えば膜厚が50nm程度のSiOx膜(以下、p−SiOx膜と
いう)6を低温で形成する。このプラズマCVDの際の反
応ガスとしては、(SiH4+N2O)、TEOS(テトタエトキ
シシラン)、(TEOS+O2)等を用いることができる。
In this embodiment, as shown in FIG. 1A, for example, SiO 2 formed on a semiconductor substrate 1 such as a silicon (Si) substrate on which a diffusion layer or the like (not shown) is formed in advance. After the first-layer wirings 3 and 4 made of, for example, Al are formed on the insulating film 2 such as a film, a PSG film 5 containing, for example, 4.5% by weight of phosphorus (P) is formed as an interlayer insulating film on the entire surface by, for example, a CVD method. Form. The thickness of the PSG film 5 is, for example, 600 nm.
It is about. Next, an SiO x film (hereinafter, referred to as a p-SiO x film) 6 having a thickness of, for example, about 50 nm is formed on the entire surface of the PSG film 5 by a plasma CVD method at a low temperature. As the reaction gas at the time of this plasma CVD, (SiH 4 + N 2 O), TEOS (tetotaethoxysilane), (TEOS + O 2 ), or the like can be used.

次に、これらのp−SiOx膜6及び層間絶縁膜5の所定
部分を例えば反応性イオンエッチング(RIE)により基
板表面と垂直方向に順次異方性エッチングして、第1図
Bに示すように、配線3、4の上にそれぞれスルーホー
ルH1、H2を形成する。
Next, predetermined portions of the p-SiO x film 6 and the interlayer insulating film 5 are sequentially anisotropically etched in a direction perpendicular to the substrate surface by, for example, reactive ion etching (RIE), as shown in FIG. 1B. Then, through holes H 1 and H 2 are formed on the wirings 3 and 4, respectively.

次に、例えば下式で表されるSiH4によるWF6の還元反
応によりWの選択成長を行う。この成長は180〜400℃の
範囲内の温度、例えば280℃で行う。
Next, W is selectively grown by, for example, a reduction reaction of WF 6 with SiH 4 represented by the following formula. This growth is performed at a temperature in the range of 180-400 ° C, for example, 280 ° C.

WF6(g)+SiH4(g) →W(s)+SiF4(g)+2H2(g) これによって、第1図Cに示すように、スルーホール
H1、H2内にWが選択成長し、これらのスルーホールH1
H2の内部がそれぞれW7、8により埋められる。この際、
p−SiOx膜6の上にはWはほとんど成長しない。
WF 6 (g) + SiH 4 (g) → W (s) + SiF 4 (g) + 2H 2 (g) As a result, as shown in FIG.
W grows selectively in H 1 and H 2 , and these through holes H 1 and H 2
Internal H 2 are filled by respective W7,8. On this occasion,
W hardly grows on the p-SiO x film 6.

この後、例えばAlから成る二層目の配線(図示せず)
の形成等の工程を経て、目的とする半導体集積回路装置
が完成される。
Thereafter, a second-layer wiring made of, for example, Al (not shown)
Through a process such as formation of a semiconductor integrated circuit device, a target semiconductor integrated circuit device is completed.

以上のように、この実施例によれば、非成長領域の表
面をp−SiOx膜6で覆った状態でSiH4によるWF6の還元
反応によりWの選択成長を行っているので、この非成長
領域の表面にはWの成長は起きず、スルーホールH1、H2
の内部にのみWが選択成長する。これによって、Wの選
択成長の選択性の向上を図ることができる。また、Wの
選択成長を低温で行うことができるので、上述のように
Al配線上にWを選択成長させることができる。
As described above, according to this embodiment, W is selectively grown by the reduction reaction of WF 6 with SiH 4 while the surface of the non-growth region is covered with the p-SiO x film 6. No W growth occurs on the surface of the growth area, and through holes H 1 and H 2
W grows selectively only inside. Thereby, the selectivity of the selective growth of W can be improved. Further, since the selective growth of W can be performed at a low temperature, as described above,
W can be selectively grown on the Al wiring.

さらに、Na+のようなアルカリイオンに対するバリア
性の高いPSG膜5を層間絶縁膜として用いているので、
アルカリイオンの侵入によるトランジスタ特性の劣化等
を防止することができ、これによって半導体集積回路装
置の信頼性の向上を図ることができる。
Furthermore, since the PSG film 5 having a high barrier property against alkali ions such as Na + is used as an interlayer insulating film,
Deterioration of transistor characteristics and the like due to intrusion of alkali ions can be prevented, whereby reliability of the semiconductor integrated circuit device can be improved.

本実施例によるWの選択成長方法は、MOSLSI、バイポ
ーラLSI、バイポーラ−CMOSLSI等の各種の半導体集積回
路装置の製造への適用が可能である。
The method for selectively growing W according to the present embodiment can be applied to the manufacture of various semiconductor integrated circuit devices such as a MOS LSI, a bipolar LSI, and a bipolar CMOS LSI.

以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the present invention are possible.

例えば、上述の実施例においては、一層目の配線3、
4上に形成されたスルーホールH1、H2をWで埋める場合
について説明したが、本発明は、例えば半導体基板1中
に形成された拡散層上に形成されたコンタクトホールを
Wで埋める場合にも適用することが可能である。また、
上述の実施例においては、層間絶縁膜としてPSG膜5を
用いているが、この層間絶縁膜としてはPSG膜5と異な
る絶縁膜を用いることも可能である。
For example, in the above-described embodiment, the first-layer wiring 3,
Although the case where the through holes H 1 and H 2 formed on the semiconductor substrate 1 are filled with W has been described, the present invention relates to a case where the contact hole formed on the diffusion layer formed in the semiconductor substrate 1 is filled with W, for example. It is also possible to apply to. Also,
In the above embodiment, the PSG film 5 is used as the interlayer insulating film. However, an insulating film different from the PSG film 5 can be used as the interlayer insulating film.

〔発明の効果〕〔The invention's effect〕

以上述べたように、本発明によれば、タングステンの
選択成長の選択性の向上を図ることができ、半導体装置
の設計やプロセスの変更を最小限に抑えることができ、
絶縁膜としてリンを含む酸化シリコン膜を用いた場合に
はアルカリイオンの侵入によるトランジスタ特性の劣化
等を防止することができる。
As described above, according to the present invention, it is possible to improve the selectivity of the selective growth of tungsten, and it is possible to minimize changes in the design and process of a semiconductor device,
In the case where a silicon oxide film containing phosphorus is used as the insulating film, deterioration of transistor characteristics and the like due to entry of alkali ions can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

第1図A〜第1図Cは本発明の一実施例による半導体集
積回路装置の製造方法を工程順に示す断面図である。 図面における主要な符号の説明 1:半導体基板、3、4:一層目の配線、 5:PSG膜、6:p−SiOx膜、7、8:W、H1、H2:スルーホー
ル。
1A to 1C are sectional views showing a method of manufacturing a semiconductor integrated circuit device according to an embodiment of the present invention in the order of steps. Description of the key symbols in drawings 1: semiconductor substrate, 3,4: first-layer wiring, 5: PSG film, 6: p-SiO x film, 7, 8: W, H 1, H 2: through-hole.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に形成された導電層を覆うようにプ
ラズマCVD法による酸化シリコン膜以外の絶縁膜を形成
する工程と、 上記絶縁膜上にプラズマCVD法により酸化シリコン膜を
形成する工程と、 上記酸化シリコン膜及び上記絶縁膜の所定部分を除去し
て上記導電層の上に接続孔を形成する工程と、 上記接続孔の内部に、シランによるタングステン化合物
の還元反応によりタングステンを選択成長させる工程と を有することを特徴とする半導体装置の製造方法。
A step of forming an insulating film other than a silicon oxide film by a plasma CVD method so as to cover a conductive layer formed on a substrate; and a step of forming a silicon oxide film on the insulating film by a plasma CVD method. Forming a connection hole on the conductive layer by removing a predetermined portion of the silicon oxide film and the insulating film; and selectively growing tungsten in the connection hole by a reduction reaction of a tungsten compound with silane. A method of manufacturing a semiconductor device, comprising:
JP63191667A 1988-07-30 1988-07-30 Method for manufacturing semiconductor device Expired - Fee Related JP2727574B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63191667A JP2727574B2 (en) 1988-07-30 1988-07-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63191667A JP2727574B2 (en) 1988-07-30 1988-07-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0240919A JPH0240919A (en) 1990-02-09
JP2727574B2 true JP2727574B2 (en) 1998-03-11

Family

ID=16278454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63191667A Expired - Fee Related JP2727574B2 (en) 1988-07-30 1988-07-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2727574B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425321A (en) * 1987-07-20 1989-01-27 Nec Corp Optical storage device
JPH0225568A (en) * 1988-07-15 1990-01-29 Hitachi Ltd Method for filling micropore with metal

Also Published As

Publication number Publication date
JPH0240919A (en) 1990-02-09

Similar Documents

Publication Publication Date Title
US5413962A (en) Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5614765A (en) Self aligned via dual damascene
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
KR100231764B1 (en) Method for forming contact portion of semiconductor device
JPH05304213A (en) Fabrication of semiconductor device
JPH1116918A (en) Copper wiring structure and its manufacturing method
US4983543A (en) Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit
US5607878A (en) Contact plug forming method
JPH07135188A (en) Manufacture of semiconductor device
JPS63147347A (en) Semiconductor device
JP2727574B2 (en) Method for manufacturing semiconductor device
JP3246046B2 (en) Deposition method of refractory metal film
US5455198A (en) Method for fabricating tungsten contact plug
JPH05206282A (en) Manufacturing method of multilayer wiring structure of semiconductor device
JP2702007B2 (en) Method for manufacturing semiconductor device
JPH053170A (en) Forming method of blanket tungsten plug
JPH0272629A (en) Manufacture of semiconductor device
JPH05308056A (en) Manufacture of semiconductor device
JP3245942B2 (en) Program method for mask ROM having two-layer wiring structure
JP2900718B2 (en) Semiconductor device and manufacturing method thereof
KR100342976B1 (en) Metal line of a semiconductor device and method of forming the same
JPS62269340A (en) Method of filling contact hole drilled in insulating isolation layer with tungsten
JP2000077417A (en) Formation of wiring of semiconductor element
JPH04127425A (en) Manufacture of semiconductor integrated circuit
JP2782912B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees