JP2723854B2 - Solid-state imaging device and manufacturing method thereof - Google Patents

Solid-state imaging device and manufacturing method thereof

Info

Publication number
JP2723854B2
JP2723854B2 JP7251546A JP25154695A JP2723854B2 JP 2723854 B2 JP2723854 B2 JP 2723854B2 JP 7251546 A JP7251546 A JP 7251546A JP 25154695 A JP25154695 A JP 25154695A JP 2723854 B2 JP2723854 B2 JP 2723854B2
Authority
JP
Japan
Prior art keywords
type region
charge
region
charge readout
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7251546A
Other languages
Japanese (ja)
Other versions
JPH0997893A (en
Inventor
健二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP7251546A priority Critical patent/JP2723854B2/en
Publication of JPH0997893A publication Critical patent/JPH0997893A/en
Application granted granted Critical
Publication of JP2723854B2 publication Critical patent/JP2723854B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、固体撮像装置及び
その製造方法に関する。
The present invention relates to a solid-state imaging device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】固体撮像装置は入射光等の情報入力を電
荷の形で蓄積し、その電荷を多数の転送電極によって順
次転送し、これを電気信号として取り出すことができ、
ビデオカメラ、FAX等に広く使用されている。
2. Description of the Related Art A solid-state imaging device accumulates information input such as incident light in the form of electric charges, sequentially transfers the electric charges by a large number of transfer electrodes, and can take out the electric signals.
Widely used for video cameras, faxes, etc.

【0003】図5は従来の固体撮像装置の一例であるラ
インセンサの平面図,図6は図5のX−X線断面図であ
る。
FIG. 5 is a plan view of a line sensor as an example of a conventional solid-state imaging device, and FIG. 6 is a sectional view taken along line XX of FIG.

【0004】この従来例は、シリコン基板の表面部のP
型領域(Pウェル202)の表面部に選択的に形成され
た第1のN型領域205を含むフォトダイオードと、第
1のN型領域205と所定間隔をおいてPウェル202
の表面部に選択的に形成された第2のN型領域でなる電
荷転送用の埋込チャネル203及びこれと前述のシリコ
ン基板の表面に設けられたゲート酸化膜206を介して
交差する第1の電荷転送電極208−1を含むCCDレ
ジスタと、第1の電荷転送電極208−1と結合し前述
の所定間隔部から第1のN型領域205にかけてゲート
酸化膜206を選択的に被覆する電荷読出電極210
と、層間絶縁膜211を介して第1のN型領域205上
に開孔を有し電荷読出電極210の縁端部から第1のN
型領域205の一部の上部を被覆する遮光膜212とを
有している。
In this conventional example, the P on the surface of a silicon substrate is
A photodiode including a first N-type region 205 selectively formed on the surface of the P-type region (P-well 202); and a P-well 202 at a predetermined distance from the first N-type region 205.
Buried channel 203 formed of a second N-type region selectively formed on the surface of the silicon substrate and the first channel crossing the buried channel 203 via the gate oxide film 206 provided on the surface of the silicon substrate. And a charge coupled to the first charge transfer electrode 208-1 and selectively covering the gate oxide film 206 from the above-mentioned predetermined interval to the first N-type region 205. Readout electrode 210
And an opening formed on the first N-type region 205 via the interlayer insulating film 211 and the first N-type region 205
A light shielding film 212 covering a part of the upper part of the mold region 205;

【0005】次に、この従来例の製造方法について説明
する。
Next, a description will be given of a manufacturing method of this conventional example.

【0006】まず、図8(a)に示すように、N型シリ
コン基板201の表面部にPウェル202を形成した
後、電荷転送部(以下CCD部)のN型領域(埋込チャ
ネル203)、P+ 型チャネルストッパ204,ゲート
酸化膜、1層目ポリシリコン膜でなる第1の電荷転送電
極208−1を形成し、この第1の電荷転送電極208
−1で被覆されていない埋込チャネル203にボロンを
注入して障壁層を形成し、2層目のポリシリコン膜でな
る第2の電荷転送電極208−2及び電荷読出電極21
0を形成する。
First, as shown in FIG. 8A, a P-well 202 is formed on the surface of an N-type silicon substrate 201, and then an N-type region (buried channel 203) of a charge transfer section (hereinafter referred to as a CCD section). , A P + type channel stopper 204, a gate oxide film, and a first charge transfer electrode 208-1 made of a first polysilicon film.
-1 is implanted into the buried channel 203 not covered with -1 to form a barrier layer, and the second charge transfer electrode 208-2 and the charge readout electrode 21 made of a second polysilicon film are used.
0 is formed.

【0007】次いで、図8(b)に示すように、暗電流
対策として、N型領域205の表面部に、加速電圧50
kev程度の低エネルギーでP型不純物を、レジスト膜
215をマスクとして、イオン注入して注入領域207
aを形成した後、レジスト膜215を除去し、900℃
程度のアニール処理を行ない図8(c)に示すP型領域
207を形成する。ここで、P型領域207は、アニー
ル処理時の熱拡散により、電荷転送電極208−1下部
にも形成される。最後に、図8(d)に示すように、層
間絶縁膜211、アルミニウム膜でなる遮光膜212な
ど210を形成する。
Next, as shown in FIG. 8B, as a measure against dark current, an accelerating voltage of 50 is applied to the surface of the N-type region 205.
P-type impurities are ion-implanted at a low energy of about kev using the resist film 215 as a mask, and an ion implantation region
After forming a, the resist film 215 is removed,
The annealing process is performed to a degree to form a P-type region 207 shown in FIG. Here, the P-type region 207 is also formed below the charge transfer electrode 208-1 by thermal diffusion during the annealing process. Finally, as shown in FIG. 8D, an interlayer insulating film 211, a light-shielding film 212 made of an aluminum film, and the like 210 are formed.

【0008】[0008]

【発明が解決しようとする課題】上述した、従来の固体
撮像装置で、フォトダイオードに電荷を蓄積する期間
(電荷読出電極210に0ボルトが印加され、φ1が5
ボルトφ2が0ボルトの期間)及び電荷読出期間(電荷
読出電極210に5ボルトが印加され、φ1が5ボルト
φ2が0ボルトの期間)における転送領域(図6に2点
鎖線で概略的に示したポテンシャル極小面)のポテンシ
ャルψは、図7(a),(b)にようになり、電荷蓄積
時間にフォトダイオード(205)に蓄積された電荷Q
は、電荷読出期間に埋込チャネル203に転送されるこ
とになる。
In the above-described conventional solid-state imaging device, the period during which charge is accumulated in the photodiode (0 volt is applied to the charge readout electrode 210 and φ1 is 5)
A transfer region (a period in which volts φ2 is 0 volt) and a charge readout period (a period in which 5 volts is applied to the charge readout electrode 210 and φ1 is 5 volts and φ2 is 0 volt) (shown schematically by a two-dot chain line in FIG. 6) 7 (a) and (b), the electric charge Q accumulated in the photodiode (205) during the electric charge accumulation time
Is transferred to the buried channel 203 during the charge readout period.

【0009】ところで従来の固体撮像装置では電荷読出
電極210直下のフォトダイオードのN型領域205の
不純物が濃いので電荷読出電極210直下にポテンシャ
ル井戸Wができ、一部の電荷Q2=Q−Q1だけが読み
出されることになる。この事が原因となって、従来の固
体撮像装置は、読出効率及び残像特性が低下する欠点が
ある。
In the conventional solid-state imaging device, since the impurity in the N-type region 205 of the photodiode immediately below the charge readout electrode 210 is dense, a potential well W is formed immediately below the charge readout electrode 210, and only a part of the charge Q2 = Q-Q1 is formed. Is read. Due to this, the conventional solid-state imaging device has a drawback that the readout efficiency and the afterimage characteristics are deteriorated.

【0010】又、電荷読出電極の縁端部側面が、半導体
基板に対し、垂直形状を有しているため、段差が大きく
遮光膜212のアルミニウム膜のステップカバレッジが
悪化することにより、図6に示すように局部的に膜厚が
薄くなり、甚しいときは段切が発生し、遮光性が悪くな
る欠点がある。
Further, since the side surface of the edge of the charge readout electrode has a vertical shape with respect to the semiconductor substrate, the step is large and the step coverage of the aluminum film of the light shielding film 212 is deteriorated. As shown in the figure, there is a disadvantage that the film thickness is locally reduced, and when the film thickness is severe, a step occurs, and the light shielding property is deteriorated.

【0011】本発明の第1の目的は読出効率の改善され
た固体撮像装置及びその製造方法を提供することにあ
る。更に、本発明の第2の目的は遮光性の改善された固
体撮像装置及びその製造方法を提供することにある。
A first object of the present invention is to provide a solid-state imaging device with improved readout efficiency and a method of manufacturing the same. Further, a second object of the present invention is to provide a solid-state imaging device with improved light-shielding properties and a method of manufacturing the same.

【0012】[0012]

【課題を解決するための手段】本発明の固体撮像装置
は、半導体基板の表面部のP型領域の表面部に選択的に
形成された第1のN型領域を含むフォトダイオードと、
前記第1のN型領域と所定間隔をおいて前記P型領域の
表面部に選択的に形成された第2のN型領域でなる電荷
転送用の埋込チャネル及びこれと前記半導体基板の表面
に設けられたゲート絶縁膜を介して交差する電荷転送電
極を含むレジスタと、前記電荷転送電極と結合し前記所
定間隔部から前記第1のN型領域にかけて前記ゲート絶
縁膜を選択的に被覆する電荷読出電極と、層間絶縁膜を
介して前記第1のN型領域上に開孔を有し前記電荷読出
電極の縁端部から前記第1のN型領域の一部の上部を被
覆する遮光膜とを有する固体撮像装置において、前記フ
ォトダイオードに電荷を蓄積する期間に、前記第1のN
型領域の表面の任意の点からその深さ方向における電子
に対するポテンシャルが極小となるポテンシャル極小面
におけるN型不純物濃度が前記電荷読出電極下方で前記
第2のN型領域寄りに減少する勾配を有するというもの
である。
According to the present invention, there is provided a solid-state imaging device comprising: a photodiode including a first N-type region selectively formed on a surface of a P-type region on a surface of a semiconductor substrate;
A buried channel for charge transfer comprising a second n-type region selectively formed on the surface of the p-type region at a predetermined distance from the first n-type region; A register including a charge transfer electrode that intersects via a gate insulating film provided in the semiconductor device, and selectively covers the gate insulating film from the predetermined interval to the first N-type region by coupling with the charge transfer electrode. An aperture on the first n-type region via a charge readout electrode and an interlayer insulating film, and a light shield that covers an upper part of the first n-type region from an edge of the charge readout electrode In the solid-state imaging device having the first and second films, the first N
An N-type impurity concentration on a potential minimum surface at which the potential for electrons in the depth direction is minimized from an arbitrary point on the surface of the mold region has a gradient that decreases toward the second N-type region below the charge readout electrode. That is.

【0013】このようにすることによって、読出効率を
低下させるポテンシャル井戸を浅くすることが可能とな
る。
By doing so, it becomes possible to make the potential well that reduces the readout efficiency shallow.

【0014】ここで、電荷読出電極を構成する導電膜の
厚さが前記第1のN型領域上の端部から離れるにつれて
厚くなっているようにすることができる。
Here, the thickness of the conductive film constituting the charge readout electrode may be increased as the distance from the end on the first N-type region increases.

【0015】そうすると、遮光膜が形成される領域での
段差が少なくなる。
Then, the step in the region where the light shielding film is formed is reduced.

【0016】[0016]

【課題を解決するための手段】本発明の固体撮像装置
は、半導体基板の表面部のP型領域の表面部に選択的に
形成された第1のN型領域を含むフォトダイオードと、
前記第1のN型領域と所定間隔をおいて前記P型領域の
表面部に選択的に形成された第2のN型領域でなる電荷
転送用の埋込チャネル及びこれと前記半導体基板の表面
に設けられたゲート絶縁膜を介して交差する電荷転送電
極を含むレジスタと、前記電荷転送電極と結合し前記所
定間隔部から前記第1のN型領域にかけて前記ゲート絶
縁膜を選択的に被覆する電荷読出電極と、層間絶縁膜を
介して前記第1のN型領域上に開孔を有し前記電荷読出
電極の縁端部から前記第1のN型領域の一部の上部を被
覆する遮光膜とを有する固体撮像装置において、前記フ
ォトダイオードに電荷を蓄積する期間に、前記第1のN
型領域の表面に対応し前記表面の任意の点からみたその
深さ方向における電子に対するポテンシャルが極小とな
点の集合であるポテンシャル極小面を有し、前記ポテ
ンシャル極小面内で前記第1のN型領域のN型不純物濃
度が前記電荷読出電極下方で前記第2のN型領域寄りに
減少する勾配を有するというものである。。
According to the present invention, there is provided a solid-state imaging device comprising: a photodiode including a first N-type region selectively formed on a surface of a P-type region on a surface of a semiconductor substrate;
A buried channel for charge transfer comprising a second n-type region selectively formed on the surface of the p-type region at a predetermined distance from the first n-type region; A register including a charge transfer electrode that intersects via a gate insulating film provided in the semiconductor device, and selectively covers the gate insulating film from the predetermined interval to the first N-type region by coupling with the charge transfer electrode. An aperture on the first n-type region via a charge readout electrode and an interlayer insulating film, and a light shield that covers an upper part of the first n-type region from an edge of the charge readout electrode In the solid-state imaging device having the first and second films, the first N
Has a lowest potential side potential for electrons in the depth direction viewed from any point corresponding to the surface of the mold region the surface is a set of points which becomes local minimum, said potentiometer
The N-type impurity concentration in the first N-type region has a gradient that decreases toward the second N-type region below the charge readout electrode within the minimum surface of the potential. .

【0017】ここで、フォトダイオードのN型領域を形
成した後に層間絶縁膜を堆積し電荷読出電極の絶端部か
らN型領域の一部の上部を被覆する遮光膜を形成する工
程とを追加することができる。
Here, a step of depositing an interlayer insulating film after forming the N-type region of the photodiode and forming a light-shielding film covering a part of the N-type region from the extreme end of the charge readout electrode is added. can do.

【0018】[0018]

【発明の実施の形態】図1は本発明の固体撮像装置の一
実施の形態を示す平面図,図2は図1のX−X線断面図
である。
FIG. 1 is a plan view showing an embodiment of a solid-state imaging device according to the present invention, and FIG. 2 is a sectional view taken along line XX of FIG.

【0019】この実施の形態はシリコン基板の表面部の
P型領域(Pウェル102)の表面部に選択的に形成さ
れた第1のN型領域105を含むフォトダイオードと、
第1のN型領域105と所定間隔をおいてP型領域(1
02)の表面部に選択的に形成された第2のN型領域で
なる電荷転送用の埋込チャネル103及びこれとシリコ
ン基板の表面に設けられたゲート酸化膜106を介して
交差する第1の電荷転送電極108−1を含むレジスタ
と、第1の電荷転送電極108−1と結合し前述の所定
間隔部(読出領域102a)から第1のN型領域105
にかけてゲート酸化膜106を選択的に被覆する電荷読
出電極110と、層間絶縁膜111を介して第1のN型
領域105上に開孔を有し電荷読出電極110の縁端部
から第1のN型領域105の一部の上部を被覆する遮光
膜112とを有する固体撮像装置において、フォトダイ
オードに電荷を蓄積する期間に、第1のN型領域105
の表面に対応し前記表面の任意の点からみたその深さ方
向における電子に対するポテンシャルが極小となる点の
集合であるポテンシャル極小面を有し、前記ポテンシャ
ル極小面内で前記第1のN型領域のN型不純物濃度が電
荷読出電極下方で第2のN型領域(103)寄りに減少
する勾配を有するというものである。このポテンシャル
極小面は、第1のN型領域の表面の任意の点からその深
さ方向におけるN型不純物濃度が極大となる不純物濃度
極大面に等しい。
In this embodiment, a photodiode including a first N-type region 105 selectively formed on the surface of a P-type region (P-well 102) on the surface of a silicon substrate;
At a predetermined interval from the first N-type region 105, the P-type region (1
02), a buried channel 103 for charge transfer, which is a second N-type region selectively formed on the surface portion, and a first channel crossing the buried channel 103 via a gate oxide film 106 provided on the surface of the silicon substrate. Including the first charge transfer electrode 108-1 and the first charge transfer electrode 108-1 and the first N-type region 105 from the predetermined interval (readout region 102a).
A charge readout electrode 110 for selectively covering the gate oxide film 106 and an opening on the first N-type region 105 via the interlayer insulating film 111 to extend from the edge of the charge readout electrode 110 to the first. In the solid-state imaging device having the light-shielding film 112 that covers a part of the N-type region 105, the first N-type region 105
Potential for electrons in the depth direction viewed from any point of the point to be the minimum of the corresponding to the surface of said surface
A potential minimum surface which is a set,
The n-type impurity concentration of the first n-type region has a gradient that decreases toward the second n-type region (103) below the charge readout electrode within the minimum plane . This potential minimum surface is equal to the impurity concentration maximum surface at which the N-type impurity concentration in the depth direction from any point on the surface of the first N-type region becomes maximum.

【0020】次に、本発明の固体撮像装置の製造方法の
一実施の形態について説明する。
Next, an embodiment of a method for manufacturing a solid-state imaging device according to the present invention will be described.

【0021】まず、図4(a)に示すように、N型シリ
コン基板101の表面部にPウェル102を形成し、P
ウェル102の表面部に埋込チャネル103(第2のN
型領域)を形成し、P+ 型チャネルストッパ104を形
成し、厚さ80nmのゲート酸化膜106を形成する。
次に厚さ約500nmの1層目のポリシリコン膜を堆積
しパターニングすることにより埋込チャネル103と交
差する第1の電荷転送電極108−1を形成する。次
に、第1の電荷転送電極108−1で被覆されていない
埋込チャネルと障壁層を形成するためのボロンイオンを
注入し、第1の電荷転送電極108−1をマスクにゲー
ト酸化膜106を除去し、熱酸化を行ない、ゲート酸化
膜109を形成する。次に、厚さ約500nmの2層目
のポリシリコン膜を堆積し、レジスト膜113をマスク
としてパターニングすることにより、第2の電荷読出電
極(図1の108−2)及び電荷読出電極110を形成
する。このパターニングは、SF6 などのガスを用いた
等方性プラズマエッチングによる。これらの電極の縁端
部に約45°のテーパをつける。
First, as shown in FIG. 4A, a P well 102 is formed on the surface of an N-type silicon
A buried channel 103 (second N
Mold region), a P + -type channel stopper 104 is formed, and a gate oxide film 106 having a thickness of 80 nm is formed.
Next, a first charge transfer electrode 108-1 intersecting the buried channel 103 is formed by depositing and patterning a first-layer polysilicon film having a thickness of about 500 nm. Next, boron ions for forming a buried channel and a barrier layer which are not covered with the first charge transfer electrode 108-1 are implanted, and the gate oxide film 106 is formed using the first charge transfer electrode 108-1 as a mask. Is removed and thermal oxidation is performed to form a gate oxide film 109. Next, a second polysilicon film having a thickness of about 500 nm is deposited and patterned using the resist film 113 as a mask, so that the second charge readout electrode (108-2 in FIG. 1) and the charge readout electrode 110 are formed. Form. This patterning, by isotropic plasma etching using a gas such as SF 6. The edges of these electrodes are tapered at about 45 °.

【0022】次に、レジスト膜114をマスクにして、
加速電圧200〜500kevでリンイオンを注入す
る。フォトダイオードの第1のN型領域105を形成す
るためである。レジスト膜114は、電荷読出電極11
0のテーパ状縁端部のうち、P+ 型チャネルストッパで
囲まれたP型ウェル102上方部を露出させる形状にし
ておく。そうすると、電荷読出電極110の縁端部でP
N接合位置が浅くなっている第1のN型領域105を形
成することができる。この第1のN型領域105の傾斜
構造は、2層目のポリシリコン膜の厚さとリンイオンの
加速電圧とを調整することにより、電荷読出電極110
と自己整合して形成することもできる。次に、レジスト
膜114を除去する。次に、図4(c)に示すように、
電荷読出電極110のテーパ状縁端部を露出させないよ
うにレジスト膜115を形成し、加速電圧50kev程
度でボロンイオンを注入し、レジスト膜115を除去
し、900℃程度のアニール処理を行なう。図4(d)
に示すP型領域107を第1のN型領域105の表面部
に形成するためである。このP型領域107は暗電流抑
制用のものであるが、アニール処理時の熱拡散により電
荷読出電極110下部にも形成される。次に、図4
(d),図1,図2に示すように、厚さ約1.2μmの
BPSG膜でなる層間絶縁膜111を形成し、アルミニ
ウム膜を堆積し、パターニングすることにより遮光膜2
12及び転送電極にクロックパルスφ1,φ2を供給す
るための電極配線を形成する。次に、図示しないカバー
膜を形成し、CCDレジスタ部を被覆する第2の遮光膜
を形成する。
Next, using the resist film 114 as a mask,
Phosphorus ions are implanted at an acceleration voltage of 200 to 500 keV. This is for forming the first N-type region 105 of the photodiode. The resist film 114 serves as the charge readout electrode 11
Of the 0 tapered edges, the upper part of the P-type well 102 surrounded by the P + -type channel stopper is exposed. Then, P at the edge of the charge readout electrode 110
The first N-type region 105 having a shallow N-junction position can be formed. The tilted structure of the first N-type region 105 adjusts the thickness of the second polysilicon film and the accelerating voltage of phosphorus ions to form the charge readout electrode 110.
And can be formed in a self-aligned manner. Next, the resist film 114 is removed. Next, as shown in FIG.
A resist film 115 is formed so as not to expose the tapered edge of the charge readout electrode 110, boron ions are implanted at an acceleration voltage of about 50 keV, the resist film 115 is removed, and an annealing process at about 900 ° C. is performed. FIG. 4 (d)
Is formed on the surface of the first N-type region 105. This P-type region 107 is for suppressing dark current, but is also formed below the charge readout electrode 110 by thermal diffusion during annealing. Next, FIG.
(D), as shown in FIGS. 1 and 2, a light-shielding film 2 is formed by forming an interlayer insulating film 111 of a BPSG film having a thickness of about 1.2 μm, depositing and patterning an aluminum film.
12 and an electrode wiring for supplying clock pulses φ1 and φ2 to the transfer electrodes. Next, a cover film (not shown) is formed, and a second light-shielding film covering the CCD register portion is formed.

【0023】電荷読出電極110の縁端部がテーパ状に
なっているのでアルミニウム膜のステップレッジが向上
し、遮光膜112の均一性は良好で段切れは発生しな
い。
Since the edge of the charge readout electrode 110 is tapered, the step ledge of the aluminum film is improved, the uniformity of the light shielding film 112 is good, and no step break occurs.

【0024】図3は、本発明の固体撮像装置の一実施の
形態における転送領域(2点鎖線で概略的に示したポテ
ンシャル極小面)のポテンシャル図である。
FIG. 3 is a potential diagram of a transfer region (a potential minimum surface schematically shown by a two-dot chain line) in one embodiment of the solid-state imaging device of the present invention.

【0025】フォトダイオードに電荷を蓄積する期間
(電荷読出電極110に0ボルトが印加され,φ1が5
ボルト,φ2が0ボルトの期間)におけるポテンシャル
ψは図3(a)に示すようになっている。第1のN型領
域105におけるポテンシャル極小面(N型不純物濃度
極大面)は、第1のN型領域105がPウェル102と
なすPN接合面が電荷読出領域102a側で傾斜して浅
くなっていることに対応して、電荷読出領域102a側
寄に浅くなっている。第1のN型領域105のPN接合
面が電荷読出電極下部で傾斜しているため、電荷読出電
極直下の表面近傍におけるN型不純物濃度が従来例に比
較して低くなり、従来例のようなポテンシャル井戸が浅
くなる。
A period during which charges are accumulated in the photodiode (0 volts is applied to the charge readout electrode 110 and φ1 is 5
The potential に お け る in the volts and φ2 is 0 volts) is as shown in FIG. The potential minimum surface (maximum N-type impurity concentration surface) in the first N-type region 105 becomes shallow because the PN junction surface of the first N-type region 105 and the P-well 102 is inclined toward the charge readout region 102a. Accordingly, the depth becomes shallower toward the charge readout region 102a. Since the PN junction surface of the first N-type region 105 is inclined below the charge readout electrode, the N-type impurity concentration in the vicinity of the surface immediately below the charge readout electrode is lower than in the conventional example. The potential well becomes shallower.

【0026】次に、電荷読出電極110に電圧5ボルト
を印加すると、第1のN型領域105に蓄積されていた
電荷Qは、その一部Q1aを残して、埋込チャネル10
3へ読み出される。前述したポテンシャル井戸が浅いの
でQ1aは従来例のQ1より小さい。読出される電荷量
Q2a=Q−Q1aは、Q2より大きくなる(読出効率
の改善)。これにより、従来、出力電圧で約80mVあ
った残像を少なくとも半分に減少させることができた。
Next, when a voltage of 5 volts is applied to the charge readout electrode 110, the charge Q stored in the first N-type region 105 is partially removed except for a part Q1a.
3 is read. Since the potential well is shallow, Q1a is smaller than Q1 of the conventional example. The read charge amount Q2a = Q-Q1a is larger than Q2 (improvement in readout efficiency). As a result, the afterimage, which was conventionally about 80 mV in output voltage, could be reduced to at least half.

【0027】このように、電荷読出電極の形成を等方性
ドライエッチングを行なうことにより縁端部にテーパを
つけ、そのテーパ状縁端部を利用したイオン注入を利用
することにより、読出効率及び遮光性を改善することが
できた。
As described above, the edge of the charge readout electrode is tapered by performing isotropic dry etching, and the ion implantation using the tapered edge is used to improve the readout efficiency and the readout efficiency. The light-shielding property could be improved.

【0028】以上、電荷読出電極が第1の電荷読出電極
と分離されている例について説明したが、これらが同
一、すなわち電荷読出兼転送電極を有するものに本発明
を適用することができる。その場合、第2の電荷読出電
極を1層目のポリシリコン膜で形成し、その後埋込チャ
ネルにリンなどのN型不純物を選択的に注入して蓄積領
域を形成し、2層目のポリシリコン膜を堆積し等方性エ
ッチングを行なって縁端部にテーパのついた電荷読出電
極を兼ねる第1の電荷読出電極を形成すればよいのであ
る。
In the above, the example in which the charge readout electrode is separated from the first charge readout electrode has been described. However, the present invention can be applied to those having the same charge readout / transfer electrode. In that case, the second charge readout electrode is formed of the first-layer polysilicon film, and then an N-type impurity such as phosphorus is selectively implanted into the buried channel to form a storage region. It is sufficient to deposit a silicon film and perform isotropic etching to form a first charge readout electrode which also serves as a charge readout electrode with a tapered edge.

【0029】また、ラインセンサを例にあげて説明した
が、2次元センサについても本発明を適用しうることは
改めて詳細に説明をするまでもなく明らかであろう。
Although a line sensor has been described as an example, it is apparent that the present invention can be applied to a two-dimensional sensor without further detailed description.

【0030】[0030]

【発明の効果】以上説明したように、本発明の固体撮像
装置は、等方性エッチングを利用してテーパ状縁端部を
有する電荷読出電極を形成し、このテーパ状縁端部に対
応した不純物濃度分布のN型領域をフォトダイオード部
として、イオン注入を利用して形成することにより、電
荷読出電極下方でフォトダイオードのN型領域の表面部
のN型不純物濃度を低くすることができる。これによ
り、フォトダイオードに電荷を蓄積する期間にフォトダ
イオードのN型領域の表面の任意の点からその深さ方向
における電子に対するポテンシャルが極小となるポテン
シャル極小面におけるN型不純物濃度が電荷読出電極下
方で電荷読出電極寄りに減少する勾配を有するようにす
ることができるので、フォトダイオードのN型領域内の
ポテンシャル井戸を浅くすることができ、電荷読出効率
を改善し残像を低減することができる。また、電荷読出
電極の縁端部がテーパ状となっているので層間絶縁膜を
介してこの縁端部を被覆する遮光膜をステップカバレッ
ジ良く形成できるので遮光性を改善し段切れを防止でき
る。
As described above, in the solid-state imaging device according to the present invention, a charge readout electrode having a tapered edge is formed using isotropic etching, and the charge readout electrode corresponding to the tapered edge is formed. By forming the N-type region having the impurity concentration distribution as the photodiode portion by using ion implantation, the N-type impurity concentration at the surface of the N-type region of the photodiode below the charge readout electrode can be reduced. As a result, the N-type impurity concentration on the potential minimum surface where the potential for electrons in the depth direction is minimized from an arbitrary point on the surface of the N-type region of the photodiode during the period in which charge is accumulated in the photodiode is lower than the charge readout electrode. Therefore, the potential well in the N-type region of the photodiode can be made shallow, the charge readout efficiency can be improved, and the afterimage can be reduced. Further, since the edge of the charge readout electrode is tapered, a light-shielding film covering this edge can be formed with good step coverage via an interlayer insulating film, so that light-shielding properties can be improved and disconnection can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の固体撮像装置の一実施の形態を示す平
面図である。
FIG. 1 is a plan view illustrating an embodiment of a solid-state imaging device according to the present invention.

【図2】図1のX−X線断面図である。FIG. 2 is a sectional view taken along line XX of FIG.

【図3】本発明の固体撮像装置の一実施の形態にける電
荷読出動作について説明するための電荷蓄積期間におけ
るポテンシャル図(図3(a))および電荷読出時のポ
テンシャル図(図3(b))である。
FIG. 3 is a potential diagram (FIG. 3A) during a charge accumulation period and a potential diagram at the time of charge reading (FIG. 3B) for describing a charge reading operation in one embodiment of the solid-state imaging device of the present invention. )).

【図4】本発明の固体撮像装置の製造方法の一実施の形
態について説明するための(a)〜(d)に分図して示
す工程順断面図である。
FIGS. 4A to 4D are cross-sectional views illustrating a method of manufacturing a solid-state imaging device according to an embodiment of the present invention, which are illustrated separately in (a) to (d).

【図5】従来の固体撮像装置の一例を示す平面図であ
る。
FIG. 5 is a plan view illustrating an example of a conventional solid-state imaging device.

【図6】図5のX−X線断面図である。FIG. 6 is a sectional view taken along line XX of FIG. 5;

【図7】従来の固体撮像装置の一例における電荷読出動
作について説明するための電荷蓄積期間におけるポテン
シャル図(図7(a))および電荷読出時のポテンシャ
ル図(図7(b))である。
7A and 7B are a potential diagram during a charge accumulation period (FIG. 7A) and a potential diagram at the time of charge reading (FIG. 7B) for explaining a charge reading operation in an example of a conventional solid-state imaging device.

【図8】従来の固体撮像装置の製造方法の一例について
説明するための(a)〜(d)に分図して示す工程順断
面図である。
FIGS. 8A to 8D are cross-sectional views in the order of steps, illustrating an example of a conventional method for manufacturing a solid-state imaging device.

【符号の説明】[Explanation of symbols]

101,201 N型シリコン基板 102a,202a 電荷読出領域 102,202 Pウェル 103,203 埋込チャネル(第2のN型領域) 104,204 P+ 型チャネルストッパ 105,205 第1のN型領域 106,206 ゲート酸化膜 107,207 P型領域 108−1,208−1 第1の電荷転送電極 108−2,208−2 第2の電荷転送電極 109,209 ゲート酸化膜 110,210 電荷読出電極 111,211 層間絶縁膜 112,212 遮光膜 113 レジスト膜 114 レジスト膜 115,215 レジスト膜101, 201 N-type silicon substrate 102a, 202a Charge readout area 102, 202 P well 103, 203 Buried channel (second N-type area) 104, 204 P + type channel stopper 105, 205 First N-type area 106 , 206 Gate oxide film 107, 207 P-type region 108-1, 208-1 First charge transfer electrode 108-2, 208-2 Second charge transfer electrode 109, 209 Gate oxide film 110, 210 Charge readout electrode 111 , 211 Interlayer insulating film 112, 212 Light shielding film 113 Resist film 114 Resist film 115, 215 Resist film

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板の表面部のP型領域の表面部
に選択的に形成された第1のN型領域を含むフォトダイ
オードと、前記第1のN型領域と所定間隔をおいて前記
P型領域の表面部に選択的に形成された第2のN型領域
でなる電荷転送用の埋込チャネル及びこれと前記半導体
基板の表面に設けられたゲート絶縁膜を介して交差する
電荷転送電極を含むレジスタと、前記電荷転送電極と結
合し前記所定間隔部から前記第1のN型領域にかけて前
記ゲート絶縁膜を選択的に被覆する電荷読出電極と、層
間絶縁膜を介して前記第1のN型領域上に開孔を有し前
記電荷読出電極の縁端部から前記第1のN型領域の一部
の上部を被覆する遮光膜とを有する固体撮像装置におい
て、前記フォトダイオードに電荷を蓄積する期間に、前
記第1のN型領域の表面に対応し前記表面の任意の点か
みたその深さ方向における電子に対するポテンシャル
が極小となる点の集合であるポテンシャル極小面を有
し、前記ポテンシャル極小面内で前記第1のN型領域の
N型不純物濃度が前記電荷読出電極下方で前記第2のN
型領域寄りに減少する勾配を有することを特徴とする固
体撮像装置。
A photodiode including a first N-type region selectively formed on a surface of a P-type region on a surface of a semiconductor substrate; and a photodiode provided at a predetermined distance from the first N-type region. A buried channel for charge transfer comprising a second N-type region selectively formed on the surface of the P-type region, and a charge transfer crossing the buried channel via a gate insulating film provided on the surface of the semiconductor substrate A register including an electrode; a charge readout electrode coupled to the charge transfer electrode and selectively covering the gate insulating film from the predetermined interval to the first N-type region; A light-shielding film that has an opening on the N-type region and covers a part of the first N-type region from the edge of the charge readout electrode. During the period in which the first N-type region is accumulated. Corresponding to the surface have a potential minimum surface potential for electrons is a set of points which becomes local minimum in its depth direction as seen from any point of the surface
The N-type impurity concentration of the first N-type region within the potential minimal plane is lower than the second N-type region below the charge readout electrode.
A solid-state imaging device having a gradient that decreases toward a mold region.
【請求項2】 電荷読出電極を構成する導電膜の厚さが
前記第1のN型領域上の端部から離れるにつれて厚くな
っている請求項1記載の固体撮像装置。
2. The solid-state imaging device according to claim 1, wherein the thickness of the conductive film forming the charge readout electrode increases as the distance from the end on the first N-type region increases.
【請求項3】 表面部にP型領域を有する半導体基板の
表面部に選択的にN型不純物を導入して埋込チャネルを
形成し、表面にゲート絶縁膜を形成し、導電膜を堆積し
異方性エッチングを行なって端部へ向けて厚さが減少す
るテーパ状周辺領域を有する電荷読出電極を形成する工
程と、イオン注入を利用して前記埋込チャネルと所定間
隔をおいて隣接するフォトダイオードのN型領域を前記
半導体基板の表面部に選択的に形成する際に前記テーパ
状周辺領域を利用することにより前記P型領域とのPN
接合面が前記テーパ状部に対応して傾斜している前記N
型領域を形成する工程とを有することを特徴とする固体
撮像装置の製造方法。
3. A buried channel is formed by selectively introducing an N-type impurity into a surface portion of a semiconductor substrate having a P-type region on a surface portion, a gate insulating film is formed on the surface, and a conductive film is deposited. Performing anisotropic etching to form a charge readout electrode having a tapered peripheral region whose thickness decreases toward an end; and adjoining the buried channel at a predetermined interval by using ion implantation. When the N-type region of the photodiode is selectively formed on the surface of the semiconductor substrate, the PN with the P-type region can be improved by utilizing the tapered peripheral region.
The bonding surface where the bonding surface is inclined corresponding to the tapered portion.
Forming a mold region.
【請求項4】 フォトダイオードのN型領域を形成した
後に層間絶縁膜を堆積し電荷読出電極の縁端部からN型
領域の一部の上部を被覆する遮光膜を形成する工程とを
有する請求項3記載の固体撮像装置の製造方法。
4. A step of depositing an interlayer insulating film after forming the N-type region of the photodiode and forming a light-shielding film covering a part of the N-type region from the edge of the charge readout electrode. Item 4. A method for manufacturing a solid-state imaging device according to Item 3.
JP7251546A 1995-09-28 1995-09-28 Solid-state imaging device and manufacturing method thereof Expired - Fee Related JP2723854B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7251546A JP2723854B2 (en) 1995-09-28 1995-09-28 Solid-state imaging device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7251546A JP2723854B2 (en) 1995-09-28 1995-09-28 Solid-state imaging device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0997893A JPH0997893A (en) 1997-04-08
JP2723854B2 true JP2723854B2 (en) 1998-03-09

Family

ID=17224444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7251546A Expired - Fee Related JP2723854B2 (en) 1995-09-28 1995-09-28 Solid-state imaging device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2723854B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205593B2 (en) 2002-09-13 2007-04-17 Matsushita Electric Industrial Co., Ltd. MOS image pick-up device and camera incorporating the same
JP5063223B2 (en) * 2007-07-02 2012-10-31 キヤノン株式会社 Photoelectric conversion device and imaging system

Also Published As

Publication number Publication date
JPH0997893A (en) 1997-04-08

Similar Documents

Publication Publication Date Title
US5235198A (en) Non-interlaced interline transfer CCD image sensing device with simplified electrode structure for each pixel
JP3142327B2 (en) Solid-state imaging device and manufacturing method thereof
JP3225939B2 (en) Solid-state imaging device and manufacturing method thereof
KR100218849B1 (en) Manufacturing method of solid-state image pickup device
JP2000196060A (en) Solid-state image sensor and manufacture thereof
JP2797993B2 (en) Solid-state imaging device and method of manufacturing the same
JPH10135439A (en) Solid state imaging device and its manufacture
JP2723854B2 (en) Solid-state imaging device and manufacturing method thereof
JPS6057780A (en) Solid-state image pickup device and its manufacture
JP3176300B2 (en) Solid-state imaging device and manufacturing method thereof
JP3737466B2 (en) Solid-state imaging device and manufacturing method thereof
JPH08255888A (en) Solid state image sensor and fabrication thereof
JP2909158B2 (en) Charge coupled device
JP2798289B2 (en) Charge transfer device and method of manufacturing the same
JP3247163B2 (en) Solid-state imaging device and manufacturing method thereof
US6114718A (en) Solid state image sensor and its fabrication
JP2870853B2 (en) Solid-state imaging device and method of manufacturing the same
JPH1168077A (en) Solid-state image-pickup device and manufacture thereof
JPH10107249A (en) Manufacture of solid image-pickup element
JP2621773B2 (en) Method for manufacturing solid-state imaging device
JPH03181171A (en) Solid state image sensor and manufacture thereof
JPH05283669A (en) Solid state image pickup and manufacture thereof
JPH06120476A (en) Manufacture of solid-state image sensing device
JP2002190587A (en) Method of manufacturing solid-state image pickup device
JPH03246971A (en) Charge-coupled device and solid-state image sensing device using same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971104

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071128

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081128

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091128

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101128

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees