JP2721915B2 - Rectifier circuit device - Google Patents

Rectifier circuit device

Info

Publication number
JP2721915B2
JP2721915B2 JP1163419A JP16341989A JP2721915B2 JP 2721915 B2 JP2721915 B2 JP 2721915B2 JP 1163419 A JP1163419 A JP 1163419A JP 16341989 A JP16341989 A JP 16341989A JP 2721915 B2 JP2721915 B2 JP 2721915B2
Authority
JP
Japan
Prior art keywords
bridge
circuit
positive
output
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1163419A
Other languages
Japanese (ja)
Other versions
JPH0332366A (en
Inventor
井山  治
博民 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP1163419A priority Critical patent/JP2721915B2/en
Publication of JPH0332366A publication Critical patent/JPH0332366A/en
Application granted granted Critical
Publication of JP2721915B2 publication Critical patent/JP2721915B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数のブリツジ整流回路を並列接続した整
流回路装置に関する。
Description: TECHNICAL FIELD The present invention relates to a rectifier circuit device in which a plurality of bridge rectifier circuits are connected in parallel.

〔従来の技術〕[Conventional technology]

従来の12相サイリスタ整流回路は、第8図に示すよう
に構成されている。この整流回路落においては、3相交
流電源端子1、2、3に絶縁トランス4を介して第1及
び第2のサイリスタ3相ブリツジ整流回路5、6が接続
され、これ等の3相ブリツジ整流回路5、6が相間リア
クトル7を介して接続され、相間リアクトル7の中点に
一方の出力端子8が接続され、各整流回路5、6の負側
出力ラインに他方の出力端子9が接続されている。従つ
て、負荷10には第1及び第2のサイリスタ3相ブリツジ
整流回路5、6の両方から電力が供給される。トランス
4は、星形結線の1次巻線11と、星形結線の第1の2次
巻線12と三角結線の第2の2次巻線13とから成る。第1
の2次巻線12の出力電圧と第2の2次巻線13の出力電圧
とは互いにπ/6の位相差を有する。従つて、2組の3相
ブリツジ整流回路5、6から等価的に12相整流出力が得
られ、入力電流の高調波成分を低減することができる。
第1及び第2のサイリスタ3相ブリツジ整流回路5、6
の正の出力ラインには電流検出器が接続されている。こ
れ等の出力は制御回路(図示せず)に与えられ、制御回
路は第1及び第2のサイリスタ3相ブリツジ整流回路
5、6のサイリスタの制御パルスを形成する。なお、こ
の従来の回路では絶縁トランス4が使用されているの
で、還流電流は流れない。従つて、電流検出による制御
は、環流電流防止ではなくて、第1及び第2のサイリス
タ3相ブリツジ整流回路5、6に電流が片寄つて流れる
のを防止するためになされる。
A conventional 12-phase thyristor rectifier circuit is configured as shown in FIG. In this rectifier circuit, first and second thyristor three-phase bridge rectifier circuits 5, 6 are connected to three-phase AC power supply terminals 1, 2, 3 via an insulating transformer 4, and these three-phase bridge rectifiers are connected. Circuits 5 and 6 are connected via an inter-phase reactor 7, one output terminal 8 is connected to the midpoint of the inter-phase reactor 7, and the other output terminal 9 is connected to the negative output line of each rectifier circuit 5 and 6. ing. Accordingly, the load 10 is supplied with electric power from both the first and second thyristor three-phase bridge rectifier circuits 5 and 6. The transformer 4 includes a star-connected primary winding 11, a star-connected first secondary winding 12, and a triangular-connected second secondary winding 13. First
The output voltage of the secondary winding 12 and the output voltage of the second secondary winding 13 have a phase difference of π / 6 from each other. Accordingly, a 12-phase rectified output is equivalently obtained from the two sets of three-phase bridge rectifier circuits 5 and 6, and the harmonic component of the input current can be reduced.
First and second thyristor three-phase bridge rectifier circuits 5, 6
Is connected to a current detector. These outputs are provided to a control circuit (not shown) which forms control pulses for the thyristors of the first and second thyristor three-phase bridge rectifier circuits 5,6. In this conventional circuit, the return current does not flow because the insulating transformer 4 is used. Therefore, the control based on the current detection is performed not for preventing the circulating current but for preventing the current from flowing to the first and second thyristor three-phase bridge rectifier circuits 5 and 6 in one direction.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

第8図の回路は、互いに絶縁された一対の2次巻線1
2、13に2組の整流回路5、6を接続するので、環流電
流が流れないという特長を有する。しかし、絶縁トラン
スは非絶縁トランスに比べて効率が低く、且つ大型にな
り、重量も重く、コスト高になる。
The circuit of FIG. 8 comprises a pair of secondary windings 1 insulated from each other.
Since two sets of rectifier circuits 5 and 6 are connected to 2 and 13, there is a feature that no circulating current flows. However, insulated transformers are less efficient, larger, larger, heavier and more expensive than non-insulated transformers.

そこで、本願発明の目的は、交流入力電流の高調波成
分を低減することができ且つ小型化及び低コスト化を図
ることができる整流回路装置を提供することにある。
Therefore, an object of the present invention is to provide a rectifier circuit device that can reduce harmonic components of an AC input current and that can be reduced in size and cost.

[課題を解決するための手段] 上記課題を解決し、上記目的を達成するための本発明
は、交流電源の相数よりも多い相数の出力電圧を得るこ
とができるものであり、第1の出力電圧を得るための少
なくとも2個の第1の出力電圧端子、及び前記第1の出
力電圧の位相と異なる位相の第2の出力電圧を得るため
の少なくとも2個の第2の出力端子を備え、前記第1及
び第2の出力端子間を絶縁しないように形成された非絶
縁トランスと、前記非絶縁トランスの前記第1の出力端
子に接続された第1のブリッジ型制御整流回路と、前記
非絶縁トランスの前記第2の出力端子に接続された第2
のブリッジ型制御整流回路と、前記第1のブリッジ型制
御整流回路の正の出力ラインと前記第2のブリッジ型制
御整流回路の正の出力ラインとの間に接続された第1の
リアクトルと、前記第1のブリッジ型制御整流回路の負
の出力ラインと前記第2のブリッジ型制御整流回路の負
の出力ラインとの間に接続された第2のリアクトルと、
前記第1のリアクトルの中間点に接続された正の出力端
子と、前記第2のリアクトルの中間点に接続された負の
出力端子と、前記第1及び第2のブリッジ型制御整流回
路の正の出力ラインの電流をそれぞれ検出するための第
1及び第2の正側電流検出器と、前記第1及び第2のブ
リッジ型制御整流回路の負の出力ラインの電流をそれぞ
れ検出するための第1及び第2の負側電流検出器と、前
記第1及び第2のブリッジ型制御整流回路の正の出力ラ
インの電流が互いにバランスするように前記第1及び第
2の正側電流検出器の出力に応答して前記第1及び第2
のブリッジ型制御整流回路の内の少なくとも一方の正側
制御素子を制御する正側制御回路と、前記第1及び第2
のブリッジ型制御整流回路の負の出力ラインの電流が互
いにバランスするように前記第1及び第2の負側電流検
出器の出力に応答して前記第1及び第2のブリッジ型制
御整流回路の内の少なくとも一方の負側制御素子を制御
する負側制御回路とから成る整流回路装置に係わるもの
である。
[Means for Solving the Problems] The present invention for solving the above problems and achieving the above object can obtain an output voltage having a larger number of phases than the number of phases of the AC power supply. And at least two second output terminals for obtaining a second output voltage having a phase different from the phase of the first output voltage. A non-insulating transformer formed so as not to insulate between the first and second output terminals; a first bridge-type control rectifier circuit connected to the first output terminal of the non-insulating transformer; A second output terminal connected to the second output terminal of the non-isolated transformer;
A bridge-type control rectifier circuit, a first reactor connected between a positive output line of the first bridge-type control rectifier circuit and a positive output line of the second bridge-type control rectifier circuit, A second reactor connected between a negative output line of the first bridge-type control rectifier circuit and a negative output line of the second bridge-type control rectifier circuit;
A positive output terminal connected to an intermediate point of the first reactor, a negative output terminal connected to an intermediate point of the second reactor, and a positive output terminal of the first and second bridge control rectifier circuits. First and second positive-side current detectors for detecting the currents of the output lines of the first and second bridge-type control rectifier circuits, respectively. The first and second negative current detectors and the first and second positive current detectors are configured such that the currents of the positive output lines of the first and second bridge control rectifier circuits are balanced with each other. The first and second responsive to the output.
A positive-side control circuit for controlling at least one positive-side control element of the bridge-type control rectifier circuit;
In response to the outputs of the first and second negative current detectors so that the currents on the negative output lines of the bridge-type control rectifier circuit of the first and second bridge-type control rectifier circuits are balanced. And a negative control circuit for controlling at least one of the negative control elements.

なお、請求項2に示すように第1のブリッジ型制御整
流回路を固定的に制御し、第2のブリッジ型制御整流回
路を電流バランス検出信号に基づいて制御することが望
ましい。
It is preferable that the first bridge-type control rectifier circuit is fixedly controlled and the second bridge-type control rectifier circuit is controlled based on the current balance detection signal.

また、請求項3に示すように第1及び第2のブリッジ
型制御整流回路の入力側電流を検出し、出力側電流を演
算で求めることができる。
Further, the input current of the first and second bridge-type control rectifier circuits can be detected, and the output current can be obtained by calculation.

〔実施例〕〔Example〕

次に、第1図〜第5図を参照して本発明の実施例に係
わるサイリスタ整流回路装置を説明する。但し、第1図
において、第8図と実質的に同一の部分には同一の符号
を付してその説明を省略する。
Next, a thyristor rectifier circuit device according to an embodiment of the present invention will be described with reference to FIGS. However, in FIG. 1, substantially the same parts as those in FIG. 8 are denoted by the same reference numerals, and description thereof will be omitted.

この実施例では、交流電源端子1、2、3と第1及び
第2の3相ブリツジ整流回路(以下、単に第1及び第2
のブリツジ回路と言う)5、6との間に辺延長三角結線
の非絶縁トランス20が接続されている。この非絶縁トラ
ンス20は単巻トランスであつて、第1、第2及び第3相
の主巻線21、22、23の他に、延長巻線21a、21b、22a、2
2b、23a、23bを有する。なお、巻線21、21a、21bは同
相、巻線22、22a、22bは同相、巻線23、23a、23bは同相
である。3相電源端子1、2、3は同一巻数を有する3
つの主巻線21、22、23の三角結線の接続点に接続され、
第1及び第2のブリツジ回路5、6は各延長巻線21a、2
1b、22a、22b、23a、23bの出力端子U1、U2、V1、V2
W1、W2に接続されている。トランス出力端子U1、V1、W1
の電圧位相は、入力電源端子1、2、3の位相に対して
それぞれ+π/12の差を有し、トランス出力端子U2
V2、W2の電圧位相は入力電源端子1、2、3の位相に対
して−π/12の差を有する。
In this embodiment, AC power supply terminals 1, 2, and 3 and first and second three-phase bridge rectifier circuits (hereinafter simply referred to as first and second
A non-insulating transformer 20 having an extended side triangular connection is connected between the bridge circuit 5 and 6. The non-insulating transformer 20 is a single-winding transformer and includes extension windings 21a, 21b, 22a, 2 in addition to the main windings 21, 22, 23 of the first, second and third phases.
2b, 23a and 23b. The windings 21, 21a, 21b are in phase, the windings 22, 22a, 22b are in phase, and the windings 23, 23a, 23b are in phase. The three-phase power terminals 1, 2, and 3 have the same number of turns.
Connected to the connection point of the triangular connection of the two main windings 21, 22, 23,
The first and second bridge circuits 5, 6 are connected to the respective extension windings 21a, 2a.
Output terminals U 1 , U 2 , V 1 , V 2 , 1b, 22a, 22b, 23a, 23b
Connected to W 1 and W 2 . Transformer output terminals U 1, V 1, W 1
Has a difference of + π / 12 with respect to the phases of the input power supply terminals 1, 2, and 3, respectively, and the transformer output terminals U 2 ,
The voltage phases of V 2 and W 2 have a difference of −π / 12 with respect to the phases of the input power supply terminals 1, 2 and 3.

第1のブリツジ回路5の正側サイリスタS1、S2、S3
負側サイリスタS4、S5、S6の接続中点はトランス20の出
力端子U1、V1、W1にそれぞれ接続され、第2のブリツジ
回路6の正側サイリスタS7、S8、S9と負側サイリスタS
10、S11、S12との接続中点はトランス20の出力端子U2
V2、W2にそれぞれ接続されている。第1及び第2のブリ
ツジ回路5、6の正出力ライン5a、6aは相間リアクトル
7を介してそれぞれ正の出力端子8に接続され、負出力
ライン5b、6bも相間リアクトル24を介して負出力端子9
に接続されている。なお、正及び負の出力端子8、9は
相間リアクトル7、24のセンタタツプに接続されてい
る。なお、リアクトル7及び24を第1のブリツジ回路5
側と第2のブリツジ回路6側とにそれぞれ分割してそれ
ぞれの2つのリアクトルとすることもできる。この場合
には2つのリアクトルの接続中点に出力端子8、9を接
続する。第1及び第2のブリツジ回路5、6の各出力ラ
イン5a、5b、6a、6bには電流検出器14、15、25、26がそ
れぞれ接続されている。
The connection midpoint between the positive thyristors S 1 , S 2 , S 3 of the first bridge circuit 5 and the negative thyristors S 4 , S 5 , S 6 is connected to the output terminals U 1 , V 1 , W 1 of the transformer 20, respectively. Connected, the positive thyristors S 7 , S 8 , S 9 of the second bridge circuit 6 and the negative thyristor S
10, S 11, connection point between S 12 is the output terminal U 2 of the transformer 20,
They are connected to V 2 and W 2 respectively. The positive output lines 5a and 6a of the first and second bridge circuits 5 and 6 are connected to a positive output terminal 8 via an inter-phase reactor 7, and the negative output lines 5b and 6b are also negatively output via an inter-phase reactor 24. Terminal 9
It is connected to the. The positive and negative output terminals 8 and 9 are connected to the center taps of the interphase reactors 7 and 24. The reactors 7 and 24 are connected to the first bridge circuit 5.
Side and the second bridge circuit 6 side can be divided into two reactors respectively. In this case, output terminals 8 and 9 are connected to a connection midpoint between the two reactors. Current detectors 14, 15, 25, 26 are connected to the output lines 5a, 5b, 6a, 6b of the first and second bridge circuits 5, 6, respectively.

各電流検出器14、15、25、26の検出ラインは制御回路
27の電流平衡補償のための正側電流バランス検出回路28
と負側電流バランス検出回路29とに接続されている。
The detection line of each current detector 14, 15, 25, 26 is a control circuit
Positive current balance detection circuit 28 for current balance compensation of 27
And the negative side current balance detection circuit 29.

制御回路27は、正及び負側電流バランス検出回路28、
29の他に、出力電圧指令値入力端子30、第1、第2及び
第3の位相制御回路31、32、33、加算回路34、35及び基
準クロツク回路36を有する。出力電圧指令値入力端子30
及び基準クロツク回路36が接続されている第1の位相制
御回路31は、出力電圧指令が一定の場合には、第1のブ
リツジ回路5の正側及び負側サイリスタS1〜S6を固定の
位相で駆動する。
The control circuit 27 includes a positive and negative current balance detection circuit 28,
In addition to 29, it has an output voltage command value input terminal 30, first, second, and third phase control circuits 31, 32, 33, adders 34, 35, and a reference clock circuit 36. Output voltage command value input terminal 30
And a first phase control circuit 31 a reference clock circuit 36 is connected, when the output voltage command is constant, a fixed positive side and negative side thyristors S 1 to S 6 of the first Buritsuji circuit 5 Drive in phase.

第1の加算回路34は正側電流バランス検出回路28と出
力電圧指令値入力端子30とに接続され、これ等から与え
られた信号の加算値を第2の位相制御回路32に与える。
第2の加算回路35は負側電流バランス検出回路29と出力
電圧指令値入力端子30とに接続され、これ等から与えら
れた信号の加算値を第3の位相制御回路33に与える。
The first adder circuit 34 is connected to the positive current balance detection circuit 28 and the output voltage command value input terminal 30, and supplies the second phase control circuit 32 with the added value of the signals supplied from these.
The second adder circuit 35 is connected to the negative current balance detection circuit 29 and the output voltage command value input terminal 30, and supplies the third phase control circuit 33 with the added value of the signals supplied from these.

第2の位相制御回路32は、第2のブリツジ回路6の正
側サイリスタS7、S8、S9を制御する信号を発生し、第3
の位相制御回路33は第2のブリツジ回路6の負側サイリ
スタS10、S11、S12を制御する信号を発生する。第2の
位相制御回路32は第1及び第2の正側出力ライン5a、6a
の電流がバランスするように、正側サイリスタS7、S8
S9を制御し、第3の位相制御回路33は第1及び第2の負
側出力ライン5b、6bの電流がバランスするように負側サ
イリスタS10、S11、S12を制御する。
The second phase control circuit 32 generates a signal for controlling the positive thyristors S 7 , S 8 , S 9 of the second bridge circuit 6,
The phase control circuit 33 generates a signal for controlling the negative thyristors S 10 , S 11 and S 12 of the second bridge circuit 6. The second phase control circuit 32 includes first and second positive output lines 5a and 6a.
Thyristors S 7 , S 8 ,
Controls S 9, the third phase control circuit 33 controls the negative side thyristors S 10, S 11, S 12 so that the first and second negative output lines 5b, 6b of the current balance.

基準クロツク回路36は、第1、第2及び第3の位相制
御回路31、32、33の基準タイミングを与えるものであ
る。
The reference clock circuit 36 provides reference timing for the first, second, and third phase control circuits 31, 32, and 33.

第2図は第1の正側電流バランス検出回路28及び加算
回路34を詳しく示す。第1の入力端子41は第1の正側電
流検出器14に接続され、第2の入力端子42は第2の正側
電流検出器15に接続される。一対の入力端子41、42の相
互間には抵抗43、44が接続され、これ等の接続中点は抵
抗45を介して演算増幅器46の一方の入力端子に接続され
ている。演算増幅器46の一方の入力端子と出力端子との
間には積分用コンデンサ47と抵抗48とが接続され、他方
の入力端子は接地されている。なお、第1及び第2の入
力端子41、42には第1及び第2の正側電流検出器14、15
が互いに逆極性に接続されている。従つて、第1及び第
2の正側電流検出器14、15の検出値が等しい時には、抵
抗43、44の接続中点49の電位が零になり、電流が不平衡
になると正又は負の電位になる。
FIG. 2 shows the first positive current balance detecting circuit 28 and the adding circuit 34 in detail. The first input terminal 41 is connected to the first positive-side current detector 14, and the second input terminal 42 is connected to the second positive-side current detector 15. Resistors 43 and 44 are connected between the pair of input terminals 41 and 42, and a connection midpoint between them is connected to one input terminal of an operational amplifier 46 via a resistor 45. An integrating capacitor 47 and a resistor 48 are connected between one input terminal and an output terminal of the operational amplifier 46, and the other input terminal is grounded. The first and second input terminals 41 and 42 are connected to the first and second positive current detectors 14 and 15 respectively.
Are connected in opposite polarities. Therefore, when the detection values of the first and second positive current detectors 14 and 15 are equal, the potential at the connection point 49 between the resistors 43 and 44 becomes zero, and when the current becomes unbalanced, the potential becomes positive or negative. Potential.

加算回路34は、抵抗50、51、52、53と演算増幅器54と
から成り、出力電圧指令値入力端子30から与えられた電
圧に、バランス検出回路28の出力電圧を加算して出力す
る。
The adding circuit 34 includes resistors 50, 51, 52, 53 and an operational amplifier 54, and adds the output voltage of the balance detecting circuit 28 to the voltage supplied from the output voltage command value input terminal 30 and outputs the result.

負側電流バランス検出回路29及び加算回路35は、第2
図に示す正側電流バランス検出回路28及び加算回路34と
同一に構成されている。
The negative current balance detection circuit 29 and the addition circuit 35
The configuration is the same as that of the positive current balance detection circuit 28 and the addition circuit 34 shown in FIG.

第3図は第1図の第1の位相制御回路31を詳しく示
す。この第1の位相制御回路31は、第1のブリツジ回路
5のサイリスタS1〜S6に対応して6個の鋸歯状波を発生
するための鋸歯状波発生回路61、62、63、64、65、66を
有する。6個の鋸歯状波発生回路61〜66は基準クロツク
回路36から与えられる基準クロツクを基準にして第5図
(A)〜(F)に示す6個の鋸歯状波を発生する。第5
図(A)〜(F)の鋸歯状波は、第1のブリツジ回路5
の6個のサイリスタS1〜S6に対応するものであるから、
図面に示すように相互に2π/3に位相差を有する。な
お、正側サイリスタS1、S2、S3と負側サイリスタS4
S5、S6は逆相関係にあり、互いにπの位相差を有する。
FIG. 3 shows the first phase control circuit 31 of FIG. 1 in detail. The first phase control circuit 31, a sawtooth wave generating circuit for generating six sawtooth wave in response to the thyristor S 1 to S 6 of the first Buritsuji circuit 5 61 62 63 64 , 65, 66. The six sawtooth wave generating circuits 61 to 66 generate six sawtooth waves shown in FIGS. 5A to 5F based on the reference clock supplied from the reference clock circuit 36. Fifth
The sawtooth waves shown in FIGS. 6A to 6F correspond to the first bridge circuit 5.
Since it corresponds to the six thyristors S 1 to S 6 of
As shown in the drawing, they have a phase difference of 2π / 3 from each other. Note that the positive thyristors S 1 , S 2 , S 3 and the negative thyristor S 4 ,
S 5 and S 6 are in an anti-phase relationship and have a phase difference of π from each other.

第1〜第6のコンパレータ67、68、69、70、71、72の
一方の入力端子は出力電圧指令値入力端子30にそれぞれ
接続され、他方の入力端子は第1〜第6の鋸歯状波発生
回路61〜66に接続されている。従つて、コンパレータ67
〜72からは出力電圧指令値を鋸歯状波が横切る期間に対
応した制御パルスがそれぞれ発生し、これ等の制御パル
スが駆動回路73、74、75、76、77、78を介してサイリス
タS1〜S6のゲートに与えられ、サイリスタS1〜S6は制御
パルスの立上りに同期して導通を開始する。
One input terminal of each of the first to sixth comparators 67, 68, 69, 70, 71, 72 is connected to the output voltage command value input terminal 30, and the other input terminal is connected to the first to sixth sawtooth waves. It is connected to generating circuits 61-66. Therefore, the comparator 67
To 72, control pulses corresponding to the period in which the sawtooth wave crosses the output voltage command value are generated, and these control pulses are supplied to the thyristor S 1 via the drive circuits 73, 74, 75, 76, 77, 78. It applied to the gate of the to S 6, thyristors S 1 to S 6 starts conduction in synchronization with the rising of the control pulses.

第4図は第2及び第3の位相制御回路32、33を示す。
第1の位相制御回路32は3個の鋸歯状波発生回路81、8
2、83と、3個のコンパレータ84、85、86と、3個の駆
動回路87、88、89とから成る。鋸歯状波発生回路81、8
2、83から発生する第5図(G)(H)(I)に示すサ
イリスタS7、S8、S9のための鋸歯状波はコンパレータ8
4、85、86に与えられ、第1の加算回路34から与えられ
る第1の制御信号と比較され、第1の制御信号を鋸歯状
波が横切つている期間に対応して制御パルスが発生し、
第2のブリツジ回路6の正側サイリスタS7、S8、S9に与
えられる。
FIG. 4 shows the second and third phase control circuits 32 and 33.
The first phase control circuit 32 includes three sawtooth wave generating circuits 81, 8
2, 83, three comparators 84, 85, 86 and three drive circuits 87, 88, 89. Sawtooth wave generation circuit 81, 8
Sawtooth wave for the thyristor S 7, S 8, S 9 shown in FIG. 5 (G) (H) (I ) generated from 2,83 comparator 8
4, 85, and 86, are compared with the first control signal supplied from the first adder circuit 34, and a control pulse is generated corresponding to a period in which the sawtooth wave crosses the first control signal. And
The signal is supplied to the positive thyristors S 7 , S 8 and S 9 of the second bridge circuit 6.

第3の位相制御回路33はサイリスタS10、S11、S12
対応した3個の鋸歯状波発生回路90、91、92と、3個の
コンパレータ93、94、95と、3個の駆動回路96、97、98
とから成る。鋸歯状波発生回路90、91、92から発生する
第5図(J)(K)(L)に示す鋸歯状波はコンパレー
タ93、94、95に入力し、第2の加算回路35から与えられ
る第2の制御信号と比較され、第2の制御信号を鋸歯状
波が横切る期間に対応して制御パルスが発生し、第2の
ブリツジ回路6の負側サイリスタS10、S11、S12のゲー
トに与えられる。
A third phase control circuit 33 is thyristors S 10, S 11, S 12 3 pieces of the sawtooth wave generating circuit 90, 91 and 92 corresponding to, and three comparators 93, 94 and 95, three drive Circuits 96, 97, 98
Consisting of The sawtooth waves shown in FIGS. 5 (J), (K) and (L) which are generated from the sawtooth wave generation circuits 90, 91 and 92 are input to the comparators 93, 94 and 95 and supplied from the second addition circuit 35. The second control signal is compared with the second control signal, and a control pulse is generated corresponding to the period when the sawtooth wave crosses the second control signal, and the negative side thyristors S 10 , S 11 , S 12 of the second bridge circuit 6 are generated. Given to the gate.

第2のブリツジ回路6のサイリスタS7〜S12に対応す
る第5図(G)〜(L)の鋸歯状波は第1のブリツジ回
路5のサイリスタS1〜S6に対応する第5図(A)〜
(F)の鋸歯状波よりもπ/6だけそれぞれ進んでいる。
辺延長三角結線トランス20から第1及び第2のブリツジ
回路5、6の12個のサイリスタS1〜S12に与えられる電
圧はそれぞれπ/6の位相差を有して与えられているの
で、第5図(A)〜(L)に示す12個の鋸歯状波は各サ
イリスタS1〜S12の電圧の位相差に対応していることに
なる。
Sawtooth wave of FIG. 5 which corresponds to the thyristor S 7 to S 12 of the second Buritsuji circuit 6 (G) ~ (L) Fifth diagram corresponding to the thyristor S 1 to S 6 of the first Buritsuji circuit 5 (A) ~
It advances by π / 6 from the sawtooth wave of (F).
Since the voltages applied to the twelve thyristors S 1 to S 12 of the first and second bridge circuits 5 and 6 from the side extension triangular connection transformer 20 are given with a phase difference of π / 6, 12 of the sawtooth wave shown in FIG. 5 (a) ~ (L) will be that corresponding to the phase difference between the voltage of the thyristors S 1 to S 12.

出力電圧指令値入力端子30の電圧値が固定されている
と仮定した場合に、第1のブリツジ回路5のサイリスタ
S1〜S6は固定位相で導通するが、第2のブリツジ回路6
のサイリスタS7〜S12は固定位相で導通せずに、第4図
において加算回路34、35から与える制御信号のレベルの
変化に応じた位相で導通する。即ち、第1の正の出力ラ
イン5aの電流と第2の正の出力ライン6aの電流との間に
アンバランスがある場合には、これが補償されるように
サイリスタS7、S8、S9の導通位相が変化し、また、第1
の負の出力ライン5bの電流と第2の負の出力ライン6bの
電流との間にアンバランスがある場合には、これが補償
されるようにサイリスタS10、S11、S12の導通位相が変
化する。従つて、第1のブリツジ回路5の正側サイリス
タS1、S2、S3と、負荷10と、第2のブリツジ回路6の負
側サイリスタS10、S11、S12と、トランス20とから成る
閉回路における環流電流を防止することができる。も
し、トランス20が非絶縁であり、且つ電流がアンバラン
スであれば、上記閉回路に環流電流が流れ、入力電源端
子1、2、3の電流波形の高調波成分が多くなる。
Assuming that the voltage value of the output voltage command value input terminal 30 is fixed, the thyristor of the first bridge circuit 5
S 1 to S 6 conduct at a fixed phase, but the second bridge circuit 6
Of thyristor S 7 to S 12 to not conduct a fixed phase, conducts in phase in response to changes in the level of the control signal supplied from the adder circuit 34 and 35 in Figure 4. That is, when there is an imbalance between the currents of the current of the first positive output line 5a and the second positive output line 6a is thyristors S 7 as this is compensated, S 8, S 9 And the conduction phase of the first
If there is an imbalance between the current of the negative output line 5b and the current of the second negative output line 6b, the conduction phases of the thyristors S 10 , S 11 , and S 12 are adjusted so as to compensate for the imbalance. Change. Accordance connexion, the positive side thyristors S 1, S 2, S 3 of the first Buritsuji circuit 5, and the load 10, a negative side thyristors S 10, S 11, S 12 of the second Buritsuji circuit 6, a transformer 20 Circulating current in a closed circuit consisting of: If the transformer 20 is non-insulated and the current is unbalanced, a circulating current flows through the closed circuit, and the harmonic components of the current waveforms at the input power supply terminals 1, 2, and 3 increase.

なお、出力電圧指令値入力端子30の電圧が変化すれ
ば、12個のサイリスタS1〜S12の位相が同時に変化し、
出力電圧の安定化制御又は調整が達成される。
If the voltage of the output voltage command value input terminal 30 changes, the phases of the twelve thyristors S 1 to S 12 change simultaneously,
Stabilization control or regulation of the output voltage is achieved.

〔変形例〕(Modification)

本発明は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。
The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible.

(1) 第6図に示すように、第1及び第2のブリツジ
回路5、6の正及び負の出力ライン5a、5b、6a、6bに電
流検出器14a、15a、25a、26aをそれぞれ追加し、電流バ
ランス検出回路100、101も追加し、電流バランス検出回
路100、101においても、電流バランス検出回路28、29と
同様に電流バランスを検出し、これを加算回路102、103
にて出力電圧指令値に加算して位相制御回路31a、31bに
入力させてもよい。位相制御回路31a、31bは第3図の位
相制御回路31をサイリスタS1、S2、S3とS4、S5、S6のグ
ループに分けたものであり、第4図の位相制御回路32、
33と同様に形成されている。なお、第6図及び以下に説
明する第9図〜第11図において、第1図と実質的に同一
の部分には同一の符号が付されている。
(1) As shown in FIG. 6, current detectors 14a, 15a, 25a, 26a are added to the positive and negative output lines 5a, 5b, 6a, 6b of the first and second bridge circuits 5, 6, respectively. Then, current balance detection circuits 100 and 101 are also added, and also in the current balance detection circuits 100 and 101, the current balance is detected in the same manner as the current balance detection circuits 28 and 29, and this is added to the addition circuits 102 and 103.
May be added to the output voltage command value and input to the phase control circuits 31a and 31b. Phase control circuit 31a, 31b are those divided into groups of Figure 3 thyristors S 1 phase control circuit 31 of, S 2, S 3 and S 4, S 5, S 6 , the phase control circuit of FIG. 4 32,
It is formed similarly to 33. In FIG. 6 and FIGS. 9 to 11 described below, substantially the same parts as those in FIG. 1 are denoted by the same reference numerals.

第6図に示すように第1及び第2のブリツジ回路5、
6の両方を制御して電流のバランスをとつても第1図の
回路と同一の作用効果が得られる。なお、電流検出器14
a、15a、25a、26aを独立に設けずに、電流検出器14、1
5、25、26を兼用してもよい。
As shown in FIG. 6, the first and second bridge circuits 5,
6, the same operation and effect as in the circuit of FIG. 1 can be obtained even when the current is balanced. The current detector 14
a, 15a, 25a, 26a are not provided independently, and the current detectors 14, 1
5, 25, and 26 may also be used.

(2) 第1図の辺延長三角結線トランス20の代りに、
第7図に示すフオーク結線の非絶縁トランス20aを使用
することができる。なお、第7図において、巻線a2
b2、c2の電圧は120度間隔の位相差を有し、巻線a1
a2、a3、a4は同相、巻線b1、b2、b3、b4は同相、巻線
c1、c2、c3、c4は同相である。また、第7図では電流検
出回路及び制御回路の図示が省略されている。
(2) Instead of the side extension triangular connection transformer 20 in FIG.
Fork-connected non-insulating transformer 20a shown in FIG. 7 can be used. In FIG. 7, the windings a 2 ,
The voltages of b 2 and c 2 have a phase difference of 120 degrees, and the windings a 1 and c 2
a 2 , a 3 , a 4 are in phase, windings b 1 , b 2 , b 3 , b 4 are in phase, windings
c 1 , c 2 , c 3 , c 4 are in phase. In FIG. 7, the illustration of the current detection circuit and the control circuit is omitted.

(3) 第1及び第2のブリツジ回路5、6の出力ライ
ン5a、5b、6a、6bの電流を検出する代りに、第1及び第
2のブリツジ回路5、6の入力側の電流を検出する電流
検出器を各入力ラインに設け、これ等の出力に基づいて
ブリツジ回路5、6の出力ライン5a、5b、6a、6bの電流
を演算で求める回路を設けてもよい。
(3) Instead of detecting the currents on the output lines 5a, 5b, 6a, 6b of the first and second bridge circuits 5, 6, the currents on the input side of the first and second bridge circuits 5, 6 are detected. A current detector may be provided for each input line, and a circuit for calculating the currents of the output lines 5a, 5b, 6a, and 6b of the bridge circuits 5, 6 based on the outputs of the current detectors may be provided.

(4) 入力端子30に固定の電圧を与えることができ
る。
(4) A fixed voltage can be applied to the input terminal 30.

(5) 基準クロツクを各鋸歯状波発生回路61〜66、81
〜83、90〜92に供給する代りに、サイリスタS1の鋸歯状
波を基準にして残りのサイリスタS2〜S12の鋸歯状波を
作成してもよい。
(5) The reference clock is supplied to each of the sawtooth wave generating circuits 61 to 66, 81.
Instead supplied to ~83,90~92 may create sawtooth waves remaining thyristors S 2 to S 12 based on the sawtooth wave thyristor S 1.

(6) 非絶縁トランスの出力相数を増減することがで
る。
(6) The number of output phases of the non-isolated transformer can be increased or decreased.

[発明の効果] 各請求項の発明によれば、非絶縁トランスを使用する
ことによって小型化及び低コスト化が図られ、且つ位相
差を有する第1及び第2の出力電圧を第1及び第2のブ
リッジ型制御整流回路で整流して共通の正負の出力端子
に直流電圧を供給する形式にすることによって交流入力
電流の高調波成分の低減が図られるのみでなく、第1及
び第2のブリッジ型制御整流回路の出力電流のバランス
をよくすることによって環流電流(循環電流)が抑制さ
れ、環流電流に基づく高調波成分の低減が図られる。
[Effects of the Invention] According to the invention of each claim, miniaturization and cost reduction are achieved by using a non-insulating transformer, and the first and second output voltages having a phase difference are reduced by the first and second output voltages. By notifying not only the harmonic component of the AC input current but also the first and the second by rectifying by the two bridge-type control rectifier circuits and supplying a DC voltage to the common positive and negative output terminals, By improving the balance of the output current of the bridge-type control rectifier circuit, the circulating current (circulating current) is suppressed, and harmonic components based on the circulating current are reduced.

また、請求項2の発明によれば、複数の鋸歯状波発生
回路と複数のコンパレータとによって位相の異なる複数
の制御信号を容易且つ正確に得ることができる。
According to the second aspect of the present invention, a plurality of control signals having different phases can be easily and accurately obtained by the plurality of sawtooth-wave generating circuits and the plurality of comparators.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例に係わるサイリスタ整流回路装
置の回路図、 第2図は第1図の電流バランス検出回路及び加算回路を
示す回路図、 第3図は第1図の第1の位相制御回路を示すブロツク
図、 第4図は第1図の第2及び第3の位相制御回路を示すブ
ロツク図、 第5図は第3図及び第4図の鋸歯状波発生回路の出力を
示す波形図、 第6図は変形例のサイリスタ整流回路装置を示す回路
図、 第7図は別の変形例のサイリスタ整流回路装置を示す回
路図、 第8図は従来のサイリスタ整流回路装置を示す回路図、 である。 1、2、3……電源端子、5……第1のサイリスタ3相
ブリツジ整流回路、6……第2のサイリスタ3相ブリツ
ジ整流回路、7……相間リアクトル、14、15……電流検
出器、20……非絶縁トランス、24……相間リアクトル、
25、26……電流検出器、28……正側電流バランス検出回
路、29……負側電流バランス検出回路、30……出力電圧
指令値入力端子、31……第1の位相制御回路、32……第
2の位相制御回路、33……第3の位相制御回路。
FIG. 1 is a circuit diagram of a thyristor rectifier circuit device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing a current balance detection circuit and an addition circuit of FIG. 1, and FIG. 3 is a first circuit diagram of FIG. FIG. 4 is a block diagram showing the second and third phase control circuits of FIG. 1, and FIG. 5 is a block diagram showing the output of the sawtooth wave generating circuit of FIGS. 3 and 4. FIG. 6 is a circuit diagram showing a modified thyristor rectifier circuit device, FIG. 7 is a circuit diagram showing another modified thyristor rectifier circuit device, and FIG. 8 is a conventional thyristor rectifier circuit device. FIG. 1, 2, 3 ... power supply terminal, 5 ... first thyristor three-phase bridge rectifier circuit, 6 ... second thyristor three-phase bridge rectifier circuit, 7 ... inter-phase reactor, 14, 15 ... current detector , 20 ... non-insulating transformer, 24 ... interphase reactor,
25, 26 ... current detector, 28 ... positive side current balance detection circuit, 29 ... negative side current balance detection circuit, 30 ... output voltage command value input terminal, 31 ... first phase control circuit, 32 ... A second phase control circuit, 33... A third phase control circuit.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】交流電源の相数よりも多い相数の出力電圧
を得ることができるものであり、第1の出力電圧を得る
ための少なくとも2個の第1の出力電圧端子、及び前記
第1の出力電圧の位相と異なる位相の第2の出力電圧を
得るための少なくとも2個の第2の出力端子を備え、前
記第1及び第2の出力端子間を絶縁しないように形成さ
れた非絶縁トランスと、 前記非絶縁トランスの前記第1の出力端子に接続された
第1のブリッジ型制御整流回路と、 前記非絶縁トランスの前記第2の出力端子に接続された
第2のブリッジ型制御整流回路と、 前記第1のブリッジ型制御整流回路の正の出力ラインと
前記第2のブリッジ型制御整流回路の正の出力ラインと
の間に接続された第1のリアクトルと、 前記第1のブリッジ型制御整流回路の負の出力ラインと
前記第2のブリッジ型制御整流回路の負の出力ラインと
の間に接続された第2のリアクトルと、 前記第1のリアクトルの中間点に接続された正の出力端
子と、 前記第2のリアクトルの中間点に接続された負の出力端
子と、 前記第1及び第2のブリッジ型制御整流回路の正の出力
ラインの電流をそれぞれ検出するための第1及び第2の
正側電流検出器と、 前記第1及び第2のブリッジ型制御整流回路の負の出力
ラインの電流をそれぞれ検出するための第1及び第2の
負側電流検出器と、 前記第1及び第2のブリッジ型制御整流回路の正の出力
ラインの電流が互いにバランスするように前記第1及び
第2の正側電流検出器の出力に応答して前記第1及び第
2のブリッジ型制御整流回路の内の少なくとも一方の正
側制御素子を制御する正側制御回路と、 前記第1及び第2のブリッジ型制御整流回路の負の出力
ラインの電流が互いにバランスするように前記第1及び
第2の負側電流検出器の出力に応答して前記第1及び第
2のブリッジ型制御整流回路の内の少なくとも一方の負
側制御素子を制御する負側制御回路と から成る整流回路装置。
An output voltage having more phases than the number of phases of an AC power supply can be obtained, and at least two first output voltage terminals for obtaining a first output voltage; and A second output terminal for obtaining a second output voltage having a phase different from the phase of the first output voltage, wherein the second output terminal is formed so as not to insulate between the first and second output terminals. An isolation transformer, a first bridge-type control rectifier circuit connected to the first output terminal of the non-isolation transformer, and a second bridge-type control rectifier circuit connected to the second output terminal of the non-isolation transformer A rectifier circuit; a first reactor connected between a positive output line of the first bridge-type control rectifier circuit and a positive output line of the second bridge-type control rectifier circuit; Negative output of bridge control rectifier A second reactor connected between a line and a negative output line of the second bridge-type control rectifier circuit; a positive output terminal connected to an intermediate point of the first reactor; A negative output terminal connected to the midpoint of the reactor of the first and second types, and first and second positive-side current detections for detecting currents of positive output lines of the first and second bridge-type control rectifier circuits, respectively. A first and a second negative current detector for detecting a current of a negative output line of each of the first and second bridge control rectifier circuits; and a first and a second bridge type. At least one of the first and second bridge-type control rectifier circuits in response to the outputs of the first and second positive current detectors such that the currents on the positive output lines of the control rectifier circuit balance each other. Control one positive control element Side control circuit; and the second control circuit in response to the output of the first and second negative side current detectors so that the currents of the negative output lines of the first and second bridge control rectifier circuits are balanced with each other. A negative control circuit for controlling at least one negative control element of the first and second bridge-type control rectifier circuits.
【請求項2】前記第1のブリッジ型制御整流回路を制御
するために、正側制御素子及び負側制御素子の導通位相
差に対応する位相差を有する第1及び第2の鋸歯状波電
圧を発生する第1及び第2の鋸歯状波発生回路と、出力
電圧指令値と前記第1及び第2の鋸歯状波電圧とを比較
して前記第1のブリッジ型制御整流回路の正側制御素子
と負側制御素子とを制御するための第1及び第2の制御
信号を出力する第1及び第2のコンパレータとが設けら
れており、 前記正側制御回路は、前記第2のブリッジ型制御整流回
路の正側制御素子を制御するために、前記第1の鋸歯状
波電圧に対して前記第1及び第2の出力電圧の位相差と
同一の位相差を有する第3の鋸歯状波電圧を発生する第
3の鋸歯状波発生回路と、前記第1及び第2の正側電流
検出器の出力の差の信号を正側電流バランス検出信号と
して出力する正側電流バランス検出回路と、前記出力電
圧指令値に前記正側電流バランス検出信号を加算する第
1の加算回路と、前記第1の加算回路の出力と前記第3
の鋸歯状波電圧とを比較して前記第2のブリッジ型制御
整流回路の正側制御素子を制御する第3の制御信号を出
力する第3のコンパレータとを備えており、 前記負側制御回路は、前記第2のブリッジ型制御整流回
路の負側制御素子を制御するために、前記第2の鋸歯状
波電圧に対して前記第1及び第2の出力電圧の位相差と
同一の位相差を有する第4の鋸歯状波電圧を発生する第
4の鋸歯状波発生回路と、前記第1及び第2の負側電流
検出器の出力の差の信号を負側電流バランス検出信号と
して出力する負側電流バランス検出回路と、前記出力電
圧指令値に前記負側電流バランス検出信号を加算する第
2の加算回路と、前記第2の加算回路の出力と前記第4
の鋸歯状波電圧とを比較して前記第2のブリッジ型制御
整流回路の負側制御素子を制御する第4の制御信号を出
力する第4のコンパレータとを備えていることを特徴と
する請求項1記載の整流回路装置。
2. A first and a second saw-tooth voltage having a phase difference corresponding to a conduction phase difference between a positive control element and a negative control element for controlling the first bridge control rectifier circuit. First and second saw-tooth waveform generating circuits, and comparing the output voltage command value with the first and second saw-tooth waveform voltages to control the positive side of the first bridge-type control rectifier circuit. And first and second comparators for outputting first and second control signals for controlling the element and the negative-side control element, wherein the positive-side control circuit is provided with the second bridge type. A third sawtooth wave having the same phase difference as the first sawtooth voltage with respect to the first sawtooth voltage for controlling the positive control element of the control rectifier circuit; A third sawtooth wave generating circuit for generating a voltage, and the first and second positive current detectors A positive-side current balance detection circuit that outputs a signal indicating the difference between the outputs as a positive-side current balance detection signal; a first addition circuit that adds the positive-side current balance detection signal to the output voltage command value; Of the adder circuit of
A third comparator that outputs a third control signal for controlling a positive-side control element of the second bridge-type control rectifier circuit by comparing the sawtooth voltage with the negative-side control circuit. Has the same phase difference as the phase difference between the first and second output voltages with respect to the second sawtooth voltage in order to control the negative control element of the second bridge-type control rectifier circuit. A fourth sawtooth wave generating circuit for generating a fourth sawtooth wave voltage having the following, and a signal indicating the difference between the outputs of the first and second negative current detectors are output as a negative current balance detection signal. A negative current balance detection circuit, a second addition circuit for adding the negative current balance detection signal to the output voltage command value, an output of the second addition circuit and the fourth
And a fourth comparator that compares the sawtooth voltage of the second control signal and outputs a fourth control signal for controlling a negative control element of the second bridge-type control rectifier circuit. Item 8. The rectifier circuit device according to Item 1.
【請求項3】交流電源の相数よりも多い相数の出力電圧
を得ることができるものであり、第1の出力電圧を得る
ための少なくとも2個の第1の出力電圧端子、及び前記
第1の出力電圧の位相と異なる位相の第2の出力電圧を
得るための少なくとも2個の第2の出力端子を備え、前
記第1及び第2の出力端子間を絶縁しないように形成さ
れた非絶縁トランスと、 前記非絶縁トランスの前記第1の出力端子に接続された
第1のブリッジ型制御整流回路と、 前記非絶縁トランスの前記第2の出力端子に接続された
第2のブリッジ型制御整流回路と、 前記第1のブリッジ型制御整流回路の正の出力ラインと
前記第2のブリッジ型制御整流回路の正の出力ラインと
の間に接続された第1のリアクトルと、 前記第1のブリッジ型制御整流回路の負の出力ラインと
前記第2のブリッジ型制御整流回路の負の出力ラインと
の間に接続された第2のリアクトルと、 前記第1のリアクトルの中間点に接続された正の出力端
子と、 前記第2のリアクトルの中間点に接続された負の出力端
子と、 前記第1及び第2のブリッジ型制御整流回路の入力電流
をそれぞれ検出する電流検出手段と、 前記電流検出手段の出力に基づいて前記第1及び第2の
ブリッジ型制御整流回路の正及び負の出力ラインの電流
をそれぞれ算出する電流算出手段と、 前記電流算出手段で得た正側電流に基づいて前記第1及
び第2のブリッジ型制御整流回路の正の出力ラインの電
流が互いにバランスするように前記第1及び第2のブリ
ッジ型制御整流回路の内の少なくとも一方の正側制御素
子を制御する正側制御回路と、 前記電流算出手段で得た負側電流に基づいて前記第1及
び第2のブリッジ型制御整流回路の負の出力ラインの電
流が互いにバランスするように前記第1及び第2のブリ
ッジ型制御整流回路の内の少なくとも一方の負側制御素
子を制御する負側制御回路と から成る整流回路装置。
3. An output voltage having a greater number of phases than the number of phases of the AC power supply, wherein at least two first output voltage terminals for obtaining a first output voltage; and A second output terminal for obtaining a second output voltage having a phase different from the phase of the first output voltage, wherein the second output terminal is formed so as not to insulate between the first and second output terminals. An isolation transformer, a first bridge-type control rectifier circuit connected to the first output terminal of the non-isolation transformer, and a second bridge-type control rectifier circuit connected to the second output terminal of the non-isolation transformer A rectifier circuit; a first reactor connected between a positive output line of the first bridge-type control rectifier circuit and a positive output line of the second bridge-type control rectifier circuit; Negative output of bridge control rectifier A second reactor connected between a line and a negative output line of the second bridge-type control rectifier circuit; a positive output terminal connected to an intermediate point of the first reactor; A negative output terminal connected to an intermediate point of the reactor, current detection means for detecting input currents of the first and second bridge-type control rectifier circuits, respectively; and Current calculating means for calculating the currents of the positive and negative output lines of the first and second bridge-type control rectifier circuits, respectively; and the first and second bridge-type control rectifier circuits based on the positive current obtained by the current calculating means. A positive-side control circuit that controls at least one positive-side control element of the first and second bridge-type control rectifier circuits so that currents of the positive output lines of the control rectifier circuit balance each other; The first and second bridge-type control rectifier circuits such that the currents on the negative output lines of the first and second bridge-type control rectifier circuits are balanced with each other based on the negative current obtained by the means. And a negative control circuit for controlling at least one negative control element.
JP1163419A 1989-06-26 1989-06-26 Rectifier circuit device Expired - Fee Related JP2721915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1163419A JP2721915B2 (en) 1989-06-26 1989-06-26 Rectifier circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1163419A JP2721915B2 (en) 1989-06-26 1989-06-26 Rectifier circuit device

Publications (2)

Publication Number Publication Date
JPH0332366A JPH0332366A (en) 1991-02-12
JP2721915B2 true JP2721915B2 (en) 1998-03-04

Family

ID=15773542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1163419A Expired - Fee Related JP2721915B2 (en) 1989-06-26 1989-06-26 Rectifier circuit device

Country Status (1)

Country Link
JP (1) JP2721915B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4406909B2 (en) * 2000-04-28 2010-02-03 サンケン電気株式会社 AC-DC converter
CA2565707C (en) * 2004-06-23 2013-01-29 Abb Schweiz Ag Low harmonics, polyphase converter circuit
FR2880739B1 (en) * 2005-01-07 2009-04-24 Technofan Sa STAGE OF RECOVERY OF A THREE-PHASE CURRENT.
JP4765006B2 (en) * 2006-09-04 2011-09-07 富士電機株式会社 Power conversion system
JP5573381B2 (en) * 2010-06-08 2014-08-20 株式会社Ihi Power conversion device and power conversion method
KR101522134B1 (en) * 2011-08-01 2015-05-20 미쓰비시덴키 가부시키가이샤 Power conversion apparatus
JPWO2013018185A1 (en) * 2011-08-01 2015-03-02 三菱電機株式会社 Power converter
JP5960498B2 (en) * 2012-05-10 2016-08-02 株式会社東光高岳 Voltage regulator
JP2019046934A (en) * 2017-08-31 2019-03-22 株式会社新陽社 Six phase transformer
JP6516170B2 (en) * 2017-09-11 2019-05-22 株式会社創発システム研究所 Power supply circuit system for driving a fan in a tunnel using an improved non-insulated transformer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092414A (en) * 1973-12-20 1975-07-23
JPS6012561B2 (en) * 1981-07-31 1985-04-02 日本国有鉄道 Orbit deviation measuring device

Also Published As

Publication number Publication date
JPH0332366A (en) 1991-02-12

Similar Documents

Publication Publication Date Title
US5177428A (en) Inverter control device capable of supressing dc magnetization in three-phase transformer
EP0473257B1 (en) Power conversion scheme employing paralleled units
JP2721915B2 (en) Rectifier circuit device
US5282125A (en) Power generation system with soft-start circuit
JPH06261548A (en) Unbalance compensator for three phase/two phase converter
JPS6268068A (en) Power converter
JP3530359B2 (en) Three-phase power factor improving converter
JPH041589B2 (en)
US5657214A (en) Stepped waveform PWM inverter
US5041958A (en) Stepped-waveform inverter with four subinverters
JPH09135570A (en) Multiple rectifier
US4074348A (en) Circuit arrangement with a number of cycloconverters, particularly direct cycloconverters in y-connection
JPH1066333A (en) Transformerless 3-phase converter apparatus
JP3087955B2 (en) Three-phase converter device
JP3070314B2 (en) Inverter output voltage compensation circuit
JPH0626474B2 (en) Converter device
Maswood A PWM voltage source inverter with PI controller for instantaneous motor current control
JP2848180B2 (en) Demagnetization correction control device for converter output transformer
JP2615932B2 (en) High voltage DC power supply
JP2509890B2 (en) Pulse width modulation control method for AC / DC converter
JPS6321427B2 (en)
JP2754517B2 (en) 12 pulse rectification load harmonic compensation method
JP2641852B2 (en) Frequency converter
SU738088A1 (en) Device for regulating three-phase sinusoidal current
JPH0937552A (en) Pwm converter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees