JPH0332366A - Rectifier circuit device - Google Patents

Rectifier circuit device

Info

Publication number
JPH0332366A
JPH0332366A JP16341989A JP16341989A JPH0332366A JP H0332366 A JPH0332366 A JP H0332366A JP 16341989 A JP16341989 A JP 16341989A JP 16341989 A JP16341989 A JP 16341989A JP H0332366 A JPH0332366 A JP H0332366A
Authority
JP
Japan
Prior art keywords
bridge rectifier
positive
circuit
thyristor
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16341989A
Other languages
Japanese (ja)
Other versions
JP2721915B2 (en
Inventor
Osamu Iyama
治 井山
Hirotami Nakano
中野 博民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP1163419A priority Critical patent/JP2721915B2/en
Publication of JPH0332366A publication Critical patent/JPH0332366A/en
Application granted granted Critical
Publication of JP2721915B2 publication Critical patent/JP2721915B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Abstract

PURPOSE:To reduce size and cost of a rectifier circuit device by connecting a reactor between negative output lines of first and second bridge rectifiers. CONSTITUTION:In a thyristor rectifier circuit device, a noninsulating transformer 20 of side-extension delta-connected type is connected between AC power source terminals 1-3 and first, second 3-phase bridge rectifiers 5-6. Positive output lines 5a, 6a of the rectifiers 5-6 are respectively connected to positive and negative output terminals 8-9 through an interphase reactor 7, negative output lines 5b, 6b are respectively connected thereto through an interphase reactor 24, and further connected to a load 10. The bridge rectifiers 5-6 are controlled by a controller 27.

Description

【発明の詳細な説明】 〔産業上の利用分封〕 不発四は、複数のブリッジ整流回路を並列接続した整流
回路製置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Utilization] The fourth aspect relates to the construction of a rectifier circuit in which a plurality of bridge rectifier circuits are connected in parallel.

〔従来の技術〕[Conventional technology]

従来の12相サイリスタ整流回路附、第8図に示すよう
に構成されている。この整流回路に,t6いては、3相
交流電源端イ1.2.3に絶縁トランス4を介して第1
及び第2のツーイリスタろ相ブリッジ整流回路5.6が
接続され、これ等の3相フリンジ整流回路5.6が相間
リアクトル7を介して接続され、相間リアクトル7の中
点に一方の出力端子8が接続され、各整流回路5.6の
負側田カラインに他方の出力端子9が接続されてし・る
A conventional 12-phase thyristor rectifier circuit is constructed as shown in FIG. In this rectifier circuit, a first insulating transformer 4 is connected to the three-phase AC power supply terminal A1,2,3 at t6.
These three-phase fringe rectifier circuits 5.6 are connected via an interphase reactor 7, and one output terminal 8 is connected to the midpoint of the interphase reactor 7. is connected, and the other output terminal 9 is connected to the negative side line of each rectifier circuit 5.6.

従って、負荷10に(d第1及び第2のサイリスタ3相
ブリソジ整流回11′1♀5.6の両方から電力が供給
される。トランス4は、星形結線の1次巻1線11と、
星形結線の第1の2次巻線12と三角結線のi2の2次
巻線13とから成る。第1の2次蓚紐12の出力電圧と
第2の2次−巻線13の出力′「E圧とは互いにπ/6
の位相差を有する。従って、2.1iftの3相ブリッ
ジ整流回路5.6から等4dTi的に12相整流出力が
得ら才1、入力電流の高調波成分を低減することができ
る。第1.8/、び第2のサイリスタろ相ブリッジ整流
回路5.6の正の出力ラインには電流検出器が接続され
ている。これ等のlJj力は制御回路(図示せず)にう
えられ、制御回路は7iJJ及び第2のサイリスタろ相
ブリッジ’J jAi回路5.6のサイリスタの制御パ
ルスを形成する。
Therefore, power is supplied to the load 10 from both the first and second thyristor three-phase Brisoji rectifier circuit 11'1♀5.6. ,
It consists of a first secondary winding 12 with a star-shaped connection and an i2 secondary winding 13 with a triangular connection. The output voltage of the first secondary winding 12 and the output 'E pressure of the second secondary winding 13 are mutually π/6
It has a phase difference of Therefore, a 12-phase rectified output of 4 dTi can be obtained from the 2.1 ift three-phase bridge rectifier circuit 5.6, and harmonic components of the input current can be reduced. A current detector is connected to the positive output line of the first thyristor filter phase bridge rectifier circuit 5.6 and the second thyristor filter phase bridge rectifier circuit 5.6. These lJj forces are applied to a control circuit (not shown) which forms control pulses for the thyristors 7iJJ and the second thyristor filter bridge 'J jAi circuit 5.6.

なお、この従来の回路では絶縁トランス4が使用されて
いる環流電流直流れない。従って、電流倹lJjによる
制御(d、環流電流1s)j止ではなくて、第1及び第
2のサイリスタろ相ブリッジ整流j9J路5.6に電流
が片寄って流れるのを防止するために4゜される。
In addition, in this conventional circuit, the insulating transformer 4 is used, and no direct circulating current flows therethrough. Therefore, the control by the current reduction lJj (d, circulating current 1s) is not stopped, but in order to prevent the current from flowing unevenly in the first and second thyristor filter bridge rectification path 5.6, be done.

〔発1力が7リイ決しよりとする課題〕第8図の回路は
、互いに絶縁された一対の2次巻線12.13に2組の
整流回路5.6な接続するので、環流電流lAtが流れ
IZいという特長をイボする。
[Problem where the output power is guaranteed to be 7 ri] In the circuit shown in Fig. 8, two sets of rectifier circuits 5.6 are connected to a pair of mutually insulated secondary windings 12.13, so that the circulating current lAt It has the characteristic that it flows easily and is difficult to use.

しかし、絶縁トランスは非絶縁トランスに比べて効率が
低く、1つ大型になり、重量も市く、コスト高になる。
However, an isolation transformer has lower efficiency than a non-isolated transformer, is larger, weighs more, and is more expensive.

そこで、本発明の目的は、小型化及び低コスト化が可能
な整流回路装置を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a rectifier circuit device that can be made smaller and lower in cost.

し課題を解決するための1・段〕 J、:記目的を達成するための請求項1に従う発明は、
交流電源に接続された非絶縁トランスど、前記非絶縁ト
ランスに接続された少なくとも第1及び第2のブリッジ
整流回路と、前記第1のブリッジ整流回路の正の出力ラ
インと前記第2のブリッジ整流回路の■;の由カライン
との間に接続された第1のリアクトルと、前記第1のブ
リッジ整流回路の負の出力ラインと前記第2のブリッジ
整流(ロ)路の負の化カラインとの間に接続された第2
のリアクトルと、前記第1のリアクトルの中間点に接続
された正の出力端子と、前記第2のりアクj・ルの中[
11点に接続された負の出力端子とを備えていること7
.< %徴とする!f流回路装置に係わるものである。
Step 1 for solving the problem] J.: The invention according to claim 1 for achieving the above object is:
a non-isolated transformer connected to an AC power supply, at least first and second bridge rectifier circuits connected to the non-isolated transformer, a positive output line of the first bridge rectifier circuit and the second bridge rectifier; a first reactor connected between the negative output line of the first bridge rectifier circuit and the negative output line of the second bridge rectifier (b) path of the circuit; the second connected between
reactor, a positive output terminal connected to the midpoint of the first reactor, and a positive output terminal connected to the midpoint of the first reactor, and a
and a negative output terminal connected to 11 points7.
.. < As a percentage! This relates to an f-flow circuit device.

本発明において、非絶縁トランスは、例えば辺延長三角
結線の甲−巻j・ランス又はフプ“−り結線のトランス
である。オた、第1及び第2のブリッジ整流回路は、例
えば、サイリスタブリッジ整流回路又はダイオードブリ
ッジ整流回路である。−また、第1及び第2のリアクト
ルはそれぞれセンタタップ型リアクトルであってもよい
し、各ラインに直列に接続される独立のリアクトルであ
ってもよ(・。
In the present invention, the non-insulated transformer is, for example, a transformer with side-extended triangular connection, or a double-circuit connection. The circuit is a bridge rectifier circuit or a diode bridge rectifier circuit.-Also, the first and second reactors may each be a center tap type reactor, or may be independent reactors connected in series to each line. (・.

請求項2に従う発明にお(・では、ブリツジ整流回路路
がサイリスタで構成され、flつ0及び0の出力ライン
の電流をそれぞれ検出するための電流検出器が設けられ
、且つ第1及び第2のサイリスタブリッジ整流回路の内
の少/ヨくとも一方の正側サイリスタと負側サイリスタ
とな独立に制御するために正側制御囲路と負側1rlJ
御回路が役目“られている。
In the invention according to claim 2, the bridge rectifier circuit path is constituted by a thyristor, and current detectors are provided for detecting the currents of the 0 and 0 output lines, respectively, and the first and second In order to control independently the positive side thyristor and the negative side thyristor of at least one of the thyristor bridge rectifier circuits, the positive side control circuit and the negative side 1rlJ are used.
The control circuit plays a role.

前記正側制御回′f#1は、例えば実施例の正側電流バ
ランス検出回路28と加算回路34と位相制御回路32
とから成る回路部分であり、負側制御回F6は例えば負
側電流バランス検出回路22と加算回路35と位相制御
回路33とから成る回路部分である。
The positive side control circuit 'f#1 includes, for example, the positive side current balance detection circuit 28, the addition circuit 34, and the phase control circuit 32 of the embodiment.
The negative side control circuit F6 is a circuit portion consisting of, for example, the negative side current balance detection circuit 22, the addition circuit 35, and the phase control circuit 33.

請求項乙に示す発明においては、第1及び第2のサイリ
スタブリッジ整流回路の入力側の電流を検出し、これに
基づく計算によって正側及び負側出力ラインの電流成分
を求め、請求項2の発明と同様に正側サイリスタと負側
サイリスタの電流を制御する。
In the invention set forth in claim B, the currents on the input sides of the first and second thyristor bridge rectifier circuits are detected, and the current components of the positive side and negative side output lines are determined by calculation based on the detected currents. Similarly to the invention, the currents of the positive side thyristor and the negative side thyristor are controlled.

〔作 用〕[For production]

本発明では非絶縁トランスを使用するので、小型化及び
低コスj・化が達成される。なお、非絶縁トランスを使
用することによって環流電流が流れる恐れがあるが、し
かし、第1及び第2のブリッジ整流回路の正の出力ライ
ンオ目互間のみでなく、負の出力ラインの相互間にもリ
アクトルを接続し、各リアクトルの中間に出力端子を接
続したので、環流電流が抑制されている。
Since the present invention uses a non-isolated transformer, size reduction and cost reduction can be achieved. Note that there is a risk that freewheeling current may flow due to the use of a non-isolated transformer; Since the reactors were also connected and the output terminal was connected between each reactor, the circulating current was suppressed.

請求項2及び乙の発明では、第1及び第2のサイリスタ
ブリッジ整流回路の正1rtu及び負側の電流をそれぞ
れ検出又は真相し、互いにバランスするように第1及び
第2のサイリスタブリッジ整流回路の内の少なくとも一
方の正側サイリスタと負側サイリスタとをそれぞれ制御
するので、電流バランスを良好にとることが可能にな9
、環流電流が防止され、交流入力電流が近1以正弦波に
なる。
In the invention of Claim 2 and B, the positive 1rtu and negative side currents of the first and second thyristor bridge rectifier circuits are respectively detected or detected, and the first and second thyristor bridge rectifier circuits are adjusted so as to balance each other. Since at least one positive side thyristor and one negative side thyristor are controlled respectively, it is possible to maintain a good current balance.
, freewheeling current is prevented and the alternating current input current becomes a near-sine wave.

〔実施例〕〔Example〕

次に、第1図〜第5図4参照して不発ワ」の実施例に係
わるサイリスタ整流回路装置を親切する。
Next, with reference to FIGS. 1 to 5, the thyristor rectifier circuit device according to the embodiment of "Non-explosion" will be explained.

但し、第1図において、第8図と実質的に同一の部分に
は同一の符号を付してその説す」す省略する。
However, in FIG. 1, parts that are substantially the same as those in FIG. 8 are designated by the same reference numerals, and their description will be omitted.

この実施例では、交流電源端子1.2、ろと第1及び第
2のろ相ブリツジ整流回路(以下、)11−に第1及び
第2のブリッジ回路と言う)5.6とのfbfJに辺延
長三角結線の非絶縁トランス20が1妾続されている。
In this embodiment, the AC power supply terminal 1.2, the first and second filter phase bridge rectifier circuits (hereinafter referred to as first and second bridge circuits) 5.6 and fbfJ. One non-insulated transformer 20 of triangular connection with extended sides is connected.

この非絶縁トランス20は単巻トランスであって、第1
、第2及び第3相の主巻線21.22.23の他に、延
長巻線2ia、21b、22a、22 b、23a、2
3by有する。なお、巻線21.21 a、21bU同
相1巻線22.22a、221〕は同相、巻線23.2
3a、231)は同相である。3相電源端子1.2.3
は同一巻数を有する6つの主巻紐21.22.23の三
角結線の接続点に接続され、第1及び第2のブリッジ回
路5.6は各延長巻線21a、21b、22a、22b
、23a、23bの山カ端子U1、U2、vl、v2、
W、、W2に接続されている。j・ランス出力端子[J
 、、vl、WJの電圧位相は、入力電源端子1.2、
乙の位相に対してそれぞれ十π/12の差を有に、トラ
ンス田力端子U2、V2、W2の電圧位相d入力電源端
子1.2.5の位相に対して一π/12の差を有する。
This non-insulated transformer 20 is a single-turn transformer, and the first
, in addition to the main windings 21.22.23 of the second and third phases, extension windings 2ia, 21b, 22a, 22b, 23a, 2
It has 3by. In addition, the windings 21.21 a, 21bU in phase 1 winding 22.22 a, 221] are in phase, the winding 23.2
3a, 231) are in phase. 3-phase power terminal 1.2.3
is connected to the connection point of the triangular connection of six main windings 21, 22, 23 having the same number of windings, and the first and second bridge circuits 5.6 are connected to the connection points of the triangular connections of the six main windings 21, 22, 23 having the same number of turns, and the first and second bridge circuits 5.6 are connected to the respective extension windings 21a, 21b, 22a, 22b
, 23a, 23b's peak terminals U1, U2, vl, v2,
W, , W2. j・Lance output terminal [J
,,vl,WJ voltage phase is input power supply terminal 1.2,
The voltage phase of transformer power terminals U2, V2, W2 has a difference of 1π/12 with respect to the phase of input power supply terminal 1.2.5. .

第1のブリッジ回#S5の正側ナイリスタS1、s2、
S3と負側サイリスタS4、S5、s6の接続中点ばト
ランス20の出力端子Ul、V、、W、にそれぞれ接続
され、第2のブリッジ回路6の正側サイリスタs7、S
8、S9ど負側ザイリスタS+o、 S+1、S12と
の接続中2点はトランス20の出力端子Ul、v2、W
、Jソレぞれ接続されている。第1及び第2のブリッジ
回路5.6の正1fjカライン5a、6aげ相間リアク
トル7を介してそれぞれ正の1出力端子8に接続され、
負出力ライン51〕、6bも相聞リアクト)し24を介
して負出力端子9に接続されている。な′!6、正及び
負の山刃端子8.9は相間リアク(−ルーフ、24のセ
ンタタップに接続されている。なお、リアクI・ル7及
び24な第1の)゛リンジ回路5イ則と第2のブリッジ
回路6側とにそ力ぞれ分割してそれぞれの2つのリアク
トルとすることもできる。
Positive side Nyristors S1, s2 of the first bridge circuit #S5,
The connection midpoint between S3 and the negative thyristors S4, S5, and s6 is connected to the output terminals Ul, V, and W of the transformer 20, respectively, and the positive thyristors s7 and S of the second bridge circuit 6 are connected to the output terminals Ul, V, and W of the transformer 20.
The two points connected to the negative side Zyristors S+o, S+1, and S12, such as 8 and S9, are the output terminals Ul, v2, and W of the transformer 20.
, J sole are connected respectively. The positive 1fj lines 5a, 6a of the first and second bridge circuits 5.6 are connected to the positive 1 output terminal 8 via the interphase reactor 7, respectively,
The negative output lines 51] and 6b are also connected to the negative output terminal 9 via the mutual reactor 24. Na'! 6. The positive and negative edge terminals 8.9 are connected to the center tap of the interphase reactor (-roof, 24. Note that the reactor I. It is also possible to divide it into two reactors on the second bridge circuit 6 side.

この場合1’lj:2つのリアクトルの接続中点に出力
端子8、?を接続する。第1及び第2のブリッジ回路5
.6の各山カライン5a、5 b、6 a、61) K
は電流検出器14.15.25.26がそれぞれ接続さ
れている。
In this case, 1'lj: Output terminal 8, ? at the connection midpoint of the two reactors. Connect. First and second bridge circuits 5
.. Each mountain of 6 Kaline 5a, 5b, 6a, 61) K
are connected to current detectors 14, 15, 25, and 26, respectively.

各電流検出器14.15.25.26の検出ラインは制
御回路27の電流平衡補償のための正側?Ii流バラバ
ランス検出回路28側電1#;/クランス検出回路29
とに]妾続されてし・る。
Is the detection line of each current detector 14, 15, 25, 26 on the positive side for current balance compensation of the control circuit 27? Ii style uneven balance detection circuit 28 side power 1#;/clamp detection circuit 29
Toni] Became a concubine.

制御回路27は、正及び負側電流バランス検出回路28
.29の他に、出力電圧指令値入力端子30、第1、第
2及び第3の位相制御回路31.32.33、加算回路
34.35契び基準クロック回′#536を有する。出
力電圧指令値入力端子ろOElび基準クロック回路36
が接続されている第1の位相制御回路3つけ、出力電圧
指令が一定の場合には、第1のブリッジ回路5の正側及
び負側サイリスタ81〜S6を固定の位相で駆動する。
The control circuit 27 includes a positive and negative side current balance detection circuit 28
.. In addition to 29, it has an output voltage command value input terminal 30, first, second, and third phase control circuits 31, 32, 33, addition circuits 34, 35, and a reference clock circuit '#536. Output voltage command value input terminal OE1 and reference clock circuit 36
is connected to the first phase control circuit 3, and when the output voltage command is constant, the positive side and negative side thyristors 81 to S6 of the first bridge circuit 5 are driven with a fixed phase.

第1のカロ算回路34は正側電流バランス検出回路28
と出力電圧指令値入力端子30とに接続され、これ等か
ら占えられた信号の加算値を第2の位相制御回路32 
i’iニー/−jえる。第2の加算回路55ぽ負側電流
バランス横田回路29とL13力電圧指令値入力端子3
Dとに接続され、これ等から与えられた信号の加算値を
第3の位相制御回路33に与える。
The first calo calculation circuit 34 is the positive side current balance detection circuit 28
and the output voltage command value input terminal 30, and the added value of the signals obtained from these is sent to the second phase control circuit 32.
i'i knee/-j eru. Second addition circuit 55 negative side current balance Yokota circuit 29 and L13 voltage command value input terminal 3
D, and the sum of the signals given from these is given to the third phase control circuit 33.

第2の位相制御回路32は、第2のブリッジ回路6の正
側ザイリスタS7、S8、S9を制御する信号を発生し
、第5の位相制御回路53は第2のブリッジ回路6の負
側サイリスタSho、 S1□、SI2 ’tK制御す
る信号を発生する。第2の位相制御回路32は第1及び
第2の正側山カライン5 a、6aの?に流がバランス
するように、正側ザイリスタS7、S8、S9を制御し
、第3の位相制御回路33は第1及び第2の負側出力ラ
イン5b、6bの電流がノくランスするように負側サイ
リスタSI Os S I I、SI2を1liU御す
る。
The second phase control circuit 32 generates a signal to control the positive side thyristors S7, S8, and S9 of the second bridge circuit 6, and the fifth phase control circuit 53 generates a signal that controls the negative side thyristors S7, S8, and S9 of the second bridge circuit 6. Sho, S1□, SI2 'tK Generates control signals. The second phase control circuit 32 controls the first and second positive side mountain lines 5a and 6a. The positive-side Zyristers S7, S8, and S9 are controlled so that the currents are balanced, and the third phase control circuit 33 is controlled so that the currents in the first and second negative-side output lines 5b and 6b are balanced. Negative side thyristor SI Os SI I, SI2 is controlled by 1liU.

基準タロツク回路36は、第1、第2及び第ろの位相制
御回路31.32.33の基準タイミングを与えるもの
である。
The reference tarlock circuit 36 provides reference timing for the first, second and second phase control circuits 31, 32, 33.

第2図は第1図の正側電流ノくランス検出回路28及び
加算回路34を詳しく示す。第1の入力端子41は第1
の正側電流検出器14に接続され、第2の入力端子42
は第2の正側電流検出器15に接続される。−力の入力
端子41.42の相互間には抵抗43.44が接続され
、これ等の接続中Aは抵抗45を介して演算増幅器46
の一方の入力端子に接続されている。演算増幅器46の
−方の入力端子と出力端子との間には積分用コンデンサ
4フと抵抗48どが接続され、他方の入力端子は接地さ
れている。なお、第1及び第2の入力端子41.42に
は第1及び第2の正側電流検出器14.15が互いに逆
極性に接続されている。
FIG. 2 shows in detail the positive side current leak detection circuit 28 and adder circuit 34 of FIG. The first input terminal 41 is the first
The second input terminal 42 is connected to the positive current detector 14 of
is connected to the second positive current detector 15. - Resistors 43, 44 are connected between the power input terminals 41, 42, and during these connections A is connected to an operational amplifier 46 via a resistor 45.
is connected to one input terminal of the An integrating capacitor 4 and a resistor 48 are connected between the negative input terminal and the output terminal of the operational amplifier 46, and the other input terminal is grounded. Note that first and second positive current detectors 14.15 are connected to the first and second input terminals 41.42 with opposite polarities.

従って、第1及び第2の正側電流検出器14.15の極
出値が等しく・時には、延払43.44の接続中点49
の電位が零になり、電流が不平衡になると正又は負の電
位になる。
Therefore, when the peak values of the first and second positive current detectors 14.15 are equal, the connecting midpoint 49 of the deferred payment 43.44
When the electric potential becomes zero and the current becomes unbalanced, the electric potential becomes positive or negative.

加算囲路34は、抵抗50.51.52.53と演算増
11@器54どから成9、出力電圧指令値入力端子60
から与えられた電圧に、バランス検出回路28の1上刃
電圧を加算して出力する。
The addition circuit 34 consists of resistors 50, 51, 52, 53, arithmetic increaser 11, etc. 9, and an output voltage command value input terminal 60.
1 upper blade voltage of the balance detection circuit 28 is added to the voltage given from the balance detection circuit 28, and the result is output.

負側電流バランス検出回路29及び加算回路35は、第
2図に示ず正側電流バランス検出回路28及び加算回路
34と同一に構成されている。
The negative side current balance detection circuit 29 and the addition circuit 35 are not shown in FIG. 2 and have the same configuration as the positive side current balance detection circuit 28 and the addition circuit 34.

第3図は第1図の第1の位相制御回路31を詳しく示す
。この第1の位相制御回路31は、第1のブリッジ回路
5のサイリスタ81〜S6に対応して6個の鋸歯状波を
発生ずるための鋸歯状波発生回路61.62.6ろ、6
4.65.664有する。
FIG. 3 shows the first phase control circuit 31 of FIG. 1 in detail. The first phase control circuit 31 includes sawtooth wave generation circuits 61, 62, 6, and 6 for generating six sawtooth waves corresponding to the thyristors 81 to S6 of the first bridge circuit 5.
It has 4.65.664.

6個の鋸歯状波発生回路61〜66は基式(クロック回
路36から与えられる基準クロソク會基準にして第5図
(4)〜(ト)に示す6個の鋸歯状波2発生ずる。第5
図(4)〜(ト)の鋸歯状波は、第1のブリッジ回路5
の6個のザイリスタSl〜s6に対応するものであるか
ら、図面に示すように相互に2π/3の位相差を有する
。なお、正側ザイリスタs1、s2、s3と負側サイリ
スタS4、S5、S6は逆相関係ニあり、互いにπの位
相差を有する。
The six sawtooth wave generating circuits 61 to 66 generate six sawtooth waves 2 as shown in FIG. 5
The sawtooth waves in Figures (4) to (G) are generated by the first bridge circuit 5.
As shown in the drawing, there is a mutual phase difference of 2π/3. Note that the positive side thyristors s1, s2, and s3 and the negative side thyristors S4, S5, and S6 have an inverse phase relationship, and have a phase difference of π.

第1〜第6のコンパレータ67.68.69.70.7
1.72の一方の入力端子は出力電圧指令値入力端子:
60にそれぞれ接続され、他方の入力端子は第1〜第6
の鋸歯状波発生回路61〜66に接続されて(・る。従
って、コンパレータ67〜72からは出力電圧指令値を
鋸歯状波が横切る期間に対応した制御パルスがそれぞれ
発イ14E L、これ等の制御パルスが駆動回路73.
74.75.76.77.78を介してサイリスタ81
〜S6のゲトに与えられ、サイリスタS1〜s6は?f
ilJ alパルスの立±9に同期して導通を開始する
1st to 6th comparators 67.68.69.70.7
One input terminal of 1.72 is the output voltage command value input terminal:
60 respectively, and the other input terminal is connected to the first to sixth input terminals.
Therefore, the comparators 67 to 72 generate control pulses corresponding to the period in which the sawtooth wave crosses the output voltage command value, respectively. The control pulse of drive circuit 73.
Thyristor 81 via 74.75.76.77.78
What about the thyristors S1-s6 given to the gate of ~S6? f
Conduction starts in synchronization with the rising edge of the ilJ al pulse.

第4図は第2及び第3の位相1fiU御回路32.33
を示す。第1の位相制御回路32は5個の鋸歯状波発生
回路81.82.8ろと、3個のコンパレータ84.8
5.86と、3個の駆動回路87.88.89どから成
る。鋸歯状波発生回路81.82.83から発生する第
5図(Q) (() (I)に示すザイリスタS7、S
8、S9のための鋸歯状波はコンパツタ84.85.8
6に与えられ、第1の加算回路34から与えられる第1
の制御信号と比較され、第1の制御信号を鋸歯状波が横
切っている期間に対応して制御パルスが発生し、第2の
ブリッジ回路6の正1則ザイリスタS7、S8、S、に
与えられる。
Figure 4 shows the second and third phase 1fiU control circuits 32 and 33.
shows. The first phase control circuit 32 includes five sawtooth wave generating circuits 81, 82, 8, and three comparators 84, 8.
5.86, and three drive circuits 87, 88, and 89. The Zyristors S7 and S shown in FIG.
8. The sawtooth wave for S9 is a comparator 84.85.8
6 and the first adder circuit 34 provides the first
A control pulse is generated corresponding to the period in which the sawtooth wave crosses the first control signal, and is applied to the holomorphic Zyristers S7, S8, S of the second bridge circuit 6. It will be done.

第3の位相制御回路33はサイリスタSoo 、 So
、812に対応した3個の鋸歯状波発生回路90.91
.92と、3個のコンパレータ93.94.95と、6
個の駆動回路96.97.98とから成る。鋸歯状波発
生回路9D、91.92から発生する第5図f、]’l
 (Ill [T、lに示す鋸歯状波はコンパレータ9
3.94.95に入力し、第2の加算囲路35から与え
られる第2の制御信号と比較され、第2の制御信号を鋸
歯状波が横切る期間に対応して制御パルスが発/:LL
、第2のブリッジ回路6の負側サイリスタSho、 S
11、S12のゲートに与えられる。
The third phase control circuit 33 includes thyristors Soo and So
, 812 three sawtooth wave generation circuits 90.91
.. 92, three comparators 93, 94, 95, 6
It consists of three drive circuits 96, 97, and 98. FIG. 5f,]'l generated from sawtooth wave generating circuits 9D, 91.92
(Ill [T, The sawtooth wave shown in l is the comparator 9
3.94.95 is compared with the second control signal provided from the second summing circuit 35, and a control pulse is emitted corresponding to the period in which the sawtooth wave crosses the second control signal. LL
, negative side thyristor Sho, S of the second bridge circuit 6
11, is given to the gate of S12.

第2のブリッジ回路6のツーイリスタS7〜SI2に対
応する第5図(G)〜[Llの鋸歯状波は第1のブリッ
ジ回路5のサイリスタ81〜S6Vc対応する第5図(
4)〜(ト)の鋸歯状波よりもπ/6だけそれぞれ進ん
でいる。辺延長三角結線トランス20から第1及び第2
のブリッジ回路5.6の12個のサイリスタSo ” 
SI2に与えられる電圧はそれぞれπ/6の位相差?有
して与えられて(・るので、第5図(4)〜山)に示す
12個の鋸歯状波は各サイリスタ81〜SI2の電圧の
位相差に対応していることになる。
5 (G) corresponding to the thyristors S7 to SI2 of the second bridge circuit 6 - [The sawtooth wave of Ll is shown in FIG.
4) Each of the waveforms is ahead of the sawtooth waves of (g) by π/6. The first and second side extension triangular connection transformer 20
Bridge circuit 5.6 of 12 thyristors So”
Do the voltages applied to SI2 each have a phase difference of π/6? The 12 sawtooth waves shown in FIG. 5 (4) to crests correspond to the phase difference between the voltages of the thyristors 81 to SI2.

出力電圧指令1IIT入力端子3Dの電圧値が固定され
ていると仮定した場合に、第1のブリッジ回路5のサイ
リスタ81〜S6は固定位相で導通するが、第2のブリ
ッジ回路乙のサイリスタ8フ〜S工、は固定位相で導通
セずに、第4図1’7mおいて加算回路34.35から
与える制御信号のレベルの変化に応じた位相で導通する
う(lIJち、第1の正の出力ライン5.]の電流と第
2の正の出力ライン6aの電流との間にアンバランスが
ある場合には、これが補償されるよ’)KサイリスタS
7、S8、S9の導通位相が変化し、また、第1(1)
flの出力ライン5bの電流と第2の負の出力ライン6
bの電流との間に一アンバランスがある場合にU、これ
が補償されるようにサイリスタ5i(1,sll、SI
2の導通位相が変化する。従って、第1のブリッジ回路
(5の正仰1サイリスタS、、S2、S3と、負荷10
と、第2のブリッジ回路6の負1則すイリスタS+o、
 811. Sl2と、[・ランス20とから成る閉回
路における環流電流χ防止することができる。もし、ト
ランス20が非絶縁であり、且つ電流がアンバランスで
あれば、上記閉回路に環流電流が流れ、入力電源端子1
.2.5の電流波形の高調波成分が多くなる。
Assuming that the voltage value of the output voltage command 1IIT input terminal 3D is fixed, the thyristors 81 to S6 of the first bridge circuit 5 conduct with a fixed phase, but the thyristors 81 to S6 of the second bridge circuit B ~S, does not conduct at a fixed phase, but conducts at a phase that corresponds to the change in the level of the control signal given from the adder circuit 34.35 in Fig. 4 1'7m. If there is an imbalance between the current in the output line 5.] and the current in the second positive output line 6a, this is compensated for.
The conduction phase of 7, S8, and S9 changes, and the first (1)
The current in the output line 5b of fl and the second negative output line 6
If there is an unbalance between the current of b and the current of U, the thyristor 5i (1, sll, SI
The conduction phase of 2 changes. Therefore, the first bridge circuit (5 vertically 1 thyristors S, , S2, S3 and a load 10
and the negative one iris S+o of the second bridge circuit 6,
811. Circulating current χ in the closed circuit consisting of Sl2 and lance 20 can be prevented. If the transformer 20 is not insulated and the current is unbalanced, a circulating current will flow in the closed circuit, and the input power terminal 1
.. 2.5, the harmonic components of the current waveform increase.

なお、出力電圧指令イ直入力端−子30(7)電圧が変
化すれば、12個のサイリスタS+−SI2の位相が同
時に変化し、出力電圧の安定化制御又は調整が達成され
る。
Note that if the output voltage command direct input terminal 30 (7) voltage changes, the phases of the 12 thyristors S+-SI2 change simultaneously, achieving stabilization control or adjustment of the output voltage.

〔変形例〕[Modified example]

本発明は1辻の実施例に限定されるもので4仁く、例え
ば次の変形が軒能なものである。
The present invention is limited to one embodiment, and there are four, for example, the following variations are possible.

+1.l  第6図に示すように、第1及び第2のブリ
ッジ回路5.6の正及び負の出力ライン5a、51〕、
6a、6bに′電流検出器14. a、15a、25a
、26aをそれぞれ追加し、電流バランス検出回路10
0.101も追加し、電流バランス検出回路100.1
01 (Ci−3いても、電流バランス検出回路28.
29と同様に7h流バランスを検出し、これを加算回路
102.103にて1七力電圧指令値に加算して位相i
1j制御回制御1a、31bK入力させてもよい。位相
a51J御回路3ia、31bは第3図の位相制御回路
31をサイリスタSl、、S2、S3とSl、S5、S
6のグループに分けたものであり、第4図の位相制御回
路32.33と同様+’c形成されている。なオ6、第
6図及び以下に説明する第9園〜第11図において、第
1図と実質的に同一の音1j分には同一の符号がイ」さ
れている。
+1. l As shown in FIG. 6, the positive and negative output lines 5a, 51 of the first and second bridge circuits 5.6;
6a and 6b are current detectors 14. a, 15a, 25a
, 26a, respectively, to form the current balance detection circuit 10.
Also added 0.101, current balance detection circuit 100.1
01 (Even if Ci-3, current balance detection circuit 28.
Similarly to 29, the 7h flow balance is detected and added to the 17h voltage command value in addition circuits 102 and 103 to obtain the phase i.
1j control time control 1a, 31bK may be input. The phase a51J control circuits 3ia, 31b control the phase control circuit 31 of FIG.
It is divided into 6 groups, and is formed in a +'c configuration similar to the phase control circuits 32 and 33 in FIG. Note that in FIG. 6 and FIGS. 9 to 11, which will be explained below, sounds 1j that are substantially the same as those in FIG. 1 are designated by the same symbols.

第6図に示すよ’17:第1及び第2のブリッジ回路5
.6の両方を制御して電流のバランスをとっても第1図
の回路と同一の作用効果が得られる。
As shown in Figure 6'17: First and second bridge circuit 5
.. Even if both circuits 6 are controlled to balance the current, the same effect as the circuit shown in FIG. 1 can be obtained.

kお、電流検出k 14 a、15a、25a、26a
を独立に設けずに、電流検出器14.15.25.26
を兼用してもよl、N。
k, current detection k 14 a, 15a, 25a, 26a
Current detector 14.15.25.26
You can also use it for both l and n.

+21  第1図の辺延長三角結線トランス20の代り
に、第7図に示すフォーク結線の非絶縁トランス20a
’x使用することができる。なお、第7図において、巻
線a2、bl、c2の電F:f、rJま120度間隔の
位相差を有し、巻線al、a2、a3、a4は同相、巻
線bl、bl、b3、b4は同相、巻線C]、C2s 
c3、c4は同相である。また、第7図でt/′i電流
検出l71J路及び制御回路の図示が省略されている。
+21 Instead of the side extension triangular connection transformer 20 shown in FIG. 1, a fork connection non-insulated transformer 20a shown in FIG.
'x can be used. In addition, in FIG. 7, the electric currents F:f, rJ of the windings a2, bl, and c2 have a phase difference of 120 degrees, the windings al, a2, a3, and a4 are in phase, and the windings bl, bl, b3 and b4 are in phase, winding C], C2s
c3 and c4 are in phase. Further, in FIG. 7, illustration of the t/'i current detection path 171J and the control circuit is omitted.

(3)  第1及び第2のブリッジ回l1135.6の
出力ライン5a、5b、6a、6bの電流を検出する代
りに、第1及び第2のブリッジ回路5.6の入力側の電
Mtを検出する電流検出器をも入力ラインに設け、これ
等の出力に基ついてブリッジ回路5.6の山カラインb
a、5b、6a、6bの電流を演算で求める回1烙を設
けてもよい。
(3) Instead of detecting the currents in the output lines 5a, 5b, 6a, 6b of the first and second bridge circuits 1135.6, the currents Mt on the input sides of the first and second bridge circuits 5.6 are detected. A current detector for detection is also provided on the input line, and based on the output of these current detectors are connected to the peak line b of the bridge circuit 5.6.
A circuit for calculating the currents of a, 5b, 6a, and 6b may be provided.

(4)  入力端子3DK固定の電圧を与えることがで
きる。
(4) A fixed voltage can be applied to the input terminal 3DK.

(51基準クロックを各鋸歯状波発生回路61〜66.
81〜83.90〜921/i1m供給する代りに、サ
イリスタS1の鋸歯状′?&、な及準にして残、りのナ
イリスタ82〜S12の鋸歯状波を作成してもよい。
(51 reference clock to each sawtooth wave generating circuit 61 to 66.
Instead of supplying 81-83.90-921/i1m, the serrations of thyristor S1'? The sawtooth waves of the remaining Nyristors 82 to S12 may be created based on the &, etc. standard.

+61  第9図に示すように、第1及び第2のブリツ
ジ回路55.6をダイオードD1〜D6及びD7〜.1
)12から成るダイオードブリッジ整流回路とすること
ができる。ダイオードブリッジ回路の場合にI″i電流
バランスの制御(d不可1iと″Cあるので、制御回路
は設けられていない。しかし、正及び負の出力ライン5
a、51)、6a、6bのいずれにも相間リアクトル7
.24が接続されているので、環流電流は抑制されてい
る。
+61 As shown in FIG. 9, the first and second bridge circuits 55.6 are connected to diodes D1-D6 and D7-. 1
) 12 diode bridge rectifier circuit. In the case of a diode bridge circuit, no control circuit is provided since the control of the current balance (I"i and "C") is not provided. However, the positive and negative output lines 5
interphase reactor 7 in any of a, 51), 6a, and 6b.
.. 24 is connected, the circulating current is suppressed.

(7)  第7図のザイリスタブリツジ回路5.6を、
第10図に示すようにダイオードD1〜D12から成る
ダイオードブリッジ回路5.6に置き換えることができ
る。なお、ダイオードの場合は重Mf、横山回路及び制
御回路が不要になる。
(7) The Xyristor bridge circuit 5.6 in Fig. 7 is
It can be replaced with a diode bridge circuit 5.6 consisting of diodes D1 to D12 as shown in FIG. Note that in the case of a diode, the heavy Mf, Yokoyama circuit, and control circuit become unnecessary.

(8)  第11図に示すように、12個の出力端子U
、、IJ2、U、3、U4、Vl、V2、■3、v4、
Wl、W2、W3、W4を有するフォーク結線の非絶縁
トランス2DI)を使用し、これに第1、第2、第3及
び第4のブリッジ回路5.6.110.111を接続し
、24相整流間路を構成してもよい。第11図のブリッ
ジ回路5.6,110、I’1lidダイオードD1〜
D24によって3相ブリッジ回路に構成されている。各
シリンジ1川路5.6,110.111の正の出カシイ
ン5a、6a、110a、111aはリアクトル7a、
7b、7c、7dを介して並列後Hされている。1だ、
負の出力ライン5b、61v、110b、Il’ll〕
!dリアクl−ル24 a、241〕、24c、24d
を介して並列吸続されて(・る。なお、リアクトル7a
、71)、7c、7dは、第131閃((示すように感
気コア112I/C巻線を設&−することによって構成
されている。リアクトル24a、24b、24c、24
dも第13図と同様に構成されている。
(8) As shown in Figure 11, 12 output terminals U
,,IJ2,U,3,U4,Vl,V2,■3,v4,
A fork-connected non-insulated transformer 2DI having Wl, W2, W3, and W4 is used, and the first, second, third, and fourth bridge circuits 5.6.110.111 are connected to this, and a 24-phase A rectifying path may also be provided. Bridge circuit 5.6, 110 in Fig. 11, I'1lid diode D1~
D24 constitutes a three-phase bridge circuit. The positive outputs 5a, 6a, 110a, 111a of each syringe 1 channel 5.6, 110.111 are reactor 7a,
After being paralleled via 7b, 7c, and 7d, it is set to H. It's 1.
Negative output line 5b, 61v, 110b, Il'll]
! d Reactor l-24 a, 241], 24c, 24d
are sucked in parallel via the reactor 7a.
, 71), 7c, and 7d are constructed by installing the sensing core 112 I/C winding as shown in the 131st flash ((as shown).Reactors 24a, 24b, 24c, 24
d is also constructed in the same manner as in FIG.

第11山の非絶縁トランス20bは、第121E71に
示すように、第1の相の管、線al、a21,13.2
」4、a5、a6と、第2のオ]]の巻11Jb+、b
2、b3、b4.1)5.1〕6と、第3の相の巻線c
l、C2、C3、C4、C5、C6とから成る。第1、
第2及び第ろの相(iJ: Fj、 s・に120度の
位相差を打する。なj6、第11図なひ第12図((お
いて−トランス20bの巻線が太い実線で示されている
The non-insulated transformer 20b of the 11th mountain has the first phase tube, line al, a21, 13.2 as shown in 121E71.
'4, a5, a6 and the second O]] Volume 11Jb+, b
2, b3, b4.1)5.1]6 and third phase winding c
1, C2, C3, C4, C5, and C6. First,
A phase difference of 120 degrees is applied to the second and second filter phases (iJ: Fj, s). has been done.

(9112相、24相((限ることなく、18相、36
相等の多相整M’を回路にも本発明を適用することがで
きる。
(9112 phases, 24 phases ((without limitation, 18 phases, 36 phases)
The present invention can also be applied to a circuit with a polyphase rectifier M' having equal phases.

〔発明の効果〕〔Effect of the invention〕

上述から明らかなよ5に、請求項1.2及び乙の発明に
よれば、整流装置の小型化及び販コスト化を達成するこ
とができる3、また、非絶縁トランスな設けることによ
って生じる環流電流舎防止することができる。
As is clear from the above, according to the inventions of claims 1.2 and 2, it is possible to reduce the size and sales cost of the rectifier, and also to reduce the circulating current generated by providing a non-insulated transformer. building can be prevented.

4、 図「Flの簡−rliな説り」 第1図は本発明の実施例((係わるサイリスタ整流回路
装置の回路図、 第2図(d第1図の電流バランス検出回路段ひ加算回路
を示す回1]’i’5図、 第3図は第1図の第1の位相制御「1路を示ずブロック
図、 第4図は第1図の第2及び第3の位・1目制御回I烙を
示すブロック図、 第5図(d第3図太ひ第禰図の鉱山状波発生回路の出力
な示す波形図、 第6図は変形例のザイリスタ整流[IIJ路袈置装示す
回路図、 第7図(d別の変形例のサイリスタ整流回路装置2示す
回路図、 第8図は従来のサイリスタ整流回路装置を示す回路図、 第9図、第10図及び第11図は本発明の別の変形例の
整流回路装置をそれぞれ示す回路図、第12図は第11
図のj−ランスを示す回路図、第13図1は第12図の
リアクトルを示す正面図である。
4. Figure ``Simple explanation of Fl'' Figure 1 is a circuit diagram of a thyristor rectifier circuit according to an embodiment of the present invention; Figure 3 is a block diagram showing the first phase control "1 path" in Figure 1. Figure 4 is a block diagram showing the second and third digits and 1 in Figure 1. Figure 5 is a block diagram showing the control circuit I; Figure 5 is a waveform diagram showing the output of the mine-shaped wave generating circuit shown in Figure 3; Figure 6 is a modified example of Zyristor rectification [IIJ Fig. 7 is a circuit diagram showing a thyristor rectifier circuit device 2 of another modification; Fig. 8 is a circuit diagram showing a conventional thyristor rectifier circuit device; Figs. 9, 10, and 11 12 is a circuit diagram showing a rectifier circuit device according to another modified example of the present invention, and FIG.
FIG. 13 is a circuit diagram showing the J-lance shown in the figure, and FIG. 1 is a front view showing the reactor shown in FIG. 12.

1.2、ろ・・電源端子、5 第1のサイリスタ5相ブ
リッジ整流回j〆も、6・紀2のザイリスタろ相ブリッ
ジ整流回1烙、7・・相間リアクトル15・電流検出器
、20 非絶縁トランス、24相間リアクトル、25、
26・・電流検出器、28・正側電流バランス検出回路
、29・負側電流バランス横田回路、30 出力電圧指
令1直入力端子、31・・第1の位相ffiIJ御閣路
、32 第2の位相制御回路、33・第5の位相制御回
路、110・・−第3のサイリスタ3相ブリッジ整流回
路、111 第4のサイリスタ3相ブリッジ整流回路、
、代  理  人   高  野  則  次ム9り 派 q) の LIL
1.2, Lo...power supply terminal, 5. 1st thyristor 5-phase bridge rectifier circuit, 6.E2 Zyristor filter phase bridge rectifier circuit 1, 7..interphase reactor 15.current detector, 20 Non-isolated transformer, 24 phase reactor, 25,
26. Current detector, 28. Positive side current balance detection circuit, 29. Negative side current balance Yokota circuit, 30 Output voltage command 1 direct input terminal, 31.. 1st phase ffiIJ Gokakuji, 32. 2nd phase Phase control circuit, 33, fifth phase control circuit, 110...-third thyristor three-phase bridge rectifier circuit, 111 fourth thyristor three-phase bridge rectifier circuit,
, Agent Noriyuki Takano (LIL)

Claims (1)

【特許請求の範囲】 〔1〕交流電源に接続された非絶縁トランスと、前記非
絶縁トランスに接続された少なくとも第1及び第2のブ
リッジ整流回路と、 前記第1のブリッジ整流回路の正の出力ラインと前記第
2のブリッジ整流回路の正の出力ラインとの間に接続さ
れた第1のリアクトルと、 前記第1のブリッジ整流回路の負の出力ラインと前記第
2のブリッジ整流回路の負の出力ラインとの間に接続さ
れた第2のリアクトルと、 前記第1のリアクトルの中間点に接続された正の出力端
子と、 前記第2のリアクトルの中間点に接続された負の出力端
子と を備えていることを特徴とする整流回路装置。 〔2〕交流電源に接続された非絶縁トランスと、前記非
絶縁トランスに接続された少なくとも第1及び第2のサ
イリスタブリッジ整流回路と、前記第1のサイリスタブ
リッジ整流回路の正の出力ラインと前記第2のサイリス
タブリッジ整流回路の正の出力ラインとの間に接続され
た第1のリアクトルと、 前記第1のサイリスタブリッジ整流回路の負の出力ライ
ンと前記第2のサイリスタブリッジ整流回路の負の出力
ラインとの間に接続された第2のリアクトルと、 前記第1のリアクトルの中間点に接続された正の出力端
子と、 前記第2のリアクトルの中間点に接続された負の出力端
子と、 前記第1及び第2のサイリスタブリッジ整流回路の正の
出力ラインの電流をそれぞれ検出するための第1及び第
2の正側電流検出器と、 前記第1及び第2のサイリスタブリッジ整流回路の負の
出力ラインの電流をそれぞれ検出するための第1及び第
2の負側電流検出器と、 前記第1及び第2のサイリスタブリッジ整流回路の正の
出力ラインの電流が互いにバランスするように前記第1
及び第2の正側電流検出器の出力に応答して前記第1及
び第2のサイリスタブリッジ整流回路の内の少なくとも
一方の正側サイリスタを制御する正側制御回路と、 前記第1及び第2のサイリスタブリッジ整流回路の負の
出力ラインの電流が互いにバランスするように前記第1
及び第2の負側電流検出器の出力に応答して前記第1及
び第2のサイリスタブリッジ整流回路の内の少なくとも
一方の負側サイリスタを制御する負側制御回路と から成る整流回路装置。 〔3〕交流電源に接続された非絶縁トランスと、前記非
絶縁トランスに接続された少なくとも第1及び第2のサ
イリスタブリッジ整流回路と、前記第1のサイリスタブ
リッジ整流回路の正の出力ラインと前記第2のサイリス
タブリッジ整流回路の正の出力ラインとの間に接続され
た第1のリアクトルと、 前記第1のサイリスタブリッジ整流回路の負の出力ライ
ンと前記第2のサイリスタブリッジ整流回路の負の出力
ラインとの間に接続された第2のリアクトルと、 前記第1のリアクトルの中間点に接続された正の出力端
子と、 前記第2のリアクトルの中間点に接続された負の出力端
子と、 前記第1及び第2のサイリスタブリッジ整流回路の入力
電流をそれぞれ検出する電流検出手段と、前記電流検出
手段の出力に基づいて前記第1及び第2のサイリスタブ
リッジ整流回路の正及び負の出力ラインの電流をそれぞ
れ算出する電流算出手段と、 前記電流算出手段で得た正側電流に基づいて前記第1及
び第2のサイリスタブリッジ整流回路の正の出力ライン
の電流が互いにバランスするように前記第1及び第2の
サイリスタブリッジ整流回路の内の少なくとも一方の正
側サイリスタを制御する正側制御回路と、 前記電流算出手段で得た負側電流に基づいて前記第1及
び第2のサイリスタブリッジ整流回路の負の出力ライン
の電流が互いにバランスするように前記第1及び第2の
サイリスタブリッジ整流回路の内の少なくとも一方の負
側サイリスタを制御する負側制御回路と から成る整流回路装置。
[Scope of Claims] [1] A non-isolated transformer connected to an AC power supply, at least first and second bridge rectifier circuits connected to the non-isolated transformer, and a positive terminal of the first bridge rectifier circuit. a first reactor connected between an output line and a positive output line of the second bridge rectifier; a negative output line of the first bridge rectifier and a negative output line of the second bridge rectifier; a second reactor connected between the output line of the first reactor, a positive output terminal connected to the midpoint of the first reactor, and a negative output terminal connected to the midpoint of the second reactor. A rectifier circuit device comprising: [2] A non-isolated transformer connected to an AC power source, at least first and second thyristor bridge rectifier circuits connected to the non-isolated transformer, a positive output line of the first thyristor bridge rectifier circuit, and the a first reactor connected between the positive output line of the second thyristor bridge rectifier circuit; and the negative output line of the first thyristor bridge rectifier circuit and the negative output line of the second thyristor bridge rectifier circuit; a second reactor connected between the output line; a positive output terminal connected to the midpoint of the first reactor; and a negative output terminal connected to the midpoint of the second reactor. , first and second positive side current detectors for detecting the currents of the positive output lines of the first and second thyristor bridge rectifier circuits, respectively; first and second negative side current detectors for respectively detecting currents in negative output lines; 1st
and a positive side control circuit that controls at least one positive side thyristor of the first and second thyristor bridge rectifier circuits in response to the output of the second positive side current detector; Said first thyristor bridge rectifier circuit so that the currents of the negative output lines of the
and a negative-side control circuit that controls at least one negative-side thyristor of the first and second thyristor bridge rectifier circuits in response to the output of the second negative-side current detector. [3] A non-isolated transformer connected to an AC power supply, at least first and second thyristor bridge rectifier circuits connected to the non-isolated transformer, a positive output line of the first thyristor bridge rectifier circuit, and the a first reactor connected between the positive output line of the second thyristor bridge rectifier circuit; and the negative output line of the first thyristor bridge rectifier circuit and the negative output line of the second thyristor bridge rectifier circuit; a second reactor connected between the output line; a positive output terminal connected to the midpoint of the first reactor; and a negative output terminal connected to the midpoint of the second reactor. , current detection means for detecting the input currents of the first and second thyristor bridge rectifier circuits, respectively; and positive and negative outputs of the first and second thyristor bridge rectifier circuits based on the outputs of the current detection means. current calculation means for calculating the currents of the lines, respectively; and a current calculation means for calculating the currents of the positive output lines of the first and second thyristor bridge rectifier circuits based on the positive side currents obtained by the current calculation means. a positive-side control circuit that controls at least one positive-side thyristor of the first and second thyristor bridge rectifier circuits; and a positive-side control circuit that controls at least one positive-side thyristor of the first and second thyristor bridge rectifier circuits; and a negative side control circuit that controls at least one negative side thyristor of the first and second thyristor bridge rectifier circuits so that currents in negative output lines of the rectifier circuit are balanced with each other.
JP1163419A 1989-06-26 1989-06-26 Rectifier circuit device Expired - Fee Related JP2721915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1163419A JP2721915B2 (en) 1989-06-26 1989-06-26 Rectifier circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1163419A JP2721915B2 (en) 1989-06-26 1989-06-26 Rectifier circuit device

Publications (2)

Publication Number Publication Date
JPH0332366A true JPH0332366A (en) 1991-02-12
JP2721915B2 JP2721915B2 (en) 1998-03-04

Family

ID=15773542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1163419A Expired - Fee Related JP2721915B2 (en) 1989-06-26 1989-06-26 Rectifier circuit device

Country Status (1)

Country Link
JP (1) JP2721915B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001314086A (en) * 2000-04-28 2001-11-09 Sanken Electric Co Ltd Ac-dc converter
EP1679784A1 (en) * 2005-01-07 2006-07-12 Technofan Three phase recitifier circuit comprising 12-pulse rectifiers
JP2008503994A (en) * 2004-06-23 2008-02-07 アーベーベー・シュバイツ・アーゲー Low harmonic multiphase converter circuit
JP2008061466A (en) * 2006-09-04 2008-03-13 Fuji Electric Systems Co Ltd Power conversion system
JP2011259583A (en) * 2010-06-08 2011-12-22 Ihi Corp Power conversion apparatus and power conversion method
JP2013236515A (en) * 2012-05-10 2013-11-21 Takaoka Electric Mfg Co Ltd Tap switching type three-phase transformer and voltage regulating device
CN103858331A (en) * 2011-08-01 2014-06-11 三菱电机株式会社 Power conversion apparatus
JPWO2013018185A1 (en) * 2011-08-01 2015-03-02 三菱電機株式会社 Power converter
JP2019046934A (en) * 2017-08-31 2019-03-22 株式会社新陽社 Six phase transformer
JP2019050685A (en) * 2017-09-11 2019-03-28 株式会社創発システム研究所 Power supply circuit system for driving fan in tunnel using improved non-isolated transformer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092414A (en) * 1973-12-20 1975-07-23
JPS5821504A (en) * 1981-07-31 1983-02-08 Japanese National Railways<Jnr> Device for measuring misalignment of rail

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092414A (en) * 1973-12-20 1975-07-23
JPS5821504A (en) * 1981-07-31 1983-02-08 Japanese National Railways<Jnr> Device for measuring misalignment of rail

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001314086A (en) * 2000-04-28 2001-11-09 Sanken Electric Co Ltd Ac-dc converter
JP2008503994A (en) * 2004-06-23 2008-02-07 アーベーベー・シュバイツ・アーゲー Low harmonic multiphase converter circuit
JP4695138B2 (en) * 2004-06-23 2011-06-08 アーベーベー・シュバイツ・アーゲー Low harmonic multiphase converter circuit
EP1679784A1 (en) * 2005-01-07 2006-07-12 Technofan Three phase recitifier circuit comprising 12-pulse rectifiers
FR2880739A1 (en) * 2005-01-07 2006-07-14 Technofan Sa STAGE OF RECOVERY OF A THREE-PHASE CURRENT.
JP2008061466A (en) * 2006-09-04 2008-03-13 Fuji Electric Systems Co Ltd Power conversion system
JP2011259583A (en) * 2010-06-08 2011-12-22 Ihi Corp Power conversion apparatus and power conversion method
CN103858331A (en) * 2011-08-01 2014-06-11 三菱电机株式会社 Power conversion apparatus
JPWO2013018185A1 (en) * 2011-08-01 2015-03-02 三菱電機株式会社 Power converter
JP2013236515A (en) * 2012-05-10 2013-11-21 Takaoka Electric Mfg Co Ltd Tap switching type three-phase transformer and voltage regulating device
JP2019046934A (en) * 2017-08-31 2019-03-22 株式会社新陽社 Six phase transformer
JP2019050685A (en) * 2017-09-11 2019-03-28 株式会社創発システム研究所 Power supply circuit system for driving fan in tunnel using improved non-isolated transformer

Also Published As

Publication number Publication date
JP2721915B2 (en) 1998-03-04

Similar Documents

Publication Publication Date Title
US5177428A (en) Inverter control device capable of supressing dc magnetization in three-phase transformer
JPS6137864B2 (en)
JPH0332366A (en) Rectifier circuit device
US4131844A (en) Static voltage balancer
Reeve et al. A general approach to harmonic current generation by HVDC converters
JP5047210B2 (en) Power converter
JPH09135570A (en) Multiple rectifier
US11876438B2 (en) Reducing input harmonic distortion in a power supply
Chivite-Zabalza et al. A passive 36-pulse AC–DC converter with inherent load balancing using combined harmonic voltage and current injection
US3391327A (en) Dual bridge converter circuitry
JP3249709B2 (en) Inverter device
US4074348A (en) Circuit arrangement with a number of cycloconverters, particularly direct cycloconverters in y-connection
JPH1066333A (en) Transformerless 3-phase converter apparatus
JPH01152928A (en) Controller of power converter
JPWO2018179234A1 (en) H-type bridge converter and power conditioner
JPS6035892B2 (en) power converter
JPH02133070A (en) Polyphase full-wave rectifier circuit
AU2021439254B2 (en) Regenerative multicell drive system with overlap angle in fundamental frequency modulation
RU2453028C2 (en) Power supply to bridge rectifiers parallel connected on output side with voltages of secondary windings at least of one transformer, which are turned as to phase
JPS631832B2 (en)
JP2509890B2 (en) Pulse width modulation control method for AC / DC converter
Ghatak et al. Comparative analysis of parallel operation of two three phase systems with and without Interphase transformer
Singh et al. Zigzag autotransformer based full-wave ac-dc converters
JP3257376B2 (en) PWM control self-excited rectifier
JPS6321427B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees