JP2708949B2 - Method of manufacturing semiconductor laser device - Google Patents

Method of manufacturing semiconductor laser device

Info

Publication number
JP2708949B2
JP2708949B2 JP2229961A JP22996190A JP2708949B2 JP 2708949 B2 JP2708949 B2 JP 2708949B2 JP 2229961 A JP2229961 A JP 2229961A JP 22996190 A JP22996190 A JP 22996190A JP 2708949 B2 JP2708949 B2 JP 2708949B2
Authority
JP
Japan
Prior art keywords
layer
laser device
semiconductor laser
mesa portion
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2229961A
Other languages
Japanese (ja)
Other versions
JPH04111382A (en
Inventor
敏之 奥村
和彦 猪口
文弘 厚主
治久 瀧口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2229961A priority Critical patent/JP2708949B2/en
Priority to US07/751,923 priority patent/US5335241A/en
Priority to DE69131034T priority patent/DE69131034T2/en
Priority to EP91307938A priority patent/EP0473443B1/en
Publication of JPH04111382A publication Critical patent/JPH04111382A/en
Application granted granted Critical
Publication of JP2708949B2 publication Critical patent/JP2708949B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は埋め込みストライプ型半導体レーザ装置の製
造方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method of manufacturing a buried stripe semiconductor laser device.

(従来の技術) 現在、半導体レーザ装置は,光通信用および情報処理
用などの民生機器および産業機器の光源として広く用い
られている。これらの半導体レーザ装置に要求される特
性(高出力,高効率,高速変調など)に対して,発振横
モードの安定化および発振闘値電流の低減化は必須条件
である。特に,発振横モードの安定化は,光通信用にお
けるファイバ結合効率や,情報処理用における光ビーム
非点収差と密接な関係があるので、重要である。
(Prior Art) Currently, semiconductor laser devices are widely used as light sources for consumer and industrial equipment for optical communication and information processing. For the characteristics (high power, high efficiency, high-speed modulation, etc.) required of these semiconductor laser devices, stabilization of the oscillation transverse mode and reduction of the oscillation threshold current are essential conditions. In particular, stabilization of the oscillation transverse mode is important because it has a close relationship with the fiber coupling efficiency for optical communication and the light beam astigmatism for information processing.

発振横モードを制御する構造に関しては,これまで多
くの報告がなされている。一般に,ファブリ・ペロ共振
器構造の半導体レーザ装置は,電流狭窄通路を設けた利
得導波型,共振器方向に対して垂直横方向に屈折率分布
を設けた作り付けの屈折率導波型,および導波路側面を
埋め込んだ屈折率導波型などに大別される。発振横モー
ドの安定化および発振闘値電流の低減化を考慮した一例
として,埋め込みストライプ型の半導体レーザ装置を第
4図に示す。この半導体レーザ装置は次のようにして作
製される。
There have been many reports on the structure for controlling the oscillation transverse mode. In general, a semiconductor laser device having a Fabry-Perot resonator structure includes a gain waveguide type having a current confinement path, a built-in refractive index waveguide type having a refractive index distribution provided in a direction perpendicular to the resonator direction, and It is roughly classified into a refractive index waveguide type in which the waveguide side surface is embedded. FIG. 4 shows a buried stripe type semiconductor laser device as an example in consideration of stabilization of the oscillation transverse mode and reduction of the oscillation threshold current. This semiconductor laser device is manufactured as follows.

まず,適当な結晶成長法によって,n-InP基板51上に,n
-InPバッファ層52,GaInAsP活性層53,p-InPクラッド層5
4,およびp-GaInAsPキャップ層55を順次成長させる。次
いで,ホトリソグラフィーおよび化学エッチング法によ
って,共振器方向にストライプ状のメサ部分(幅1〜2
μm程度)を形成する。続いて,再び適当な結晶成長法
によって,このメサ部分を埋め込むように,p-InP第1電
流阻止層56およびn-InP第2電流阻止層57を順次成長さ
せる。最後に,n-InP基板51の裏面にはn側電極58を,p-G
aInAsPキャップ層55およびn-InP第2電流阻止層57の表
面にはp側電極59を形成することにより,第4図に示す
ような半導体レーザ装置が得られる。
First, n-InP substrate 51 is formed by an appropriate crystal growth method.
-InP buffer layer 52, GaInAsP active layer 53, p-InP cladding layer 5
4, and a p-GaInAsP cap layer 55 are sequentially grown. Next, by photolithography and chemical etching, a stripe-shaped mesa portion (width 1 to 2) is formed in the resonator direction.
μm). Subsequently, the p-InP first current blocking layer 56 and the n-InP second current blocking layer 57 are sequentially grown again by an appropriate crystal growth method so as to bury the mesa portion. Finally, an n-side electrode 58 is placed on the back of the n-InP substrate 51, and pG
By forming a p-side electrode 59 on the surfaces of the aInAsP cap layer 55 and the n-InP second current blocking layer 57, a semiconductor laser device as shown in FIG. 4 is obtained.

しかし,上記のような埋め込みストライプ型半導体レ
ーザ装置を作製するには,2つの結晶成長工程が必要であ
るので,製造工程が繁雑になり,素子構造を再現性よく
形成することが困難である。
However, in order to manufacture such a buried-stripe semiconductor laser device, two crystal growth steps are required, which complicates the manufacturing process and makes it difficult to form the element structure with good reproducibility.

このような問題点を解決するために,ただ1つの結晶
成長工程で埋め込みストライプ型半導体レーザ装置を製
造する方法が提案されている(特開昭64-25590号)。こ
の半導体レーザ装置は,第5図に示すような構造を有
し,次のようにして作製される。
In order to solve such a problem, there has been proposed a method of manufacturing a buried stripe type semiconductor laser device in only one crystal growth step (JP-A-64-25590). This semiconductor laser device has a structure as shown in FIG. 5, and is manufactured as follows.

まず,(100)面を有するn-GaAs基板61上に,適当な
エッチング法によって,〈011〉方向にストライプ状の
メサ部分を形成する。次いで,メサ部分が形成されたn-
GaAs基板61上に,適当な結晶成長法(例えば,有機金属
気相成長法)によって,n-GaAs薄膜62′,n-AlGaAs薄膜6
3′,GaAs薄膜64′,およびp-AlGaAs薄膜65′を順次成長
させる。このとき,ストライプ状のメサ部分上には,n-G
aAsバッファ層62,n-AlGaAs第1クラッド層63,GaAs活性
層64,およびp-AlGaAs第2クラッド層65からなり,(11
1)B面で囲まれた多層薄膜が形成される。さらに,連
続して,この多層薄膜を埋め込むように,n-AlGaAs電流
阻止層66,p-AlGaAsクラッド層67,およびp-GaAsキャップ
層68を順次成長させる。最後に,n-GaAs基板61の裏面に
はn側電極69を,p-GaAsキャップ層68の表面にはp側電
極70を形成することにより,第5図に示すような半導体
レーザ装置が得られる。
First, a stripe-shaped mesa portion is formed in the <011> direction on the n-GaAs substrate 61 having the (100) plane by an appropriate etching method. Next, the n-
An n-GaAs thin film 62 'and an n-AlGaAs thin film 6 are formed on a GaAs substrate 61 by an appropriate crystal growth method (for example, metal organic chemical vapor deposition).
3 ', GaAs thin film 64', and p-AlGaAs thin film 65 'are sequentially grown. At this time, nG
It comprises an aAs buffer layer 62, an n-AlGaAs first cladding layer 63, a GaAs active layer 64, and a p-AlGaAs second cladding layer 65.
1) A multilayer thin film surrounded by the B side is formed. Further, an n-AlGaAs current blocking layer 66, a p-AlGaAs cladding layer 67, and a p-GaAs cap layer 68 are successively grown so as to embed the multilayer thin film. Finally, by forming an n-side electrode 69 on the back surface of the n-GaAs substrate 61 and a p-side electrode 70 on the surface of the p-GaAs cap layer 68, a semiconductor laser device as shown in FIG. It is.

このように,第5図のような構造を採用すれば,1つの
結晶成長工程で,埋め込みストライプ型半導体レーザ装
置が再現性よく作製される。
As described above, if the structure as shown in FIG. 5 is adopted, a buried stripe type semiconductor laser device can be manufactured with high reproducibility in one crystal growth step.

(発明が解決しようとする課題) しかし,第5図の埋め込みストライプ型半導体レーザ
装置を作製する場合,半導体基板上に順次成長させた各
エピ層の表面がストライプ状メサ部分の側面に沿って盛
り上がり,平坦にはならない。このような傾向は,InP基
板を用いた半導体レーザ装置を作製する場合には,より
顕著に現れる。
(Problems to be Solved by the Invention) However, when fabricating the buried stripe type semiconductor laser device shown in FIG. 5, the surface of each epi layer sequentially grown on the semiconductor substrate rises along the side surface of the stripe-shaped mesa portion. , Does not become flat. Such a tendency becomes more prominent when a semiconductor laser device using an InP substrate is manufactured.

また,GaAs基板を用いた半導体レーザ装置の場合に
は,ストライプ状メサ部分が形成されたGaAs基板上にエ
ピ層の成長を行うと,(111)B面上での結晶成長速度
が実質的に零であるので,第5図に示すように,(11
1)B面で囲まれた多層薄膜がメサ部分上に形成された
後も,結晶成長を続行すれば,GaAs基板とメサ部分との
段差が小さくなるようにエピ層の成長が進行する。これ
に対し,InP基板を用いた半導体レーザ装置の場合には,
(111)B面上での結晶成長速度がGaAs基板を用いた場
合に比べてかなり大きいので,InP基板とメサ部分との段
差を保持したままエピ層の成長が続行されるので,第6
図に示すような構造になる。
In the case of a semiconductor laser device using a GaAs substrate, if the epilayer is grown on the GaAs substrate on which the stripe-shaped mesa portion is formed, the crystal growth rate on the (111) B plane is substantially increased. Since it is zero, (11)
1) If the crystal growth is continued after the multilayer thin film surrounded by the plane B is formed on the mesa portion, the growth of the epi layer proceeds so that the step between the GaAs substrate and the mesa portion is reduced. On the other hand, in the case of a semiconductor laser device using an InP substrate,
Since the crystal growth rate on the (111) B plane is much higher than that when a GaAs substrate is used, the growth of the epi layer is continued while maintaining the step between the InP substrate and the mesa portion.
The structure is as shown in the figure.

とろが,第6図の埋め込みストライプ型半導体レーザ
装置は,メサ部分の上方が盛り上がっているので,エピ
層側を下にしてマウントすることができない。したがっ
て,熱抵抗が大きくなって熱的な影響を受けたり,マウ
ント時にメサ部分が損傷を受けて活性領域に歪が加わっ
たりして,信頼性が低下するという問題点があった。
However, the buried stripe type semiconductor laser device shown in FIG. 6 cannot be mounted with the epi layer side down since the mesa portion is raised. Therefore, there is a problem in that the thermal resistance is increased to be thermally affected, or the mesa portion is damaged at the time of mounting and strain is applied to the active region, thereby lowering reliability.

本発明は,上記従来の問題点を解決するものであり,
その目的とするところは,発振闘値電流が小さく安定な
単一横モード発振が得られるだけでなく,エピ層側を下
にしてマウントし得るので,熱的な影響を受けることが
なく,信頼性に優れた埋め込みストライプ型半導体レー
ザ装置を,再現性よく製造する方法を提供することにあ
る。
The present invention solves the above-mentioned conventional problems,
The purpose is not only to obtain stable single transverse mode oscillation with small oscillation threshold current, but also to mount it with the epi layer side down, so that there is no thermal effect and reliability An object of the present invention is to provide a method for manufacturing a buried stripe type semiconductor laser device having excellent reproducibility with good reproducibility.

(課題を解決するための手段) 本発明の半導体レーザ装置を製造する方法は,InP半導
体基板を用いた埋め込みストライプ型半導体レーザ装置
を製造する方法であって,(100)面を有する第1導電
型の該半導体基板上に,〈011〉方向にストライプ状の
メサ部分を形成する工程と,メサ部分が形成された該基
板上に,レーザ発振用の活性層を含むダブルヘテロ構造
の多層膜を,該メサ部分上では該多層膜が{111}面で
囲まれるように,順次成長させる工程と,該多層膜の表
面上に,第2導電型のキャップ層と,該キャップ層とは
構成元素の異なる表面半導体層とを順次成長させる工程
と,該メサ部分の上方に位置する該表面半導体層の盛り
上がり部分を選択的に除去して該キャップ層を露出させ
て平坦化する工程とを包含してなり,そのことにより上
記目的が達成される。
(Means for Solving the Problems) A method for manufacturing a semiconductor laser device according to the present invention is a method for manufacturing a buried stripe type semiconductor laser device using an InP semiconductor substrate, wherein a first conductive semiconductor device having a (100) plane is provided. Forming a stripe-shaped mesa portion in the <011> direction on the semiconductor substrate of the mold, and forming a double hetero-structure multilayer film including an active layer for laser oscillation on the substrate having the mesa portion formed thereon. A step of sequentially growing the multilayer film on the mesa portion so that the multilayer film is surrounded by {111} planes; and a step of forming a second conductivity type cap layer and the cap layer on the surface of the multilayer film. A step of sequentially growing different surface semiconductor layers, and a step of selectively removing a raised portion of the surface semiconductor layer located above the mesa portion to expose the cap layer and planarize the same. Because of that The above-mentioned object can be achieved.

本発明の製造方法では,まず,(100)面を有する第
1導電型の半導体基板上に,〈011〉方向にストライプ
状のメサ部分が形成される。ここで,〈011〉方向は,
[011]方向と結晶学的に等価なすべての方向を表して
おり,例えば[01]方向も含まれる。なお,メサ部分
の形成には,通常のホトリソグラフィーおよびエッチン
グ法が用いられる。
In the manufacturing method of the present invention, first, a stripe-shaped mesa portion is formed in a <011> direction on a first conductivity type semiconductor substrate having a (100) plane. Here, the <011> direction is
It represents all directions crystallographically equivalent to the [011] direction, including, for example, the [01] direction. Note that a usual photolithography and etching method are used for forming the mesa portion.

次いで,メサ部分が形成された基板上に,レーザ発振
用の活性層を含むダブルヘテロ構造の多層膜,第2導電
型のキャップ層,表面半導体層などが順次形成される。
このとき,メサ部分上では多層膜が{111}面で囲まれ
るように成長する。ここで,{111}面は,(111)面と
結晶学的に等価なすべての結晶面を表しており,例えば
(111)B面が挙げられる。また,必要に応じて,バッ
ファ層,クラッド層,電流狭窄用の電流阻止層などを,
それぞれの適当な箇所に形成してもよい。なお,これら
半導体層の成長には,通常の結晶成長法,例えば有機金
属気相成長法が用いられる。
Next, on the substrate on which the mesa portion is formed, a multilayer film having a double hetero structure including an active layer for laser oscillation, a cap layer of the second conductivity type, a surface semiconductor layer, and the like are sequentially formed.
At this time, the multilayer film grows on the mesa portion so as to be surrounded by the {111} plane. Here, the {111} plane represents all crystal planes that are crystallographically equivalent to the (111) plane, and includes, for example, the (111) B plane. If necessary, buffer layers, cladding layers, current blocking layers for current confinement, etc.
It may be formed at each appropriate location. Note that a normal crystal growth method, for example, a metal organic chemical vapor deposition method is used for growing these semiconductor layers.

上記の表面半導体層は,通常,その厚さがストライプ
状メサ部分の高さに等しいか,あるいはそれより大きく
なるように成長させる。また,表面半導体層は,後のエ
ッチング工程においてキャップ層との間にエッチング速
度の差を与えるために,キャップ層とは構成元素の組成
が異なっている必要がある。さらに,表面半導体層は,
半導体基板と同じ導電型,すなわち第1導電型を有する
か,あるいは半絶縁性であることが好ましい。
The surface semiconductor layer is usually grown so that its thickness is equal to or greater than the height of the stripe-shaped mesa portion. Further, the surface semiconductor layer needs to have a different composition of constituent elements from the cap layer in order to give a difference in etching rate between the surface semiconductor layer and the cap layer in a later etching step. Furthermore, the surface semiconductor layer
Preferably, it has the same conductivity type as the semiconductor substrate, that is, the first conductivity type, or is semi-insulating.

そして,メサ部分の上方に位置する表面半導体層の盛
り上がり部分が除去され,メサ部分の上方における表面
が,その両側の表面と同じ高さか,あるいはそれより低
くなる。なお,表面半導体層の一部を除去するには,通
常のホトリソグラフィーおよびエッチング法が用いられ
る。
Then, the raised portion of the surface semiconductor layer located above the mesa portion is removed, and the surface above the mesa portion is the same height or lower than the surfaces on both sides thereof. In order to remove a part of the surface semiconductor layer, ordinary photolithography and etching are used.

(作用) 本発明の製造方法では、ストライプ状のメサ部分を設
けた半導体基板上に、活性層を含む多層膜、キャップ層
などを順次成長させた後、キャップ層とは構成元素の異
なる表面半導体層を成長させることで、キャップ層と表
面半導体層との間にエッチング速度の差を与えている。
このため、次工程のメサ部分の上方の表面半導体層の盛
り上がり部分を除去する際に、キャップ層がエッチング
ストッパとなり表面半導体層の盛り上がり部分が選択的
に除去されるので、キャップ層が露出されて平坦化され
る。また、平坦化のためのエッチング除去工程にプロセ
スマージンを持たせることができる。
(Function) In the manufacturing method of the present invention, after a multilayer film including an active layer, a cap layer, and the like are sequentially grown on a semiconductor substrate provided with a stripe-shaped mesa portion, a surface semiconductor having a different constituent element from the cap layer is formed. Growing the layer gives a difference in etching rate between the cap layer and the surface semiconductor layer.
For this reason, when removing the raised portion of the surface semiconductor layer above the mesa portion in the next step, the cap layer becomes an etching stopper and the raised portion of the surface semiconductor layer is selectively removed, so that the cap layer is exposed. Flattened. Further, a process margin can be given to the etching removal process for planarization.

また、得られた半導体レーザ装置は、メサ部分の上方
に盛り上がり部分がないので、エピ層を下にしてマウン
トしてもメサ部分に歪みが加わらず、損傷も与えられな
い。さらに、エピ層を下にしてマウントすることができ
るので、発熱による温度上昇などの熱的な影響が抑制さ
れる。
In addition, since the obtained semiconductor laser device has no raised portion above the mesa portion, no distortion is applied to the mesa portion even when the semiconductor laser device is mounted with the epi layer down, so that no damage is caused. Further, since mounting can be performed with the epi layer facing down, thermal effects such as temperature rise due to heat generation are suppressed.

(実施例) 以下に本発明の実施例について説明する。(Example) An example of the present invention will be described below.

実施例1 第1図に本発明の半導体レーザ装置の一実施例を示
す。この半導体レーザ装置は次のようにして作製され
た。
Embodiment 1 FIG. 1 shows an embodiment of a semiconductor laser device of the present invention. This semiconductor laser device was manufactured as follows.

まず,(100)面を有するn-InP基板11上に,SiO2膜21
を堆積した後,ホトリソグラフィーと,HFを用いた化学
エッチング法とによって,SiO2膜21を選択的にエッチン
グして,[011]方向に延びるストライプ状のエッチン
グ用マスクを形成した。次いで、H2SO4とH2O2とH2Oとの
混合溶液(3:1:1)を用いた化学エッチング法によって,
n-InP基板11を選択的にエッチングして,第2図(a)
に示すような逆メサ状のリッジ(高さ1.8μm,幅3μ
m)を形成した。
First, an SiO 2 film 21 was placed on an n-InP substrate 11 having a (100) plane.
Then, the SiO 2 film 21 was selectively etched by photolithography and a chemical etching method using HF to form a striped etching mask extending in the [011] direction. Next, by a chemical etching method using a mixed solution (3: 1: 1) of H 2 SO 4 , H 2 O 2 and H 2 O,
The n-InP substrate 11 is selectively etched, and FIG.
Inverted mesa-shaped ridge as shown in (1.8 μm high, 3 μm wide)
m) was formed.

上記のエッチング用マスクを除去した後,メサ部分が
形成されたn-InP基板11上に,有機金属気相成長法によ
って,n-InP薄膜12′(厚さ0.7μm)およびGa0.24In
0.76As0.55P0.45薄膜13′(厚さ0.1μm)を順次成長さ
せた。このとき,メサ部分上では,第2図(b)に示す
ように,共振器方向に対して垂直な断面形状が台形であ
り,(111)B面で囲まれたダブルヘテロ構造の多層
膜,すなわちその斜面がメサ部分の両端から成長した
(111)B面であるような多層膜が形成された。この多
層膜は,n-InPバッファ装置12と,Ga0.24In0.76As0.55P
0.45活性層13とから構成されている。
After the etching mask is removed, the n-InP thin film 12 '(thickness 0.7 μm) and Ga 0.24 In are deposited on the n-InP substrate 11 on which the mesa portion is formed by metal organic chemical vapor deposition.
0.76 As 0.55 P 0.45 thin film 13 ′ (0.1 μm thick) was sequentially grown. At this time, on the mesa portion, as shown in FIG. 2 (b), the cross section perpendicular to the resonator direction is trapezoidal, and a multilayer film of a double hetero structure surrounded by the (111) B plane. That is, a multilayer film was formed such that the slope was the (111) B plane grown from both ends of the mesa portion. This multilayer film is composed of an n-InP buffer device 12 and Ga 0.24 In 0.76 As 0.55 P
0.45 active layer 13.

引き続いて,p-InPクラッド層14(厚さ2.0μm),p-Ga
0.53In0.47Asキャップ層15(厚さ0.5μm),およびn-I
nP表面半導体層16(厚さ1.8μm)を順次成長させた。
メサ部分の両側で結晶成長が進むにつれて,(111)B
面を含むすべての表面上において,均一な速度の結晶成
長が起こり,第2図(b)のような埋め込みストライプ
構造が得られた。
Subsequently, the p-InP cladding layer 14 (2.0 μm thick), p-Ga
0.53 In 0.47 As cap layer 15 (0.5 μm thickness) and nI
An nP surface semiconductor layer 16 (1.8 μm in thickness) was sequentially grown.
As crystal growth proceeds on both sides of the mesa, (111) B
Crystal growth occurred at a uniform rate on all surfaces including the surface, and a buried stripe structure as shown in FIG. 2 (b) was obtained.

次いで,第2図(c)に示すように,ホトリソグラフ
ィーおよび化学エッチング法によって,メサ部分の上方
に位置するn-InP表面半導体層16の盛り上がり部分を選
択的にエッチングして除去し,その両側と高さを揃え
た。なお,HClとH2Oとの混合溶液(4:1)をエッチャント
として用いることにより,p-Ga0.53In0.47Asキャップ層1
5をエッチングすることなく,n-InP表面半導体層16のみ
をエッチングすることができた。
Next, as shown in FIG. 2 (c), the raised portion of the n-InP surface semiconductor layer 16 located above the mesa portion is selectively etched and removed by photolithography and chemical etching. And height are aligned. By using a mixed solution of HCl and H 2 O (4: 1) as an etchant, p-Ga 0.53 In 0.47 As cap layer 1
It was possible to etch only the n-InP surface semiconductor layer 16 without etching 5.

最後に,SiO2絶縁膜17を全面に堆積し,電流注入領域
となるSiO2絶縁膜17のストライプ部分をエッチングして
除去した後,n-InP基板11の裏面にはn側電極18を,SiO2
絶縁膜17の表面と,そのストライプ部分に露出したp-Ga
0.53In0.47Asキャップ層15の表面とにはp側電極19を形
成することにより,第1図に示すような埋め込みストラ
イプ型の半導体レーザ装置を得た。
Finally, an SiO 2 insulating film 17 is deposited on the entire surface, and a stripe portion of the SiO 2 insulating film 17 serving as a current injection region is removed by etching. Then, an n-side electrode 18 is formed on the back surface of the n-InP substrate 11. SiO 2
The surface of the insulating film 17 and the p-Ga
By forming a p-side electrode 19 on the surface of the 0.53 In 0.47 As cap layer 15, a buried stripe type semiconductor laser device as shown in FIG. 1 was obtained.

また,逆メサ状のリッジが1.5μm程度の小さい幅を
有すること以外は,上記と同様にして,埋め込みストラ
イプ型の半導体レーザ装置を作製したが,やはり素子構
造を再現性よく形成することができた。
A buried-stripe semiconductor laser device was fabricated in the same manner as described above except that the inverted mesa-shaped ridge had a small width of about 1.5 μm. However, the device structure could be formed with good reproducibility. Was.

このようにして得られた本実施例の半導体レーザ装置
は,メサ部分の上方における表面が,その両側の表面と
同じ高さか,あるいはそれより低く,エピ層側を下にし
てマウントすることができたので,発熱による温度上昇
などの熱的な影響が抑制され,良好な素子特性を示し
た。
The semiconductor laser device of the present embodiment thus obtained can be mounted with the surface above the mesa portion being the same height or lower than the surfaces on both sides thereof and the epi layer side down. Therefore, thermal effects such as temperature rise due to heat generation were suppressed, and good device characteristics were exhibited.

実施例2 第3図に本発明の他の半導体レーザ装置を示す。この
半導体レーザ装置は,次のようにして作製された。
Embodiment 2 FIG. 3 shows another semiconductor laser device of the present invention. This semiconductor laser device was manufactured as follows.

まず,実施例1と同様にして,(100)面を有するn-I
nP基板31上に,逆メサ状のリッジ(高さ1.8μm,幅3μ
m)を形成した。次いで,メサ部分が形成されたn-InP
基板31上に,やはり実施例1と同様にして,有機金属気
相成長法によって,n-InP薄膜32′(厚さ0.7μm)およ
びGa0.24In0.76As0.55P0.45薄膜33′(厚さ0.1μm)を
順次成長させた。このとき,メサ部分上では,第3図に
示すように,共振器方向に対して垂直な断面形状が台形
であり,(111)B面で囲まれたダブルヘテロ構造の多
層膜,すなわちその斜面がメサ部分の両端から成長した
(111)B面であるような多層膜が形成された。この多
層膜は,n-InPバッファ層32と,Ga0.24In0.76As0.55P
0.45活性層33とから構成されている。
First, in the same manner as in the first embodiment, nI having a (100) plane
An inverted mesa-shaped ridge (1.8 μm high and 3 μm wide) is placed on the nP substrate 31.
m) was formed. Next, the n-InP with the mesa formed
An n-InP thin film 32 ′ (thickness 0.7 μm) and a Ga 0.24 In 0.76 As 0.55 P 0.45 thin film 33 ′ (thickness 0.1) were formed on the substrate 31 by metal organic chemical vapor deposition in the same manner as in Example 1. μm) were grown sequentially. At this time, on the mesa portion, as shown in FIG. 3, the cross-sectional shape perpendicular to the resonator direction is trapezoidal, and the multilayer film of the double hetero structure surrounded by the (111) B plane, that is, its slope Was formed as a (111) B plane grown from both ends of the mesa portion. This multilayer film is composed of an n-InP buffer layer 32, Ga 0.24 In 0.76 As 0.55 P
0.45 active layer 33.

引き続いて,p-InPクラッド層34(厚さ1.0μm),n-In
P電流阻止層35(厚さ0,5μm),p-InPクラッド層36(厚
さ1.0μm),p-Ga0.53In0.47Asキャップ層35(厚さ0.5
μm),およびn-InP表面半導体層38(厚さ1.8μm)を
順次成長させた。
Subsequently, the p-InP cladding layer 34 (thickness 1.0 μm), n-InP
P current blocking layer 35 (thickness 0.5 μm), p-InP cladding layer 36 (thickness 1.0 μm), p-Ga 0.53 In 0.47 As cap layer 35 (thickness 0.5
μm) and an n-InP surface semiconductor layer 38 (1.8 μm in thickness) were sequentially grown.

次いで,ホトリソグラフィーおよび化学エッチング法
によって,メサ部分の上方に位置するn-InP表面半導体
層38の盛り上がり部分を選択的にエッチングして除去
し,その両側と高さを揃えた。なお,HClとH2Oとの混合
溶液(4:1)をエッチャントとして用いた。
Next, the protruding portion of the n-InP surface semiconductor layer 38 located above the mesa portion was selectively etched and removed by photolithography and chemical etching, and the height was made equal to both sides. Note that a mixed solution of HCl and H 2 O (4: 1) was used as an etchant.

最後に,SiO2絶縁膜39を全面に堆積し,電流注入領域
となるストライプ部分をエッチングによって除去した
後,ストライプ部分にZnを拡散させてZn拡散領域40を形
成し,メサ部分の上方に位置するn-InP電流阻止層35の
部分の導電型をp型に反転させ,n-InP基板31の裏面には
n側電極41を,SiO2絶縁膜39の表面と,そのストライプ
部分に露出したZn拡散領域40の表面とにはp側電極42を
形成することにより,第3図に示すような埋め込みスト
ライプ型の半導体レーザ装置を得た。
Finally, an SiO 2 insulating film 39 is deposited on the entire surface, and a stripe portion serving as a current injection region is removed by etching. Then, Zn is diffused into the stripe portion to form a Zn diffusion region 40, and a position above the mesa portion is formed. The conductivity type of the portion of the n-InP current blocking layer 35 to be formed is inverted to p-type, and the n-side electrode 41 is exposed on the back surface of the n-InP substrate 31, and is exposed on the surface of the SiO 2 insulating film 39 and its stripe portion. By forming a p-side electrode 42 on the surface of the Zn diffusion region 40, a buried stripe type semiconductor laser device as shown in FIG. 3 was obtained.

本実施例の半導体レーザ装置は,n-InP電流阻止層35が
設けられ,メサ部分の上方における部分の導電型がZn拡
散によりp型に反転している。したがって,このp−n
反転部分によって注入電流の狭窄がより確実に行われ,
発振闘値電流がさらに低減する。
In the semiconductor laser device of this embodiment, an n-InP current blocking layer 35 is provided, and the conductivity type of the portion above the mesa portion is inverted to p-type by Zn diffusion. Therefore, this pn
The injection current is more reliably constricted by the inversion portion,
The oscillation threshold current is further reduced.

なお,上記の実施例では,半導体基板の導電型(すな
わち,第1導電型)をn型とし,キャップ層の導電型
(すなわち,第2導電型)をp型としたが,逆に第1導
電型をp型とし、第2導電型をn型としてもよい。さら
に,半導体基板上にストライプ状のメサ部分を形成する
方向として[011]方向を選択したが,結晶学的に等価
な[01]方向であっても,同様の効果が期待できる。
In the above embodiment, the conductivity type of the semiconductor substrate (that is, the first conductivity type) is n-type, and the conductivity type of the cap layer (that is, the second conductivity type) is p-type. The conductivity type may be p-type and the second conductivity type may be n-type. Furthermore, although the [011] direction is selected as the direction for forming the stripe-shaped mesa portion on the semiconductor substrate, the same effect can be expected even in the [01] direction that is crystallographically equivalent.

また,上記の実施例では,InP-GaInAsP系の埋め込みス
トライプ型半導体レーザ装置について説明したが,GaAs-
AlGaAs系の埋め込みストライプ型半導体レーザ装置や,
多元混晶系を含む他の化合物半導体を用いた埋め込みス
トライプ型半導体レーザ装置についても,同様に,本発
明の製造方法を適用することができる。
In the above embodiment, an InP-GaInAsP-based buried stripe semiconductor laser device has been described.
AlGaAs-based buried stripe semiconductor laser devices,
The manufacturing method of the present invention can be similarly applied to a buried-stripe semiconductor laser device using another compound semiconductor including a multi-element mixed crystal system.

(発明の効果) このように,本発明の製造方法によれば,InP半導体基
板を用いる場合にあっても,キャップ層をエッチングス
トッパとして用いることで,メサ部分の上方にある表面
半導体層の盛り上がり部分を選択的に除去して平坦化す
ることが可能となる。また、平坦化のためのエッチング
除去工程にプロセスマージンを持たせることができる。
その結果,発振闘値電流が小さく安定な単一横モード発
振が可能な埋め込みストライプ型半導体レーザ装置が再
現性よく得られる。この半導体レーザ装置は,メサ部分
の上方に盛り上がり部分がないので、メサ部分に歪を加
えたり、損傷を与えたりすることなく,エピ層側を下に
してマウントすることができる。したがって,発熱によ
る温度上昇などの熱的な影響が抑制され,信頼性が向上
する。
(Effects of the Invention) As described above, according to the manufacturing method of the present invention, even when an InP semiconductor substrate is used, the rise of the surface semiconductor layer above the mesa portion can be achieved by using the cap layer as an etching stopper. The portion can be selectively removed and flattened. Further, a process margin can be given to the etching removal process for planarization.
As a result, a buried-stripe semiconductor laser device having a small oscillation threshold current and capable of stable single transverse mode oscillation can be obtained with good reproducibility. In this semiconductor laser device, since there is no raised portion above the mesa portion, the semiconductor laser device can be mounted with the epi layer side down without applying distortion or damage to the mesa portion. Therefore, thermal effects such as temperature rise due to heat generation are suppressed, and reliability is improved.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の半導体レーザ装置の一実施例を示す断
面図,第2図(a)〜(c)は第1図の半導体レーザ装
置の製造工程を示す断面図,第3図は本発明の半導体レ
ーザ装置の他の実施例を示す断面図,第4図,第5図お
よび第6図はそれぞれ従来の埋め込みストライプ型半導
体レーザ装置を示す断面図である。 11,31……n-InP基板,12,32……n-InPバッファ層,13,33
……Ga0.24In0.76As0.55P0.45活性層,14,34,36……p-In
Pクラッド層,15,37……p-Ga0.53In0.47Asキャップ層,1
6,38……n-InP表面半導体層,17,39……SiO2絶縁膜,18,4
1……n側電極,19,42……p側電極,35……n-InP電流阻
止層,40……Zn拡散領域。
FIG. 1 is a sectional view showing an embodiment of the semiconductor laser device of the present invention, FIGS. 2 (a) to 2 (c) are sectional views showing a manufacturing process of the semiconductor laser device of FIG. 1, and FIG. FIG. 4, FIG. 5, FIG. 6, and FIG. 6 are cross-sectional views showing a conventional buried stripe type semiconductor laser device, respectively, showing another embodiment of the semiconductor laser device of the present invention. 11,31 …… n-InP substrate, 12,32 …… n-InP buffer layer, 13,33
…… Ga 0.24 In 0.76 As 0.55 P 0.45 active layer, 14,34,36 …… p-In
P cladding layer, 15,37 …… p-Ga 0.53 In 0.47 As cap layer, 1
6,38 …… n-InP surface semiconductor layer, 17,39 …… SiO 2 insulating film, 18,4
1 ... n-side electrode, 19, 42 ... p-side electrode, 35 ... n-InP current blocking layer, 40 ... Zn diffusion region.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 瀧口 治久 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平2−268482(JP,A) ──────────────────────────────────────────────────続 き Continuation of front page (72) Inventor Haruhisa Takiguchi 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka Inside Sharp Corporation (56) References JP-A-2-268482 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】InP半導体基板を用いた埋め込みストライ
プ型半導体レーザ装置を製造する方法であって, (100)面を有する第1導電型の該半導体基板上に,〈0
11〉方向にストライプ状のメサ部分を形成する工程と, メサ部分が形成された該基板上に,レーザ発振用の活性
層を含むダブルヘテロ構造の多層膜を,該メサ部分上で
は該多層膜が{111}面で囲まれるように,順次成長さ
せる工程と, 該多層膜の表面上に,第2導電型のキャップ層と,該キ
ャップ層とは構成元素の異なる表面半導体層とを順次成
長させる工程と, 該メサ部分の上方に位置する該表面半導体層の盛り上が
り部分を選択的に除去して該キャップ層を露出させて平
坦化する工程と を包含する半導体レーザ装置の製造方法。
1. A method of manufacturing a buried stripe type semiconductor laser device using an InP semiconductor substrate, comprising the steps of: forming (0) on a semiconductor substrate of a first conductivity type having a (100) plane;
Forming a stripe-shaped mesa portion in the <11>direction; and forming a double hetero-structure multilayer film including an active layer for laser oscillation on the substrate on which the mesa portion is formed, and forming the multilayer film on the mesa portion. Successively growing such that is surrounded by {111} planes; and sequentially growing a cap layer of the second conductivity type and a surface semiconductor layer having a different constituent element from the cap layer on the surface of the multilayer film. A method of manufacturing a semiconductor laser device, comprising the steps of: selectively removing a raised portion of the surface semiconductor layer located above the mesa portion, exposing the cap layer, and flattening the cap layer.
JP2229961A 1990-08-30 1990-08-30 Method of manufacturing semiconductor laser device Expired - Fee Related JP2708949B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2229961A JP2708949B2 (en) 1990-08-30 1990-08-30 Method of manufacturing semiconductor laser device
US07/751,923 US5335241A (en) 1990-08-30 1991-08-30 Buried stripe type semiconductor laser device
DE69131034T DE69131034T2 (en) 1990-08-30 1991-08-30 Semiconductor laser with buried stripe structure
EP91307938A EP0473443B1 (en) 1990-08-30 1991-08-30 Buried-stripe type semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2229961A JP2708949B2 (en) 1990-08-30 1990-08-30 Method of manufacturing semiconductor laser device

Publications (2)

Publication Number Publication Date
JPH04111382A JPH04111382A (en) 1992-04-13
JP2708949B2 true JP2708949B2 (en) 1998-02-04

Family

ID=16900422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2229961A Expired - Fee Related JP2708949B2 (en) 1990-08-30 1990-08-30 Method of manufacturing semiconductor laser device

Country Status (1)

Country Link
JP (1) JP2708949B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377452C (en) * 2006-05-18 2008-03-26 中微光电子(潍坊)有限公司 Ultra-short cavity semiconductor laser and preparing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632331B2 (en) * 1984-08-08 1994-04-27 松下電器産業株式会社 Semiconductor laser device and method of manufacturing the same
JPS6373692A (en) * 1986-09-17 1988-04-04 Matsushita Electric Ind Co Ltd Manufacture of semiconductor laser device
JPS63197395A (en) * 1987-02-12 1988-08-16 Matsushita Electric Ind Co Ltd Semiconductor laser device and its manufacture
JPH02268482A (en) * 1989-04-10 1990-11-02 Fuji Electric Co Ltd Manufacture of buried semiconductor laser element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377452C (en) * 2006-05-18 2008-03-26 中微光电子(潍坊)有限公司 Ultra-short cavity semiconductor laser and preparing method thereof

Also Published As

Publication number Publication date
JPH04111382A (en) 1992-04-13

Similar Documents

Publication Publication Date Title
US6989550B2 (en) Distributed feedback semiconductor laser equipment employing a grating
EP1750336B1 (en) Semiconductor optical device and a method of fabricating the same
JP3484394B2 (en) Optical semiconductor device and method of manufacturing the same
US4870468A (en) Semiconductor light-emitting device and method of manufacturing the same
JPH0332080A (en) Semiconductor light emitting element and manufacture thereof
US5335241A (en) Buried stripe type semiconductor laser device
US6865204B2 (en) Ridge waveguide type photo semiconductor device and method for fabricating same
JP2882335B2 (en) Optical semiconductor device and method for manufacturing the same
JP2001210911A (en) Semiconductor laser, its manufacturing method, optical module using semiconductor laser, and optical communication system
JP2708949B2 (en) Method of manufacturing semiconductor laser device
JP2894186B2 (en) Optical semiconductor device
JPH05299764A (en) Manufacture of semiconductor laser
US5360763A (en) Method for fabricating an optical semiconductor device
JP3108183B2 (en) Semiconductor laser device and method of manufacturing the same
JPH0834336B2 (en) Semiconductor laser device and manufacturing method thereof
JP3084264B2 (en) Semiconductor laser device
JPS6124839B2 (en)
JP2917695B2 (en) Method for manufacturing optical semiconductor device
JP2956255B2 (en) Method for manufacturing ridge waveguide semiconductor laser
JP2940185B2 (en) Embedded semiconductor laser
CN117581433A (en) Semiconductor optical element
JPH08316584A (en) Semiconductor optical element and fabrication thereof
JPS5914912B2 (en) Manufacturing method of semiconductor laser
JPH05226767A (en) Buried semiconductor laser and its production
JPH04229682A (en) Manufacture of semiconductor laser

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees