JP2707531B2 - How to make Josephson junctions - Google Patents

How to make Josephson junctions

Info

Publication number
JP2707531B2
JP2707531B2 JP6079326A JP7932694A JP2707531B2 JP 2707531 B2 JP2707531 B2 JP 2707531B2 JP 6079326 A JP6079326 A JP 6079326A JP 7932694 A JP7932694 A JP 7932694A JP 2707531 B2 JP2707531 B2 JP 2707531B2
Authority
JP
Japan
Prior art keywords
dry etching
layer
barrier layer
tunnel barrier
superconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6079326A
Other languages
Japanese (ja)
Other versions
JPH07263769A (en
Inventor
昌宏 青柳
博 仲川
格 黒沢
正明 前沢
進 高田
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP6079326A priority Critical patent/JP2707531B2/en
Publication of JPH07263769A publication Critical patent/JPH07263769A/en
Application granted granted Critical
Publication of JP2707531B2 publication Critical patent/JP2707531B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ジョセフソン接合の作
製完了以前に不良品の発生を予め認知することができ、
さらに望ましくは、作製される微細なジョセフソン接合
の特性劣化を抑え、結果として歩留まりを向上させ得る
方法に関する。
BACKGROUND OF THE INVENTION The present invention makes it possible to recognize the occurrence of defective products before completion of the fabrication of Josephson junctions,
More desirably, it is possible to suppress the characteristic deterioration of the fine Josephson junction to be manufactured, thereby improving the yield.
About the method.

【0002】[0002]

【従来の技術】下部超電導体層と上部超電導体層との間
に薄いトンネル障壁層を挟み込んで構成され、極低温環
境下で能動素子として用いられるジョセフソン接合素子
は、代表的には次のような工程を踏んで作製されてい
る。
2. Description of the Related Art A Josephson junction device, which is formed by sandwiching a thin tunnel barrier layer between a lower superconductor layer and an upper superconductor layer and is used as an active device in a cryogenic environment, typically includes the following devices. It is manufactured through such steps.

【0003】以降の各図において左側はその工程までの
断面図、右側は同じくその工程までの平面図を表すが、
まず、図2(A) に示すように、適当なる基板20上に下部
超電導体層21、ジョセフソン接合のトンネル障壁層とな
る障壁層22、上部超電導体層23を順に積層して積層構造
(21+22+23)を形成する。基板20と下部超電導体層21の
間には導電性グランドプレーンが形成されていることも
あるが、本発明には関与しないので省略する。次に、図
2(B) に示すように、下部超電導体層21を所定の平面形
状に切り出すため、当該所定の平面形状に応じてパター
ニングされたレジスト層24を上部超電導体層23上に形成
し、これをエッチングマスクとしてドライエッチング
(一般には寸法精度の高い異方性ドライエッチング)を
施し、図2(C) に示すように、まずは積層構造(21+22+
23)の全体を所定の平面形状に切り出す。この構造の上
に、図2(D) に示すように絶縁膜25を一連に施した後、
有機溶剤に浸し、いわゆるリフトオフ法により、レジス
ト層24をその上に形成されている絶縁膜25共々除去し、
図2(E) に示されているように、上部超電導体層23の表
面を再度露呈させる。
In each of the following drawings, the left side shows a sectional view up to that step, and the right side shows a plan view up to that step,
First, as shown in FIG. 2A, a lower superconducting layer 21, a barrier layer 22 serving as a tunnel barrier layer of a Josephson junction, and an upper superconducting layer 23 are sequentially laminated on an appropriate substrate 20 to form a laminated structure ( 21 + 22 + 23). Although a conductive ground plane may be formed between the substrate 20 and the lower superconductor layer 21, it is omitted because it is not involved in the present invention. Next, as shown in FIG. 2B, in order to cut out the lower superconductor layer 21 into a predetermined planar shape, a resist layer 24 patterned according to the predetermined planar shape is formed on the upper superconductor layer 23. Then, using this as an etching mask, dry etching (generally, anisotropic dry etching with high dimensional accuracy) is performed, and first, as shown in FIG. 2C, a laminated structure (21 + 22 +
Cut out the whole of 23) into a predetermined plane shape. After a series of insulating films 25 are formed on this structure as shown in FIG.
By immersing in an organic solvent, the so-called lift-off method is used to remove the resist layer 24 together with the insulating film 25 formed thereon,
As shown in FIG. 2E, the surface of the upper superconductor layer 23 is exposed again.

【0004】次に、図3(A) に示すように、所定の平面
積、例えば直交する二辺の一方の寸法がW1、他方の寸法
がW2の接合面積規定用レジスト27を上部超電導体層23上
にパターニング形成する。このとき、当該所定の平面形
状が正方形であるならば、当然、W1=W2となる。このよ
うにした積層構造に対し、レジスト27をエッチングマス
クとして、上部超電導体層23を障壁層22の表面までドラ
イエッチング(一般にはこれも高精度の取れる異方性ド
ライエッチング)すると、図3(B) に示すように、上部
超電導体層23が所定の平面形状に切り出された積層構造
(21+22+23)を得ることができる。なお、障壁層22及び
その下の下部超電導体層21の面積は、切り出された上部
超電導体層23の面積よりずっと大きいが、ジョセフソン
接合としての実効面積は、これら三つの層21,22,23が
互いに重なり合っている面積部分で規定されるので、上
記のように上部超電導体層23のみを所定の面積に切り出
せば、その面積が最終的に作製されるべきジョセフソン
接合の実効面積となる。
Next, as shown in FIG. 3A, a bonding area defining resist 27 having a predetermined plane area, for example, one of two orthogonal sides W1 and the other W2 is placed on the upper superconductor layer. 23 is formed by patterning. At this time, if the predetermined planar shape is a square, naturally, W1 = W2. When the upper superconducting layer 23 is dry-etched to the surface of the barrier layer 22 using the resist 27 as an etching mask (generally, also anisotropic dry etching which can obtain a high precision) with respect to the laminated structure as described above, FIG. As shown in B), it is possible to obtain a laminated structure (21 + 22 + 23) in which the upper superconductor layer 23 is cut into a predetermined planar shape. The area of the barrier layer 22 and the area of the lower superconductor layer 21 thereunder are much larger than the area of the cut-out upper superconductor layer 23, but the effective area as a Josephson junction is these three layers 21, 22, Since 23 is defined by the overlapping area, if only the upper superconductor layer 23 is cut into a predetermined area as described above, the area becomes the effective area of the Josephson junction to be finally manufactured. .

【0005】しかるに、この図3(B) に示される構造、
すなわちドライエッチングを施された後の積層構造(21
+22+23)には、後にここで説明している従来の作製法の
欠点につき説明する際や、あるいはまた本発明に関して
説明する際に便宜なように、特に符号10を付し、これを
“エッチング済試料”と名付けておく。また、以下にお
いて単に“試料10”と言った場合にも、それはこの図3
(B) に示されている状態のパタン化レジスト27付き積層
構造(21+22+23)を指すものとする。
However, the structure shown in FIG.
That is, the laminated structure after dry etching (21
+ 22 + 23) is given a special reference numeral 10 for the sake of convenience when describing the drawbacks of the conventional manufacturing method described later here, or also when describing the present invention. Name it “etched sample”. Also, in the following, simply referring to “sample 10” also means that FIG.
This indicates the laminated structure (21 + 22 + 23) with the patterned resist 27 in the state shown in FIG.

【0006】エッチング済試料10を得た後には、図4
(A) に示されるように、接合面積規定用レジスト27を残
したまま、一連に酸化膜28を堆積し、その後、有機溶剤
に浸すことで、いわゆるリフトオフ法によって当該レジ
スト27を除去し、図4(B) に示すように、再度、所定平
面形状に切り出された上部超電導体層23の表面を露呈さ
せる。
After obtaining the etched sample 10, FIG.
As shown in (A), a series of oxide films 28 are deposited while leaving the bonding area defining resist 27, and then immersed in an organic solvent to remove the resist 27 by a so-called lift-off method. As shown in FIG. 4 (B), the surface of the upper superconductor layer 23 cut into a predetermined plane shape is exposed again.

【0007】実質的にはジョセフソン接合としての作製
工程はここまでと考えても良いが、一般にはこれに引き
続いて配線層の形成工程を経、ジョセフソン接合素子と
しての完成を見る。すなわち、図4(B) の構造に対し、
必要に応じて表面清浄化のための適当な深さ分のエッチ
ングを施した後、図5(A) に示されるように、上部超電
導体層23に対する配線構成用超電導体層29を形成する。
次に、この配線構成用超電導体層29を最終的に所望する
所定の形状ないし配線パタンに切り出すため、図5(B)
に示すように対応する形状のパタン化レジスト30を形成
し、これをエッチングマスクとして当該超電導体層29を
ドライエッチングすると、図5(C) に示すように、対応
する平面形状ないし対応する配線パタンの配線層29を得
ることができる。その後、パタン化レジスト30を除去す
れば、最終的に微細なジョセフソン接合を有するジョセ
フソン接合素子が完成する。ただし、この図5の工程に
おいては、エッチングの代わりにリフトオフ法を採用す
ることもできる。
Although the process of fabricating a Josephson junction may be considered substantially up to this point, in general, a completion of a Josephson junction device is seen through a wiring layer forming process following this. That is, for the structure of FIG.
After etching to an appropriate depth for surface cleaning as required, a wiring-forming superconductor layer 29 for the upper superconductor layer 23 is formed as shown in FIG. 5A.
Next, in order to finally cut out the wiring configuration superconductor layer 29 into a desired predetermined shape or wiring pattern, FIG.
As shown in FIG. 5C, a patterning resist 30 having a corresponding shape is formed, and the superconducting layer 29 is dry-etched using this as an etching mask. As shown in FIG. 5C, a corresponding planar shape or a corresponding wiring pattern is obtained. Can be obtained. Thereafter, if the patterned resist 30 is removed, a Josephson junction element having a fine Josephson junction is finally completed. However, in the process of FIG. 5, a lift-off method can be adopted instead of the etching.

【0008】[0008]

【発明が解決しようとする課題】しかるに、上述のよう
にして作製された微細なジョセフソン接合の多くに関し
電気的特性を取ると、同一の作製工程を経たにもかかわ
らず、特性にばらつきがあったり、中には零Vからギャ
ップ電圧までのいわゆるサブギャップ電圧領域において
電流対電圧特性が大きく劣化しているものが生じ、また
この現象は、接合面積が 1μm 角からそれ以下にまで微
細化する程、顕著になった。そこで、この原因につき検
討した所、図6に示されるような原因であることが分か
った。
However, when the electrical characteristics of many of the fine Josephson junctions manufactured as described above are taken, even if they have undergone the same manufacturing process, there are variations in the characteristics. In some cases, the current-voltage characteristics are greatly degraded in the so-called subgap voltage region from zero V to the gap voltage, and this phenomenon is reduced to a junction area of 1 μm square or less. It became more noticeable. Then, when the cause was examined, it was found that the cause was as shown in FIG.

【0009】すなわち、先に説明したように、図3(A)
から図3(B) に至る上部超電導体層23のドライエッチン
グ工程により、最終的に作製されるべきジョセフソン接
合の実効面積は規定されるが、当該ドライエッチング工
程を経た図3(B) に示すエッチング済試料10(この図6
においても再掲してある)において、上部超電導体層23
と障壁層22とのまさに接触している部分に対するドライ
エッチングが不十分であると、図6中にて仮想線の円で
囲った拡大部分に模式的に示すように、当該上部超電導
体層23の下縁周辺に沿ってトンネル障壁層の表面と接触
する部分にエッチングし切れなかった残渣31が生ずるこ
とがある。こうなると、当該残渣31は極めて薄く、かつ
不定形の上部超電導体層として作用してしまうので、あ
たかも上部超電導体層23自体を始めからいい加減な形状
に作製し、かつその一部を薄く作り過ぎてしまったよう
な結果と同じことになり、希望する設計期待値が得られ
なくなるのである。
That is, as described above, FIG.
3B, the effective area of the Josephson junction to be finally formed is defined by the dry etching process of the upper superconductor layer 23 from FIG. 3B to FIG. 3B. The etched sample 10 shown in FIG.
), The upper superconductor layer 23
If dry etching is not sufficiently performed on the portion that is in direct contact with the barrier layer 22 and the upper superconductor layer 23 as schematically shown in an enlarged portion surrounded by a virtual line circle in FIG. Residue 31 that cannot be completely etched may be formed at a portion in contact with the surface of the tunnel barrier layer along the periphery of the lower edge. In this case, the residue 31 is extremely thin and acts as an amorphous upper superconductor layer.Therefore, it is as if the upper superconductor layer 23 itself was formed into a moderate shape from the beginning, and a part thereof was made too thin. It is the same as the result of having lost it, and the desired design expectation cannot be obtained.

【0010】しかし、従来、このような問題意識が仮に
あったにしても、本発明以前においてはこれを認識する
具体的な手段自体がなかった。事実、上記のような特性
劣化の原因につき本発明者が思い至ったのも、その当初
は実際に残渣31を視認により確認したのではなく、図3
(A) から図3(B) に至るドライエッチング工程の工程時
間を長めに取ったもののほうが、特性劣化が少なかった
からである。つまり、長めに取ることで残渣31が完全に
除去された確率が高まったと考えられたのである。
[0010] However, conventionally, even if such a consciousness was present, there was no concrete means itself for recognizing the problem before the present invention. In fact, the inventor came to think about the cause of the above-mentioned characteristic deterioration, but did not actually confirm the residue 31 visually at first, but
This is because the longer the process time of the dry etching process from (A) to FIG. 3 (B) was, the less the characteristic deterioration was. In other words, it was considered that the longer the length, the higher the probability that the residue 31 was completely removed.

【0011】本発明は、このような事実に鑑みてなされ
たもので、ジョセフソン接合の面積が 1μm 角からサブ
ミクロン角以下にまで微細化して行っても、作製工程完
了以前の途中段階で予め不良品の発生を認知し得、無駄
にその後の工程を重ねる不都合を回避し、さらに望まし
くは、より積極的に、不良品となってしまうような接合
もその原因を除去することにより、最終的に作製される
ジョセフソン接合としての特性の劣化を防ぐことがで
き、結果として製造歩留まりを向上させ得るように、具
体的な残渣観察手段共々、ドライエッチング残渣に対す
る対策を立て得るジョセフソン接合作製方法を提供せん
とするものである。
The present invention has been made in view of such a fact, and even if the area of a Josephson junction is reduced from 1 μm square to a submicron square or less, it is necessary to preliminarily prepare the intermediate stage before the completion of the fabrication process. It is possible to recognize the occurrence of defective products, avoid the inconvenience of repeating the subsequent steps, and more desirably, more positively remove the cause of joints that may result in defective products. it is possible to prevent deterioration of the characteristics of the Josephson junctions are fabricated, as can improve the manufacturing yield as a result, concrete residue observation means together, Josephson junction manufacturing method may make a countermeasure against dry etching residue Is to be provided .

【0012】[0012]

【課題を解決するための手段】本発明は上記目的を達成
するため、下部超電導体層、トンネル障壁層、上部超電
導体層を順に積層して積層構造を形成した後、トンネル
障壁層に至るまでの深さに亙り上部超電導体層をドライ
エッチング、それも高い寸法精度の取れる異方性ドライ
エッチング(以下、単に「ドライエッチング」)により
エッチングし、当該上部超電導体層を所定の平面形状に
切り出す工程を含むジョセフソン接合の作製方法であっ
て、当該ドライエッチングの終了後、走査型電子顕微鏡
を用い、上部超電導体層の下縁周辺に沿ってトンネル障
壁層の表面と接触する部分にドライエッチングをし残し
た結果の残渣がないか否かを観察する観察工程を含むジ
ョセフソン接合の作製方法を提案する。
According to the present invention, in order to attain the above object, a laminated structure is formed by sequentially laminating a lower superconductor layer, a tunnel barrier layer, and an upper superconductor layer. Is etched by anisotropic dry etching (hereinafter, simply referred to as "dry etching") which can achieve high dimensional accuracy, and cuts out the upper superconductor layer into a predetermined planar shape. A method of manufacturing a Josephson junction including a step of, after completion of the dry etching, using a scanning electron microscope to dry-etch the portion of the upper superconductor layer that contacts the surface of the tunnel barrier layer along the periphery of the lower edge. The present invention proposes a method for manufacturing a Josephson junction including an observation step of observing whether or not there is a residue as a result of the above.

【0013】さらに本発明は、上記の基本的な構成に加
えて、i)上記の走査型電子顕微鏡による観察工程で残渣
が確認された時には再度ドライエッチングを行なう,と
いう方法も提案し、また、ii)ドライエッチング後、走査
型電子顕微鏡により観察される領域に向けて、真空を破
ることなく当該ドライエッチングされた積層構造を搬送
する,という手法も提案する。
The present invention further proposes, in addition to the above basic structure, a method of: i) performing dry etching again when a residue is confirmed in the above-mentioned observation step using a scanning electron microscope. ii) A method is also proposed in which after dry etching, the dry-etched laminated structure is transported to a region observed by a scanning electron microscope without breaking vacuum.

【0014】本発明はまた、上記の積層構造中のトンネ
ル障壁層を、ドライエッチングに対する耐性を持ち、エ
ッチング停止層として機能する材料から構成することも
提案する。これに関し、ドライエッチング対象の上部超
電導体層がニオブまたは窒化ニオブ系の材料製である場
合には、このような材料をドライエッチングする際の適
当なるエッチング停止層としても機能するトンネル障壁
層用材料として、酸化マグネシウムまたは酸化アルミニ
ウムを提案する。
The present invention also proposes that the tunnel barrier layer in the above-mentioned laminated structure is made of a material having resistance to dry etching and functioning as an etching stop layer. In this regard, when the upper superconductor layer to be dry-etched is made of a niobium or niobium nitride-based material, a material for a tunnel barrier layer that also functions as an appropriate etching stop layer when dry-etching such a material is used. As magnesium oxide or aluminum oxide.

【0015】[0015]

【実施例】以下、本発明の特徴につき良く説明されてい
る図1を用いながら、本発明に従うジョセフソン接合の
作製例につき、説明する。しかし、本発明は、すでに採
用されている公知既存のジョセフソン接合作製方法にお
ける一連の工程群の各素工程自体に対する改変ではな
く、言わば新たな素工程の追加に関する。そこで、これ
までの従来例に関する説明も有効に利用すると、まず、
図3(A) に示される状態の、接合面積規定用レジスト27
付きの積層構造(21+22+23)を得るまでは、図2(A) 〜
(E) に示した一連の工程に従って良く、これら工程に関
しては特に本発明において改変を施すところはない。し
たがって、ここまでの一連の工程は、図1(B) にて本発
明の特徴部分をフロー・チャート的に示す図面中、符号
100 にて示されるように、一括して「前工程」として取
扱う。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an example of manufacturing a Josephson junction according to the present invention will be described with reference to FIG. However, the present invention relates to the addition of a new elementary process, rather than a modification to each elementary step itself in a series of steps in a known existing Josephson junction manufacturing method that has already been adopted. Therefore, if we also make effective use of the description of the conventional example,
The bonding area defining resist 27 in the state shown in FIG.
Until a laminated structure (21 + 22 + 23) is obtained, FIG.
The series of steps shown in (E) may be followed, and these steps are not particularly modified in the present invention. Therefore, a series of steps up to this point are denoted by reference numerals in FIG.
As indicated by 100, they are collectively handled as “pre-process”.

【0016】 しかるに、「前工程」にて、最終的に得る
べきジョセフソン接合の平面積を規定するため、上部超
電導体層23上に面積=W1×W2の接合面積規定用レジスト
27をパターニング形成し、図3(A) に示される積層構造
(21+22+23)を得た後は、図1(A) に示されているドラ
イエッチング装置11により、当該積層構造(21+22+23)
の上部超電導体層23を障壁層22に至るまでの深さに亙り
ドライエッチング、それも寸法精度の高い異方性ドライ
エッチングをする。この工程は、図1(B) 中、単に「ド
ライエッチング」工程101 として示されており、また、
図1(A) 中の装置には、この種の異方性ドライエッチン
グ装置に付属の高周波電源14も併示されている。
[0016] However, in the "pre-step" for defining the planar area of the finally obtained should Josephson junction, the junction area defined resist area = W1 × W2 on the upper superconducting layer 23
27 was patterned, after obtaining the laminated structure (21 + 22 + 23) shown in FIG. 3 (A), Dora which is shown in FIG. 1 (A)
By the etching apparatus 11 , the laminated structure (21 + 22 + 23)
The upper superconductor layer 23 is dry-etched to a depth reaching the barrier layer 22, which is also anisotropic dry-etching with high dimensional accuracy. This step is shown simply as “dry etching” step 101 in FIG.
The apparatus in FIG. 1A also shows a high-frequency power supply 14 attached to this type of anisotropic dry etching apparatus.

【0017】 ドライエッチング工程101 を経た結果、す
でに説明したような図3(B) に示されるエッチング済試
料10が得られるが、本発明ではこの工程の後に、図1
(B) に示す通り、走査型電子顕微鏡12による観察工程10
2 に入る。そのためには、工程101 から工程102 への連
携線Aと、これに対応させて図1(A) 中の実線矢印Aに
て表されているように、エッチング済試料10を走査型電
子顕微鏡12の観察領域にまで搬送せねばならない。
[0017] As a result of after the dry etching process 101, but, etched sample 10 already shown in FIG. 3 as described (B) is obtained, in the present invention after this step, FIG. 1
As shown in (B), the observation step 10 by the scanning electron microscope 12
Enter 2. To this end, as shown by the linking line A from the step 101 to the step 102 and the corresponding solid line A in FIG. Must be transported to the observation area.

【0018】 そこで、図1(A) に示されているように望
ましくは、ドライエッチング装置11と走査型電子顕微鏡
12との間で真空を破ることなく試料10を搬送できる搬送
通路形成用部材として、真空層13によりこれら両装置1
1,12を結合している。こうすれば、エッチング装置11
から試料10を取り出し、走査型電子顕微鏡12中にあって
真空環境下に置くべき観察領域内に収めた後、当該観察
領域を再度真空排気するような手間が不要となり、後続
の工程を含めて全工程の短時間化、効率化が図れる外、
試料10を汚染から守ることもでき、作製されるジョセフ
ソン接合の品質劣化を防ぐことができる。
[0018] Therefore, Nozomu as is shown in FIG. 1 (A)
More preferably, a dry etching apparatus 11 and a scanning electron microscope
As a member for forming a transfer passage that can transfer the sample 10 without breaking vacuum between the two devices 1 and 2 by the vacuum layer 13
1 and 12 are combined. In this case, the etching apparatus 11
After taking out the sample 10 and putting it in the observation area to be placed in the vacuum environment in the scanning electron microscope 12, the trouble of evacuating the observation area again becomes unnecessary, including the subsequent steps. Besides shortening the time and improving the efficiency of all processes,
The sample 10 can be protected from contamination, and the quality of the produced Josephson junction can be prevented.

【0019】 走査型電子顕微鏡12中の観察領域内に収め
られた試料10は、走査型電子顕微鏡12により、その上部
超電導体層23の周辺部が観察される。周知のように、ま
た図1(A) に模式的に示されているように、走査型電子
顕微鏡は、電子ビーム16を走査しながら観察試料を照射
し、観察試料からの二次電子放出に基づく像を得るもの
であるが、試料10の上部超電導体層23が 1μm 角程度で
あるならば、五千倍から望ましくは一万倍程度の倍率で
当該試料10を観察することにより、上部超電導体層23と
障壁層22とのまさに接触している部分における上部超電
導体層下縁周辺に図6に示されるようなドライエッチン
グ残渣31があれば、当該残渣31は走査型電子顕微鏡12に
より得られる二次元画像中にあって“暗部”として明瞭
に表示される。
[0019] Samples 10, housed in the scanning electron microscope 12 in the observation area, by a scanning electron microscope 12, the peripheral portion of the upper superconductor layer 23 is observed. As is well known and as schematically shown in FIG. 1A, a scanning electron microscope irradiates an observation sample while scanning an electron beam 16 to emit secondary electrons from the observation sample. If the upper superconducting layer 23 of the sample 10 is about 1 μm square, the upper superconducting layer is observed by observing the sample 10 at a magnification of 5,000 to 10,000 times. If there is a dry etching residue 31 as shown in FIG. 6 around the lower edge of the upper superconductor layer at the portion where the body layer 23 and the barrier layer 22 are in direct contact, the residue 31 is obtained by the scanning electron microscope 12. The image is clearly displayed as a "dark portion" in the obtained two-dimensional image.

【0020】 すなわち、このような残渣31の表面は、図
6に示す通り、一般に基板表面に平行な綺麗な面とはな
り得ず、斜めになり、さらには不整な面ともなり易いの
で、放出される二次電子が散乱される結果、走査型電子
顕微鏡画像中では暗部として捕えられるのである。
[0020] That is, the surface of such residue 31 is not obtained becomes the parallel clean surface on the substrate surface as generally shown in FIG. 6, it at an angle, so more easily also becomes irregular surface, release The resulting secondary electrons are scattered, and as a result, are captured as dark areas in the scanning electron microscope image.

【0021】 これに対し、他の観察手段では旨く行かな
い。例えば光学顕微鏡では、その最大倍率はせいぜい一
千倍程度である。これでは、 1μm 角程度からそれ以下
にも及ぶ微細な上部超電導体層23を最大倍率で 1mm角程
度に拡大して観察しても、その周りに残るさらに極微な
残渣31まで、視認することは不可能である。また、既存
のプラズマ分光によるエッチングモニタでも、このよう
に極微な残渣31は観察することができない。本発明にて
観察手段として走査型電子顕微鏡12を限定するのは、こ
のような現実的理由による。また、走査型電子顕微鏡12
であれば、その最大倍率にはなお十分なる余裕があるの
で、仮に将来、上部超電導体層23の寸法ひいてはジョセ
フソン接合の寸法がサブミクロン角のオーダからさらに
低下しても、これに対応することができる。
[0021] On the other hand, it does not go well in the other observation means. For example, in an optical microscope, the maximum magnification is at most about 1000 times. In this case, even if a fine upper superconductor layer 23 ranging from about 1 μm square to less than 1 μm square is magnified to about 1 mm square at the maximum magnification, even the finer residue 31 remaining around it can be visually recognized. Impossible. Further, even with an existing etching monitor using plasma spectroscopy, such a minute residue 31 cannot be observed. The scanning electron microscope 12 is limited as the observation means in the present invention for such practical reasons. In addition, the scanning electron microscope 12
Then, the maximum magnification still has a sufficient margin, so even if the dimensions of the upper superconductor layer 23 and thus the dimensions of the Josephson junction are further reduced from the order of submicron squares, this will be dealt with. be able to.

【0022】 このようにして、走査型電子顕微鏡12によ
る観察の結果、ドライエッチング残渣31がなければ、図
1(B) に示されているように、当該観察工程102 の後、
例えば先に図4以降に関して説明したような「後工程」
103 に移って良い。対して、走査型電子顕微鏡12の画像
中にて残渣31が確認されたならば、例えばその試料10は
不良品としてその時点で後工程の付加を止めるべく決定
しても良いし、次回の製造ロット以降ではドライエッチ
ング装置11によるドライエッチング時間を少し長めにす
る等の対策を立てることもできる。このような効果だけ
でも、従来のように残渣の発生を看過ごして図4以降に
示される後工程を無駄に継続させ、不良品を作り上げて
しまうとか、逆に不良品の発生を恐れる余り、極めて長
い時間に亙りドライエッチングを続ける不都合に鑑みれ
ば十分有意である。
In this way, as a result of observation by the scanning electron microscope 12, if there is no dry etching residue 31, as shown in FIG. 1B, after the observation step 102,
For example, the “post-process” as described above with reference to FIG.
You can move on to 103. On the other hand, if the residue 31 is confirmed in the image of the scanning electron microscope 12, for example, the sample 10 may be determined as a defective product to stop the addition of the post-process at that time, or the next production After the lot, it is possible to take measures such as making the dry etching time by the dry etching apparatus 11 slightly longer. Even with such an effect alone, the generation of the residue is overlooked as in the related art, and the post-processes shown in FIG. 4 and subsequent figures are unnecessarily continued to produce a defective product. This is sufficiently significant in view of the inconvenience of continuing dry etching for an extremely long time.

【0023】 しかし、このような残渣31は決して除去し
得ない不良要因ではない。そこで、走査型電子顕微鏡12
による観察の結果、残渣31が認められた場合には、図1
(B)中の工程連携線B及び図1(A) 中の仮想線矢印Bで
示すように、走査型電子顕微鏡12の観察領域中から試料
10を再びドライエッチング装置11に戻し、適当なる時間
に亙り、再度ドライエッチングを施すと良い。その後、
必要に応じ、走査型電子顕微鏡12により、当該再ドライ
エッチングの施された試料10を再び観察し、残渣31が除
去されたか否かを観察すれば良い。もちろん、こうした
工程は、残渣31がなくなるまで繰返すことができ、残渣
31がないと確認された以降に後工程103に移れば良い。
[0023] However, such a residue 31 is by no means impossible to remove defective factors. Therefore, the scanning electron microscope 12
When the residue 31 was observed as a result of observation by
As shown by a process link line B in FIG. 1B and a virtual arrow B in FIG.
It is preferable that the dry etching apparatus 11 is returned to the dry etching apparatus 11 and dry etching is performed again for a suitable time. afterwards,
If necessary, the re-dry-etched sample 10 may be observed again by the scanning electron microscope 12 to observe whether the residue 31 has been removed. Of course, such a process can be repeated until residue 31 is gone,
The process may be shifted to the post-process 103 after it is confirmed that there is no 31.

【0024】 もっとも、多くの試料に対し上述の観察を
繰返している中には、残渣31の量や程度に応じ、どの位
の時間、追加のドライエッチングを施せば、一遍でそう
した残渣31が取れるかは経験的に知り得るようになる。
[0024] However, among which repeated the above observations with respect to many samples, depending on the amount and degree of residue 31, how much time, if Hodokose additional dry etching, such residue 31 can be taken in Ippen Can be learned empirically.

【0025】 ただ、このように、本発明によるとドライ
エッチングを繰返す可能性のあることを考えると、各回
当たりのドライエッチングごとに当該ドライエッチング
時間を厳密に制御せねばならないことは製造現場での大
きな負担になる。そこで、このような不都合を緩和する
には、ドライエッチング対象である上部超電導体層23の
下に位置する障壁層22を、当該上部超電導体層23のドラ
イエッチングに対して耐性があり、いわゆるエッチング
停止層として機能し得る材料から構成するのが望まし
い。そうであれば、設計寸法から障壁層22の厚さが大き
くずれる恐れもなく、残渣31を除去するための確実性に
重きを置いて、ドライエッチング時間は幾分か長めに設
定することができる。
[0025] However, this way, according to the present invention given that might repeated dry etching, it must strictly not control the dry etching time for each dry etching per each time it is at the manufacturing site It becomes a big burden. Therefore, in order to alleviate such inconvenience, the barrier layer 22 located under the upper superconducting layer 23 to be dry-etched is resistant to dry etching of the upper superconducting layer 23. Desirably, it is composed of a material that can function as a stop layer. If so, the dry etching time can be set somewhat longer, with the emphasis on the certainty for removing the residue 31 without the risk of the thickness of the barrier layer 22 deviating significantly from the design dimensions. .

【0026】 例えば、上部超電導体層23がニオブ(Nb)や
窒化ニオブ(NbN) に代表されるニオブ系材料である場合
には(このときには一般に下部超電導体層21も同じ材料
であるが)、通常、弗化炭素系のガス、すなわち弗化炭
素(CF4) ガスとか弗化炭素に酸素を混入したCF4+O2ガス
による異方性プラズマドライエッチングで当該上部超電
導体層23を加工するが、このときのドライエッチング条
件に対してエッチング停止層として良好に機能し、かつ
トンネル障壁層22として完全に機能する材料としては、
酸化マグネシウム(MgO) を挙げることができる。
[0026] For example, when the upper superconducting layer 23 is niobium-based material typified by niobium (Nb) or niobium nitride (NbN) (which is the same material also lower superconducting layer 21 generally at this time), Usually, the upper superconductor layer 23 is processed by anisotropic plasma dry etching using a carbon fluoride gas, that is, carbon fluoride (CF 4 ) gas or CF 4 + O 2 gas in which oxygen is mixed with carbon fluoride. However, as a material that functions well as an etching stop layer under the dry etching conditions at this time, and that completely functions as the tunnel barrier layer 22,
Magnesium oxide (MgO) can be mentioned.

【0027】 すなわち、具体的なドライエッチングパラ
メータ例を挙げてみると、図1(A)のドライエッチング
装置11において高周波電源14の周波数を13.56MHz、高周
波電力出力密度を0.1W/cm2 、装置内圧を200mTorrとし
て、装置11内に導入したCF4ガスによりNb製上部超電導
体層23のドライエッチングを試みた場合、当該Nb層23の
エッチングレートは約 300Å/min にも及ぶが、 MgO製
の障壁層22のエッチングレートはせいぜい 1〜2 Å/mi
n 程度にしかならない。したがって、 MgO層22はエッチ
ング停止層としても十分な機能を持っていることが分か
る。
[0027] That is, looking like a concrete dry etching parameters example, FIG. 1 13.56 MHz the frequency of the high frequency power source 14 in the dry etching apparatus 11 (A), the high-frequency power output density 0.1 W / cm 2, device When the internal pressure is set to 200 mTorr and the dry etching of the Nb upper superconducting layer 23 is attempted by the CF 4 gas introduced into the apparatus 11, the etching rate of the Nb layer 23 is about 300Å / min, The etching rate of the barrier layer 22 is at most 1-22 / mi
Only about n. Therefore, it is understood that the MgO layer 22 has a sufficient function as an etching stop layer.

【0028】 また、こうした MgO層は、a)これを挟む上
下超電導体層に電気的、物理的に悪影響を与えない,b)
極薄膜であっても十分な絶縁機能があり、いわゆるピン
ホールも少なく、被覆性、密着性も良好である,c)熱サ
イクル特性が良く、極低温とエッチングプロセス温度
(一般に 100℃から 200℃程度) との間で破壊すること
がない,d)それ自体、必要とあらば簡単にエッチングで
き、特に上記と同じ弗化炭素系ガスでも条件を変えるだ
けで容易にエッチングができる,e)スパッタリングや蒸
着法により、容易に成膜でき、除去に際してもリフトオ
フ法等、特殊ではない通常の手法を採用できる,等々、
種々の優れた特徴を有しているので、ジョセフソン接合
の上下超電導体層21,23により挟まれるトンネル障壁層
22としても最適である。
Further , such an MgO layer a) does not adversely affect the upper and lower superconductor layers sandwiching the MgO layer electrically and physically. B)
Even if it is an extremely thin film, it has a sufficient insulation function, has few so-called pinholes, and has good coverage and adhesion. C) It has good thermal cycle characteristics, and it has an extremely low temperature and etching process temperature (generally 100 to 200 ° C). D) can be easily etched if necessary, and in particular, can be easily etched even with the same carbon fluoride gas as described above by changing the conditions. E) Sputtering The film can be easily formed by a vapor deposition method, and a non-special ordinary method such as a lift-off method can be used for removal.
The tunnel barrier layer sandwiched between the upper and lower superconductor layers 21 and 23 of the Josephson junction because it has various excellent features
22 is the best.

【0029】 ただし、これは限定的ではなく、酸化アル
ミニウム(Al2O3) を始め、その外にも各ドライエッチン
グ条件に応じ、それぞれに適当なエッチング停止層とし
て機能し得る障壁層材料は選択することができる。
[0029] However, this is not limiting, the beginning of aluminum oxide (Al 2 O 3), according to the dry etching conditions in the outer, barrier layer materials that can function as a suitable etch stop layer, each selection can do.

【0030】 なお、上述の実施例では、ドライエッチン
グ装置11によるドライエッチング対象の上部超電導体層
23上には、最終的に得るべき平面積形状に応じて、面積
寸法W1×W2の矩形パタンの接合面積規定用レジスト27が
形成され、このレジスト27の存在の下、当該上部超電導
体層23は対応する矩形平面形状に一遍に切り出されてい
たが、これは二段階の工程に変更可能である。つまり、
最初に幅W1のストライプ状レジストを形成して上部超電
導体層23を幅W1のストライプ状にドライエッチングし、
その後、当該幅方向と直交する方向に幅寸法W2を有する
第二のストライプ状レジストを形成して再度、ストライ
プ状になっている上部超電導体層23をドライエッチング
することにより、面積寸法W1×W2で規定される矩形パタ
ンの上部超電導体層23を得るようにしても良い。このと
きにも、各ドライエッチング工程の終了後に本発明に従
い走査型電子顕微鏡12による観察工程を付加することが
でき、残渣31が認められれば再度追加のドライエッチン
グを施すようにすることができる。このように、それぞ
れがストライプ状のレジストにより結果として矩形パタ
ンの上部超電導体層23を切り出す手法は、微細な矩形パ
タンであってなおかつ尖鋭な角部を有するパタンを得る
に適した手法である。
In the above embodiment, the upper superconductor layer to be dry-etched by the dry-etching apparatus 11 is used.
On the upper surface 23, a resist 27 for defining a junction area defining a rectangular pattern having an area dimension W1 × W2 is formed in accordance with a planar area shape to be finally obtained.In the presence of the resist 27, the upper superconductor layer 23 is formed. Was cut out uniformly into the corresponding rectangular planar shape, but this can be changed to a two-step process. That is,
First, a stripe-shaped resist having a width W1 is formed, and the upper superconductor layer 23 is dry-etched into a stripe having a width W1,
Thereafter, a second stripe-shaped resist having a width dimension W2 is formed in a direction orthogonal to the width direction, and again, the upper superconductor layer 23 having a stripe shape is dry-etched, thereby obtaining an area dimension W1 × W2. The upper superconductor layer 23 having a rectangular pattern defined by the following equation may be obtained. At this time, an observation step using the scanning electron microscope 12 can be added according to the present invention after completion of each dry etching step. If a residue 31 is found, additional dry etching can be performed again. As described above, the method of cutting out the upper superconductor layer 23 of the rectangular pattern as a result using the respective striped resists is a method suitable for obtaining a fine rectangular pattern and a pattern having sharp corners.

【0031】[0031]

【発明の効果】本発明によれば、ジョセフソン接合の作
製工程途中にあって当該接合の上部超電導体層を所定の
平面形状にドライエッチングによって切り出した後、不
良要因となるドライエッチング残渣の発生を予め知るこ
とができる。したがって、無駄に後工程を付加する不都
合が回避されるし、次回の作製工程中における上部超電
導体層のドライエッチングに必要なドライエッチング時
間に関し、有意の情報を得ることもできる。
According to the present invention, during the process of manufacturing a Josephson junction, after the upper superconductor layer of the junction is cut into a predetermined planar shape by dry etching, the generation of dry etching residues that cause defects is generated. Can be known in advance. Therefore, the inconvenience of adding a post-process needlessly can be avoided, and significant information can be obtained regarding the dry etching time required for dry-etching the upper superconductor layer during the next manufacturing process.

【0032】 のみならず、本発明の特定の態様によれ
ば、上部超電導体層の下縁周辺に残った残渣は再度のド
ライエッチング処理により除去することもできるので、
作製されるジョセフソン接合の特性劣化を予め防ぎ(残
渣欠陥を修復し)、結果として製造歩留まりを向上させ
ることもできる。
In addition , according to a specific embodiment of the present invention, the residue remaining around the lower edge of the upper superconductor layer can be removed by dry etching again.
Deterioration of the characteristics of the manufactured Josephson junction can be prevented in advance (residual defects are repaired), and as a result, the production yield can be improved.

【0033】 さらに、本発明のまた別な態様によれば、
本発明の基本的な要件に従い走査型電子顕微鏡による観
察工程を追加しても、当該走査型電子顕微鏡中の観察領
域とドライエッチング装置との間での真空を破ることの
ない試料搬送が可能になるので、作製工程の効率を大き
く劣化させることなく、かつまた試料汚染の問題からも
逃れることができる。
Furthermore, according to still another aspect of the present invention,
Even if an observation step using a scanning electron microscope is added according to the basic requirements of the present invention, a sample can be transported without breaking vacuum between an observation area in the scanning electron microscope and the dry etching apparatus. Therefore, it is possible to avoid the problem of sample contamination without greatly deteriorating the efficiency of the manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の方法の特徴部分に関する説明図であ
る。
FIG. 1 is an explanatory diagram relating to a characteristic portion of a method of the present invention.

【図2】ジョセフソン接合の作製工程の初期の段階の説
明図である。
FIG. 2 is an explanatory diagram of an initial stage of a manufacturing process of a Josephson junction.

【図3】ジョセフソン接合の上部超電導体層をドライエ
ッチングにより所定の平面形状に切り出す前と後の状態
の説明図である。
FIGS. 3A and 3B are explanatory views of a state before and after cutting an upper superconductor layer of a Josephson junction into a predetermined planar shape by dry etching.

【図4】ジョセフソン接合単体としての完成に至る工程
の説明図である。
FIG. 4 is an explanatory diagram of a process leading to completion of a single Josephson junction.

【図5】ジョセフソン接合の上部超電導体に対し配線層
を付す工程の説明図である。
FIG. 5 is an explanatory diagram of a step of attaching a wiring layer to an upper superconductor of a Josephson junction.

【図6】ドライエッチングの結果として生じ得る残渣に
関する説明図である。
FIG. 6 is an explanatory diagram of a residue that can be generated as a result of dry etching.

【符号の説明】[Explanation of symbols]

10 エッチング済試料,11 ドライエッチング装置,12
走査型電子顕微鏡,13 試料搬送通路形成用真空槽,
21 下部超電導体層,22 トンネル障壁槽,23 上部超
電導体層,27 接合面積規定用レジスト.
10 Etched sample, 11 Dry etching equipment, 12
Scanning electron microscope, 13 Vacuum chamber for forming sample transport passage,
21 Lower superconductor layer, 22 Tunnel barrier tank, 23 Upper superconductor layer, 27 Resist for defining junction area.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 前沢 正明 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (72)発明者 高田 進 茨城県つくば市梅園1丁目1番4 工業 技術院電子技術総合研究所内 (56)参考文献 特開 昭62−165379(JP,A) 特開 平1−188685(JP,A) 特開 昭64−32629(JP,A) ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masaaki Maezawa 1-1-4 Umezono, Tsukuba, Ibaraki Pref. Inside the Research Institute of Electronics and Technology (72) Inventor Susumu Takada 1-4-1 Umezono, Tsukuba, Ibaraki Pref. (56) References JP-A-62-165379 (JP, A) JP-A-1-188685 (JP, A) JP-A 64-32629 (JP, A)

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 下部超電導体層、トンネル障壁層、上部
超電導体層を順に積層して積層構造を形成した後、上記
トンネル障壁層に至るまでの深さに亙り上記上部超電導
体層を異方性ドライエッチングし、該上部超電導体層を
所定の平面形状に切り出す工程を含むジョセフソン接合
の作製方法において; 上記異方性ドライエッチングの終了後、走査型電子顕微
鏡を用い、上記上部超電導体層の下縁周辺に沿って上記
トンネル障壁層の表面と接触する部分に該異方性ドライ
エッチングをし残した結果の残渣がないか否かを観察す
る観察工程を含むこと; を特徴とするジョセフソン接合の作製方法。
After forming a laminated structure by sequentially laminating a lower superconductor layer, a tunnel barrier layer, and an upper superconductor layer, the upper superconductor layer is anisotropically extended to a depth up to the tunnel barrier layer. A method for producing a Josephson junction including a step of conducting anisotropic dry etching and cutting out the upper superconductor layer into a predetermined planar shape; after completion of the anisotropic dry etching, using a scanning electron microscope, A step of observing whether or not there is a residue resulting from the anisotropic dry etching left in a portion in contact with the surface of the tunnel barrier layer along a periphery of a lower edge of the tunnel barrier layer; How to make a son junction.
【請求項2】 請求項1記載の方法であって; 上記観察工程で上記残渣が確認された時には、上記異方
性ドライエッチングを再度行なうこと; を特徴とする方法。
2. The method according to claim 1, wherein when the residue is confirmed in the observation step, the anisotropic dry etching is performed again.
【請求項3】 請求項1または2記載の方法であって; 上記異方性ドライエッチング後、上記走査型電子顕微鏡
により上記観察される領域に向け、該異方性ドライエッ
チングされた上記積層構造を真空を破ることなく搬送す
ること; を特徴とする方法。
3. The method according to claim 1, wherein after the anisotropic dry etching, the laminated structure is anisotropically dry-etched toward the region to be observed by the scanning electron microscope. Transporting the vacuum without breaking vacuum.
【請求項4】 請求項1,2または3記載の方法であっ
て; 上記トンネル障壁層は、上記異方性ドライエッチングに
対する耐性を持つことでエッチング停止層として機能す
る材料製であること; を特徴とする方法。
4. The method according to claim 1, wherein the tunnel barrier layer is made of a material having resistance to the anisotropic dry etching and functioning as an etching stop layer. Features method.
【請求項5】 請求項4記載の方法であって; 上記異方性ドライエッチング対象の上部超電導体層はニ
オブまたは窒化ニオブ系の材料製であり; 上記トンネル障壁層は酸化マグネシウムか酸化アルミニ
ウムであること; を特徴とする方法。
5. The method according to claim 4, wherein the upper superconductor layer to be subjected to anisotropic dry etching is made of a niobium or niobium nitride-based material; and the tunnel barrier layer is made of magnesium oxide or aluminum oxide. A method characterized by:
JP6079326A 1994-03-24 1994-03-24 How to make Josephson junctions Expired - Lifetime JP2707531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6079326A JP2707531B2 (en) 1994-03-24 1994-03-24 How to make Josephson junctions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6079326A JP2707531B2 (en) 1994-03-24 1994-03-24 How to make Josephson junctions

Publications (2)

Publication Number Publication Date
JPH07263769A JPH07263769A (en) 1995-10-13
JP2707531B2 true JP2707531B2 (en) 1998-01-28

Family

ID=13686769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6079326A Expired - Lifetime JP2707531B2 (en) 1994-03-24 1994-03-24 How to make Josephson junctions

Country Status (1)

Country Link
JP (1) JP2707531B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100236716B1 (en) * 1997-07-25 2000-01-15 윤종용 Method of fabricating semiconductor devices
CN108539004B (en) * 2018-04-25 2023-12-05 中国科学院上海微系统与信息技术研究所 Submicron Josephson tunnel junction and preparation method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165379A (en) * 1986-01-17 1987-07-21 Agency Of Ind Science & Technol Manufacture of josephson junction device
JPS6432629A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Etching device
JPH01188685A (en) * 1988-01-22 1989-07-27 Agency Of Ind Science & Technol Method for detecting end point of niobium film etching

Also Published As

Publication number Publication date
JPH07263769A (en) 1995-10-13

Similar Documents

Publication Publication Date Title
EP3703141B1 (en) Capping layer for reducing ion mill damage
KR100271111B1 (en) Method for forming a structure using redeposition
EP0421889A2 (en) Method for forming a continuous oxide superconductor layer having different thickness portions for superconductor device
JP2707531B2 (en) How to make Josephson junctions
EP0674349B1 (en) Method for forming a step on a deposition surface of a substrate for a superconducting device utilizing an oxide superconductor
EP0660428A2 (en) Method for forming a step on a deposition surface of a substrate for a superconducting device utilizing an oxide superconductor
EP0090612B1 (en) Method of making josephson junction devices
JP4380878B2 (en) Superconducting element and manufacturing method thereof
JP3205771B2 (en) How to make Josephson junctions
JP2002299705A (en) Method of manufacturing tunnel junction having very small area
JP3416898B2 (en) Method for manufacturing semiconductor-coupled superconducting element
Blamire et al. A new self-aligning process for whole-wafer tunnel junction fabrication
JPH0786648A (en) Manufacture of josephson element
EP4391784A1 (en) Trenched electrode manufacturing process for quantum device
JP2958054B2 (en) Surface treatment method and surface treatment device for oxide superconducting thin film
JPH0951143A (en) Manufacture of semiconductor device and manufacture of semiconductor laser
JP2853532B2 (en) Method for producing superconducting thin film having insulating region and superconducting region
JP2959439B2 (en) Method of forming multilayer high-temperature superconducting integrated circuit
Bass et al. Machine-aligned fabrication of submicron SIS tunnel junctions using a focused ion beam
JP2635880B2 (en) Manufacturing method of tunnel junction device
JP2002124711A (en) Barrier layer estimating method of josephson element
JP2616745B2 (en) Contact structure between superconducting layers and method of manufacturing the same
JP2976904B2 (en) Superconducting field effect element and method for producing the same
JP2727648B2 (en) Superconducting element manufacturing method
JPH11307831A (en) Manufacture of oxide superconducting junction

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term