JP2706624B2 - 配線保護遮断器用電源回路 - Google Patents
配線保護遮断器用電源回路Info
- Publication number
- JP2706624B2 JP2706624B2 JP6199717A JP19971794A JP2706624B2 JP 2706624 B2 JP2706624 B2 JP 2706624B2 JP 6199717 A JP6199717 A JP 6199717A JP 19971794 A JP19971794 A JP 19971794A JP 2706624 B2 JP2706624 B2 JP 2706624B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- current
- switching means
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は異なる定格電圧により作
動可能な配線保護遮断器用電源回路に関するものであ
る。
動可能な配線保護遮断器用電源回路に関するものであ
る。
【０００２】
【従来の技術】従来、異なる定格電圧により作動可能な
配線保護遮断器用電源回路は、図３に示されるように、
交流電源の定格電圧が供給される電路ＷR 、ＷS 、ＷT
の脈流電圧は制限抵抗Ｒ1 を介してダイオードブリッジ
ＤＢ等の全波整流回路により全波整流され、前記制限抵
抗Ｒ1 により電圧降下されたうえ、回路電流ｉｓとｉｚ
によってコンデンサＣを介して出力電圧ＶＯを得ている
が、電路ＷR 、ＷS 、ＷT より供給される定格電圧が変
更されて入力電圧Ｖｉ１が増減した際、特に定格電圧が
増加すると、定格電圧の増加に伴ってＶＲが増加して回
路電流ｉｓとｉｚが増加するため、制限抵抗Ｒ1 に流れ
る電流が増加し、制限抵抗Ｒ1 の消費電力は指数的に増
加して制限抵抗Ｒ1 は異常発熱し、Ｒ１やＺＤ等の電源
部の寿命や信頼性を著しく低下させるという問題があっ
た。また、漏電電流検出、警報出力、負荷電流検出等を
行う主電子回路Ｃ1 がリレーや発光ダイオードをオンさ
せて消費電流ｉｓを増加させると、制限抵抗Ｒ1 に流れ
る電流はさらに増加して回路の寿命や信頼性をさらに低
下させるという問題があった。
配線保護遮断器用電源回路は、図３に示されるように、
交流電源の定格電圧が供給される電路ＷR 、ＷS 、ＷT
の脈流電圧は制限抵抗Ｒ1 を介してダイオードブリッジ
ＤＢ等の全波整流回路により全波整流され、前記制限抵
抗Ｒ1 により電圧降下されたうえ、回路電流ｉｓとｉｚ
によってコンデンサＣを介して出力電圧ＶＯを得ている
が、電路ＷR 、ＷS 、ＷT より供給される定格電圧が変
更されて入力電圧Ｖｉ１が増減した際、特に定格電圧が
増加すると、定格電圧の増加に伴ってＶＲが増加して回
路電流ｉｓとｉｚが増加するため、制限抵抗Ｒ1 に流れ
る電流が増加し、制限抵抗Ｒ1 の消費電力は指数的に増
加して制限抵抗Ｒ1 は異常発熱し、Ｒ１やＺＤ等の電源
部の寿命や信頼性を著しく低下させるという問題があっ
た。また、漏電電流検出、警報出力、負荷電流検出等を
行う主電子回路Ｃ1 がリレーや発光ダイオードをオンさ
せて消費電流ｉｓを増加させると、制限抵抗Ｒ1 に流れ
る電流はさらに増加して回路の寿命や信頼性をさらに低
下させるという問題があった。
【０００３】このため、回路に電流ｉｓ、ｉｚを一定に
する定電流回路Ａを組み込むことも考えられるが、定格
電圧が２倍になればＲ１の発熱は少なくとも２倍にな
る。そこでＲ１等を発熱を考慮して２倍の発熱に耐える
高耐熱性の抵抗を用いたり、抵抗を複数化して対処する
ことも可能であるが、消費電流のレベルによっては制限
抵抗が大型化して装置に組み込むことが難しくなるとい
う問題があるうえに、高抵抗値の制限抵抗を用いると比
較的低い定格電圧に変更した場合、充分な回路電圧を維
持できず動作の保証ができなくなる可能性もある。
する定電流回路Ａを組み込むことも考えられるが、定格
電圧が２倍になればＲ１の発熱は少なくとも２倍にな
る。そこでＲ１等を発熱を考慮して２倍の発熱に耐える
高耐熱性の抵抗を用いたり、抵抗を複数化して対処する
ことも可能であるが、消費電流のレベルによっては制限
抵抗が大型化して装置に組み込むことが難しくなるとい
う問題があるうえに、高抵抗値の制限抵抗を用いると比
較的低い定格電圧に変更した場合、充分な回路電圧を維
持できず動作の保証ができなくなる可能性もある。
【０００４】また、図４に示されるように、定格電圧が
制限抵抗Ｒ1 を介してダイオードブリッジＤＢ等の全波
整流回路により全波整流された入力電圧Ｖｉ1 はパルス
発生回路Ｃ2 により制御されるスイッチング手段の電界
効果トランジスタＭＯＳ−ＦＥＴがオンとなる期間はリ
アクトルＬを通って電流ｉｃを通電し、漏電電流検出、
警報出力、負荷電流検出等を行う主電子回路Ｃ1 に電力
を供給しながらリアクトルＬにエネルギーを蓄える。そ
して電界効果トランジスタＭＯＳ−ＦＥＴがオフとなる
とリアクトルＬの両端に逆起電圧が生じ、フリーホィー
ルダイオードＤを順バイアスする電流ｉｄを発生して電
源電圧を維持する。パルス発生回路Ｃ2が電界効果トラ
ンジスタＭＯＳ−ＦＥＴを高速でオンオフすることによ
って電流ｉｓとｉｄは交互にコンデンサＣに充電し出力
電圧ＶＯを維持させるもので、リアクトルＬの起電力を
利用する電界効果トランジスタＭＯＳ−ＦＥＴがオフと
なる期間は電流は流れないため、熱的等価電流は低減で
き、通電電流の二乗と回路全体の抵抗値とこの通電時間
の積によって求められる電力すなわち発熱を効果的に抑
制できることとなるが、パルス発生回路に帰還電圧制御
式の発振手段が必要となり、部品点数の増加によるコス
トアップが問題となる。
制限抵抗Ｒ1 を介してダイオードブリッジＤＢ等の全波
整流回路により全波整流された入力電圧Ｖｉ1 はパルス
発生回路Ｃ2 により制御されるスイッチング手段の電界
効果トランジスタＭＯＳ−ＦＥＴがオンとなる期間はリ
アクトルＬを通って電流ｉｃを通電し、漏電電流検出、
警報出力、負荷電流検出等を行う主電子回路Ｃ1 に電力
を供給しながらリアクトルＬにエネルギーを蓄える。そ
して電界効果トランジスタＭＯＳ−ＦＥＴがオフとなる
とリアクトルＬの両端に逆起電圧が生じ、フリーホィー
ルダイオードＤを順バイアスする電流ｉｄを発生して電
源電圧を維持する。パルス発生回路Ｃ2が電界効果トラ
ンジスタＭＯＳ−ＦＥＴを高速でオンオフすることによ
って電流ｉｓとｉｄは交互にコンデンサＣに充電し出力
電圧ＶＯを維持させるもので、リアクトルＬの起電力を
利用する電界効果トランジスタＭＯＳ−ＦＥＴがオフと
なる期間は電流は流れないため、熱的等価電流は低減で
き、通電電流の二乗と回路全体の抵抗値とこの通電時間
の積によって求められる電力すなわち発熱を効果的に抑
制できることとなるが、パルス発生回路に帰還電圧制御
式の発振手段が必要となり、部品点数の増加によるコス
トアップが問題となる。
【０００５】
【発明が解決しようとする課題】本発明は前記のような
問題を解決し、Ｒ１等の電源部の発熱が少なく、回路の
寿命や信頼性の低下がないうえに安価で小型化の配線保
護遮断器用電源回路を提供することにある。
問題を解決し、Ｒ１等の電源部の発熱が少なく、回路の
寿命や信頼性の低下がないうえに安価で小型化の配線保
護遮断器用電源回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、交流電源の異
なる定格電圧を制限抵抗Ｒ1 を介して全波整流した脈流
電圧を定電圧手段により設定される出力電圧との電圧差
に応じてスイッチングするＦＥＴよりなる第１のスイッ
チング手段と、電圧比較手段により設定された電圧と出
力電圧との電圧差に応じてスイッチングされ、前記第１
のスイッチング手段をスイッチング制御する第２のスイ
ッチング手段と、抵抗Ｒ４と、出力電圧を平滑化するコ
ンデンサＣとよりなることを特徴とするものである。
なる定格電圧を制限抵抗Ｒ1 を介して全波整流した脈流
電圧を定電圧手段により設定される出力電圧との電圧差
に応じてスイッチングするＦＥＴよりなる第１のスイッ
チング手段と、電圧比較手段により設定された電圧と出
力電圧との電圧差に応じてスイッチングされ、前記第１
のスイッチング手段をスイッチング制御する第２のスイ
ッチング手段と、抵抗Ｒ４と、出力電圧を平滑化するコ
ンデンサＣとよりなることを特徴とするものである。
【０００７】
【作用】本発明の配線保護遮断器用電源回路は、交流電
源の定格電流を制限抵抗を介して全波整流した脈流電圧
を定電圧手段を介し、出力電圧との電圧差に応じてスイ
ッチングする第１のスイッチング手段によりスイッチン
グし、該第１のスイッチング手段がオンとなる時だけ、
回路に電流を流してコンデンサを充電する。そして、交
流電源の定格電圧が高く変更される場合、入力電圧の上
昇により第１のスイッチング手段は早期にオンとなり、
コンデンサの充電電圧も急速に上昇して電力は増加傾向
となるが、電圧比較手段により設定される電圧と出力電
圧との電圧差に応じて第２のスイッチング手段はオンに
スイッチングされ、第１のスイッチング手段をオフにス
イッチング制御するので、回路の消費電流は抑えられて
発熱が促進されることはない。さらに、定格電圧が高く
変更されると出力電圧は急速に立ち上がり電圧比較手段
により設定された電圧と出力電圧との電圧差は急速に閾
値に達することとなり、第２のスイッチング手段は急速
にオンにスイッチングされれて第１のスイッチング手段
をオフにスイッチング制御するので、定格電圧が上昇し
ても回路の消費電流が増加することはない。
源の定格電流を制限抵抗を介して全波整流した脈流電圧
を定電圧手段を介し、出力電圧との電圧差に応じてスイ
ッチングする第１のスイッチング手段によりスイッチン
グし、該第１のスイッチング手段がオンとなる時だけ、
回路に電流を流してコンデンサを充電する。そして、交
流電源の定格電圧が高く変更される場合、入力電圧の上
昇により第１のスイッチング手段は早期にオンとなり、
コンデンサの充電電圧も急速に上昇して電力は増加傾向
となるが、電圧比較手段により設定される電圧と出力電
圧との電圧差に応じて第２のスイッチング手段はオンに
スイッチングされ、第１のスイッチング手段をオフにス
イッチング制御するので、回路の消費電流は抑えられて
発熱が促進されることはない。さらに、定格電圧が高く
変更されると出力電圧は急速に立ち上がり電圧比較手段
により設定された電圧と出力電圧との電圧差は急速に閾
値に達することとなり、第２のスイッチング手段は急速
にオンにスイッチングされれて第１のスイッチング手段
をオフにスイッチング制御するので、定格電圧が上昇し
ても回路の消費電流が増加することはない。
【０００８】
【実施例】次に、本発明を図示の実施例に基づいて詳細
に説明する。１は電路ＷR 、ＷS 、ＷT よりなる交流電
源、２は制限抵抗Ｒ1 を介して交流電源１の各定格電圧
を整流する全波整流回路であり、該全波整流回路２は電
路ＷR 、ＷS 、ＷT に接続されるダイオードブリッジＤ
Ｂよりなる。３は全波整流された脈流電圧を出力電圧と
の電圧差に応じてスイッチングする第１のスイッチング
手段であり、該第１のスイッチング手段３は電界効果ト
ランジスタＭＯＳ−ＦＥＴよりなり、該電界効果トラン
ジスタＭＯＳ−ＦＥＴは入力電圧Ｖｉ1 ＞出力圧ＶＯの
ときオンとなり入力電圧Ｖｉ1 ＜出力電圧ＶＯのときオ
フとなる。
に説明する。１は電路ＷR 、ＷS 、ＷT よりなる交流電
源、２は制限抵抗Ｒ1 を介して交流電源１の各定格電圧
を整流する全波整流回路であり、該全波整流回路２は電
路ＷR 、ＷS 、ＷT に接続されるダイオードブリッジＤ
Ｂよりなる。３は全波整流された脈流電圧を出力電圧と
の電圧差に応じてスイッチングする第１のスイッチング
手段であり、該第１のスイッチング手段３は電界効果ト
ランジスタＭＯＳ−ＦＥＴよりなり、該電界効果トラン
ジスタＭＯＳ−ＦＥＴは入力電圧Ｖｉ1 ＞出力圧ＶＯの
ときオンとなり入力電圧Ｖｉ1 ＜出力電圧ＶＯのときオ
フとなる。
【０００９】４は第１のスイッチング手段３の安定作動
させる定電圧手段であり、該定電圧手段４はツェナーダ
イオードＺＤ1 よりなり、該ツェナーダイオードＺＤ1
は電界効果トランジスタＭＯＳ−ＦＥＴのゲート電圧の
上昇を抑えるとともにゲート電圧を安定させるもので、
ツェナー電流iz１を微小とするために抵抗Ｒ2 が接続さ
れている。５は設定電圧に基づいて後記する第２のスイ
ッチング手段６をスイッチングする電圧比較手段であ
り、該電圧比較手段５はツェナーダイオードＺＤ2 より
なり、ツェナーダイオードＺＤ2 により設定されるツェ
ナー電圧ＶZD2 と前記ツェナーダイオードＺＤ1 のツェ
ナー電圧ＶZD1 との関係は電界効果トランジスタＭＯＳ
−ＦＥＴのゲートｇとソースｓ間に正バイアス電圧を与
えるためＶZD1 ＞ＶZD2 としている。
させる定電圧手段であり、該定電圧手段４はツェナーダ
イオードＺＤ1 よりなり、該ツェナーダイオードＺＤ1
は電界効果トランジスタＭＯＳ−ＦＥＴのゲート電圧の
上昇を抑えるとともにゲート電圧を安定させるもので、
ツェナー電流iz１を微小とするために抵抗Ｒ2 が接続さ
れている。５は設定電圧に基づいて後記する第２のスイ
ッチング手段６をスイッチングする電圧比較手段であ
り、該電圧比較手段５はツェナーダイオードＺＤ2 より
なり、ツェナーダイオードＺＤ2 により設定されるツェ
ナー電圧ＶZD2 と前記ツェナーダイオードＺＤ1 のツェ
ナー電圧ＶZD1 との関係は電界効果トランジスタＭＯＳ
−ＦＥＴのゲートｇとソースｓ間に正バイアス電圧を与
えるためＶZD1 ＞ＶZD2 としている。
【００１０】６は電圧比較手段５により設定された電圧
と出力電圧との電圧差に応じてスイッチングされ、第１
のスイッチング手段３をスイッチング制御する第２のス
イッチング手段であり、該第２のスイッチング手段６は
サイリスタＳＣＲよりなり、該サイリスタＳＣＲはツェ
ナーダイオードＺＤ2 により設定されたツェナー電圧Ｖ
ZD2 が出力電圧ＶＯを越える（ＶZD2 ＞ＶＯ）になろう
とするとツェナー電流ｉｚ２が発生してオンとなり、ツ
ェナー電圧ＶZD1 を約０〜１Ｖとしてソース電圧Ｖs ＞
ゲート電圧Ｖg とすることにより電界効果トランジスタ
ＭＯＳ−ＦＥＴをオフさせる。Ｃ1 は漏電電流検出及び
警報出力、負荷電流検出等を行う配線保護用の電子回
路、Ｃは出力電圧を平滑化するコンデンサである。
と出力電圧との電圧差に応じてスイッチングされ、第１
のスイッチング手段３をスイッチング制御する第２のス
イッチング手段であり、該第２のスイッチング手段６は
サイリスタＳＣＲよりなり、該サイリスタＳＣＲはツェ
ナーダイオードＺＤ2 により設定されたツェナー電圧Ｖ
ZD2 が出力電圧ＶＯを越える（ＶZD2 ＞ＶＯ）になろう
とするとツェナー電流ｉｚ２が発生してオンとなり、ツ
ェナー電圧ＶZD1 を約０〜１Ｖとしてソース電圧Ｖs ＞
ゲート電圧Ｖg とすることにより電界効果トランジスタ
ＭＯＳ−ＦＥＴをオフさせる。Ｃ1 は漏電電流検出及び
警報出力、負荷電流検出等を行う配線保護用の電子回
路、Ｃは出力電圧を平滑化するコンデンサである。
【００１１】このように構成されたものは、交流電源１
の定格電圧が１００ＶＡＣ（図２の区間）の場合、電
路ＷR 、ＷS 、ＷT よりなる定格電圧は制限抵抗Ｒ1 に
より電圧降下されたうえ、全波整流回路２のダイオード
ブリッジＤＢにより全波整流されて入力電圧Ｖｉ1 が得
られる。入力電圧Ｖｉ1 により定電圧手段４のツェナー
ダイオードＺＤ1 はツェナー電圧ＶZD1 を得るが、この
ツェナー電圧により電界効果トランジスタＭＯＳ−ＦＥ
Ｔのゲート電圧の上昇を抑えるとともに安定化させてい
る。また、抵抗Ｒ2 によりツェナー電流ｉｚ1を微小化
させて消費電流を抑えている。
の定格電圧が１００ＶＡＣ（図２の区間）の場合、電
路ＷR 、ＷS 、ＷT よりなる定格電圧は制限抵抗Ｒ1 に
より電圧降下されたうえ、全波整流回路２のダイオード
ブリッジＤＢにより全波整流されて入力電圧Ｖｉ1 が得
られる。入力電圧Ｖｉ1 により定電圧手段４のツェナー
ダイオードＺＤ1 はツェナー電圧ＶZD1 を得るが、この
ツェナー電圧により電界効果トランジスタＭＯＳ−ＦＥ
Ｔのゲート電圧の上昇を抑えるとともに安定化させてい
る。また、抵抗Ｒ2 によりツェナー電流ｉｚ1を微小化
させて消費電流を抑えている。
【００１２】そして、電圧比較手段５のツェナーダイオ
ードＺＤ2 により設定されるツェナー電圧ＶZD2 は、第
１のスイッチング手段３の出力電圧ＶＯよりも小さいと
ツェナーダイオードＺＤ2 のツェナー電流ｉｚ2 は発生
しないので、第２のスイッチング手段６のサイリスタＳ
ＣＲはオフ状態を維持している。このとき電界効果トラ
ンジスタＭＯＳ−ＦＥＴのドレンｄとゲートｇ間は同電
位となり、電界効果トランジスタＭＯＳ−ＦＥＴはオン
となり、ドレンｄ、ソースｓを通じてコンデンサＣに充
電電流ｉｓを与え出力電圧ＶＯが得られる。
ードＺＤ2 により設定されるツェナー電圧ＶZD2 は、第
１のスイッチング手段３の出力電圧ＶＯよりも小さいと
ツェナーダイオードＺＤ2 のツェナー電流ｉｚ2 は発生
しないので、第２のスイッチング手段６のサイリスタＳ
ＣＲはオフ状態を維持している。このとき電界効果トラ
ンジスタＭＯＳ−ＦＥＴのドレンｄとゲートｇ間は同電
位となり、電界効果トランジスタＭＯＳ−ＦＥＴはオン
となり、ドレンｄ、ソースｓを通じてコンデンサＣに充
電電流ｉｓを与え出力電圧ＶＯが得られる。
【００１３】ここで、コンデンサＣがディスチャージさ
れていると充電電流は突入電流となり、電界効果トラン
ジスタＭＯＳ−ＦＥＴのドレンｄとソースｓ間にサージ
電圧が発生する可能性があるため、この突入電流の発生
を抵抗Ｒ4 により抑えている。この抵抗Ｒ4 の抵抗値は
数十から数百Ωと小さくてよいので、抵抗Ｒ4 間の電圧
降下は微小でツェナー電圧ＶZD2 と出力電圧ＶＯはほぼ
同等値となる。
れていると充電電流は突入電流となり、電界効果トラン
ジスタＭＯＳ−ＦＥＴのドレンｄとソースｓ間にサージ
電圧が発生する可能性があるため、この突入電流の発生
を抵抗Ｒ4 により抑えている。この抵抗Ｒ4 の抵抗値は
数十から数百Ωと小さくてよいので、抵抗Ｒ4 間の電圧
降下は微小でツェナー電圧ＶZD2 と出力電圧ＶＯはほぼ
同等値となる。
【００１４】また、電界効果トランジスタＭＯＳ−ＦＥ
Ｔがオンのとき図２に示されるように出力電圧ＶＯが入
力電圧Ｖｉ1 よりも大きくなるとゲート電圧Ｖｇはソー
ス電圧Ｖｓよりも低くなるので電界効果トランジスタＭ
ＯＳ−ＦＥＴはオフされ、コンデンサＣには電流ｉｓが
流れず、出力電圧ＶＯは降下し、再び入力電圧Ｖｉ1が
出力電圧ＶＯよりも大きくなると電界効果トランジスタ
ＭＯＳ−ＦＥＴはオンとなり、コンデンサＣに電流ｉｓ
を与えて充電を行うので出力電圧ＶO は上昇する。この
ため、制限抵抗Ｒ1 に流れる電流は第１のスイッチング
手段３がオンのときだけ流れることとなる。なお、入力
電圧Ｖｉ1 はドレン電圧Ｖｄと等しく、出力電圧ＶＯは
ソース電圧Ｖｓと等しい。
Ｔがオンのとき図２に示されるように出力電圧ＶＯが入
力電圧Ｖｉ1 よりも大きくなるとゲート電圧Ｖｇはソー
ス電圧Ｖｓよりも低くなるので電界効果トランジスタＭ
ＯＳ−ＦＥＴはオフされ、コンデンサＣには電流ｉｓが
流れず、出力電圧ＶＯは降下し、再び入力電圧Ｖｉ1が
出力電圧ＶＯよりも大きくなると電界効果トランジスタ
ＭＯＳ−ＦＥＴはオンとなり、コンデンサＣに電流ｉｓ
を与えて充電を行うので出力電圧ＶO は上昇する。この
ため、制限抵抗Ｒ1 に流れる電流は第１のスイッチング
手段３がオンのときだけ流れることとなる。なお、入力
電圧Ｖｉ1 はドレン電圧Ｖｄと等しく、出力電圧ＶＯは
ソース電圧Ｖｓと等しい。
【００１５】さらに、定格電圧が２００ＶＡＣ（図２の
区間）となったとき、入力電圧Ｖｉ1 は急速に出力電
圧ＶＯよりも大きくなり、電界効果トランジスタＭＯＳ
−ＦＥＴは急速にオンとなる。入力電圧Ｖｉ1 は１００
ＶＡＣの定格電圧時よりも大きくなるのでコンデンサＣ
の両端電圧の上昇も早くなり、図２の波形ＶS や電流波
形ｉｓの破線部に示されるように電力は増加傾向とな
る。
区間）となったとき、入力電圧Ｖｉ1 は急速に出力電
圧ＶＯよりも大きくなり、電界効果トランジスタＭＯＳ
−ＦＥＴは急速にオンとなる。入力電圧Ｖｉ1 は１００
ＶＡＣの定格電圧時よりも大きくなるのでコンデンサＣ
の両端電圧の上昇も早くなり、図２の波形ＶS や電流波
形ｉｓの破線部に示されるように電力は増加傾向とな
る。
【００１６】そこで、電圧比較手段５のツェナーダイオ
ードＺＤ2 が設定するツェナー電圧ＶZD2 は、ＶZD2 ＞
ＶＯとなろうとするとツェナー電流ｉｚ2 が発生し、瞬
時に第２のスイッチング手段６のサイリスタＳＣＲがオ
ンとなり、ツェナー電圧ＶZD1 を略０Ｖ（実際は１Ｖ弱
あるが動作に影響はない）としてソース電圧Ｖｓ＞ゲー
ト電圧Ｖｇ（＝ＶZD1)を与えることにより電界効果トラ
ンジスタＭＯＳ−ＦＥＴはオフとなる。この動作は電流
ｉｚ2 が僅かでも与えられればサイリスタＳＣＲは即座
にオンとなり、ツェナー電流ｉｚ2 自体の供給を停止す
るように動作するので、ツェナーダイオードＺD2にはツ
ェナー電流ｉｚ2 は流れず回路の消費電流は抑えられ、
制限抵抗Ｒ1 の発熱を確実に抑えることができる。
ードＺＤ2 が設定するツェナー電圧ＶZD2 は、ＶZD2 ＞
ＶＯとなろうとするとツェナー電流ｉｚ2 が発生し、瞬
時に第２のスイッチング手段６のサイリスタＳＣＲがオ
ンとなり、ツェナー電圧ＶZD1 を略０Ｖ（実際は１Ｖ弱
あるが動作に影響はない）としてソース電圧Ｖｓ＞ゲー
ト電圧Ｖｇ（＝ＶZD1)を与えることにより電界効果トラ
ンジスタＭＯＳ−ＦＥＴはオフとなる。この動作は電流
ｉｚ2 が僅かでも与えられればサイリスタＳＣＲは即座
にオンとなり、ツェナー電流ｉｚ2 自体の供給を停止す
るように動作するので、ツェナーダイオードＺD2にはツ
ェナー電流ｉｚ2 は流れず回路の消費電流は抑えられ、
制限抵抗Ｒ1 の発熱を確実に抑えることができる。
【００１７】さらに、定格電圧が４１５ＶＡＣ( 図２の
区間）となると入力電圧Ｖｉ1 の上昇は区間よりも
早くなり、図２の電流ｉｓの波形図に示されるように、
電流ｉｓの瞬時値は高くなるが前記同様ＶZD2 ＞ＶＯに
よりサイリスタＳＣＲは作動して電界効果トランジスタ
ＭＯＳ−ＦＥＴはオフされて通電時間は短くなるので、
区間１〜３のいずれであっても熱的等価電流を一定に保
つよう動作することとなる。なお、実施例ではスイッチ
ング手段にエンハンスメント型の電界効果トランジスタ
やサイリスタを用いているが、パワートランジスタ等を
用いてもよく、また、電圧比較手段にツェナーダイオー
ドを用いているが、アナログＩＣその他の素子構成によ
る定電圧回路を用いてもよいことは勿論である。さら
に、第１のスイッチング手段を制御する第２のスイッチ
ング手段は一つに限らず複数としてもよいことは勿論で
ある。
区間）となると入力電圧Ｖｉ1 の上昇は区間よりも
早くなり、図２の電流ｉｓの波形図に示されるように、
電流ｉｓの瞬時値は高くなるが前記同様ＶZD2 ＞ＶＯに
よりサイリスタＳＣＲは作動して電界効果トランジスタ
ＭＯＳ−ＦＥＴはオフされて通電時間は短くなるので、
区間１〜３のいずれであっても熱的等価電流を一定に保
つよう動作することとなる。なお、実施例ではスイッチ
ング手段にエンハンスメント型の電界効果トランジスタ
やサイリスタを用いているが、パワートランジスタ等を
用いてもよく、また、電圧比較手段にツェナーダイオー
ドを用いているが、アナログＩＣその他の素子構成によ
る定電圧回路を用いてもよいことは勿論である。さら
に、第１のスイッチング手段を制御する第２のスイッチ
ング手段は一つに限らず複数としてもよいことは勿論で
ある。
【００１８】
【発明の効果】本発明は前記説明によって明らかなよう
に、脈流電圧を定電圧手段(4) により設定される出力電
圧との電圧差に応じて直接スイッチングするＦＥＴより
なる第１のスイッチング手段と、第１のスイッチング手
段を制御する第２のスイッチング手段と、該第２のスイ
ッチング手段のスイッチング制御を行う電圧比較手段
と、抵抗を設けることにより、商用周波数電源の電圧レ
ベルと周波数に依存したスイッチングを行うことによ
り、パルス発生回路を用いることなく定格電圧の変更に
よる電流の消費を防ぎ回路の電源部の発熱を的確に防止
するとともに、従来のように大型のパルス発生回路を用
いることなく小型で安価なものとすることができる。従
って、本発明は従来の問題点を解決した配線保護遮断器
用電源回路として業界にもたらす益極めて大なものであ
る。
に、脈流電圧を定電圧手段(4) により設定される出力電
圧との電圧差に応じて直接スイッチングするＦＥＴより
なる第１のスイッチング手段と、第１のスイッチング手
段を制御する第２のスイッチング手段と、該第２のスイ
ッチング手段のスイッチング制御を行う電圧比較手段
と、抵抗を設けることにより、商用周波数電源の電圧レ
ベルと周波数に依存したスイッチングを行うことによ
り、パルス発生回路を用いることなく定格電圧の変更に
よる電流の消費を防ぎ回路の電源部の発熱を的確に防止
するとともに、従来のように大型のパルス発生回路を用
いることなく小型で安価なものとすることができる。従
って、本発明は従来の問題点を解決した配線保護遮断器
用電源回路として業界にもたらす益極めて大なものであ
る。
【図１】本発明の実施例を示す回路図である。
【図２】本発明の実施例の各素子における出力を示す波
形図である。
形図である。
【図３】従来例を示す回路図である。
【図４】パルス発生回路を示す他の従来例を示す回路図
である。
である。
１ 交流電源 ３ 第１のスイッチング手段４ 定電圧手段 ５ 電圧比較手段 ６ 第２のスイッチング手段 Ｃ 平滑用のコンデンサR4 抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−56633（ＪＰ，Ａ) 特開 昭57−101917（ＪＰ，Ａ) 特開 平５−189066（ＪＰ，Ａ) 特開 平４−261365（ＪＰ，Ａ) 実開 昭59−70216（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 交流電源(1) の異なる定格電圧を制限抵
抗Ｒ1 を介して全波整流した脈流電圧を定電圧手段(4)
により設定される出力電圧との電圧差に応じてスイッチ
ングするＦＥＴよりなる第１のスイッチング手段(3)
と、電圧比較手段(5) により設定された電圧と出力電圧
との電圧差に応じてスイッチングされ、前記第１のスイ
ッチング手段(3) をスイッチング制御する第２のスイッ
チング手段(6) と、抵抗Ｒ４と、出力電圧を平滑化する
コンデンサＣとよりなることを特徴とする配線保護遮断
器用電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199717A JP2706624B2 (ja) | 1994-08-24 | 1994-08-24 | 配線保護遮断器用電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199717A JP2706624B2 (ja) | 1994-08-24 | 1994-08-24 | 配線保護遮断器用電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0863242A JPH0863242A (ja) | 1996-03-08 |
| JP2706624B2 true JP2706624B2 (ja) | 1998-01-28 |
Family
ID=16412447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199717A Expired - Fee Related JP2706624B2 (ja) | 1994-08-24 | 1994-08-24 | 配線保護遮断器用電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706624B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4983523B2 (ja) * | 2007-10-09 | 2012-07-25 | 三菱電機株式会社 | 電源回路及びこの電源回路を用いた漏電遮断器 |
| CN106663573B (zh) * | 2014-10-29 | 2019-04-12 | 三菱电机株式会社 | 漏电断路器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57101917A (en) * | 1980-12-17 | 1982-06-24 | Matsushita Electric Ind Co Ltd | Electric power supplying circuit |
| JPH0556633A (ja) * | 1991-08-21 | 1993-03-05 | Fuji Electric Co Ltd | 定電圧装置 |
-
1994
- 1994-08-24 JP JP6199717A patent/JP2706624B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0863242A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445165B1 (en) | Circuit for limiting inrush current to a power source | |
| TWI448029B (zh) | A system and method for protecting a power conversion system under open circuit and / or short circuit conditions | |
| JPH08140260A (ja) | 電源装置 | |
| JP2008510446A (ja) | 常時オンである双方向デバイスを使用してインラッシュ電流保護を行う、自己駆動同期式整流ブーストコンバータ | |
| JP4983523B2 (ja) | 電源回路及びこの電源回路を用いた漏電遮断器 | |
| US6163469A (en) | Rush current limiting device for power circuit | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2007518389A (ja) | 電源のためのｄｖ／ｄｔ検出過電流保護回路 | |
| CN104158141A (zh) | 保护继电器的自供电电路 | |
| TW201605156A (zh) | Ｄｃ－ｄｃ轉換器 | |
| KR101013816B1 (ko) | 부스트 역률 보상 회로 | |
| US6839254B2 (en) | Power supply with low loss making current limitation | |
| JP2706624B2 (ja) | 配線保護遮断器用電源回路 | |
| JPH11149320A (ja) | 電源回路の保護手段 | |
| JP2002010627A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH10108358A (ja) | 電源装置 | |
| JP3183411B2 (ja) | リンギングチョークコンバータの保護回路 | |
| KR0177990B1 (ko) | 턴오프 오동작 방지 스위칭 제어회로 | |
| JPH11329760A (ja) | 電源装置 | |
| JPH10243646A (ja) | スイッチングレギュレータの過電流保護回路 | |
| JP2003037972A (ja) | スイッチング電源装置 | |
| JPH11164548A (ja) | 電源装置 | |
| JPH0258860B2 (ja) | ||
| KR0147219B1 (ko) | 전원공급장치의 저전압 보호회로 | |
| JP2884855B2 (ja) | 温度制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970926 |
|
| LAPS | Cancellation because of no payment of annual fees |