JP2705258B2 - Semiconductor process support system - Google Patents
Semiconductor process support systemInfo
- Publication number
- JP2705258B2 JP2705258B2 JP30413089A JP30413089A JP2705258B2 JP 2705258 B2 JP2705258 B2 JP 2705258B2 JP 30413089 A JP30413089 A JP 30413089A JP 30413089 A JP30413089 A JP 30413089A JP 2705258 B2 JP2705258 B2 JP 2705258B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wafer
- processing conditions
- support system
- condition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 49
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 235000012431 wafers Nutrition 0.000 description 38
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- General Factory Administration (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体製造支援システムなどの用いる半導体
プロセスフロー作成手段を有する半導体プロセス支援シ
ステムに関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor process support system having a semiconductor process flow creating means used in a semiconductor manufacturing support system or the like.
従来の技術 半導体プロセス支援システムの従来例を第3図を用い
て説明する。2. Description of the Related Art A conventional example of a semiconductor process support system will be described with reference to FIG.
従来の半導体プロセス支援システムにおける半導体プ
ロセスフロー作成では、各々の半導体ウエハー(以下ウ
エハーと略記)に対して1つのプロセス処理条件しか設
定できず、例えば、工程1(10)〜工程9(90)の9工
程から構成され、工程5(50)で4つの違ったプロセス
処理条件5_a(51),5_b(52),5_c(53),5_d(54)を
設定する場合には、工程1(10)から工程4(40)まで
は4枚ウエハー(ウエハーNo.1(100),2(200),3(30
0),4(400))に同一の処理条件を設定し、工程5(5
0)ではウエハーNo.1(100)にプロセス処理条件5_a(5
1)を、ウエハーNo.2(200)にプロセス処理条件5_b(5
2)を、ウエハーNo.3(300)にプロセス処理条件5_c(5
3)を、ウエハーNo.4(400)にプロセス処理条件5_d(5
4)をそれぞれ設定し、工程6(60)から工程9(90)
までは再び4枚のウエハー100〜400に同一の処理条件を
設定していた。即ち、1つの工程で4つのプロセス処理
条件を設定するために4枚のウエハーを必要としてい
た。In the creation of a semiconductor process flow in a conventional semiconductor process support system, only one process processing condition can be set for each semiconductor wafer (hereinafter abbreviated as a wafer). For example, steps 1 (10) to 9 (90) It is composed of nine steps, and when setting four different processing conditions 5_a (51), 5_b (52), 5_c (53), 5_d (54) in step 5 (50), step 1 (10) 4 wafers (wafer No. 1 (100), 2 (200), 3 (30)
0), 4 (400)), the same processing conditions were set, and step 5 (5
In (0), process condition 5_a (5
1) was changed to wafer No. 2 (200) with process condition 5_b (5
2) was changed to wafer No. 3 (300) with process condition 5_c (5
3) to wafer No. 4 (400), process process condition 5_d (5
4) is set, and steps 6 (60) to 9 (90)
Until then, the same processing conditions were set again for the four wafers 100 to 400. That is, four wafers are required to set four processing conditions in one process.
発明が解決しようとする課題 前記のように、工程で複数のプロセス処理条件を設定
するためには、プロセス処理条件数に相当するウエハー
が必要になり、ウエハー枚数が増大し、プロセス処理時
間が長くなるという課題を有していた。Problems to be Solved by the Invention As described above, in order to set a plurality of processing conditions in a process, wafers corresponding to the number of processing conditions are required, the number of wafers increases, and the processing time increases. Had the problem of becoming
本発明は上記のような課題に鑑みてなされ、複数のプ
ロセス処理条件を設定する場合でも1枚のウエハーに設
定することができる半導体プロセス支援システムを提供
することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a semiconductor process support system that can set a plurality of process processing conditions for one wafer.
課題を解決するための手段 本発明は、上述の課題を解決するために、半導体プロ
セスフロー作成において、任意のプロセス工程の任意の
半導体ウエハーを図式化して出力デバイスに表示する手
段と、前記半導体ウエハー中の任意の領域を入力デバイ
スまたはポインティングデバイスを用いて選択すること
により半導体ウエハーを複数の領域に分割する手段と、
前記分割された領域毎に入力デバイスまたはポインティ
ングデバイスを用いて異なるプロセス処理条件を設定す
る手段とを備えた半導体プロセス支援システムである。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides a semiconductor process flow creation means for graphically displaying any semiconductor wafer in any process step and displaying the same on an output device; and Means for dividing the semiconductor wafer into a plurality of regions by selecting an arbitrary region in the region using an input device or a pointing device,
Means for setting different processing conditions using an input device or a pointing device for each of the divided areas.
作用 本発明は、上述の構成により、図式化して出力デバイ
スに表示したウエハー中の任意の領域を入力デバイスま
たはポインティングデバイスを用いて選択してウエハー
を複数の領域に分割し、領域毎に入力デバイスまたはポ
インティングデバイスを用いて異なるプロセス処理条件
を設定することにより、複数のプロセス処理条件を設定
する場合でも1枚のウエハーに設定することができ、ウ
エハー枚数を減少させることができる。According to the present invention, an arbitrary area in a wafer graphically displayed on an output device is selected using an input device or a pointing device, and the wafer is divided into a plurality of areas by the above-described configuration. Alternatively, by setting different processing conditions using a pointing device, even when a plurality of processing conditions are set, the processing conditions can be set for one wafer, and the number of wafers can be reduced.
実施例 第1図は本発明の一実施例に置ける半導体プロセス支
援システムの半導体プロセスフロー作成手段のフローチ
ャート図、第2図は本発明の一実施例に置ける半導体プ
ロセス支援システムのプロセス処理条件を示したブロッ
ク図である。以下、本発明における一実施例を第1図,
第2図を用いて説明する。Embodiment FIG. 1 is a flowchart of a semiconductor process flow creation means of a semiconductor process support system according to an embodiment of the present invention, and FIG. 2 shows process processing conditions of the semiconductor process support system according to an embodiment of the present invention. FIG. FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG.
まず、工程1(10)〜工程9(90)の9工程から構成
される半導体プロセス工程において、工程5(50)で4
つの違ったプロセス処理条件5_a(51),5_b(52),5_c
(53),5_d(54)を設定するが、ウエハー枚数の設定手
段1によりウエハー枚数を1枚と指定する。そのウエハ
ーをウエハーNo.1(100)とする。次に、工程の選択手
段2により、あらかじめ登録されいる一覧表などから順
序を考慮し9つの工程を選択し並べる。工程1(10)か
ら工程4(40)までは、ウエハーの領域に関係なくウエ
ハー全面に同一処理条件設定手段3により条件1(11)
から条件4(41)とプロセス処理条件を設定する。工程
5(50)では、ウエハーを図式化してコンピュータ端末
などの出力デバイスに表示する(手段4)。入力デバイ
スまたはポインティングデバイスを用いてウエハー内の
領域を選択し分割する。例えば、ウエハーの右上領域
(110)、左上領域(120)、左下領域(130)、右下領
域(140)と4つの領域に分割する(手段5)。分割さ
れた領域毎に、入力デバイスまたはポインティングデバ
イスを用いて各々プロセス処理条件を設定する。例え
ば、ウエハーの右上領域(110)にはプロセス処理条件5
_a(51)、左上領域(120)にはプロセス処理条件5_b
(52)、左下領域(130)にはプロセス処理条件5_c(5
3)、右下領域(140)にはプロセス処理条件5_d(54)
と4つの異なるプロセス処理条件を1枚のウエハー100
に設定する(手段6)。工程6(60)から工程9(90)
までは、ウエハーの領域に関係なくウエハー全面に同一
処理条件設定手段3により条件6(61)から条件9(9
1)とプロセス処理条件を設定する。最後に設定したプ
ロセス処理条件をを磁気ディスク装置上のデータベース
(DB)などの外部記憶装置に登録する(手段7)。First, in a semiconductor processing step including nine steps of Step 1 (10) to Step 9 (90), in Step 5 (50),
Three different processing conditions 5_a (51), 5_b (52), 5_c
(53) and 5_d (54) are set, and the number of wafers is designated as one by the wafer number setting means 1. The wafer is designated as wafer No. 1 (100). Next, nine steps are selected and arranged by the step selecting means 2 in consideration of the order from a list or the like registered in advance. From step 1 (10) to step 4 (40), the same processing condition setting means 3 applies condition 1 (11) to the entire surface of the wafer irrespective of the area of the wafer.
From the condition 4 (41) and the process processing condition are set. In step 5 (50), the wafer is schematized and displayed on an output device such as a computer terminal (means 4). A region within the wafer is selected and divided using an input device or a pointing device. For example, the wafer is divided into four regions, an upper right region (110), an upper left region (120), a lower left region (130), and a lower right region (140) (means 5). The processing conditions are set for each of the divided areas using an input device or a pointing device. For example, in the upper right area (110) of the wafer, process condition 5
_a (51), process processing condition 5_b in the upper left area (120)
(52), process processing condition 5_c (5
3), process processing condition 5_d (54) in the lower right area (140)
And four different processing conditions for one wafer 100
(Means 6). Step 6 (60) to Step 9 (90)
Until the condition 6 (61) to the condition 9 (9
1) and set the processing conditions. Finally, the set processing conditions are registered in an external storage device such as a database (DB) on the magnetic disk device (means 7).
従って、工程1(10)から工程9(90)まで1枚のウ
エハー100でプロセス処理条件を設定できる。さらに、
半導体プロセス途中で工程のプロセス処理条件に変更が
生じた場合には、前述した手段(1〜7)と同様に、ウ
エハーの領域分割及びウエハーの領域毎にプロセス処理
条件を変更することができる。Therefore, process processing conditions can be set for one wafer 100 from step 1 (10) to step 9 (90). further,
When the process processing conditions of the process are changed in the course of the semiconductor process, the process processing conditions can be changed for each of the wafer regions and the wafer regions, similarly to the above-described means (1 to 7).
発明の効果 本発明において、ウエハーを図式化して出力デバイス
に表示する手段、ウエハー中の任意の領域を入力デバイ
スまたはポインティングデバイスを用いて選択しウエハ
ーを複数の領域に分割する手段、分割さた領域毎に入力
デバイスまたはポインティングデバイスを用いて異なる
プロセス処理条件を設定する手段、を用いることによ
り、複数のプロセス処理条件を1枚のウエハーに設定す
ることができウエハー枚数を減少させ、プロセス処理時
間を短縮させることができる。従って本発明の効果は絶
大である。Effect of the Invention In the present invention, a means for graphically displaying a wafer and displaying it on an output device, a means for selecting an arbitrary area in the wafer using an input device or a pointing device and dividing the wafer into a plurality of areas, a divided area Means for setting different processing conditions using an input device or a pointing device for each, a plurality of processing conditions can be set for one wafer, the number of wafers can be reduced, and the processing time can be reduced. Can be shortened. Therefore, the effect of the present invention is enormous.
第1図は本発明の一実施例に置ける半導体プロセス支援
システムの半導体プロセスフロー作成手段のフローチャ
ート図、第2図は本発明の一実施例に置ける半導体プロ
セス支援システムのプロセス処理条件を示したブロック
図、第3図は従来例に置ける半導体プロセス支援システ
ムのプロセス処理条件を示したブロック図である。 1……ウエハー枚数指定手段、2……工程選択手段、3
……同一処理条件設定手段、4……表示手段、5……分
割手段、6……処理条件設定手段、7……登録手段。FIG. 1 is a flowchart of a semiconductor process flow creating means of a semiconductor process support system according to an embodiment of the present invention, and FIG. 2 is a block diagram showing process processing conditions of the semiconductor process support system according to an embodiment of the present invention. FIG. 3 is a block diagram showing process processing conditions of a semiconductor process support system according to a conventional example. 1... Means for designating the number of wafers, 2.
... Same processing condition setting means, 4 ... display means, 5 ... dividing means, 6 ... processing condition setting means, 7 ... registration means.
Claims (3)
のプロセス工程の任意の半導体ウエハーを図式化して出
力デバイスに表示する手段と、前記半導体ウエハー中の
任意の領域を入力デバイスまたはポインティングデバイ
スを用いて選択することにより半導体ウエハーを複数の
領域に分割する手段と、前記分割された領域毎に入力デ
バイスまたはポインティングデバイスを用いて異なるプ
ロセス処理条件を設定する手段とを備えた半導体プロセ
ス支援システム。1. A semiconductor process flow creation means for graphically displaying an arbitrary semiconductor wafer in an arbitrary process step and displaying it on an output device, and selecting an arbitrary region in the semiconductor wafer using an input device or a pointing device. And a means for setting different processing conditions using an input device or a pointing device for each of the divided areas.
の任意のプロセス処理条件に変更が生じた場合に、半導
体ウエハーの領域分割の変更を可能とする手段を備えた
特許請求の範囲第1項記載の半導体プロセス支援システ
ム。2. The semiconductor device according to claim 1, further comprising means for changing a region division of the semiconductor wafer when a change occurs in an arbitrary process condition of an arbitrary process during the semiconductor process. Semiconductor process support system.
の任意のプロセス処理条件に変更が生じた場合に、半導
体ウエハーの領域毎のプロセス処理条件の変更を可能と
する手段を備えた特許請求の範囲第1項記載の半導体プ
ロセス支援システム。3. The semiconductor device according to claim 1, further comprising: means for enabling a change in a process condition for each region of the semiconductor wafer when a change occurs in a given process condition of a given process during the semiconductor process. 2. The semiconductor process support system according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30413089A JP2705258B2 (en) | 1989-11-22 | 1989-11-22 | Semiconductor process support system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30413089A JP2705258B2 (en) | 1989-11-22 | 1989-11-22 | Semiconductor process support system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03165022A JPH03165022A (en) | 1991-07-17 |
JP2705258B2 true JP2705258B2 (en) | 1998-01-28 |
Family
ID=17929403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30413089A Expired - Fee Related JP2705258B2 (en) | 1989-11-22 | 1989-11-22 | Semiconductor process support system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2705258B2 (en) |
-
1989
- 1989-11-22 JP JP30413089A patent/JP2705258B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03165022A (en) | 1991-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5217916A (en) | Method of making an adaptive configurable gate array | |
US5459340A (en) | Adaptive configurable gate array | |
JPH03173471A (en) | Wiring structure of master slice system lsi | |
JP2705258B2 (en) | Semiconductor process support system | |
JPS641051B2 (en) | ||
JP2528713B2 (en) | Semiconductor process support system | |
JPS63108706A (en) | Manufacture of semiconductor device | |
JP2856187B2 (en) | Arrangement of control display | |
JP2817517B2 (en) | LSI placement and routing system | |
JPS61287244A (en) | Semiconductor element | |
JP3079232B2 (en) | Cell placement area creation method | |
JPS6238978A (en) | Window overlapping changing system | |
JP3012437B2 (en) | Automatic placement method | |
JPH0573578A (en) | Lot managing device | |
JPS6380662U (en) | ||
JPH06181152A (en) | Forming apparatus for classificatin of wafer according to condition | |
JPH02266546A (en) | Arrangement method for integrated circuit element in integrated circuit device | |
JPH0362964A (en) | Semiconductor device ground wafer | |
JP3219207B2 (en) | Attribute display device | |
JPH04278580A (en) | Manufacture of semiconductor device of master slice system | |
JP2663600B2 (en) | Control table relocation processing method | |
JPH06131419A (en) | Method and device for automatically arranging graphic form | |
JPH0467651A (en) | Automatic wiring method | |
JPH10104814A (en) | Production of mask | |
JPH0661460A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |