JP2702660B2 - 回復時間を改善した高周波リミッタ・スイッチリミッタ回路 - Google Patents

回復時間を改善した高周波リミッタ・スイッチリミッタ回路

Info

Publication number
JP2702660B2
JP2702660B2 JP21594793A JP21594793A JP2702660B2 JP 2702660 B2 JP2702660 B2 JP 2702660B2 JP 21594793 A JP21594793 A JP 21594793A JP 21594793 A JP21594793 A JP 21594793A JP 2702660 B2 JP2702660 B2 JP 2702660B2
Authority
JP
Japan
Prior art keywords
high
input port
diode
bias current
signal path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21594793A
Other languages
English (en)
Other versions
JPH0774567A (ja
Inventor
ヴィンセント ベラントーニ ジョン
Original Assignee
ワトキンズ − ジョンソン カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US07/940,072 priority Critical patent/US5300900A/en
Priority to US7/940072 priority
Priority to US07/940072 priority
Application filed by ワトキンズ − ジョンソン カンパニー filed Critical ワトキンズ − ジョンソン カンパニー
Publication of JPH0774567A publication Critical patent/JPH0774567A/ja
Application granted granted Critical
Publication of JP2702660B2 publication Critical patent/JP2702660B2/ja
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/02Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
    • H03G11/025Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes in circuits having distributed constants

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は一般にマイクロ波及び他
の高周波通信ネットワークに係り、より詳細には、この
ようなネットワークに使用される信号切り換え及び電力
制限回路に係る。

【0002】

【従来の技術】マイクロ波及びミリメータ波回路は、例
えば、高周波サテライト通信及びレーダシステムに広く
使用されている。これら及び他の高周波システムの受信
ネットワークは、一般に、送信されたマイクロ波又はミ
リメータ波信号を検出するためにミクサや低ノイズ増幅
器のような高感度のマイクロ波部品を備えている。受信
アンテナに入射する高電力信号(例えば、レーダジャミ
ング信号)からこれらの部品を保護するために、アンテ
ナと受信器との間に電力制限回路がしばしば直列に挿入
される。マイクロ波及びミリメータ波のリミッタは、通
常の大きさの信号がアンテナによって受信されたときに
最小の挿入ロスで特性伝送線インピーダンスを与えるよ
うに設計されている。これに対して、高電力信号がアン
テナに当たると、リミッタはほぼ短絡状態となり、受信
器内の高感度部品にダメージが及ぶのを防止する。

【0003】アンテナ入力ポートのアレイを有する高周
波システムにおいては、マイクロ波信号を選択又は分配
するためにスイッチが使用される。これらのマイクロ波
スイッチは、例えば、メイン信号路即ち「共通アーム」
を、特定のアンテナに関連したリミッタ回路に結合する
のに使用される。典型的に、各アンテナ入力ポートの後
には、リミッタ回路とスイッチング素子とのカスケード
接続が続く。「スイッチ−リミッタ」という語は、この
ようなカスケード接続を説明するためにしばしば使用さ
れる。

【0004】図1は、高電力入力ポートの付近に配置さ
れたショットキーダイオードD1によって駆動される従
来のリミッタ回路を示す回路図である。入力ポートは一
般にアンテナと連通しており、高周波信号路Pの原点と
して働く。信号路Pは、典型的にマイクロストリップ又
はストリップラインとして実施され、ダイオードD1及
びバイパスキャパシタC2は、1/4波長カプラーQに
よって信号路Pに結合されている。信号路Pに対する1
/4波長カプラーQの位置は、ダイオードD1と信号路
Pとの間の結合を調整するように変えることができる。
ダイオードD1は、既知の電力の高周波信号エネルギー
に応答してオンにされるので、カプラーQは、所定電力
以上の信号エネルギーが入力ポートに当たるときにダイ
オードD1が動作されるように配置される。このよう
に、このリミッタは、入力ポートによって受信された所
定の大きさの信号エネルギーを短絡するように校正する
ことができる。

【0005】より詳細には、所要の大きさを越える高電
力パルスが入力ポートに現れると、ダイオードD1は、
カプラーQによって高周波信号エネルギーがこれに送ら
れることによりオンになる。ダイオードD1は、これが
オンになると、DCバイアス電流を発生し、これはバイ
アス構造体を介してPINダイオードD3、D4及びD
5に送られる。このバイアス構造体は、抵抗R1、RF
チョークインダクタL1及びキャパシタC3を含む。こ
のバイアス電流はダイオードD3、D4及びD5をオン
にするので、信号路Pとグランドとの間には多数の高周
波短絡路が形成される。このように、高電力パルスは、
並列接続されたPINダイオードD3及びD4における
短絡路によって反射され、一方、ダイオードD5は、信
号路Pに沿ってダイオードD3及びD4をバイパスする
ことのできるパルスエネルギーを反射する。入力ポート
と保護された出力ポートとの間の高電力信号の減衰は、
経路Pによって送信される中心周波数の1/4波長だけ
ダイオードD5をダイオードD3及びD4から離間する
ことにより一般に最大にされる。

【0006】図1から明らかなように、高電力パルスが
入力ポートに入射したときにダイオードD1によってダ
イオードD3、D4及びD5に送られるバイアス電流は
R1の大きさによって左右される。R1の値が大きい
と、ショットキーダイオードD1からのバイアス電流を
比較的大きな割合でダイオードD3、D4及びD5に供
給することができ、一方、R1の値が小さいと、バイア
ス電流の消費が大きくなる。従って、ダイオードD1に
よって発生されたバイアス電流を主としてダイオードD
3、D4及びD5の付勢に使用するように抵抗R1を増
大することによって電力取扱容量が改善される。

【0007】図1に示すようなショットキー駆動リミッ
タの利点は、電力取扱容量が高いこと(例えば、1μs
パルスに対して2kW又は連続波で50W)、カプラー
Qによって調整可能な制限スレッシュホールドが与えら
れること、及びPINダイオードD3、D4及びD5の
パラメータを整合させる必要がないことを含む。

【0008】

【発明が解決しようとする課題】不都合なことに、ショ
ットキーリミッタは回復時間が比較的長いことが知られ
ている。ここで、回復時間とは、リミッタが高電力パル
スの終了に続いて低ロス状態に復帰するのに要する時間
として定義される。高電力パルスが終わると、ダイオー
ドD1はオフになり、ダイオードD3、D4及びD5へ
のバイアス電流の供給を終わらせる。これは、PINダ
イオードD3、D4及びD5が、その真性領域に蓄積さ
れた残留電荷が除去された後に、非導通(即ち「挿入ロ
ス」)状態に復帰できるようにする。挿入ロス状態にあ
る間は、ダイオードD3、D4及びD5は、経路Pに沿
って伝播する信号エネルギーに対して本質的に見掛け上
開路となり、従って、入力ポートと保護ポートとの間に
低電力信号を通せるようになる。しかしながら、ダイオ
ードD3、D4及びD5は、高電力パルスの減少又は
「制限」に続いてその各々に蓄積された残留電荷が完全
に除去された後でなければ開路としてふるまわない。従
って、ダイオードD3、D4及びD5は、高電力パルス
の入射に続くその特性「回復」時間中に低電力信号エネ
ルギーの一部分を不所望に反射し、全体的な挿入ロス
(即ち信号減衰)を不所望に増大する。

【0009】図1から明らかなように、ダイオードD
3、D4及びD5が高電力パルス入射後に挿入ロス状態
に復帰するに要する回復時間は、R1の大きさに逆比例
する。従って、R1の値が小さいと、回復時間は短くな
るが、R1の値が大きいと、回復時間は長くなる。しか
しながら、R1の値が小さいと、ダイオードD1からグ
ランドへ転向されるバイアス電流の部分が大きくなり、
これにより、PINダイオードD3、D4及びD5の電
力取扱容量が低下する。その結果、従来のリミッタの設
計者は、通常、R1の抵抗値を選択するときに電力取扱
と回復時間との間で妥協することが余儀なくされる。

【0010】上記したように、図1の従来型リミッタ
は、典型的にスイッチ−リミッタ回路を形成するように
高周波スイッチング回路と直列にカスケード接続され
る。このスイッチング回路は一般に1/4波長離間され
た一対のダイオードも備えているので、このような複合
スイッチ−リミッタ回路は、高周波信号路と分路接続さ
れた少なくとも4つのPINダイオードをしばしば組み
込むことになる。不都合なことに、この冗長性は従来型
スイッチ−リミッタ回路の挿入ロスを不所望に増大し、
これは次いでスイッチ−リミッタが配置されるアンテナ
システムのレンジを制限する傾向となる。

【0011】本発明の目的は、電力取扱容量を付随的に
減少させることなく、高電力パルス入射後の回復時間を
減少できるようなリミッタ回路を提供することである。

【0012】本発明の別の目的は、低電力RF信号を案
内するときの挿入ロスを低減したリミッタ回路を提供す
ることである。

【0013】本発明の更に別の目的は、挿入ロスを低減
し且つ回復時間を短くしたスイッチ−リミッタ回路を提
供することである。

【0014】

【課題を解決するための手段】要約すれば、本発明は、
挿入ロスを低減し且つ回復時間を改善した高周波リミッ
タ及びスイッチリミッタ回路を提供する。高周波スイッ
チ−リミッタは、少なくとも1つの入力ポートと、該入
力ポートと共通アームとの間の高周波信号路とを備えて
いる。入力ダイオードは、所定電力レベルを越える高エ
ネルギー信号が入力ポートに入射するのに応答して第1
バイアス電流を発生する。1組の保護ダイオードは、上
記第1バイアス電流の一部分又は第2バイアス電流によ
ってオン状態に切り換えられたときに高エネルギー信号
を反射し、これらの保護ダイオードは、オン状態にある
ときは高周波信号路によって伝播される信号エネルギー
を反射し、オフ状態にあるときは高周波信号路によって
伝播される信号エネルギーを通過するように配置され
る。オン状態とオフ状態の間の保護ダイオードの切り換
えは、ドライバネットワーク内に含まれたバイアスネッ
トワークのインピーダンスを変更することにより促進さ
れ、このドライバネットワークは、スイッチ制御信号に
応答して上記第2バイアス電流を発生するように配置さ
れる。

【0015】本発明の更に別の目的及び特徴は、添付図
面を参照した以下の詳細な説明及び特許請求の範囲から
容易に明らかとなろう。

【0016】

【実施例】リミッタ回路 図2は、挿入ロス及び回復時間が改善された本発明の高
周波リミッタ100の好ましい実施例を示す回路図であ
る。このリミッタ100は、高電力入力ポート120と
保護ポート130との間にマイクロ波或いはミリメータ
波信号のようなRF信号エネルギーSの両方向伝播を維
持することのできる高周波即ちRF回路110を備えて
いる。このRF回路110の入力ポート120及び保護
ポート130は、典型的にマイクロストリップ又はスト
リップラインで実施される高周波伝送線140によって
リンクされる。入力ポート120はアンテナAにしばし
ば作動的に結合され、一方、保護ポート130は一般的
に高周波スイッチ(図示せず)に接続される。

【0017】本発明のリミッタ100は、更に、第1及
び第2のDCバイアスライン160及び170によって
RF回路110に接続されたDCドライバ回路150を
備えている。以下で詳細に述べるように、リミッタ10
0は、高電力パルスが入力ポート120に入射したとき
に入力ポート120を保護ポート130から分離するよ
うに設計されている。高電力パルスが存在しない場合に
は、RF回路110はDCドライバ回路150によりD
Cバイアスライン170を経てバイアスされ、低電力R
F信号を入力ポート120と保護ポート130との間に
実質的に妨げなく通せるようにする。

【0018】充分な大きさの高電力パルスが入力ポート
120に入射すると、ショットキーダイオード180
は、DCバイアス電流を第1DCバイアスライン160
を経てDCドライバ回路150へ供給する。ライン16
0のこのDCバイアス電流は、PNP分離トランジスタ
190をオンにし、これは、DCバイアス電流で、第1
及び第2の並列接続されたPINダイオード200及び
205と二次PINダイオード210とを充電させる。
このような高電力パルスが入射する間には、DCドライ
バネットワーク150に含まれたバイアスネットワーク
220のインピーダンスが、RF回路110内のPIN
ダイオード200、205及び210の低周波インピー
ダンスに対して大きくなるようにされる。その結果、シ
ョットキーダイオード180によって発生されたDCバ
イアス電流の比較的大きな割合が、バイアスネットワー
ク220内で消費されるのではなくてPINダイオード
200、205及び210へ送られることになる。高電
力信号は、電源ノード230に電圧−Vが存在しなくて
も減衰されることが観察される。というのは、ショット
キーダイオード180からの電流でPINダイオード2
00、205及び210が付勢されるからである。この
ようにして、例えば停電によってバイアス電圧−Vが失
われたとしても、PINダイオード200、205及び
210の電力取扱容量は比較的大きく確保される。

【0019】高電力パルスにより、ドライバ150は、
バイアスネットワーク220のインピーダンスを本質的
に短絡インピーダンスに切り換えるように動作する。こ
れは負の電源ノード230の電圧−Vを第2のDCバイ
アスライン170に効果的に結合し、PINダイオード
200、205及び210の真性領域からの電荷の除去
を促進する。このように、本発明のリミッタ100が低
インピーダンスの挿入ロス状態に復帰するに要する回復
時間は、図1に示す従来のショットキー駆動リミッタに
より要求された時間に比して減少される。

【0020】低インピーダンス状態にある間には、RF
回路110は、バイアスネットワーク220内の第1及
び第2のバイアス抵抗240及び245より成る電圧分
割器を経て負の電源電圧−Vに接続される。このよう
に、PINダイオード200、205及び210は、R
F回路110が低インピーダンス状態にある間に負の電
位に接続され、従って、本発明のリミッタ100の挿入
ロスは、図1に示す従来のリミッタよりも低くされる。

【0021】図3は、RF回路110のマイクロストリ
ップ実施例の上面図である。高周波信号路140は入力
ポート120で始まり、一般的に同軸アンテナフィード
ライン(図示せず)の中心ピンから結合される。信号路
140は従来のマイクロストリップ伝送線を用いて実施
され、これは、例えば、金のような導体をアルミナの基
体材料255に薄く付着したものを含む。ショットキー
ダイオード180及び第1のバイパスキャパシタ260
は、オクターブ帯域巾の1/4波長カプラー265を経
て信号路140に結合される。信号路140とダイオー
ド180との間の結合は、カプラー265の1/4波長
伝送線セグメント267を信号路140から分離する距
離Dを調整することによって制御される。伝送線セグメ
ント267の長さは、リミッタ100が動作するように
設計された中心波長のほぼ1/4である。例えば、約4
0dBmの高電力パルスに応答してダイオード180を
オンにすることが所望される場合には、信号路140と
伝送線セグメント267との間の距離Dは、約25ない
し35デシベル(dB)の結合を引き起こすように調整
される。ショットキーダイオード180により発生され
るDCバイアス電流は伝送線セグメント267を経て第
1のDCバイアスライン160へ進む。

【0022】図3に示すように、PINダイオード20
0、205及び210は、第1及び第2のDCブロック
キャパシタ270及び275によって信号路140に課
せられるDC電圧及び電流から保護される。PINダイ
オード200、205及び210の各々は従来通りに信
号路140にワイヤボンディングされ、ショットキーダ
イオード180及び第1のバイパスキャパシタ260も
1/4波長カプラー265の伝送線セグメント267に
ワイヤボンディングされる。更に、RFチョークインダ
クタ225は、信号路140及び第2のバイパスキャパ
シタ280にワイヤボンディスングされる。

【0023】リミッタ回路100の動作は、便宜上図4
ないし9のタイミング図を参照して説明する。図4に示
すように、電力が2kWで、巾が約1μsのRFエネル
ギーパルスが時間t1 にRF回路110の入力ポート1
20に入射する。1/4波長カプラー265が標準的な
結合程度(例えば、25ないし35dB)を与えるよう
に設計されていると仮定すると、ショットキーダイオー
ド180は、時間t1及びt3 におけるRFパルスの立
上り及び立下りとほぼ同時にオン及びオフになる(図
5)。図2及び3の実施例では、ダイオード180は、
約25Ωの等価インピーダンスが与えられたときに、約
2Vの電圧と約80mAのバイアス電流を発生するよう
に選択されるのが好ましい。

【0024】図2及び図6のタイミング図を参照すれ
ば、時間t0 とt1 との間の低インピーダンス挿入ロス
状態の間に、DCバイアスライン170を経てPINダ
イオード200、205及び210に加えられるバイア
ス電圧Vpin は、第1及び第2のバイアス抵抗240及
び245により約−7Vにセットされる(ノード230
の負の供給電圧が−12Vと仮定すれば)。低インピー
ダンス状態での動作中におけるPINダイオードバイア
ス電圧Vpin の負の値は、PINダイオード200、2
05及び210によって生じる挿入ロスを、図1のリミ
ッタのPINダイオードによって誘起される挿入ロスに
対して減少させることに注意されたい。というのは、従
来リミッタのPINダイオードは公称約0ボルトの電位
に保持されるからである。即ち、PINダイオード20
0、205及び210に逆バイアスが印加されると、そ
の各々のインピーダンスが増加し、それにより、そこに
蓄積された電荷を更に完全に除去することによって挿入
ロスを減少させる。

【0025】時間t1 において、ショットキーダイオー
ド180によって発生されたバイアス電流は分離トラン
ジスタ190をオンにする。図2に示すように、このト
ランジスタ190は、そのエミッタ端子がドライバ入力
抵抗285を経てダイオード180に接続されそしてそ
のベース端子が接地された抵抗287に接続されてい
る。トランジスタ190によって導通されるバイアス電
流は、PINダイオード200、205及び210にま
たがる高周波短絡を形成し、第2のバイパスキャパシタ
280を充電し、Vpin を約1Vに上昇させる。図7に
ついて以下に述べるように、短絡されたPINダイオー
ド200、205及び210は、入力ポート120に入
射する高電力パルスを反射するように動作する。

【0026】図7のタイミング図を参照すれば、本発明
のリミッタ100は、最小のRFパルスエネルギーのみ
が保護ポート130に当たるのを許す。より詳細には、
時間t1 とt2 との間に、保護ポート130に現れるR
F電力は、第3のPINダイオード210がオンに切り
換わる過程の間にRFmax (例えば、35dBm)の値
まで一時的に上昇する。ダイオード210は、一般に、
第1及び第2のPINダイオード200及び205より
も更に迅速なターン・オン時間、ひいては、低い電力取
扱容量を有するように選択される。その結果、第3のP
INダイオード210は、第1及び第2のPINダイオ
ードがDCバイアス電流によって充電されている間に、
RFパルスエネルギーの電力がRFmax を越えるのを防
止する。これらPINダイオードによって与えられる分
離は、一般に、第3のPINダイオード210と第1及
び第2のPINダイオード200及び205との間に1
/4波長の間隔を維持することにより最大にされる。時
間t2 とt3 との間には、リミッタ100は、RF電力
のフラット漏洩レベル(例えば、RFflat=10dB
m)以上のものが保護ポート130に到達するのを防止
するように働く。

【0027】図8は、PNPスイッチングトランジスタ
290のベースの電圧を示すタイミング図である。図2
及び8を参照すれば、第3及び第4のバイアス抵抗29
5及び300は、時間t0 とt1 との間の挿入ロス状態
中にPNPスイッチングトランジスタ290のベースを
約−0.5Vに保持することによりこのトランジスタ2
90をカットオフより若干低く維持する。時間t1 にお
いては、ショットキーダイオード180によって供給さ
れるDCバイアス電流が結合キャパシタ305を充電
し、これは、トランジスタ290のベースを約2Vまで
一時的に上昇させる。トランジスタ290は、時間t3
にRFパルスが止むまでオフに保たれ、そのとき、ショ
ットキーダイオード180の電圧は約2Vから0Vに降
下する。この変化は、キャパシタ305に保持された電
圧をトランジスタ290を通るベース−エミッタ電流と
して強制的に消費させ、その結果、トランジスタ290
が飽和する。このように、トランジスタ290は、時間
3 とt4 との間のダイオード放電インターバル中にオ
ンになり、従って、そのコレクタ電流を、プルダウント
ランジスタ320のベース−エミッタ接合にまたがって
接続されたターン・オン抵抗310に強制的に通流させ
る。抵抗310に流れる電流は、プルダウントランジス
タ320のベース−エミッタ電圧をその飽和値まで上昇
することにより該トランジスタ320をオンにし、この
飽和値は、一般にフィルタキャパシタ315にかかる負
の電圧値よりも約0.75V高いものである。トランジ
スタ320は、オンになると、第2のバイパスキャパシ
タ280と逆転保護ダイオード330との間に効果的に
短絡を形成し、従って、PINダイオードのバイアス電
圧Vpin を、時間t3 の後に約1μs間負の供給電圧
(−12V)にプルダウンする(図6)。分離トランジ
スタ190はショットキー電圧が2Vから0Vへ降下す
る間にオフになるので、ショットキーダイオードは、時
間t3 とt4 との間のダイオード放電インターバル中に
(図8)分離トランジスタ190によって負の供給電圧
から保護される。

【0028】RFパルスの終わり(時間t3 )の大きな
負の電位Vpin は、PINダイオード200、205及
び210の回復時間を、その各々に蓄積された電荷の除
去を促進することにより実質的に減少させる。図8のタ
イミング図に示すように、スイッチングトランジスタ2
90のベースの電圧は、ダイオード放電インターバル中
に、結合キャパシタ305の値及びそれによって見た等
価抵抗値に比例するRC時定数に従って放電する。ダイ
オード放電インターバルの終わり(時間t4 )には、高
電力RFパルスの入射中に結合キャパシタ305に蓄積
された電荷が完全に消散されている。キャパシタ305
のこの放電は、トランジスタ290のベース電圧を充分
に上昇させることにより該トランジスタをオフにし、そ
の結果、プルダウントランジスタ320もダイオード放
電インターバルの終わりにオフにされる。図9のタイミ
ング図は、ダイオード放電インターバル中のプルダウン
トランジスタ320のベース電圧の上昇及び下降を示し
ている。

【0029】以下の表1は、本発明のリミッタ100の
好ましい実施例に使用される特定の電気部品を識別する
もので、「参照番号」欄の数字は図2ないし3の参照番
号に対応するものである。

【0030】

【表1】

【0031】オクターブバンドのスイッチリミッタ 図10は、従来型のオクターブバンドスイッチリミッタ
回路の回路図である。図10のスイッチリミッタは、キ
ャパシタC7によって共通アームに容量的に結合された
N個の高周波信号路(分岐アーム)を備えている。N個
の分岐アームの各々は典型的にほぼ同じであるから、1
つの分岐アーム1のみが図10に詳細に示されている。
各分岐アームは、一般に、図1について上記したような
リミッタ回路の入力ポートを介してアンテナ(図示せ
ず)に連通する。図10に示すように、分岐アーム1の
リミッタ回路は、スイッチ回路によって共通アームにリ
ンクされる。

【0032】各分岐アームのスイッチ回路は、TTLス
イッチドライバによって適当な制御電圧+Vcが送られ
たときに、分岐アームの入力ポートを共通アームから選
択的に分離するように動作する。逆に、各スイッチ回路
は、スイッチドライバによって−Vcの制御電圧が与え
られるのに応答して特定アームの入力ポートを共通アー
ムに接続する。このように、共通アームは、その各々の
スイッチドライバが+Vc又は−Vcのいずれかの制御
電圧を発生するように命令することにより所望の分岐ア
ームに接続されると同時に他の全ての分岐アームから分
離される。

【0033】各スイッチ回路は、一対の1/4波長間隔
のPINダイオードD6及びD7を備えており、又、ダ
イオードD7は共通アームから中心動作波長λの1/4
のところに配置される。インダクタL2及びキャパシタ
C5を経てこれらダイオードD6及びD7に正の制御電
圧+Vcを印加すると、その各々に順方向バイアスが形
成され、これはダイオードD6及びD7がRF信号エネ
ルギーに対して見掛け上短絡状態となるようにする。良
く知られているように、共通アームから距離λ/4のと
ころに順方向バイアスされたダイオードD7によって形
成されたRF短絡回路が存在すると、ダイオードD7と
共通アームとの間の伝送線の1/4波長部分は開路に近
いものとなる。順方向バイアスされたダイオードD6と
D7との間の1/4波長伝送線部分は、共通アームと各
分岐アームの入力ポートとの間に更に分離を与える。

【0034】以上の説明から明らかなように、各分岐ア
ーム内のスイッチ回路により与えられる高周波分離は、
中心動作波長の1/4の部品間隔に基づいている。従っ
て、各分岐アーム内のスイッチ回路により与えられる分
離は、スイッチリミッタの動作周波数が中心周波数から
ずれるときに減少され、そして中心周波数の2倍より大
きいか又は中心周波数の半分より小さい動作周波数に対
して最小の大きさとなる。即ち、図10のスイッチ−リ
ミッタ回路は、所望の中心動作周波数を取り巻くオクタ
ーブ帯域巾にわたって動作するように設計されている。
図10の従来型スイッチ−リミッタ回路は、選択された
帯域巾にわたり共通アームと分岐アームの選択された入
力ポートとの間に適当な分離を与えることができるが、
各分岐アームは、5つのPINダイオードD3ないしD
7を備えていることに注意されたい。上記したように、
各PINダイオードは、特定の分岐アームのスイッチ回
路がバイアスされてその入力ポートと共通アームとの間
に低電力RF信号エネルギーを通過できるようにすると
きにスイッチ−リミッタの挿入ロスを増大させる。この
ような挿入ロスは望ましくない。というのは、例えば、
1つの分岐アームの入力ポートから共通アームへ伝播す
る低電力RF信号の強度を減衰するからである。図11
を参照して以下に述べるように、本発明のスイッチ−リ
ミッタ回路は各分岐アーム内に組み込む必要のあるPI
Nダイオードの個数を減少することにより挿入ロスを最
小にする。

【0035】図11を参照すれば、本発明のスイッチ−
リミッタ回路400の好ましい実施例は、DCブロック
キャパシタ405によって共通アームCに接続されたN
個の同じ分岐アームを備えている。第1の分岐アーム4
07は、共通アームCとアンテナ(図示せず)との間に
挿入されたオクターブバンドRF回路410を備えてお
り、このオクターブバンドRF回路410は図2のリミ
ッタ100に含まれたRF回路110と実質的に同じで
ある。第1分岐アーム407は、更に、AC結合された
スイッチドライバ450を備え、その一部分はDCドラ
イバ150(図2)と同じである。従って、リミッタ1
00及びスイッチリミッタ400に共通の電気部品を識
別するために図2の参照番号にアポストロフィー記号を
付けて使用する。

【0036】分岐アーム407に含まれたオクターブバ
ンドRF回路410は、制限及びスイッチングの両方の
機能を実行するように配置される。RF回路410は、
その入力ポート120’に入射する高電力RFパルスを
反射することによりリミッタとして動作し、そしてスイ
ッチ−ドライバ450から所要バイアス電流が供給され
たときには入力ポート120’を共通アームCから選択
的に分離するようにスイッチとして動作する。スイッチ
−ドライバ450は、入力ポート120’に高電力パル
スが入射したとき及び入力ポート120’を共通アーム
Cから分離することが所望されるときにPINダイオー
ド200’、205’及び210’にDCバイアス電流
を供給するように働く。従って、スイッチ−ドライバ4
50は、3つのPINダイオード200’、205’及
び210’を制限素子及びスイッチング素子として使用
できるようにする。それ故、本発明のスイッチ−リミッ
タ400の挿入ロスは、図10の従来型スイッチ−リミ
ッタが5個のPINダイオードを必要とするとすれば、
この従来型スイッチ−リミッタよりも一般的に小さなも
のとなる。

【0037】図11を参照すれば、第3のPINダイオ
ード210’は、共通アームCから1/4波長離間さ
れ、そして第1及び第2のPINダイオード200’及
び205’はこの第3のPINダイオード210’から
1/4波長のところに配置される。従って、アーム40
7は、これらのPINダイオードが順方向にバイアスさ
れて高周波短絡回路を形成するときに、共通アームCに
対して見掛け上開路のようになる。図11に示すよう
に、TTLスイッチ制御ネットワーク470は、TTL
スイッチ制御ノード480にTTL論理低(即ち0ボル
ト)が印加されたときに、スイッチドライバ450がダ
イオード200’、205’及び210’を順方向にバ
イアスし、それにより、共通アームCを入力ポート12
0’から分離させるように動作する。スイッチ制御ネッ
トワーク470は、第1、第2及び第3の分割抵抗47
1、472及び473より成る電圧分割器を備え、その
第1及び第2の抵抗は電源キャパシタ475に共通接続
されている。制御ノード480は、スイッチングキャパ
シタ490を経てPNPスイッチ制御トランジスタ48
5のベースに接続されている。制御ノード480に論理
低が加えられると、トランジスタ485のベースをその
エミッタより低く引っ張ることによりトランジスタ48
5がオンになる。というのは、このエミッタは電源ダイ
オード495を経て正の電源電圧+V(例えば、5V)
に接続されているからである。トランジスタ485は、
これがオンになると、一次及び二次の結合キャパシタ4
95及び500を直接充電し、バイパス抵抗505及び
スイッチドライバ入力抵抗285’を経て分離トランジ
スタ190’に強制的に電流を通流させる。その結果、
トランジスタ190’がオンになり、所要のDCバイア
ス電流を供給することによってPINダイオード20
0’、205’及び210’にまたがる高周波短絡回路
を形成する。このように、スイッチ制御ノード480に
TTL論理低を印加すると、共通アームCと入力ポート
120’との間に高周波開路が形成される。

【0038】スイッチ制御ノードに印加される電圧がT
TL論理低からTTL論理高(例えば、5V)に変化し
たときには、スイッチ制御トランジスタ485のベース
及びエミッタがほぼ同じ電圧に保持されるので、このト
ランジスタ485がオフになる。トランジスタ485が
オフになると、入力ポート120’に高電力RFパルス
が入射したときの終わりに生じるものと同じ形式のベー
ス−エミッタ飽和がスイッチトランジスタ290’に生
じる(図8参照)。従って、トランジスタ290’及び
320’は、一次及び二次の結合キャパシタ495及び
500の放電中に図8及び9について上記したようにオ
ンになる。その結果、PINダイオード200’、20
5’及び210’は、非導通状態へ迅速に切り換わる。
というのは、トランジスタ320’は、オンになると、
これらPINダイオードを負の供給電圧−Vへ効果的に
接続するからである。従って、スイッチ−リミッタ40
0のN個の分岐アームの各々のスイッチ−ドライバは、
共通アームCを特定分岐アームの入力ポートに迅速に接
続したり切り離したりできるようにする。

【0039】論理低がスイッチ制御ノード480に加え
られてPINダイオード200’、205’及び21
0’を順方向にバイアスし、それにより、共通アームC
を入力ポート120’から分離したときには、高電力R
Fパルスが入射しても、スイッチ−リミッタ400の動
作状態は変化しない。即ち、入力ポート120’に高電
力RFパルスが存在すると、ショットキーダイオード1
80’がオンになり、これは、次いで、分離トランジス
タ190’にターン・オン電流を強制的に通流させる。
しかしながら、スイッチ制御ノード480に論理低が加
えられていた場合には、トランジスタ190’がトラン
ジスタ485を経てPINダイオード200’、20
5’及び210’に電流を供給する。従って、高電力R
Fパルスの入射中又は論理低がスイッチ制御ノード48
0に加えられる間には共通アームCが入力ポート12
0’から分離されることになる。

【0040】これに対し、スイッチ制御ノード480に
論理高が印加されているときには、PINダイオード2
00’、205’及び210’が非導通であり、高周波
信号路140’に沿って共通アームCと入力ポート12
0’との間にRF信号エネルギーが伝播する。この状態
のもとでは、高電力RFパルスが入射すると、スイッチ
−ドライバ410は、図4ないし9のタイミング図につ
いて上記したように、PINダイオード200’、20
5’及び210’を順方向にバイアスする。

【0041】以下の表2は、スイッチ−リミッタ400
の好ましい実施例に使用される特定の電気部品を示して
おり、「参照番号」欄の数字は図11における参照番号
に対応している。

【0042】

【表2】

【0043】広帯域スイッチ−リミッタ 図12は、従来型の広帯域スイッチ−リミッタ回路の回
路図である。図12の広帯域スイッチ−リミッタは、キ
ャパシタC7により共通アームに容量的に結合されたN
個の高周波信号路(分岐アーム)を備えている。N個の
分岐アームの各々は典型的にほぼ同じであるから、第1
の分岐アーム(アーム1)だけが図12に詳細に示され
ている。各分岐アームは、一般に、図1について述べた
ようなリミッタ回路の入力ポートを介してアンテナ(図
示せず)に連通する。

【0044】各分岐アームに含まれたスイッチ回路は、
TTLスイッチドライバにより適当な制御電圧+Vcが
供給されたときに分岐アームの入力ポートを共通アーム
から選択的に分離するように動作する。図10と12を
比較すると、従来型のオクターブバンドスイッチ−リミ
ッタ(図10)内のダイオードD7と共通アームとの間
に存在する伝送線の1/4波長部分は、広帯域スイッチ
−リミッタ(図12)内のPINダイオードD8に置き
換えられていることが分かる。直列接続されたダイオー
ドD8は、逆方向にバイアスされると、伝送線の1/4
波長部分よりも広い周波数帯域にわたって分離を与える
ので、図12のスイッチ−リミッタの動作帯域巾は、図
10のオクターブ帯域巾よりも広い。この広帯域スイッ
チ−リミッタ内の1/4波長離間されたPINダイオー
ドD6及びD7は、所望の中心動作周波数付近の周波数
において与えられる分離を増大するように働く。

【0045】図12の従来型広帯域スイッチ−リミッタ
回路は、選択された帯域巾にわたり共通アームと分岐ア
ームの選択された入力ポートとの間に適当な分離を与え
ることができるが、各分岐アームが5個のPINダイオ
ードを備えていることに注意されたい。上記したよう
に、各PINダイオードは、特定の分岐アームのスイッ
チ回路がバイアスされてその入力ポートと共通アームと
の間に低電力RF信号エネルギーを通せるようにすると
きに、広帯域スイッチ−リミッタの挿入ロスを増大させ
る。このような挿入ロスは不所望である。というのは、
例えば、1つの分岐アームの入力ポートから共通アーム
へ伝播する低電力RF信号の強度を減衰するからであ
る。図13について以下に述べるように、本発明の広帯
域スイッチ−リミッタ回路は、各分岐アーム内に組み込
む必要のあるPINダイオードの数を減少することによ
り挿入ロスを最小にする。

【0046】図13の回路図を参照すれば、本発明の広
帯域スイッチ−リミッタ回路600の好ましい実施例
は、DCブロッキングキャパシタ605によって共通ア
ームに結合されたN個の同じ分岐アームを備えている。
第1の広帯域分岐アーム607は、共通アームCとアン
テナ(図示せず)との間に挿入された第1のRF回路6
10を備えている。更に、第1の分岐アーム607は、
DC結合されたスイッチドライバ650を備え、これは
AC結合されたスイッチドライバ450内に使用された
電気部品の幾つかを組み込んでいる。従って、オクター
ブバンドのスイッチ−リミッタ400と、広帯域スイッ
チ−リミッタ600とに共通の電気部品を識別するの
に、図11の参照番号にクォテーションマークを付けた
ものを使用する。

【0047】オクターブバンドのRF回路410につい
て述べたように、アーム607内に含まれた第1のRF
回路610は、制限及びスイッチングの両方の機能を実
行するように配置される。RF回路610は、入力ポー
ト120”に入射する高電力RFパルスを反射すること
によってリミッタとして動作すると共に、スイッチ−ド
ライバ650が適当なスイッチ制御電圧をスイッチ制御
ノード655に印加したときに入力ポート120”を共
通アームCから選択的に分離するためのスイッチとして
動作する。

【0048】より詳細には、RF回路610は、制御ノ
ード655にTTL論理高を印加することにより挿入ロ
ス状態に切り換えられる。これは、スイッチ−ドライバ
650が負の供給電圧−Vを信号路140”に印加する
ようにし、それにより、分路接続されたPINダイオー
ド200”、205”及び210”をオフにする。論理
高(例えば、5V)をノード655に印加すると、静的
なDCバイアス電流をDCバイアスループに強制的に通
流させることにより、共通アームにおいて信号路14
0”に直列接続されたPINダイオード660がオンに
される。バイアスループは、PINダイオード660、
第1及び第2のDCバイアス抵抗662及び663、第
1及び第2のRFチョークインダクタ664及び66
6、並びにトランジスタ320”を備え、第1のDCバ
イアス抵抗662はバイアスキャパシタ668に並列に
接続されている。TTL論理低をノード655に加える
と、スイッチ制御トランジスタ485”及び分離トラン
ジスタ190”がオンになり、その結果、PINダイオ
ード200”、205”及び210”にDC電流が強制
的に流れることによってこれらダイオードにまたがって
高周波短絡回路が形成される。又、ノード655を論理
低で駆動すると、トランジスタ320”がオフになり、
これにより、直列接続されたPINダイオード660に
流れるDC電流が遮断することによりこのダイオードが
オフになる。このように、論理低を制御ノード655に
加えると、入力ポート120”が共通アームCから分離
される。この分離は、PINダイオード200”、20
5”とPINダイオード210”との間の1/4波長間
隔により中心作動周波数付近のRF周波数において増加
される。

【0049】この場合も、RF回路610は、入力ポー
ト120”に当たる高電力RFパルスエネルギーを反射
するためのリミッタとして動作するように設計されてい
る。このような高電力パルスが入射すると、スイッチ−
ドライバ650がトリガーされ、RF回路610は、制
御ノード655に論理低を印加した場合について上記し
たのと実質的に同様に制限モードに入れられる。特に、
信号路140”は、ショットキーダイオード180”か
らのDCバイアス電流でPINダイオード200”、2
05”及び210”にまたがる短絡回路を形成すること
により、高周波開路を近似するようにされる。更に、直
列接続されたダイオード660を通る静的なDCバイア
ス電流が遮断されて、共通アームに高周波開路を形成す
る。従って、スイッチ−ドライバ450は、1組の4つ
のPINダイオード(即ち、分路接続されたPINダイ
オード200”、205”及び210”と、直列接続さ
れたPINダイオード660)を用いてスイッチング及
び制限機能を実行できるようにする。従って、本発明の
広帯域スイッチ−リミッタ600の挿入ロスは、図12
の従来型のスイッチ−リミッタが1組の6個のPINダ
イオードを必要とするとすれば、この従来型のスイッチ
−リミッタよりも少なくなる。

【0050】図13を参照しスイッチ−ドライバ650
の動作を説明する。図13に示すように、スイッチ−ド
ライバ650は、一次、二次及び三次の分割抵抗47
1”、472”及び473”より成る電圧分割器を備
え、一次及び二次の抵抗471”及び472”は電源キ
ャパシタ475”及び電源保護ダイオード497”に共
通接続されている。論理低を制御ノード655”に印加
すると、トランジスタ485”のベースをそのエミッタ
より低く引っ張ることによりトランジスタ485”がオ
ンになる。というのは、このエミッタは電源ダイオード
485”を経て正の電源電圧+V(例えば、5V)に接
続されているからである。トランジスタ485”は、こ
れがオンになると、一次及び二次の結合キャパシタ49
7”及び500”を直接充電し、抵抗505”を経てD
C結合トランジスタ190”をオンにする。第3及び第
4のDCバイアス抵抗695及び705より成る第2の
電圧分割器は、トランジスタ485”がオフにされたと
きにトランジスタ690のベースをベース−エミッタタ
ーン・オンスレッシュホールドより低くバイアスするこ
とによりトランジスタ690を非導通状態に維持する。

【0051】再び図13を参照すれば、DC結合トラン
ジスタ690のコレクタは、第5のDCバイアス抵抗7
15を経て正の電源電圧+Vに接続されると共に、ツェ
ナーダイオード730及び第6のDCバイアス抵抗73
5に並列な第2の結合キャパシタ725を経てトランジ
スタ320”のベースに接続される。ツェナーダイオー
ド730は、一般に、負の電源電圧−Vにほぼ大きさが
等しいブレーク電圧をもつように選択され、この電圧は
トランジスタ690がオフにされたときにキャパシタ7
25にまたがって発生される。従って、トランジスタ3
20”は、トランジスタ690がオンになったときにオ
フになる。というのは、トランジスタ690のターン・
オン時のそのコレクタの電圧降下がツェナーダイオード
730によりトランジスタ320”のベースに鏡像的に
現れるからである。図13に示すように、プルダウン抵
抗740は、制御ノード655に論理低が加えられるの
に続いてトランジスタ690が再びオンになったときに
トランジスタ320”のオフ切り換えを容易にする。

【0052】再び図13を参照すれば、制御ノード65
5が論理低から論理高に上昇することにより、トランジ
スタ485”がオフになり、その結果、トランジスタ6
90もそのベース駆動電流が遮断することによってオフ
になる。トランジスタ690が非導通になった際にその
コレクタ電圧が上昇することによりトランジスタ32
0”がオンになり、これは、直列接続されたダイオード
660に再びDCバイアス電流を通流させる。トランジ
スタ320”が動作すると、PINダイオード20
0”、205”及び210”は、トランジスタ32
0”、抵抗663及びRFチョークインダクタ666よ
り成るDC路を経て負の供給電圧−Vが信号路140”
に接続されることにより逆方向バイアスされる。このよ
うに、論理高がスイッチ制御ノード655に加えられる
と、RF回路610は挿入ロス状態に入り、RF信号は
最小の減衰で共通アームCと入力ポート120”との間
を伝播できるようにされる。従って、スイッチ−リミッ
タ400のN個の分岐アームの各々のスイッチ−ドライ
バは、共通アームCを特定の分岐アームの入力ポートに
迅速に接続したり分離したりできるようにする。

【0053】論理低がスイッチ制御ノード655に印加
されて共通アームを入力ポート120”から分離すると
きには、高電力のRFパルスが入射してもスイッチ−リ
ミッタ600の動作状態は変化しない。即ち、入力ポー
ト120”に高電力RFパルスが入射することによる作
用は分離トランジスタ190”をオンにすることである
が、このトランジスタ190”は、スイッチ制御ノード
480に論理低が印加されることによって既にオンにさ
れている。従って、高電力RFパルスの入射中又は論理
低がスイッチ制御ノード655に印加される間のいずれ
かに共通アームが入力ポート120”から分離されるこ
とになる。

【0054】これに対し、スイッチ制御ノード655に
論理高が印加されたときには、分路接続されたPINダ
イオード200”、205”及び210”が非導通とな
り、一方、直列接続されたPINダイオード660が導
通となる。この状態のもとでは、RF回路610が挿入
ロス状態にあり、RF信号エネルギーが高周波信号路1
40”に沿って共通アームと入力ポート120”との間
を伝播できるようにされる。高電力RFパルスが入射す
ると、スイッチ−ドライバ610は、図4ないし9のタ
イミング図を参照して上記したように、PINダイオー
ド200”、205”及び210”を順方向バイアスす
ると共に、直列接続されたダイオード660を、そのD
C電流の供給を遮断することによってオフにする。この
ように、RF回路610が挿入ロス状態にある間にRF
パルスが入射すると、共通アームと入力ポート120”
との間に高周波開路が一時的に形成される。電圧−V及
び+Vが与えられなくても、ショットキーダイオード1
80”からの電流でPINダイオード200”、20
5”及び210”が付勢されるので、高電力信号が減衰
されることが観察される。従って、PINダイオード2
00”、205”及び210”の電力取扱容量は、例え
ば、停電によって電圧+V及び−Vが損失した場合でも
比較的大きく確保される。

【0055】以下の表3は、スイッチ−リミッタ600
の好ましい実施例に使用される特定の電気部品を識別す
るもので、「参照番号」欄の数字は図13の参照番号に
対応している。

【0056】

【表3】

【0057】幾つかの特定の実施例について本発明を説
明したが、これは本発明を単に説明するものであって、
本発明をこれに限定するものではない。特許請求の範囲
に規定された本発明の精神及び範囲から逸脱せずに種々
の変更がなされ得ることは当業者に明らかであろう。例
えば、ここに開示したスイッチ−ドライバは、バイポー
ラ回路部品ではなくてMOS部品用いて実施してもよ
い。更に、本発明の教示は、1/4波長離間されたPI
Nダイオードがスイッチ及びショットキー駆動の電力制
限ネットワークとして同時に使用できるような関連手段
を当業者に示唆するものである。

【図面の簡単な説明】

【図1】従来型のショットキー駆動制限回路の回路図で
ある。

【図2】挿入ロス及び回復時間を改善した本発明の高周
波リミッタの好ましい実施例を示す回路図である。

【図3】本発明のリミッタに含まれた高周波RF回路の
マイクロストリップ実施例を示す上面図である。

【図4】約1μs巾のRFエネルギーの2kWパルスを
示すタイミング図である。

【図5】RF回路に含まれたショットキーダイオードを
RFパルスの立上り及び立下りとほぼ同時にオン及びオ
フにする方法を示すタイミング図である。

【図6】RF回路に含まれた1組のPINダイオードに
印加されるバイアス電圧Vpinを表すタイミング図であ
る。

【図7】RF回路の保護ポートに当たるRFパルスから
の電力量を示すタイミング図である。

【図8】DCバイアスネットワークに接続されたPNP
スイッチングトランジスタのベースの電圧を示すタイミ
ング図である。

【図9】DCバイアスネットワークに含まれたプルダウ
ントランジスタのベース電圧の変化を示すタイミング図
である。

【図10】従来型のオクターブバンドスイッチ−リミッ
タ回路の回路図である。

【図11】本発明のスイッチ−リミッタ回路の好ましい
実施例を示す図である。

【図12】従来型の広帯域スイッチ−リミッタ回路の回
路図である。

【図13】本発明による広帯域スイッチ−リミッタ回路
の好ましい実施例を示す回路図である。

【符号の説明】

100 本発明の高周波リミッタ 110 RF回路 120 高電力入力ポート 130 保護ポート 140 信号路 150 DC駆動回路 160、170 DCバイアスライン 180 ショットキーダイオード 190 分離トランジスタ 200、205、210 PINダイオード 220 バイアスネットワーク 230 電源ノード 265 1/4波長カプラー 270、275 DCブロッキングキャパシタ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力ポートと、出力ポートと、それらの
    間の高周波信号路とを有する高周波リミッタ回路におい
    て、 所定電力レベル以上の高エネルギー信号が上記入力ポー
    トに入射するのに応答してバイアス電流を発生するため
    の入力ダイオード手段と、バイアスネットワークによって与えられる 上記バイアス
    電流の一部分によってオン状態に切り換えられたときに
    上記高エネルギー信号を反射するための保護ダイオード
    手段であって、上記オン状態にあるときには上記高周波
    信号路によって伝播される信号エネルギーを反射しそし
    てオフ状態にあるときには上記高周波信号路によって伝
    播される信号エネルギーを通過するように配置された保
    護ダイオード手段と、上記 バイアスネットワークを含んでいて、上記オン状態
    とオフ状態の間の上記保護ダイオード手段の切り換えを
    促進するように上記バイアスネットワークのインピーダ
    ンスを変更するためのドライバ手段であって、上記バイ
    アスネットワークが上記保護ダイオード手段へバイアス
    電流の上記一部分を与えるように配置されているドライ
    バ手段とを具備することを特徴とする高周波リミッタ回
    路。
  2. 【請求項2】 少なくとも1つの入力ポートと、該入力
    ポートと共通アームとの間の高周波信号路とを有してい
    る高周波スイッチリミッタ回路において、 所定電力レベル以上の高エネルギー信号が上記入力ポー
    トに入射するのに応答して第1バイアス電流を発生する
    ための入力ダイオード手段と、 上記第1バイアス電流の一部分によってオン状態に切り
    換えられたときに上記高エネルギー信号を反射しそして
    第2バイアス電流によって上記オン状態に切り換えられ
    たときには上記高周波信号路を上記共通アームから分離
    するための保護ダイオード手段であって、上記オン状態
    にあるときには上記高周波信号路によって伝播される信
    号エネルギーを反射しそしてオフ状態にあるときには上
    記高周波信号路によって伝播される信号エネルギーを通
    過するように配置された保護ダイオード手段と、 上記保護ダイオード手段に上記第1及び第2のバイアス
    電流を与えるドライバ手段であって、上記オン状態とオ
    フ状態との間の上記保護ダイオード手段の切り換えを促
    進するように該ドライバ手段に含まれたバイアスネット
    ワークのインピーダンスを変更する手段を更に備えてい
    るドライバ手段とを具備することを特徴とする高周波ス
    イッチリミッタ回路。
  3. 【請求項3】 少なくとも第1の入力ポートと、該第1
    入力ポートと共通アームとの間の高周波信号路とを有す
    る高周波スイッチリミッタ回路において、 所定電力レベル以上の高エネルギー信号が上記第1入力
    ポートに入射するのに応答して第1バイアス電流を発生
    するための入力ダイオード手段と、 上記高周波信号路と並列に接続された複数の分路接続の
    保護ダイオードであって、上記第1バイアス電流の一部
    分によりオン状態に切り換えられたときに上記高エネル
    ギー信号を反射するための保護ダイオードと、 上記高周波信号路と直列に接続された直列接続保護ダイ
    オードであって、第2のバイアス電流によって駆動され
    たときには低いインピーダンスを与え、さもなくば、高
    いインピーダンスを与える直列接続の保護ダイオード
    と、 バイアスネットワークを含んでいて、上記オン状態とオ
    フ状態との間の上記分路接続保護ダイオードの切り換え
    を促進するように上記バイアスネットワークのインピー
    ダンスを変更すると共に、上記第2バイアス電流で上記
    直列接続ダイオードを駆動するためのドライバ手段とを
    具備することを特徴とする高周波スイッチリミッタ回
    路。
  4. 【請求項4】 入力ポートと、出力ポートと、それらの
    間にある高周波信号路と、上記高周波信号路に接続され
    た複数の保護ダイオードとを有する高周波リミッタ回路
    において、高エネルギー信号を減衰する方法が、 所定電力レベル以上の高エネルギー信号が上記入力ポー
    トに入射するのに応答してバイアス電流を発生し、 上記バイアス電流の一部分を上記複数の保護ダイオード
    に与えることによって上記高エネルギー信号を反射し、
    上記保護ダイオードは、オン状態にあるときには上記高
    周波信号路によって伝播される信号エネルギーを反射し
    そしてオフ状態にあるときには上記高周波信号路によっ
    て伝播される信号エネルギーを通過するように配置さ
    れ、そして 上記オン状態とオフ状態の間の上記保護ダイオード手段
    の切り換えを促進するように上記保護ダイオードに接続
    されたバイアスネットワークのインピーダンスを変更す
    るという段階を備えたことを特徴とする方法。
JP21594793A 1992-09-03 1993-08-31 回復時間を改善した高周波リミッタ・スイッチリミッタ回路 Expired - Fee Related JP2702660B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US07/940,072 US5300900A (en) 1992-09-03 1992-09-03 High-frequency limiter and switch-limiter circuit having improved recovery time
US7/940072 1992-09-03
US07/940072 1992-09-03

Publications (2)

Publication Number Publication Date
JPH0774567A JPH0774567A (ja) 1995-03-17
JP2702660B2 true JP2702660B2 (ja) 1998-01-21

Family

ID=25474178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21594793A Expired - Fee Related JP2702660B2 (ja) 1992-09-03 1993-08-31 回復時間を改善した高周波リミッタ・スイッチリミッタ回路

Country Status (2)

Country Link
US (1) US5300900A (ja)
JP (1) JP2702660B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006524474A (ja) * 2003-04-22 2006-10-26 レイセオン・カンパニーRaytheon Company 無線周波リミッタ回路
US7545025B2 (en) 2007-03-01 2009-06-09 Nec Electronics Corporation Semiconductor device

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729236A (en) * 1995-04-28 1998-03-17 Texas Instruments Incorporated Identification system reader with multiplexed antennas
US5666073A (en) * 1995-08-04 1997-09-09 Kruse; Neils A. Power dissipation limiter for high frequency switch
US5650253A (en) * 1995-09-29 1997-07-22 Minnesota Mining And Manufacturing Company Method and apparatus having improved image transfer characteristics for producing an image on a receptor medium such as a plain paper
JPH10308602A (ja) * 1997-05-02 1998-11-17 Fujitsu Ltd 高周波スイッチ回路
FR2763763B1 (fr) * 1997-05-23 1999-07-30 Trt Lucent Technologies Attenuateur variable a commande electronique
US6606059B1 (en) * 2000-08-28 2003-08-12 Intel Corporation Antenna for nomadic wireless modems
US6978122B2 (en) * 2001-05-25 2005-12-20 Kabushiki Kaisha Toshiba High-frequency switching device incorporating an inverter circuit
US6967547B2 (en) * 2002-06-24 2005-11-22 Signal Technology Corporation RF switch including diodes with intrinsic regions
FR2848744B1 (fr) * 2002-12-17 2006-01-06 Thales Sa Limiteur de puissance de signal hyperfrequence
US20060218421A1 (en) * 2005-03-28 2006-09-28 Akros Silicon, Inc. Method for dynamic insertion loss control for ethernet signaling from a network attached power sourcing device
JP5225544B2 (ja) * 2005-05-24 2013-07-03 三菱電機株式会社 リミッタ回路
JP4805191B2 (ja) * 2007-03-05 2011-11-02 三菱電機株式会社 リミッタ回路
JP5025699B2 (ja) * 2009-09-07 2012-09-12 株式会社東芝 送受信モジュール
US8391811B2 (en) * 2009-12-30 2013-03-05 Triquint Semiconductor, Inc. Input-power overload-protection circuit
JP2011228847A (ja) * 2010-04-16 2011-11-10 Toshiba Corp リミッタ装置
GB201114106D0 (en) * 2011-08-17 2011-10-05 Radio Design Ltd Combining apparatus
JP2013074500A (ja) * 2011-09-28 2013-04-22 Mitsubishi Electric Corp 高周波スイッチ回路
JP2015056731A (ja) * 2013-09-11 2015-03-23 株式会社東芝 リミッター装置
WO2016010466A1 (en) * 2014-07-16 2016-01-21 Telefonaktiebolaget L M Ericsson (Publ) A limiter module and a transceiver for reducing leakage of a transmitted signal
JP5900583B2 (ja) * 2014-11-21 2016-04-06 三菱電機株式会社 高周波スイッチ回路
US20160146924A1 (en) * 2014-11-26 2016-05-26 Honeywell International Inc. Intrinsic safety barrier circuit with series blocking capacitor
FR3047086B1 (fr) * 2016-01-22 2018-03-02 Thales Sa Dispositif recepteur de signal radiofrequence impulsionnel
US10404242B1 (en) * 2017-03-02 2019-09-03 Rockwell Collins, Inc. High power RF limiter
WO2019211897A1 (ja) * 2018-05-01 2019-11-07 三菱電機株式会社 リミッタ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3448414A (en) * 1967-05-16 1969-06-03 Us Army Fast recovery switch limiter circuit
US3959750A (en) * 1975-05-22 1976-05-25 Sanders Associates, Inc. Microwave diode switch wherein first diode carries greater control signal current than second diode
JPS5843923B2 (ja) * 1979-06-02 1983-09-30 Pioneer Electronic Corp
US4232278A (en) * 1979-07-06 1980-11-04 The United States Of America As Represented By The Secretary Of The Air Force High power microwave integrated circuit receiver protector with integral sensitivity time control
US4635297A (en) * 1984-03-15 1987-01-06 Litton Systems, Inc. Overload protector
IT1186383B (it) * 1985-11-20 1987-11-26 Gte Telecom Spa Perfezionamenti agli attenuatori a diodi pin

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006524474A (ja) * 2003-04-22 2006-10-26 レイセオン・カンパニーRaytheon Company 無線周波リミッタ回路
US7545025B2 (en) 2007-03-01 2009-06-09 Nec Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US5300900A (en) 1994-04-05
JPH0774567A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
US4035732A (en) High dynamic range receiver front end mixer requiring low local oscillator injection power
US6009314A (en) Monolithic high frequency antenna switch
US7221550B2 (en) Surge protection device and method
EP0443435B1 (en) Output buffer circuit with output voltage sensing for reducing switching induced noise
US6653697B2 (en) High frequency switch circuit and communications terminal using the same
EP0766396B1 (en) Switching circuit
US20050063129A1 (en) Static electricity protective circuit and high-frequency circuit apparatus incorporating the same
US5812597A (en) Circuit for preventing base line wander of digital signals in a network receiver
US7561854B2 (en) Lossless transmit path antenna switch circuit
US5477184A (en) Fet switching circuit for switching between a high power transmitting signal and a lower power receiving signal
EP1078414B1 (en) Antenna switch
EP0641090B1 (en) Antenna switching device
JP2874496B2 (ja) 高周波スイッチ
US20060009165A1 (en) High frequency circuit
EP1258940A2 (en) Multiband high-frequency switch
DE69630492T2 (de) Mikrowellenmischerschaltung
US7893791B2 (en) Gallium nitride switch methodology
US5789995A (en) Low loss electronic radio frequency switch
US20050255810A1 (en) Apparatus for transmit and receive switching in a time-division duplexing wireless network
US5105172A (en) Monolithically realizable radio frequency bias choke
EP0576770B1 (en) Audio Amplifier turn-off control circuit
US5023935A (en) Combined multi-port transmit/receive switch and filter
JP4307722B2 (ja) 反射回路
EP1450486A1 (en) Multi-Mode Filter
KR20010014372A (ko) 전력증폭기용 임피이던스 매칭회로

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees