JP2697661B2 - Manufacturing method of polyimide multilayer wiring board - Google Patents

Manufacturing method of polyimide multilayer wiring board

Info

Publication number
JP2697661B2
JP2697661B2 JP7057880A JP5788095A JP2697661B2 JP 2697661 B2 JP2697661 B2 JP 2697661B2 JP 7057880 A JP7057880 A JP 7057880A JP 5788095 A JP5788095 A JP 5788095A JP 2697661 B2 JP2697661 B2 JP 2697661B2
Authority
JP
Japan
Prior art keywords
polyimide
wiring layer
layer
multilayer wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7057880A
Other languages
Japanese (ja)
Other versions
JPH08255980A (en
Inventor
田中  慎二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7057880A priority Critical patent/JP2697661B2/en
Publication of JPH08255980A publication Critical patent/JPH08255980A/en
Application granted granted Critical
Publication of JP2697661B2 publication Critical patent/JP2697661B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、セラミック基板にポリ
イミド樹脂を層間絶縁に使用した多層配線層を有するポ
リイミド多層配線基板の製造方法に関し、特にポリイミ
ド樹脂層の積層方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a polyimide multilayer wiring board having a multilayer wiring layer in which a polyimide resin is used for interlayer insulation on a ceramic substrate, and more particularly to a method for laminating a polyimide resin layer.

【0002】[0002]

【従来の技術】多層配線基板の製造方法として、基板を
複数のブロックに分割して製造する方法がある。この方
法を用いたポリイミド多層配線基板の製造方法の一例が
特開平5−206643号公報に記載されている。この
方法ではあらかじめ製造された複数のブロックを接続す
ることにより、最終的なポリイミド多層配線基板が得ら
れる。
2. Description of the Related Art As a method of manufacturing a multilayer wiring board, there is a method of manufacturing by dividing a board into a plurality of blocks. An example of a method for manufacturing a polyimide multilayer wiring board using this method is described in Japanese Patent Application Laid-Open No. Hei 5-206664. In this method, by connecting a plurality of blocks manufactured in advance, a final polyimide multilayer wiring board is obtained.

【0003】[0003]

【発明が解決しようとする課題】上記公報に記載された
技術では、支持基板をアルミニウム基板としてブロック
を形成し、支持基板を剥離する方法として塩酸水溶液で
基板を溶解するとしている。しかし、この方法では溶解
する工程でポリイミド多層配線自体が劣化する問題点が
あった。また、特開平5−95191号公報記載のポリ
イミド多層配線基板の製造方法のようにブロックを形成
した支持基板自体を最終製品の内部に残留させるという
方法もある。しかしながらこの方法の場合、基板とポリ
イミド層とで熱膨張係数が相違するため、加熱加圧下の
接続の際にポリイミド膜や基板に割れが発生する問題点
がある。
In the technique described in the above publication, a block is formed using an aluminum substrate as a support substrate, and the substrate is dissolved in an aqueous hydrochloric acid solution as a method of peeling the support substrate. However, this method has a problem that the polyimide multilayer wiring itself is deteriorated in the melting step. Also, there is a method in which a support substrate itself having blocks formed thereon is left inside a final product as in the method for manufacturing a polyimide multilayer wiring board described in Japanese Patent Application Laid-Open No. 5-95191. However, in this method, since the thermal expansion coefficient is different between the substrate and the polyimide layer, there is a problem that the polyimide film or the substrate is cracked at the time of connection under heating and pressing.

【0004】本発明の目的は、ポリイミド多層配線自
体、ポリイミド膜および基板の劣化を防止するようにし
たポリイミド多層配線基板の製造方法を提供することに
ある。
It is an object of the present invention to provide a method for manufacturing a polyimide multilayer wiring board which prevents deterioration of the polyimide multilayer wiring itself, the polyimide film and the substrate.

【0005】[0005]

【課題を解決するための手段】本発明は、上記問題点を
解決するために、紫外線を透過する基板上にポリイミド
多層配線層を形成する第1ステップと、少なくとも内部
に1層の配線層を含む基板上に形成されたポリイミド配
線層と前記基板を一時的に弱い接着を行う第2のステッ
プと、紫外線を照射して支持基板を剥離する第3のステ
ップと上記1から3までのステップを必要層数得るまで
繰り返した後、加熱加圧下で圧着する第4のステップを
含む。
SUMMARY OF THE INVENTION In order to solve the above problems, the present invention provides a first step of forming a polyimide multilayer wiring layer on a substrate which transmits ultraviolet light, and forming at least one wiring layer therein. A second step of temporarily weakly bonding the polyimide wiring layer formed on the substrate including the substrate and the substrate, a third step of exposing the support substrate by irradiating ultraviolet rays, and the above steps 1 to 3. After repeating until the required number of layers is obtained, a fourth step of performing pressure bonding under heat and pressure is included.

【0006】本発明の第1の製造方法は、紫外線を透過
する支持基板上にポリイミド多層配線層を形成する第1
のプロセスと、内部に少なくとも一層の配線層を含むポ
リイミド配線層を主基板上に形成する第2のプロセス
と、前記第1のプロセスで形成されたポリイミド多層配
線層および前記第2のプロセスで形成されたポリイミド
配線層を一時的に接着する第3のプロセスと、この第3
のプロセスで一時的に接着されたものに紫外線を照射し
て、前記支持基板を剥離する第4のプロセスとを含む。
[0006] A first manufacturing method of the present invention is a method of forming a polyimide multilayer wiring layer on a supporting substrate that transmits ultraviolet light.
A second process for forming a polyimide wiring layer including at least one wiring layer therein on the main substrate; a polyimide multilayer wiring layer formed in the first process; and a second process for forming the polyimide wiring layer. A third process of temporarily bonding the applied polyimide wiring layer,
A fourth process of irradiating ultraviolet light to the object temporarily adhered in the above process to peel off the support substrate.

【0007】本発明の第2の製造方法は、前記第1の製
造方法における前記第1のプロセスと、前記第3のプロ
セスと、前記第4のプロセスとからなる処理を必要な層
の数繰り返したあと、加熱および加圧下で圧着する第5
のプロセスを含むことを特徴とする。
[0007] A second manufacturing method of the present invention comprises the first process in the first manufacturing method and the third process.
Process and the fourth process are repeated several times for the required number of layers, and then the fifth pressure bonding under heat and pressure is performed.
The process is characterized by including.

【0008】本発明の第3の製造方法は、前記第1の製
造方法における前記第1のプロセスは、前記ポリイミド
多層配線層の最上層にヴィアホールを形成して前記ポリ
イミド多層配線層内部の配線層を電気的に接続した金属
バンプを形成し、前記第2のプロセスは、前記ポリイミ
ド配線層の最上層にヴィアホールを形成して前記ポリイ
ミド配線層と電気的に接続した金属バンプを形成し、前
記第1のプロセスで形成された金属バンプと前記第2の
プロセスで形成された金属バンプとを接着して電気的に
接続することを特徴とする。
In a third manufacturing method according to the present invention, the first process in the first manufacturing method may include forming a via hole in an uppermost layer of the polyimide multilayer wiring layer to form a wiring inside the polyimide multilayer wiring layer. Forming a metal bump electrically connected to the layer, the second process forming a via hole in the uppermost layer of the polyimide wiring layer to form a metal bump electrically connected to the polyimide wiring layer; The metal bumps formed in the first process and the metal bumps formed in the second process are bonded and electrically connected.

【0009】本発明の第4の製造方法は、第3の製造方
法において前記第4のプロセスが前記支持基板を剥離し
たのち最上層のポリイミド絶縁層表面にヴィアホールを
形成し、前記ポリイミド多層配線層内部の配線層と電気
的に接続した金属バンプを形成し、この金属バンプと前
記第1のプロセスで形成された金属バンプと前記第2の
プロセスで形成された金属バンプとを電気的に接続する
ようにしたことを特徴とする。
In a fourth manufacturing method of the present invention, in the third manufacturing method, a via hole is formed in the surface of the uppermost polyimide insulating layer after the support substrate is peeled off by the fourth process, and the polyimide multilayer wiring is formed. Forming a metal bump electrically connected to a wiring layer inside the layer, and electrically connecting the metal bump to the metal bump formed in the first process and the metal bump formed in the second process; It is characterized by doing.

【0010】本発明の第5の製造方法は、前記第1の製
造方法において前記支持基板が石英ガラス基板であり、
前記主基板がセラミック基板であることを特徴とする。
According to a fifth manufacturing method of the present invention, in the first manufacturing method, the support substrate is a quartz glass substrate;
The main substrate is a ceramic substrate.

【0011】本発明の第6の製造方法は、前記第1の製
造方法において前記支持基板が石英ガラス基板であり、
前記主基板がポリイミド樹脂成形基板であることを特徴
とする。
In a sixth manufacturing method according to the present invention, in the first manufacturing method, the support substrate is a quartz glass substrate;
The main substrate is a polyimide resin molded substrate.

【0012】[0012]

【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
Next, an embodiment of the present invention will be described in detail with reference to the drawings.

【0013】本発明の一実施例である製造方法により製
造される多層配線基板において、配線層間絶縁膜の厚さ
が20ミクロン(μm),配線の幅が25ミクロン(μ
m)および配線膜の厚さが10ミクロン(μm)であ
る。さらに、配線間を接続するヴィアホールの径は10
0ミクロン(μm)である。また、ポリイミド樹脂には
低熱膨張率感光性ポリイミドが、ただし、接着層にはガ
ラス転移点を有するポリイミド樹脂が、配線金属には金
が使用されている。なお、低熱膨張ポリイミドとは熱膨
張係数10ppm〜30ppmのものをいう。まず、厚
さ2mmの石英ガラスの平坦な板(以下ガラス平板と略
す)上に一組の信号配線層、ひとつの接地および接続層
を製造する方法を図1から図6を参照して以下説明す
る。
In a multilayer wiring board manufactured by the manufacturing method according to one embodiment of the present invention, the thickness of the wiring interlayer insulating film is 20 μm (μm) and the width of the wiring is 25 μm (μm).
m) and the thickness of the wiring film is 10 microns (μm). Further, the diameter of the via hole connecting the wirings is 10
0 microns (μm). The polyimide resin is a photosensitive polyimide having a low coefficient of thermal expansion, the adhesive layer is a polyimide resin having a glass transition point, and the wiring metal is gold. The low thermal expansion polyimide refers to a polyimide having a thermal expansion coefficient of 10 ppm to 30 ppm. First, a method of manufacturing one set of signal wiring layers, one grounding and connection layer on a flat plate of quartz glass having a thickness of 2 mm (hereinafter abbreviated as a glass flat plate) will be described below with reference to FIGS. I do.

【0014】図1を参照すると、紫外線を透過する
とえば石英ガラス平板1上に低熱膨張率感光性ポリイミ
ド2が厚さ10ミクロン(μm)の均一層で形成され
る。
Referring to FIG. 1, it transmits ultraviolet rays, for example, low thermal expansion coefficient photosensitive polyimide 2 on the quartz glass plate 1 is formed with a uniform layer having a thickness of 10 microns ([mu] m).

【0015】図2を参照すると、次に、フォトレジスト
を用いたフォトリソグラフィーでパターン化され、電解
金メッキが行われ接地および接続配線層3が形成され
る。
Referring to FIG. 2, patterning is performed by photolithography using a photoresist, and electrolytic gold plating is performed to form a grounding and connection wiring layer 3.

【0016】図3を参照すると、図2で示された工程で
形成されたガラス平板1上の低熱膨張率ポリイミド層2
および該ポリイミド層2上の接地および接続配線層3上
に低熱膨張率感光性ポリイミドワニス4が塗布され、露
光・現像が行われる。その後、ポリイミドワニス4の所
定の位置にヴィアホールが形成されキュアが行われる。
Referring to FIG. 3, a polyimide layer 2 having a low coefficient of thermal expansion on a glass plate 1 formed in the process shown in FIG.
A photosensitive polyimide varnish 4 having a low coefficient of thermal expansion is applied on the ground and connection wiring layer 3 on the polyimide layer 2, and exposure and development are performed. Thereafter, via holes are formed at predetermined positions of the polyimide varnish 4, and curing is performed.

【0017】図4を参照すると、層間絶縁に低熱膨張率
感光性ポリイミドを使用して一組の信号配線層6が形成
される。この形成において、信号配線層6の形成は、図
2で示された接地および接続配線層3の形成方法と同じ
方法が用いられる。また、信号配線層間絶縁層の形成
は、図3で示された絶縁層の形成方法と同じ方法がとら
れる。
Referring to FIG. 4, a pair of signal wiring layers 6 are formed using photosensitive polyimide having a low coefficient of thermal expansion for interlayer insulation. In this formation, the signal wiring layer 6 is formed by the same method as the method of forming the ground and connection wiring layer 3 shown in FIG. The formation of the signal wiring interlayer insulating layer is performed by the same method as the method of forming the insulating layer shown in FIG.

【0018】図5を参照すると、図4で示された一組の
信号配線層6の最上層にガラス転移点を有するポリイミ
ドワスニが塗布され、露光・現像が行われる。その後、
所定の位置にヴィアホール7が形成されキュアが行われ
て、10ミクロン(μm)の厚さのポリイミド接着層8
が形成される。
Referring to FIG. 5, a polyimide resin having a glass transition point is applied to the uppermost layer of the pair of signal wiring layers 6 shown in FIG. 4, and exposure and development are performed. afterwards,
Via holes 7 are formed at predetermined positions and cured, and a polyimide adhesive layer 8 having a thickness of 10 microns (μm) is formed.
Is formed.

【0019】図6を参照すると、図5で示された工程で
必要層数形成された多層配線層の最上層の、以下の工程
で形成される多層配線層と電気的接続を行う位置に接続
用バンプ9が形成される。このバンプ9は、フォトレジ
ストを用いたフォトリソグラフィーでパターン化され、
メッキにより形成される。このバンプメタルは4層の金
属から形成される。最も配線パターンに近い層から、ニ
ッケル,金,スズおよび金の順で電解メッキにより形成
される。ニッケル層の厚さは3ミクロン(μm),金
の厚さは8ミクロン(μm),スズ層の厚さは11ミク
ロン(μm)および金の厚さは8ミクロン(μm)で
ある。
Referring to FIG. 6, a connection is made to the uppermost layer of the multilayer wiring layers formed in the required number of layers in the step shown in FIG. 5, at a position where electrical connection is made with the multilayer wiring layer formed in the following steps. The use bump 9 is formed. This bump 9 is patterned by photolithography using a photoresist,
It is formed by plating. This bump metal is formed from four layers of metal. The layers are formed by electrolytic plating in the order of nickel, gold, tin and gold from the layer closest to the wiring pattern. The thickness of the nickel layer is 3 microns (μm), the thickness of the gold layer is 8 microns (μm), the thickness of the tin layer is 11 microns (μm), and the thickness of the gold layer is 8 microns (μm). ).

【0020】また、3ミクロン(μm)のニッケル層の
上にスズ/鉛半田のメッキを厚さ30ミクロン(μm)
で形成することもできる。この場合、スズ/鉛の比は共
晶(63/37),または95:5である。
Further, tin / lead solder plating is applied on a 3 micron (μm) nickel layer to a thickness of 30 μm (μm).
Can also be formed. In this case, the tin / lead ratio is eutectic (63/37) or 95: 5.

【0021】次に図1〜図6を参照して形成されたガラ
ス平板とは別のセラミック基板上に一組の信号配線層お
よびこれら信号配線層をはさむ一組の接地および接続層
の形成過程を図7〜図12を参照して詳細に説明する。
Next, a process of forming a set of signal wiring layers and a set of grounding and connecting layers sandwiching these signal wiring layers on a ceramic substrate different from the glass flat plate formed with reference to FIGS. Will be described in detail with reference to FIGS.

【0022】図7を参照すると、入出力ピンおよび電源
ピン12を裏面に有するセラミック基板10の表面に接
地および接続配線層11がフォトレジストを用いたフォ
トリソグラフィーでパターン化され、電解金メッキを施
される。
Referring to FIG. 7, a ground and connection wiring layer 11 is patterned on the surface of a ceramic substrate 10 having input / output pins and power supply pins 12 on the back surface by photolithography using a photoresist, and is subjected to electrolytic gold plating. You.

【0023】図8を参照すると、図7で示された工程で
接地および接続層の形成されたセラミック基板上に低熱
膨張率感光性ポリイミドワニス13が塗布され、露光・
現像が行われる。次に、このポリイミドワニス13の所
定の位置にヴィアホール14が形成され、キュアが行わ
れる。
Referring to FIG. 8, a photosensitive polyimide varnish 13 having a low coefficient of thermal expansion is applied on the ceramic substrate on which the grounding and connection layers are formed in the process shown in FIG.
Development takes place. Next, via holes 14 are formed at predetermined positions of the polyimide varnish 13, and curing is performed.

【0024】図9を参照すると、この工程では一組の信
号配線層15が層間絶縁に低熱膨張率感光性ポリイミド
を使用して形成される。この形成のなかで信号配線層
は、図2で示された接地および接続層の形成方法と同じ
方法で形成される。また、信号配線間絶縁層は、図3で
示された絶縁層の形成方法と同じ方法で形成される。
Referring to FIG. 9, in this step, a pair of signal wiring layers 15 are formed using photosensitive polyimide having a low coefficient of thermal expansion for interlayer insulation. In this formation, the signal wiring layer is formed by the same method as the method of forming the ground and connection layers shown in FIG. The insulating layer between signal lines is formed by the same method as the method of forming the insulating layer shown in FIG.

【0025】図10を参照すると、図9で示された工程
で形成された信号配線層15上に低熱膨張率感光性ポリ
イミドワニスが塗布され露光・現像が行われる。次に、
このポリイミドワニスの所定位置にヴィアホール16が
形成され、キュアが行われる。
Referring to FIG. 10, a photosensitive polyimide varnish having a low coefficient of thermal expansion is applied on the signal wiring layer 15 formed in the step shown in FIG. 9, and exposure and development are performed. next,
Via holes 16 are formed at predetermined positions of the polyimide varnish, and curing is performed.

【0026】図11を参照すると、図10で示された工
程で形成されたポリイミド層上に第2の接地および接続
配線層17が形成される。この形成方法は、図7で示さ
れた工程の接地および接続配線層11の形成方法と同じ
である。
Referring to FIG. 11, a second grounding and connection wiring layer 17 is formed on the polyimide layer formed in the step shown in FIG. This forming method is the same as the method of forming the ground and connection wiring layer 11 in the step shown in FIG.

【0027】図12を参照すると、図11で示された工
程で形成された2層目の接地および接続配線層17の上
にガラス転移点を有するポリイミド接着層19が形成さ
れる。その後、このポリイミド接着層19の所定の位置
にヴィアホール18が形成される。これら形成方法は図
5で示された工程での形成方法と同じである。
Referring to FIG. 12, a polyimide adhesive layer 19 having a glass transition point is formed on the second-layer grounding and connection wiring layer 17 formed in the step shown in FIG. Thereafter, via holes 18 are formed at predetermined positions of the polyimide adhesive layer 19. These forming methods are the same as the forming method in the step shown in FIG.

【0028】本発明の一実施例の特徴の1つを、図13
〜図15を参照して以下に説明する。
One of the features of one embodiment of the present invention is shown in FIG.
This will be described below with reference to FIGS.

【0029】図13で示された工程での動作は以下の通
りである。
The operation in the step shown in FIG. 13 is as follows.

【0030】まず、図1〜図6で示された工程で形成さ
れたガラス平板上のポリイミド多層配線層の図6で示さ
れた工程で形成された接続用金属バンプを有するポリイ
ミド層と、図7〜図12で示された工程で形成されたセ
ラミック基板上の金属バンプを有するポリイミド多層配
線層との位置合わせが行われる。この後、ポリイミド接
着層8および19上にゲル状のシアノアクリート系接
着剤がディスペンサーにより塗布され、一時的に仮接着
される。
First, a polyimide multi-layer wiring layer on a glass flat plate formed in the steps shown in FIGS. 1 to 6 and a polyimide layer having connection metal bumps formed in the step shown in FIG. The alignment with the polyimide multilayer wiring layer having the metal bumps on the ceramic substrate formed in the steps shown in FIGS. Thereafter, the gel-like Shianoakuri les over preparative based adhesive on the polyimide adhesive layer 8 and 19 is applied by a dispenser, is temporarily temporary adhesion.

【0031】図14および図15を参照すると、図13
に示された工程で仮接着された石英ガラス平板1側から
エキシマレーザ20が照射される。この照射により石英
ガラス平板1と低熱膨張率ポリイミド2からなるポリイ
ミド均一層の界面のポリイミドが光化学反応により除去
され、ガラス平板1の剥離が可能になる。エキシマレー
ザの照射条件は次の通りである。レーザガスはクリプト
ンフッ素KrF,エネルギー密度は0.8ジュール
(J)/cm2 ,周波数は50ヘルツ(Hz)でポリイ
ミドを約1ミクロン(μm)除去することができる。
Referring to FIGS. 14 and 15, FIG.
The excimer laser 20 is irradiated from the side of the quartz glass plate 1 temporarily bonded in the process shown in FIG. By this irradiation, the polyimide at the interface between the quartz glass flat plate 1 and the polyimide uniform layer made of the low thermal expansion polyimide 2 is removed by a photochemical reaction, and the glass flat plate 1 can be peeled off. The irradiation conditions of the excimer laser are as follows. The laser gas is krypton fluorine KrF, the energy density is 0.8 joules (J) / cm 2 , the frequency is 50 Hz (Hz), and about 1 micron (μm) of polyimide can be removed.

【0032】図16を参照すると、図14および図15
で示された工程で行われたエキシマレーザの照射により
低熱膨張のポリイミド2からなるポリイミド均一層が新
たに露出された。
Referring to FIG. 16, FIG. 14 and FIG.
The polyimide uniform layer made of polyimide 2 having low thermal expansion was newly exposed by the irradiation of the excimer laser performed in the step indicated by.

【0033】図17を参照すると、図16で示された新
たに露出された低熱膨張ポリイミドにドライエッチング
が施され、所定の位置にヴィアホール21が形成され
る。
Referring to FIG. 17, the newly exposed low thermal expansion polyimide shown in FIG. 16 is dry-etched to form via holes 21 at predetermined positions.

【0034】図18を参照すると、図17で示された工
程で形成されたポリイミド層上に接続用バンプ22が形
成される。この接続用バンプ22の形成方法は、図6で
示された工程での形成方法と同じである。
Referring to FIG. 18, connection bumps 22 are formed on the polyimide layer formed in the step shown in FIG. The method of forming the connection bumps 22 is the same as the method of forming in the step shown in FIG.

【0035】図19を参照すると、図18で示された工
程で露出された低熱膨張率ポリイミド2からなるポリイ
ミド均一層上にガラス転移点を有するポリイミド接着層
24が形成される。この形成方法は、図5で示された工
程での形成方法と同じである。その後、このポリイミド
接着層24の所定の位置にヴィアホール23が形成され
る。
Referring to FIG. 19, a polyimide adhesive layer 24 having a glass transition point is formed on the polyimide uniform layer of the low thermal expansion coefficient polyimide 2 exposed in the step shown in FIG. This forming method is the same as the forming method in the step shown in FIG. Thereafter, via holes 23 are formed at predetermined positions of the polyimide adhesive layer 24.

【0036】以上、図1から図6までの工程、及び、図
13から図19までの工程が設計された配線層になる
まで繰り返される。
The steps from FIG . 1 to FIG.
Steps from 13 to 19 are repeated until the wiring layer designed.

【0037】図20を参照すると、石英ガラス平板1上
に低熱膨張率ポリイミド2からなるポリイミド均一層,
信号配線層6を含むポリイミド配線層,ポリイミド接着
層8および接続用バンプ9が形成される。これらの形成
方法は、図1〜図6で示された工程での形成方法と同じ
である。このようにして形成された石英ガラス板1上の
ポリイミド多層配線基板は、図1〜図19の工程で形成
されたポリイミド多層配線基板と位置合わせが行われ、
ゲル状のシアノアクリート系の接着剤で一時的に仮接
着される。
Referring to FIG. 20, a uniform polyimide layer made of polyimide 2 having a low thermal expansion coefficient
A polyimide wiring layer including the signal wiring layer 6, a polyimide adhesive layer 8, and a connection bump 9 are formed. These forming methods are the same as the forming method in the steps shown in FIGS. The polyimide multilayer wiring board on the quartz glass plate 1 thus formed is aligned with the polyimide multilayer wiring board formed in the steps of FIGS.
It is temporarily provisionally bonded by gel Shianoakuri les over preparative based adhesive.

【0038】図21を参照すると、図20で示された工
程で仮接着されたポリイミド多層配線基板の石英ガラス
平板1側からエキシマレーザが照射される。この照射に
より、石英ガラス平板1の剥離が可能になる。これらの
工程での製造方法は、図14〜図16で示された工程の
製造方法と同じである。
Referring to FIG. 21, an excimer laser is irradiated from the quartz glass flat plate 1 side of the polyimide multilayer wiring substrate temporarily bonded in the step shown in FIG. By this irradiation, the quartz glass flat plate 1 can be peeled. The manufacturing method in these steps is the same as the manufacturing method in the steps shown in FIGS.

【0039】これらの工程は、設計された配線層になる
まで繰り返される。
These steps are repeated until a designed wiring layer is obtained.

【0040】図22を参照すると、図21までの工程で
製造されたポリイミド多層配線基板は、ポリイミド樹脂
のガラス転移点を越える温度まで加熱が行われると同時
に加圧されて、互いのポリイミド膜が接着され固定され
る。このとき、形成された金属バンプ同士が接合され、
ふたつの積層構造体が電気的に接続される。加圧および
加熱方法は次の通りである。加圧・加熱はオートクレー
ブ型真空プレス装置が使用され、加圧気体として窒素ガ
スが使用され、加圧は基板温度350℃、60minで
20kg/cm2 で行われる。この時、基板はプラテン
上に置かれポリイミドフィルムを用いて密封されて、内
部が真空状態にされる。なお、上述の例の他金属配線材
料には銅などの低抵抗金属を使用することができる。な
お、ポリイミド接着層の材料としては、他に溶融硬化型
のマレイミド樹脂、溶融型のフッ素系フィルム、例えば
フッ化エチレンとパーフルオロアルキルパーフルオロビ
ニルエーテル共重合体(PFA)などが使用できる。上
述の実施例ではセラミック基板上にポリイミド多層配線
層を形成したが、セラミック基板の他に硬質有機樹脂基
板、たとえば、ポリイミド樹脂の成形基板なども使用す
ることができる。この場合の入出力ピン12は、ポリイ
ミド樹脂成形基板に貫通スルーホールを形成し入出力ピ
ン12を打ち込んで形成する。このポリイミド樹脂成形
基板を使用したポリイミド多層配線基板は、土台となる
ポリイミド樹脂成形基板と配線層を有するポリイミド多
層配線層の熱膨張係数を正確に合わせることが可能であ
り、特に大面積高積層配線基板の製造に適している。以
上示した一実施例の方法を使用することにより積層体を
支持する基板を容易に剥離することができ、高積層数の
高配線密度ポリイミド多層配線基板を形成することが可
能である。
Referring to FIG. 22, the polyimide multilayer wiring board manufactured in the steps up to FIG. 21 is heated to a temperature exceeding the glass transition point of the polyimide resin, and is simultaneously pressurized, so that the polyimide films of each other are formed. Glued and fixed. At this time, the formed metal bumps are joined together,
The two laminated structures are electrically connected. The pressurizing and heating methods are as follows. Pressurization and heating are performed using an autoclave type vacuum press, nitrogen gas is used as a pressurized gas, and pressurization is performed at a substrate temperature of 350 ° C. for 60 minutes at 20 kg / cm 2 . At this time, the substrate is placed on a platen, sealed with a polyimide film, and the inside is evacuated. In addition, a low-resistance metal such as copper can be used as the other metal wiring material in the above example. In addition, as a material of the polyimide adhesive layer, a melt-curable maleimide resin, a melt-type fluorine-based film, for example, a copolymer of ethylene fluoride and a perfluoroalkyl perfluorovinyl ether (PFA) can be used. In the above-described embodiment, the polyimide multilayer wiring layer is formed on the ceramic substrate. However, a hard organic resin substrate, for example, a polyimide resin molded substrate can be used in addition to the ceramic substrate. In this case, the input / output pins 12 are formed by forming through-holes in the polyimide resin molded substrate and driving the input / output pins 12. The polyimide multilayer wiring board using this polyimide resin molded board can accurately match the thermal expansion coefficient of the polyimide resin molded board serving as a base and the polyimide multilayer wiring layer having a wiring layer, Suitable for manufacturing substrates. By using the method of one embodiment described above, the substrate supporting the laminated body can be easily peeled off, and a high-layer-density polyimide multilayer wiring substrate having a high number of laminated layers can be formed.

【0041】[0041]

【発明の効果】本発明の製造方法では、ブロックの支持
基板である石英ガラス平板を剥離するために塩酸水溶液
で基板を溶解せず、エキシマレーザを使うため、ポリイ
ミド多層配線自体を劣化せずにすむという効果がある。
According to the manufacturing method of the present invention, the quartz glass flat plate, which is the supporting substrate of the block, is not dissolved by the hydrochloric acid aqueous solution to exfoliate the substrate, and the excimer laser is used. It has the effect of saving.

【0042】本発明の製造方法では、支持基板に接する
ポリイミド均一層の材料として支持基板の熱膨張係数に
近い熱膨張係数10ppm−30ppmの低熱膨張率感
光性ポリイミドが使用されている。このため、加熱・加
圧下の接続の際ポリイミド膜や基板に割れは生じないと
いう効果がある。
In the manufacturing method of the present invention, a photosensitive polyimide having a low coefficient of thermal expansion having a coefficient of thermal expansion of 10 ppm to 30 ppm close to the coefficient of thermal expansion of the supporting substrate is used as a material of the polyimide uniform layer in contact with the supporting substrate. Therefore, there is an effect that the polyimide film and the substrate are not cracked at the time of connection under heating and pressure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例のうち、ガラス平板上に一組
の信号配線層、ひとつの接地および接続層を製造する方
法を説明するための図である。
FIG. 1 is a view for explaining a method of manufacturing one set of signal wiring layers, one grounding and connection layer on a glass flat plate in one embodiment of the present invention.

【図2】本発明の一実施例のうち、ガラス平板上に一組
の信号配線層、ひとつの接地および接続層を製造する方
法を説明するための図である。
FIG. 2 is a view for explaining a method of manufacturing one set of signal wiring layers, one grounding and connection layer on a glass flat plate in one embodiment of the present invention.

【図3】本発明の一実施例のうち、ガラス平板上に一組
の信号配線層、ひとつの接地および接続層を製造する方
法を説明するための図である。
FIG. 3 is a view for explaining a method of manufacturing one set of signal wiring layers, one grounding and connection layer on a glass flat plate in one embodiment of the present invention.

【図4】本発明の一実施例のうち、ガラス平板上に一組
の信号配線層、ひとつの接地および接続層を製造する方
法を説明するための図である。
FIG. 4 is a view for explaining a method of manufacturing one set of signal wiring layer, one grounding and connection layer on a glass flat plate in one embodiment of the present invention.

【図5】本発明の一実施例のうち、ガラス平板上に一組
の信号配線層、ひとつの接地および接続層を製造する方
法を説明するための図である。
FIG. 5 is a view for explaining a method of manufacturing one set of signal wiring layers, one grounding and connection layer on a glass flat plate in one embodiment of the present invention.

【図6】本発明の一実施例のうち、ガラス平板上に一組
の信号配線層、ひとつの接地および接続層を製造する方
法を説明するための図である。
FIG. 6 is a view for explaining a method of manufacturing one set of signal wiring layer, one grounding and connection layer on a glass flat plate in one embodiment of the present invention.

【図7】本発明の一実施例のうち、ガラス平板とは別の
セラミック基板上に一組の信号配線層およびこれら信号
配線層をはさむ一組の接地および接続層を製造する方法
を説明するための図である。
FIG. 7 illustrates a method of manufacturing a set of signal wiring layers and a set of grounding and connection layers sandwiching these signal wiring layers on a ceramic substrate different from a glass flat plate in one embodiment of the present invention. FIG.

【図8】本発明の一実施例のうち、ガラス平板とは別の
セラミック基板上に一組の信号配線層およびこれら信号
配線層をはさむ一組の接地および接続層を製造する方法
を説明するための図である。
FIG. 8 illustrates a method of manufacturing a set of signal wiring layers and a set of grounding and connection layers sandwiching the signal wiring layers on a ceramic substrate different from a glass flat plate in one embodiment of the present invention. FIG.

【図9】本発明の一実施例のうち、ガラス平板とは別の
セラミック基板上に一組の信号配線層およびこれら信号
配線層をはさむ一組の接地および接続層を製造する方法
を説明するための図である。
FIG. 9 illustrates a method of manufacturing a set of signal wiring layers and a set of grounding and connection layers sandwiching these signal wiring layers on a ceramic substrate different from a glass flat plate in one embodiment of the present invention. FIG.

【図10】本発明の一実施例のうち、ガラス平板とは別
のセラミック基板上に一組の信号配線層およびこれら信
号配線層をはさむ一組の接地および接続層を製造する方
法を説明するための図である。
FIG. 10 illustrates a method of manufacturing a set of signal wiring layers and a set of grounding and connection layers sandwiching these signal wiring layers on a ceramic substrate different from a glass flat plate in one embodiment of the present invention. FIG.

【図11】本発明の一実施例のうち、ガラス平板とは別
のセラミック基板上に一組の信号配線層およびこれら信
号配線層をはさむ一組の接地および接続層を製造する方
法を説明するための図である。
FIG. 11 illustrates a method of manufacturing a set of signal wiring layers and a set of grounding and connection layers sandwiching the signal wiring layers on a ceramic substrate different from a glass flat plate in one embodiment of the present invention. FIG.

【図12】本発明の一実施例のうち、ガラス平板とは別
のセラミック基板上に一組の信号配線層およびこれら信
号配線層をはさむ一組の接地および接続層を製造する方
法を説明するための図である。
FIG. 12 illustrates a method of manufacturing a set of signal wiring layers and a set of grounding and connection layers sandwiching the signal wiring layers on a ceramic substrate different from a glass flat plate in one embodiment of the present invention. FIG.

【図13】図1〜図6に示される工程で製造された1つ
の積層体と図7〜図12に示される工程で製造された他
の積層体とを1つにする工程を示す図である。
FIG. 13 is a view showing a process of combining one laminate manufactured in the process shown in FIGS. 1 to 6 and another laminate manufactured in the process shown in FIGS. 7 to 12 into one; is there.

【図14】図1〜図6に示される工程で製造された1つ
の積層体と図7〜図12に示される工程で製造された他
の積層体とを1つにする工程を示す図である。
FIG. 14 is a diagram showing a process of combining one laminate manufactured in the process shown in FIGS. 1 to 6 and another laminate manufactured in the process shown in FIGS. 7 to 12 into one; is there.

【図15】図1〜図6に示される工程で製造された1つ
の積層体と図7〜図12に示される工程で製造された他
の積層体とを1つにする工程を示す図である。
FIG. 15 is a view showing a step of combining one laminate manufactured in the steps shown in FIGS. 1 to 6 with another laminate manufactured in the steps shown in FIGS. 7 to 12; is there.

【図16】図1〜図6に示される工程で製造された1つ
の積層体と図7〜図12に示される工程で製造された他
の積層体とを1つにする工程を示す図である。
FIG. 16 is a view showing a process of combining one laminated body manufactured in the steps shown in FIGS. 1 to 6 and another laminated body manufactured in the steps shown in FIGS. 7 to 12 into one; is there.

【図17】図1〜図6に示される工程で製造された1つ
の積層体と図7〜図12に示される工程で製造された他
の積層体とを1つにする工程を示す図である。
FIG. 17 is a view showing a step of combining one laminate manufactured in the steps shown in FIGS. 1 to 6 with another laminate manufactured in the steps shown in FIGS. 7 to 12; is there.

【図18】図1〜図6に示される工程で製造された1つ
の積層体と図7〜図12に示される工程で製造された他
の積層体とを1つにする工程を示す図である。
FIG. 18 is a view showing a process of combining one laminate manufactured in the process shown in FIGS. 1 to 6 and another laminate manufactured in the process shown in FIGS. 7 to 12 into one; is there.

【図19】図1〜図6に示される工程で製造された1つ
の積層体と図7〜図12に示される工程で製造された他
の積層体とを1つにする工程を示す図である。
FIG. 19 is a view showing a step of combining one laminate manufactured in the steps shown in FIGS. 1 to 6 with another laminate manufactured in the steps shown in FIGS. 7 to 12; is there.

【図20】本発明の一実施例において図19で示される
工程までに製造された積層体上にさらに他の積層体を仮
接着し、加熱・加圧下で接着する工程を示す図である。
FIG. 20 is a view showing a step of temporarily bonding another laminated body to the laminated body manufactured up to the step shown in FIG. 19 in one embodiment of the present invention and bonding the laminated body under heat and pressure.

【図21】本発明の一実施例において図19で示される
工程までに製造された積層体上にさらに他の積層体を仮
接着し、加熱・加圧下で接着する工程を示す図である。
FIG. 21 is a view showing a step of temporarily bonding another laminated body to the laminated body manufactured up to the step shown in FIG. 19 in one embodiment of the present invention and bonding the laminated body under heat and pressure.

【図22】本発明の一実施例において図19で示される
工程までに製造された積層体上にさらに他の積層体を仮
接着し、加熱・加圧下で接着する工程を示す図である。
FIG. 22 is a view showing a step of temporarily bonding another laminated body to the laminated body manufactured up to the step shown in FIG. 19 in one embodiment of the present invention and bonding the laminated body under heat and pressure.

【符号の説明】[Explanation of symbols]

1 石英ガラス平板 2,13 低熱膨張率ポリイミド 3,11 接地および接続配線層 4 感光性ポリイミドワニス 5,7,14,16,18,21,23 ヴィアホー
ル 6,15 信号配線層 8,19,24 ポリイミド接着層 9,22 接続用バンプ
DESCRIPTION OF SYMBOLS 1 Quartz glass plate 2,13 Low thermal expansion coefficient polyimide 3,11 Grounding and connection wiring layer 4 Photosensitive polyimide varnish 5,7,14,16,18,21,23 Via hole 6,15 Signal wiring layer 8,19,24 Polyimide adhesive layer 9,22 Connection bump

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 紫外線を透過する支持基板上にポリイミ
ド多層配線層を形成する第1のプロセスと、 内部に少なくとも一層の配線層を含むポリイミド配線層
を主基板上に形成する第2のプロセスと、 前記第1のプロセスで形成されたポリイミド多層配線層
および前記第2のプロセスで形成されたポリイミド配線
層を一時的に接着する第3のプロセスと、 この第3のプロセスで一時的に接着されたものに紫外線
を照射して前記支持基板と前記ポリイミド多層配線層と
の間の界面のポリイミドを除去することにより、前記支
持基板を剥離する第4のプロセスとを含むことを特徴と
するポリイミド多層配線基板の製造方法。
1. A first process for forming a polyimide multilayer wiring layer on a support substrate that transmits ultraviolet light, and a second process for forming a polyimide wiring layer including at least one wiring layer therein on a main substrate. A third process for temporarily bonding the polyimide multilayer wiring layer formed in the first process and the polyimide wiring layer formed in the second process, and a third process for temporarily bonding the polyimide wiring layer formed in the second process. The support substrate and the polyimide multilayer wiring layer by irradiating ultraviolet rays to the
And a fourth process of removing the support substrate by removing the polyimide at the interface between them .
【請求項2】 前記第1のプロセスと、前記第3のプロ
セスと、前記第4のプロセスとからなる処理を必要な層
の数繰り返したあと、加熱および加圧下で圧着する第5
のプロセスを含むことを特徴とする請求項1記載のポリ
イミド多層配線基板の製造方法。
2. The method according to claim 1, wherein the first process and the third process are performed.
Process and the fourth process are repeated several times for the required number of layers, and then the fifth pressure bonding under heat and pressure is performed.
2. The method according to claim 1, further comprising the step of:
【請求項3】 前記第1のプロセスは、前記ポリイミド
多層配線層の最上層にヴィアホールを形成して前記ポリ
イミド多層配線層内部の配線層を電気的に接続した金属
バンプを形成し、 前記第2のプロセスは、前記ポリイミド配線層の最上層
にヴィアホールを形成して前記ポリイミド配線層と電気
的に接続した金属バンプを形成し、 前記第1のプロセスで形成された金属バンプと前記第2
のプロセスで形成された金属バンプとを接着して電気的
に接続することを特徴とする請求項1記載のポリイミド
多層配線基板の製造方法。
3. The first process includes forming a via hole in an uppermost layer of the polyimide multilayer wiring layer to form a metal bump electrically connecting a wiring layer inside the polyimide multilayer wiring layer, The second process includes forming a via hole in the uppermost layer of the polyimide wiring layer to form a metal bump electrically connected to the polyimide wiring layer, and forming the metal bump formed in the first process and the second bump.
2. The method for manufacturing a polyimide multilayer wiring board according to claim 1, wherein the metal bumps formed in the above process are bonded and electrically connected.
JP7057880A 1995-03-17 1995-03-17 Manufacturing method of polyimide multilayer wiring board Expired - Fee Related JP2697661B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7057880A JP2697661B2 (en) 1995-03-17 1995-03-17 Manufacturing method of polyimide multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7057880A JP2697661B2 (en) 1995-03-17 1995-03-17 Manufacturing method of polyimide multilayer wiring board

Publications (2)

Publication Number Publication Date
JPH08255980A JPH08255980A (en) 1996-10-01
JP2697661B2 true JP2697661B2 (en) 1998-01-14

Family

ID=13068311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7057880A Expired - Fee Related JP2697661B2 (en) 1995-03-17 1995-03-17 Manufacturing method of polyimide multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2697661B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586825B1 (en) * 2001-04-26 2003-07-01 Lsi Logic Corporation Dual chip in package with a wire bonded die mounted to a substrate
JP6704047B2 (en) * 2016-06-02 2020-06-03 富士フイルム株式会社 Pattern manufacturing method, semiconductor device manufacturing method, and laminated body
US10283445B2 (en) * 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109938B2 (en) * 1993-04-07 1995-11-22 日本電気株式会社 Method for manufacturing multilayer wiring board

Also Published As

Publication number Publication date
JPH08255980A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
EP0543364B1 (en) Method for manufacturing polyimide multilayer wiring substrate
TWI396478B (en) A printed wiring board
JP4045143B2 (en) Manufacturing method of wiring film connecting member and manufacturing method of multilayer wiring board
US5590461A (en) Method of making multi-layer wiring board
TW200305233A (en) Semiconductor bonding method and multilayer semiconductor produced by the method
JP2697661B2 (en) Manufacturing method of polyimide multilayer wiring board
US4200975A (en) Additive method of forming circuit crossovers
JP2817530B2 (en) Manufacturing method of polyimide multilayer wiring board
JP2581427B2 (en) Manufacturing method of polyimide multilayer wiring board
JPH07202424A (en) Production of multilayer wiring board
JPH04162589A (en) Manufacture of polyimide multilayer interconnection board
JP3016292B2 (en) Polyimide multilayer wiring board and method of manufacturing the same
JP2921223B2 (en) Manufacturing method of polyimide multilayer wiring board
JPH07202427A (en) Production of multilayer organic resin wiring layer
CA2138218C (en) Process for delaminating organic resin from board and process for manufacturing organic resin multi-layer wiring board
JP2748890B2 (en) Organic resin multilayer wiring board and method of manufacturing the same
JP2638518B2 (en) Manufacturing method of polyimide multilayer wiring board
JP2616588B2 (en) Polyimide multilayer wiring board and method of manufacturing the same
JP3111590B2 (en) Manufacturing method of multilayer circuit
JP2751678B2 (en) Polyimide multilayer wiring board and method of manufacturing the same
JP2850518B2 (en) Organic resin multilayer wiring board and method of manufacturing organic resin multilayer wiring board
JP2776096B2 (en) Manufacturing method of polyimide multilayer wiring board
JP3918674B2 (en) Method for manufacturing printed circuit board
JPH04312999A (en) Polyimide multilayer wiring board and manufacture thereof
JP4186236B2 (en) Method for producing polyimide multilayer wiring film and method for producing multilayer wiring board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970819

LAPS Cancellation because of no payment of annual fees