JP2688746B2 - PWM drive circuit - Google Patents

PWM drive circuit

Info

Publication number
JP2688746B2
JP2688746B2 JP60145075A JP14507585A JP2688746B2 JP 2688746 B2 JP2688746 B2 JP 2688746B2 JP 60145075 A JP60145075 A JP 60145075A JP 14507585 A JP14507585 A JP 14507585A JP 2688746 B2 JP2688746 B2 JP 2688746B2
Authority
JP
Japan
Prior art keywords
signal
pulse
drive
circuit
triangular wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60145075A
Other languages
Japanese (ja)
Other versions
JPS626525A (en
Inventor
良彦 渡辺
恒良 長下
将 新沼
勇 野村
公人 小林
章男 並木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP60145075A priority Critical patent/JP2688746B2/en
Priority to US06/881,540 priority patent/US4823056A/en
Priority to EP86305141A priority patent/EP0208508B1/en
Priority to EP91200592A priority patent/EP0437300A1/en
Priority to DE86305141T priority patent/DE3689210T2/en
Publication of JPS626525A publication Critical patent/JPS626525A/en
Application granted granted Critical
Publication of JP2688746B2 publication Critical patent/JP2688746B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、PWM(パルス幅変調)駆動回路に関し、特
に駆動信号の信号レベルに応じたパルス幅のパルス信号
を生成し、このパルス信号に基づいて負荷をスイッチン
グ駆動するPWM駆動回路に関する。 背景技術 モータ等の負荷を駆動する1方式として、PWM双方向
スイッチング駆動方式が知られている。当該駆動方式
は、損失が少なくかつ消費電力を低減できるという優れ
た特徴を有しており、特にバッテリを電源とする車載用
機器や携帯用機器等におけるモータ等の負荷の駆動に有
用である。 従来、PWM駆動回路としては、第13図に示すように、
互いに同相の2つの三角波信号a,bを生成し、これら三
角波信号をその一方aが他方bに比して直流バイアスレ
ベルが高い状態で比較回路100の上限及び下限の基準入
力とし、更に駆動信号cを比較入力とすることにより、
駆動信号の信号レベルに応じたパルス幅でかつ負荷の駆
動方向に対応した一対のパルス信号d,eを得、この一対
のパルス信号d,eに基づいて負荷をスイッチング駆動す
る構成のものがあった。 かかる構成において、駆動信号cの信号レベルが小な
る範囲では三角波信号の先端部分を使用することにな
る。しかし、三角波信号の生成過程において、アンプに
は帯域が無限大のものは無く、三角波の先端部分にリン
ギングがのったり、いわゆるなまりが生ずるのは避けら
れないので、三角波信号の先端部分を使用しなければな
らない従来回路尾では、特に駆動信号cの信号レベルが
小なるときの入出力特性のリニアリティが悪化するとい
う欠点があった。 ところで、負荷を駆動するパワードライブ段において
は、負荷に対して互いに直列に接続された一対のトラン
ジスタが2組設けられ、各組のトランジスタが異なるタ
イミングでON状態となって負荷に異なる方向の駆動電流
を供給することにより、負荷を双方向に駆動する構成と
なっている。ここで、トランジスタは一般に、第6図に
示す如く、ベース・エミッタ間の容量Coに起因するtOFF
なるディレー時間を有し、駆動パルスの消滅後に瞬時に
OFF状態になり得ない特性を有している。これにより、
パワードライブ段において、駆動方向の反転時に上記デ
ィレー時間tOFF内に逆方向駆動パルスが発生した場合、
一時的に異なう組のトランジスタが同時にON状態とな
り、トランジスタに大電流が流れることによって当該ト
ランジスタが破壊に至る場合がある。 発明の概要 本発明は、上述した点に鑑みなされたもので、パルス
信号の生成に三角波信号の直線部分のみを利用すること
により、特に駆動信号の信号レベルが小なるときの入出
力特性のリニアリティを向上でき、更にはパワードライ
ブ段のトランジスタの同時ONを確実に防止し得るPWM駆
動回路を提供することを目的とする。 本発明によるPWM駆動回路は、ピーク値がほぼ等しく
互いに逆相の2相の三角波信号を生成し、この2層の三
角波信号をそれぞれ比較回路の上限及び下限の基準入力
とすることにより、駆動信号の信号レベルに応じたパル
ス信号を生成する構成のものにおいて、駆動信号の信号
基準レベルに対する極性を判別し、この判別結果に基づ
いて駆動方向に対応した駆動パルスのみをパワードライ
ブ段に供給する構成となっている。 実 施 例 以下、本発明の実施例を図に基づいて詳細に説明す
る。 第1図において、第1の定電流源1は、トランジスタ
Q1,Q2及び抵抗1,R2からなる電流ミラー回路によって構
成されている。この第1の定電流源1と直列接続された
第2の定電流源2は、互いに並列接続されたトランジス
タQ3,Q4と、これらトランジスタQ3,Q4と抵抗R3を介して
ベースが共通接続されたトランジスタQ5及び各トランジ
スタのエミッタ抵抗R4,R5からなる電流ミラー回路によ
って構成されており、第1の定電流源1の定電流値IO
2倍の電流値2IOを吸い込むようになっている。第1及
び第2の定電流源1,2の共通接続点、即ちトランジスタQ
2及びトランジスタQ3,Q4のコレクタ共通接続点と基準電
位点であるアースとの間には、蓄電手段であるコンデン
サC1が接続されている。 コンデンサC1の両端電圧は、コンパレータCOMP1,COMP
2からなり当該電圧レベルを監視する比較回路3の比較
入力、即ちコンパレータCOMP1の反転入力及びCOMP2の非
反転入力となる。比較回路3の上限及び下限の比較基準
レベルVU及びVLは、互いに直列接続された4つの抵抗R5
〜88による基準電源電圧Vrefの分圧によって設定されて
いる。抵抗R5〜R8は更に、基準電源電圧Vrefを略1/2に
分圧し、電圧ホロア回路構成のオペアンプOP1を介して1
/2Vrefとする。比較回路3の2つの比較出力、即ちコン
パレータCOMP1,COMP2の各出力はRS−フリップフロップ
4の4セット(S)及びリセット(R)入力となる。プ
リップフロップ(以下単にFFの記す)4の出力は、ト
ランジスタQ6及び抵抗R9,R10からなり第2の定電流源2
の活性化・非活性化の制御をなす制御回路5に供給され
る。この制御回路5は、トランジスタQ6がFF4の出力
に応答してオン状態となってトランジスタQ3,Q4をオフ
状態とすることにより、第2の定電流源2を非活性化状
態とする。 第2の定電流源2におけるエミッタ抵抗R5の両端電圧
は電圧ホロア回路構成のオペアンプOP2の反転入力とな
っている。オペアンプOP2は抵抗R11,R12による基準電源
電圧Vrefの分圧によって比較基準レベルが設定されてお
り、その比較出力によって第1及び第2の定電流源1,2
の定電流源を設定する電流値設定回路6を構成してい
る。 コンデンサC1の両端電圧は電圧ホロア回路構成のオペ
アンプOP3を介して第1相の三角波信号φaになると共
に、オペアンプOP4及び抵抗R13,R14からなるインバータ
7で位相反転されて第1相の三角波信号φaとは逆相の
第2相の三角波信号φbとなる。これら三角波信号φa,
φbには、1/2Vrefの直流バイアスが与えられる。又FF4
のQ出力はFF12のトルガ端子に加えられ、三角波反転信
号として作用する。 以上により、ピーク値がほぼ等しく互いに逆相の2相
の三角波信号φa,φbを発生する三角波生成回路8が構
成されている。かかる三角波生成回路8では、定電流源
IOなる第1の定電流源1と定電流値2IOなる第2の定電
流源2とを設け、第2おん定電流源2のオン/オフ制御
によってコンデンサC1を定電流にて充放電することによ
り、三角波を生成する構成となっているので、当該回路
8をIC(集積回路)化する場合には、コンデンサC1用と
して端子ピンが1個(第1図における端子8a)で済むと
いう利点がある。 2相の三角波信号φa,φbはコンパレータCOMP3,COMP
4からなる比較回路9の上限及び下限の比較基準入力、
即ちコンパレータCOMP3,COMP4の各反転入力となる。比
較回路9の比較入力、即ちコンパレータCOMP3,COMP4
各非反転入力として負荷である例えばモータMの駆動信
号が抵抗R15を介して供給される。コンパレータCOMP3,C
OMP4の各非反転入力端には抵抗R16(R15=R16)を介し
て基準電源電圧Vrefが印加されており、抵抗R15,R16
各抵抗値が等しく設定されていることで、駆動信号はウ
ィンドコンパレータ9の比較入力となる時点で1/2Vref
にバイアスされることになる。すなわち、駆動信号の信
号基準レベルが1/2Vrefとなる。 これにより、三角波生成回路8の回路基準レベル、即
ち比較回路3の比較基準レベルと駆動信号の直流バイア
スレベル(信号基準レベル)とが共に読一の基準電源電
圧Vrefの抵抗分圧によって設定されることになる。従っ
て、電源電圧の変動があっても2相の三角波信号φa,φ
bと駆動信号との相対的な信号レベルが常に一定に保た
れることになるので、電源電圧の変動に拘らず常に安定
した回路動作が行なわれることになる。 コンパレータCOMP3の比較出力はANDゲート10及びNOR
ゲート11の各一入力となり、コンパレータCOMP4の比較
出力はANDゲート10及びNORゲート11の各他入力となる。
これにより、ANDゲート10及びNORゲート11の各出力端に
は、モータMの駆動方向に対応した第1及び第2のパル
ス信号が導出されることになる。 先述した駆動信号は抵抗R15を介してコンパレータCOM
P5の非反転入力ともなっている。コンパレータCOMP5は1
/2Vrefを反転入力とすることで、駆動信号の信号基準レ
ベルに対する極性を判別する極性判別手段を構成してい
る。コンパレータCOMP5の判別出力はD−FF12のデータ
(D)入力となる。D−FF12は三角波生成回路8におけ
るRS−FF4のQ出力を三角波反転信号としてトリガ
(T)入力とし、そのQ,出力はANDゲート13,14の各一
入力となる。ANDゲート13,14はANDゲート10及びNORゲー
ト11の各出力、即ち第1及び第2のパルス信号をそれぞ
れ他入力としており、D−FF12のQ,出力に基づいて第
1及び第2のパルス信号のうちのいずれか一方のみを出
力するゲート手段を構成している。 ANDゲート13,14の各出力パルスは、後述するモータド
ライブ回路18における逆起電力吸収用ダイオードD1,D2
の逆起電力によるエネルギー損失分を補償する補償回路
15,16に供給される。補償回路15において、ANDゲート13
の出力パルスが抵抗R17を介してトランジスタQ7のベー
ス入力となり、このトランジスタQ7はコンデンサC2と並
列接続されている。コンデンサC2はトランジスタQ7のオ
ン時に両端が短絡されて充電電荷が瞬時に放電され、ト
ランジスタQ7がオフになった時点、即ちANDゲート13の
出力パルスが消滅した時点から定電流源Iaによって充電
が開始される。コンデンサC2の両端電圧はコンパレータ
COMP6の反転入力となる。コンパレータCOMP6は基準電圧
EOを非反転入力とし、コンデンサC2の両端電圧が基準電
圧EOより低いとき高レベルのパルス信号を発生する。そ
の結果、補償回路15からはANDゲート13の出力パルスに
対し、ほぼ一定のパルス幅のパルスが追加されたパルス
信号が出力されることになる。 補償回路16を補償回路15と同様に、抵抗R18、トラン
ジスタQ8、コンデンサC3、定電流源Ib及びコンパレータ
COMP7によって構成されており、その動作も補償回路15
と全く同じである。 補償回路15,16の各出力パルスは、プリドライブ回路1
7を介してモータドライブ回路18に供給される。モータ
ドライブ回路18において、モータMはPNP形トランジス
タQ9とNPN形トランジスタQ10及びPNP形トランジスタQ11
とNPN形トランジスタQ12の各コレクタ共通接続点間に接
続されている。トランジスタQ9,Q10,Q11,Q12はパワート
ランジスタである。トランジスタQ9,Q11の各エミッタは
直接電源VCCに接続され、各ベースはそれぞれ抵抗R19,R
20を介して電源VCCに接続されている。一方、トランジ
スタQ10,Q12各エミッタは共に接地され、各ベースはそ
れぞれ抵抗R21,R22を介して接地されると共にツェナー
ダイオードZD1,ZD2を介して各コレクタに接続されてい
る。モータMの両端は逆起電力吸収用ダイオードD1,D2
を介して電源VCCに接続されている。 プリドライブ回路17において、補償回路15から供給さ
れるパルス信号は抵抗R23,R24及びトランジスタQ13から
なるプリドライブ段を介してパワートランジスタQ9を駆
動すると共に、インバータ19で反転された後抵抗R25〜R
27及びトランジスタQ14からなるプリドライブ段を介し
てパワートランジスタQ12を駆動する。これにより、モ
ータMには図に実線で示す矢印方向の電流が流れ、モー
タMは正方向に回転駆動されることになる。また、補償
回路15からのパルス信号はインバータ20を介してトラン
ジスタQ15にも供給され、モータMの正方向駆動の停止
時に当該トランジスタQ15をオンせしめる。これによ
り、パワートランジスタQ15によって短絡されるので、
パワートランジスタQ12は瞬時にオフ状態となる。この
トランジスタQ15を設けた理由については、後で詳細に
説明する。トランジスタQ15のベースは抵抗R28を介して
電源VCCに接続されている。 一方、補償航路16から供給されるパルス信号は抵抗R
29,R30及びトランジスタQ16からなるプリドライブ段を
介してパワートランジスタQ11を駆動すると共に、イン
バータ21で反転された後抵抗R31〜R33及びトランジスタ
Q17からなるプリドライブ段を介してパワートランジス
タQ10を駆動する。これにより、モータMには図に破線
で示す矢印方向の電流が流れ、モータMは逆方向に回転
駆動されることになる。また、補償回路16から定電流源
はインバータ22を介してトランジスタQ18にも供給さ
れ、モータMの逆方向駆動の停止時に当該トランジスタ
Q18をオンせしめる。これにより、パワートランジスタQ
10のベース・エミッタ間がトランジスタQ18によって短
絡されるので、パワートランジスタQ10は瞬時にオフ状
態となる。トランジスタQ18のベースは抵抗R34を介して
電源VCCに接続されている。 次に、本発明によるPWM駆動回路の回路動作について
説明する。 まず、三角波生成回路8の回路動作を第2図の波形図
を参照しつつ説明する。三角波生成回路8において、第
2の定電流源2が非活性化状態にあるとき、即ちトラン
ジスタQ6のオンによりトランジスタQ3,Q4がオフ状態に
あるとき、コンデンサC1は第1の定電流源1から供給さ
れる定電流により、第2図(a)に示すように、一定の
傾斜角をもって充電される。コンデンサC1の両端電圧が
比較回路3の上限基準レベルVUに達するとコンパレータ
COMP1が低レベルのパルス(b)を発生し、このパルス
(b)に応答してRS−FF4の出力(d)が低レベルに
遷移する。これにより、トランジスタQ6がオフ状態とな
るので、第2の定電流源2が活性化状態、即ちトランジ
スタQ3,Q4がオン状態となり、第1の定電流源1の定電
流の2倍の電流の吸い込みを行なう。 その結果、それまで充電状態にあったコンデンサC1
放電状態に移行し、第2図(a)に示すように、充電時
と同じ傾斜角をもって放電が行なわれる。続いて、コン
デンサC1の両端電圧が比較回路3の下限基準レベルVL
達するとコンパレータCOMP2が組レベルのパルス(c)
を発生し、このパルス(c)に応答してRS−FF4の出
力(d)が高レベルに遷移する。これにより、トランジ
スタQ6がオン状態となり、第2の定電流源2の非活性化
状態となるので、再びコンデンサC1は第1の定電流源1
から供給される定電流により一定の傾斜角をもって充電
されることになる。 このように、第1及び第2の定電流源1,2による定電
流にてコンデンサC1の充放電動作が繰り返されることに
より、コンデンサC1の両端電圧は、第2図(a)に実線
で示す如く三角波状に変化し、オペアンプOP3を介して
第1相の三角波信号φaとして出力され、又インバータ
7で位相反転されることにより、第2図(a)に破線で
示す如く第1相の三角波信号φaとピーク値が等しくか
つ逆相の第2相の三角波信号φbとして出力されること
になる。この2組の三角波信号φa,φbは比較回路9の
基準入力となる。 比較回路9の比較入力としては、1/2Vrefの信号基準
レベルを有するモータの駆動信号が供給される。ここ
で、モータMが例えばコンパクトディスクを回転駆動す
るスピンドルモータである場合には、ディスクからの再
生同期信号と基準同期信号との比較によって得られるエ
ラー信号が上記駆動信号となり、このエラー信号に基づ
いてスピンドルモータの駆動制御が行なわれることにな
る。これがいわゆるスピンドルサーボである。 第3図において、2組の三角波信号φa,φbのクロス
点が1/2Vrefレベルとなっており、この1/2Vrefレベルに
対して駆動信号の信号レベルが高い場合及び低い場合の
PWM動作について以下の説明する。 比較回路9において、まず、駆動信号の信号レベルが
図(a)に一転鎖線で示す如く1/2Vrefレベルにより高
い場合には、コンパレータCOMP3の出力(b)は駆動信
号の信号レベルに対し第1相の三角波信号φaの信号レ
ベルが低くなった時点t1で低レベルから高レベルに遷移
し、三角波信号φaの信号レベルが駆動信号の信号レベ
ルを越える時点t4まで高レベルを維持する。また、コン
パレータCOMP4の出力(c)は、第2相の三角波信号φ
bの信号レベルが駆動信号の信号レベルを越えた時点t2
で高レベルから低レベルに遷移し、駆動信号の信号レベ
ルより低くなった時点t3で再び高レベルに遷移する。 一方、駆動信号の信号レベルが図(a)に二転鎖線で
示す如く1/2Vrefレベルより低くかつ例えば上記の場合
と同一の絶対値レベルを有する場合には、コンパレータ
COMP3の出力(d)は第1相の三角波信号φaの信号レ
ベルが駆動信号の信号レベルを越えた時点t2で低レベル
から高レベルに遷移し、三角波信号φaの信号レベルが
駆動信号の信号レベルを越える時点t3まで高レベルを維
持する。また、コンパレータCOMP4の出力(e)は、第
2相の三角波信号φbの信号レベルが駆動信号の信号レ
ベルを越えた時点t1で高レベルから低レベルに遷移し、
駆動信号の信号レベルより低くなった時点t4で再び高レ
ベルに遷移する。 コンパレータCOMP3,COMP4の各出力はANDゲート10及び
NORゲート11の2入力となっており、ANDゲート10は2入
力が共に高レベルのとき、即ち駆動信号の信号レベルが
1/2Vrefレベルより高いとき高レベルのパルス(f)を
出力し、NORゲート11は2入力が共に低レベルのとき、
即ち駆動信号の信号レベルが1/2Vrefレベルより低いと
き高レベルのルス(g)を出力する。従って、ANDゲー
ト10及びNORゲート11はモータMの駆動方向に対応した
パルス信号(f),(g)を出力することになる。な
お、ここでは駆動信号の信号レベルが一定の場合につい
て説明したので、パルス信号(f),(g)のパルス幅
が一定となっているが、このパルス幅が駆動信号の信号
レベルに応じて変化することは容易に理解できる。 このように、、ピーク値が等しくかつ互いに逆相の2
相の三角波信号φa,φbを生成し、この2相の三角波信
号φa,φbの直線部分を用いてPWM動作を行なうことに
より、たとえば三角波の先端部分にリンギングがのった
り、いわゆるなまりが生じていても、駆動信号の信号レ
ベルが小なるときのリニアリティの悪化は全くないので
ある。 ここで、基準電源電圧Vrefが変動した場合、PWMによ
って生成されるパルス信号のパルス幅が変化し、このパ
ルス信号による駆動電力が電源電圧の変動に応じて変化
してしまうことになる。すなわち、第4図(A)に示す
ように、駆動信号がある信号レベルのときのパルス信号
のパルス幅をTOとすると、このパルス信号による駆動電
力は、そのパルス幅TOとドライブ電圧VD(基準電源電圧
Vref)の積で定義されるので、電源電圧の変動によりド
ライブ電圧VDが例えば1/2になった場合、駆動電力も斜
線で示す如く1/2になってしまうことになる。 ところが、三角波生成回路8においては、第1及び第
2の定電流源1,2の定電流値を設定する電流値設定回路
6の比較基準レベルが抵抗R11,R12による基準電源電圧V
refの分圧によって設定されており、当該基準レベルモ
電源電圧の変動に応じて変動することになるので、電流
値設定回路は電源電圧の変動に応じて第1及び第2の定
電流源1,2の定電流値を制御できることになる。その結
果、第4図(B)に示すように、三角波の傾斜角が変化
することになる。一方、比較回路3の上限及び下限の比
較基準レベルVU,VLも抵抗R5〜R8による基準電源電圧Vre
fの分圧によって設定されているので、基準電源電圧Vre
fが1/2になれば、上限及び下限の比較基準レベルVU,VL
も1/2になり、その結果三角波のピーク値VPが第4図
(B)に示す如く電源変動前の1/2になる。従って、三
角波の繰返し周期が電源変動前と変動後で同じになるよ
うに三角波の傾斜角を設定することにより、変動前の2
倍(2TO)のパルス幅を有するパルス信号が生成される
ことになるので、ドライブ電圧VDが1/2になってもパル
ス信号による駆動電力は電源変動前と同じになる。 すなわち、三角波生成回路8においては、三角波のピ
ーク値及び傾斜角を電源電圧の変動に応じて制御するこ
とにより、パルス信号による駆動電力を基準電源電圧Vr
efの変動に拘らず常に一定にできるのである。なお、三
角波の傾斜角は第1及び第2の定電流源1,2の定電流値
及びコンデンサC1の容量によって決定される。 再び第1図において、今、駆動信号の信号レベルが第
5図(a)に一定鎖線で示す如く変化したとすると、そ
の駆動信号の極性及び信号レベルに応じたパルス幅の2
つのパルス信号(b),(c)がANDゲート10及びNORゲ
ート11から出力され、それぞれANDゲート13,14の各一入
力となる。駆動信号はコンパレータのCOMP5の比較入力
ともなって、信号基準レベル1/2Vrefに対する極性が判
別される。このコンパレータCOMP5の比較出力(d)を
データ入力とするD−FF12は、三角波生成回路8におけ
るRS−FF4のQ出力(e)を三角波反転信号としてトリ
ガ入力しており、当該Q出力(e)の立下がりのタイミ
ングでQ,出力(f),(g)を発生する。このQ,出
力(f),(g)はゲート制御信号としてANDゲート13,
14に供給される。 なお、上記実施例では、RS−FF4のQ出力(e)を直
線D−FF12のトリガ入力としたが、Q出力(e)の立上
り及び立下りのタイミングでパルスを発生するパルス発
生器を介してD−FF12のトリガ入力とすることも可能で
ある。これによれば、極性判別の周期が1/2となり、分
解能を2倍にできることになる。 D−FF12のQ,出力(f),(g)はモータMの駆動
方向を決定する制御信号となり、例えば駆動信号の信号
レベルが小さくかつその極性が正から負に変るタイミン
グでNORゲート11から第5図(c)に示す如く瞬時に発
生した逆方向駆動のパルス信号(第1番目のパルス)に
対しては、その発生時点では出力(g)が低レベルに
あるので、ANDゲート14はその出力を禁止する動作をな
す。この禁止す理由について以下に説明する。 今、駆動信号の信号レベルが小さくかつその極性が正
から負に変るタイミングで、NORゲートから第5図
(c)に示す如く瞬時に逆方向駆動のパルス信号が発生
した場合を考えるに、モータドライブ回路18では、第5
図(b)に示すパルス信号に応答してトランジスタQ9,Q
12がオン状態となり、モータMを正方向に駆動している
のであるが、第5図(c)に示き逆方向駆動のパルス信
号が発生することで、トランジスタQ9,Q12がオフ状態と
なり、トランジスタQ11,Q10がオン状態となってモータ
Mを逆方向に駆動しようとする。 ここで、トランジスタには一般に、第6図に示す如く
ベース・エミッタ間に容量COが存在することにより、駆
動パルス(a)に応答してオン状態にあるトランジスタ
がパルス(a)の消滅時点からオフ状態に移行するまで
にtOFFなるディレー時間を要する特性を有している。従
って、上述のように、第5図(c)に示す逆方向駆動の
パルス信号が発生することで、トランジスタQ9,Q12がオ
フ状態となり、トランジスタQ11,Q10がオン状態となる
はずなのであるが、上記ディレー時間tOFFによってトラ
ンジスタQ12が瞬時にオフ状態になり得なく、一時的に
トランジスタQ11と同時にオン状態となる期間が生じる
ことになるので、トランジスタQ11,Q12の大電流が流れ
当該トランジスタが破壊に至る場合が生じることにな
る。 ところが、本PWM駆動回路では、ANDゲート13,14を設
け、これらゲート13,14を駆動信号の信号基準レベルに
対する極性判別結果に基づいて制御するようにしたの
で、上記の例の場合には、第5図(c)に示す逆方向駆
動パルス信号の出力をD−FF12の出力(g)に応答し
てANDゲート14で禁止できるから、トランジスタQ12がト
ランジスタQ11と同時にオン状態となることはないので
ある。 また、パワートランジスタQ12,Q10のディレー時間t
OFFを小さくするために、プリドライブ回路17にはトラ
ンジスタQ15及びQ18が設けられている。これらトランジ
スタQ15,Q18はパワートランジスタQ12,Q10の駆動パルス
の消滅に応答して瞬時にオン状態となり、これらトラン
ジスタQ12,Q10のベース・エミッタ間を短絡することに
より上記ディレー時間tOFFを短縮できるのである。トラ
ンジスタのディレー時間tOFFは一般に1〜2μsec位で
あるが、トランジスタQ15及びQ18を設けたことによって
約1/10、即ち100nsec程度に短縮が可能となる。 上述したパワートランジスタの同期ON防止のための他
の実施例を第7図に示す。本図において、先述した如く
モータMの駆動方向に対応した第1及び第2のパルス信
号(a)がANDゲート10及びNORゲート11から出力され、
これらパルス信号はそれぞれ遅延回路23,24で所定時間
τだけ遅延される。これら遅延出力(b)はそれぞれ
3ステートバッファ25,26に供給される。また、第1及
び第2のパルス信号(a)はワンショットマルチバイブ
レータ27,28にもそれぞれ供給される。ワンショットマ
ルチバイブレータ27,28は第1及び第2のパルス信号の
発生時点からその消滅後一定時間、好ましくは遅延回路
23,24の遅延時間τの2倍の時間(2τ)だけ経過
するまでの間低レベルの出力(c)を発生し、バッファ
26,25に供給して遅延回路24,23から出力される第2及び
第1のパルス信号の次段への供給を禁止する。 第8図は第7図の回路の動作波形図であり、図中
(a)〜(c)は第7図の各部信号(a)〜(c)の各
波形をそれぞれ対応して示している。この波形図を参照
して第7図の回路動作を例えばANDゲート10側に関して
説明するならば、パルス信号(a)は遅延回路23で時間
τだけ遅延されてモータMの駆動パルス(b)となる
のであるが、このときワンショットマルチバイブレータ
27から出力される低レベルの禁止信号(c)に応答して
バッファ26が他方の駆動パルスの出力ラインを遮断状態
とする。これにより、駆動パルス(b)の発生前及び発
生後の一定期間(時間τ)の間地方の駆動パルスの出
力が禁止されることになるので、時間τを先述したパ
ワートランジスタQ12,Q10のディレー時間tOFFよりも長
く設定することにより、パワートランジスタQ9とQ
10(又はQ11とQ12)が同時にオン状態となることはない
のである。 なお、先述したように、トランジスタのディレー時間
tOFFは一般に1〜2μsec位であるから、時間τを5
μsec程度に設定するのが望ましい。 第1図において、ANDゲート13,14から出力されるモー
タMの駆動方向に対応した第1及び第2のパルス信号は
補償回路15,16にそれぞれ供給される。これら補償回路1
5,16はモータドライブ回路18における逆起電力供給用ダ
イオードD1,D2でのエネルギー損失分を補償するための
ものである。逆起電力吸収用ダイオードD1,D2でのエネ
ルギー損失はほぼ一定であり、パルス信号のパルス幅が
大きいときには無視し得る程度のものであるが、パルス
幅が小さいときは損失の比率が大きくなってくる。従っ
て、第9図に破線で示すように、パルス信号のパルス幅
が小なる領域でゲインが低下することになるので、パル
ス幅が小さいときに逆起電力供給用ダイオードD1,D2
のエネルギー損失分を補償してやれば良いのである。 ここで、補償回路15の回路動作について第10図の波形
図を参照しつつ説明するばなら、コンデンサC2は定電流
源Iaにより定電流にて充電されており、入力パルス
(a)に応答してトランジスタQ7がオン状態となること
によってコンデンサC2の充電電荷が瞬時に放電され、入
力パルス(a)が消滅した時点から再びコンデンサC2
定電流にて充電される。従って、コンデンサC2の両端電
圧は第10図(b)に示す如く変化する。この両端電圧
(b)はコンパレータCOMP7で基準電圧EOと比較され、
その結果コンパレータCOMP7の出力端には入力パルス
(a)の発生時からその消滅後一定時間Taだけ経過する
までの時間のパルス幅を有するパルス信号(c)が得ら
れることになる。すなわち、入力パルス(a)に対して
一定のパルス幅Taが追加されたことになり、この追加さ
れたパルス幅Ta分に相当するエネルギーによって逆起電
力吸収用ダイオードD1,D2でのエネルギー損失分を補償
できるのである。 第11図には補償回路15,16の入出力特性、即ち入力パ
ルスのパルス幅と追加されるパルス幅との関係が示され
ており、コンデンサC2の両端電圧がコンパレータCOMP7
の基準電圧EOまで低下し得ない程度の入力パルスのパル
ス幅領域ではパルス幅の追加はなく、基準電圧EO以下
零レベルになるまでの領域では追加パルス幅が比較的
に変化し、零レベルに達した以降の領域では追加され
るパルス幅が固定幅となる。すなわち、入力パルスのパ
ルス幅が極めて小さい領域,ではパルス幅の追加が
無かったり、追加パルス幅が比較的に変化するのが、こ
れは入力パルスの立上り及び立下りが急峻ではなく実際
にはなだらかであることに起因するものであり、その結
果領域の範囲では第9図に実線で示す如くゲインを向
上できることになる。 補償回路15,16としては、上記実施例の構成のものに
限定されることなく、例えば第12図に示すように、入力
パルスの立上りエッジに応答して一定のパルス幅Tbを有
するパルス信号を発生するパルス発生回路29と、このパ
ルス発生回路29の出力パルスと入力パルスとの論理和を
とるORゲート30とからなる構成のものであっても良い。
かかる構成においては、入力パルスのパルス幅が上記パ
ルス幅Tbより小なるときには、常時当該パルス幅Tbを有
るパルス信号がORゲート30から出力されることにより、
入力パルス幅が小さいときの逆起電力吸収用ダイオード
D1,D2でのエネルギー損失分の補償が行なわれ、入力パ
ルスのパルス幅が上記パルス幅Tbよりなるときには入力
パルスに対するパルス幅の変更は行なわれない。 なお、上記実施例では、コンパクトディスクを回転駆
動するスピンドルモータの駆動回路に適用した場合につ
いて説明したが、これに限定されるものではなく、ピッ
クアップを駆動するキャリッジモータ、ピックアップに
おける情報読取光のフォーカスやトラッキングの制御を
なすフォーカスアクチュエータやトラッキングアクチュ
エータの駆動回路にも適用可能であり、又コンパクトデ
ィスクプレーヤのみならず種々の機器における各種負荷
の駆動回路に広く適用できるものである。 発明の効果 以上説明したように、本発明によるPWM駆動回路によ
れば、負荷を駆動するパルス信号の生成に三角波信号の
直線部分のみを利用する構成となっているので、三角波
の先端部分にリンギングがのったり、なまりが生じてい
てもこれらの影響を全く受けることはなく、特に駆動信
号の信号レベルが小なるときの入出力特性のリニアリテ
ィを向上できることになる。 また、駆動信号の信号基準レベルに対する極性を判別
し、この判別結果に基づいて駆動方向に対応した駆動パ
ルスのみをパワードライブ段への供給するようにしたの
で、トランジスタのtOFFなるディレー時間に起因するパ
ワードライブ段のトランジスタの同時ONを確実に防止す
ることができる。
DETAILED DESCRIPTION OF THE INVENTION Technical field   The present invention relates to a PWM (pulse width modulation) drive circuit,
A pulse signal with a pulse width according to the signal level of the drive signal
And switch the load based on this pulse signal.
The present invention relates to a PWM drive circuit for driving a drive. Background art   PWM bidirectional as one method to drive loads such as motors
A switching drive system is known. The drive system
Has the advantage of low power loss and low power consumption
It has the following features, especially for vehicles that use a battery as a power source
For driving loads such as motors in equipment and portable equipment
It is for.   Conventionally, as a PWM drive circuit, as shown in FIG.
Generate two triangular wave signals a and b in phase with each other,
One of the square wave signals has a DC bias level
When the bell is high, enter the upper and lower limits of the comparison circuit 100.
Force, and by using the drive signal c as a comparison input,
The pulse width depends on the signal level of the drive signal and the load drive
Obtain a pair of pulse signals d and e corresponding to the moving direction, and
The load is switched and driven based on the pulse signals d and e of
There was one of the composition.   In such a configuration, the signal level of the drive signal c is small.
Range, the tip of the triangular wave signal should be used.
You. However, in the process of generating the triangular wave signal,
Does not have an infinite band, and a ring at the tip of the triangular wave
Avoid ringing or so-called blunting
Therefore, the tip of the triangular wave signal must be used.
In the conventional circuit tail which does not exist, especially the signal level of the drive signal c is
It is said that the linearity of input / output characteristics when it becomes small deteriorates.
There were drawbacks.   By the way, in the power drive stage that drives the load
Is a pair of transformers connected in series to the load.
Two sets of transistors are provided, and each set has different transistors.
Drive current in different directions depending on load when it is turned on by imming
By supplying the
Has become. Here, the transistor is generally shown in FIG.
As shown, t due to the capacitance Co between base and emitterOFF
Has a delay time of
It has the characteristic that it cannot be turned off. This allows
In the power drive stage, when the driving direction is reversed,
Delay time tOFFIf a reverse drive pulse occurs in
Transistors of different groups are temporarily turned on at the same time.
And a large current flows through the transistor,
The randista may be destroyed. Summary of the Invention   The present invention has been made in view of the above points, and the pulse
Use only the linear portion of the triangular wave signal to generate the signal
Due to the input / output especially when the signal level of the drive signal becomes small.
The linearity of force characteristics can be improved, and even power dry
PWM drive that can surely prevent simultaneous turning on of transistor
The purpose is to provide a dynamic circuit.   The PWM drive circuit according to the present invention has almost the same peak value.
Two-phase triangular wave signals with opposite phases are generated, and these two-layer three-wave signals are generated.
Input the upper and lower limits of the comparison circuit for the square wave signals respectively.
By setting the pulse signal according to the signal level of the drive signal.
Drive signal in a configuration that generates
The polarity with respect to the reference level is determined, and based on this determination result
Power drive only the drive pulse corresponding to the drive direction.
It is configured to supply to the stage. Example   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
You.   In FIG. 1, the first constant current source 1 is a transistor.
Q1, QTwoAnd resistance1, RTwoA current mirror circuit consisting of
Has been established. Connected in series with this first constant current source 1.
The second constant current source 2 is a transistor connected in parallel with each other.
QThree, QFourAnd these transistor QThree, QFourAnd resistance RThreeThrough
Transistor Q whose base is commonly connectedFiveAnd each transition
Star emitter resistance RFour, RFiveThe current mirror circuit consists of
The constant current value I of the first constant current source 1Oof
Double current value 2IOIs designed to inhale. First and second
And the second constant current source 1, 2 common connection point, that is, the transistor Q
TwoAnd transistor QThree, QFourCollector common connection point and reference voltage
Condenser, which is a means of storing electricity, is connected to the
C1Is connected.   Capacitor C1The voltage across the1, COMP
TwoComparing the comparison circuit 3 consisting of
Input, ie Comparator COMP1Inverting input and COMPTwoNon
Inverted input. Comparison criteria for the upper and lower limits of the comparison circuit 3
Level VUAnd VLAre four resistors R connected in series with each otherFive
~ 88Set by dividing the reference power supply voltage Vref by
I have. Resistance RFive~ R8Further reduces the reference power supply voltage Vref to approximately 1/2.
Operational amplifier OP with voltage divider and voltage follower circuit configuration1Through 1
Set to / 2Vref. The two comparison outputs of the comparison circuit 3, that is, the
Parator COMP1, COMPTwoEach output of RS-flip-flop
It becomes 4 sets (S) of 4 and a reset (R) input. Step
The output of the lip flop (hereinafter simply referred to as FF) 4 is
Transistor Q6And resistance R9, RTenConsisting of a second constant current source 2
Is supplied to the control circuit 5 that controls activation / deactivation of
You. This control circuit 5 includes a transistor Q6Is the output of FF4
Transistor Q in response toThree, QFourOff
By setting the state, the second constant current source 2 is deactivated.
State.   Emitter resistance R in the second constant current source 2FiveVoltage across
Is an operational amplifier OP with voltage follower circuit configurationTwoInverted input of
ing. Operational amplifier OPTwoIs the resistance R11, R12Reference power source
The comparison reference level is set by dividing the voltage Vref.
The first and second constant current sources 1 and 2 according to the comparison output.
The current value setting circuit 6 for setting the constant current source of
You.   Capacitor C1The voltage between both ends is the operation of the voltage follower circuit configuration.
Amplifier OPThreeWhen it becomes the first phase triangular wave signal φa via
OP amplifierFourAnd resistance R13, R14Inverter consisting of
The phase of the triangular wave signal φa of the first phase is inverted by 7
It becomes the second phase triangular wave signal φb. These triangular wave signals φa,
A direct current bias of 1/2 Vref is applied to φb. Again FF4
The Q output of is added to the Toruga terminal of FF12,
Acts as a number.   Due to the above, the two peak phases are almost equal and opposite to each other.
The triangular wave generation circuit 8 for generating the triangular wave signals φa and φb of
Has been established. In the triangular wave generation circuit 8, a constant current source
IOFirst constant current source 1 and constant current value 2IO2nd constant current
Flow source 2 is provided to control ON / OFF of the second constant current source 2.
By capacitor C1Is charged and discharged with a constant current.
Since it is configured to generate a triangular wave,
When integrating 8 into an IC (integrated circuit), capacitor C1For
And only one terminal pin (terminal 8a in Fig. 1)
There is an advantage to say.   Two-phase triangular wave signals φa and φb are used for comparator COMPThree, COMP
FourAn upper and lower limit comparison reference input of the comparison circuit 9 consisting of
That is, the comparator COMPThree, COMPFourIt becomes each inversion input of. ratio
The comparison input of the comparison circuit 9, that is, the comparator COMPThree, COMPFourof
The drive signal of the motor M, which is a load as each non-inverting input,
No. is resistance RFifteenIs supplied via Comparator COMPThree, C
OMPFourA resistor R is attached to each non-inverting input of16(RFifteen= R16) Through
Reference voltage Vref is applied to the resistor RFifteen, R16of
Since the resistance values are set equal, the drive signal
1 / 2Vref when it becomes the comparison input of the window comparator 9
Will be biased to. That is, the drive signal
The signal reference level becomes 1/2 Vref.   As a result, the circuit reference level of the triangular wave generation circuit 8 is
The comparison reference level of the comparison circuit 3 and the DC via of the drive signal
Level power supply (signal reference level)
It will be set by the resistance voltage division of the voltage Vref. Follow
Even if the power supply voltage fluctuates, two-phase triangular wave signals φa and φ
The relative signal level between b and the drive signal is always kept constant
Will always be stable regardless of fluctuations in the power supply voltage.
The specified circuit operation is performed.   Comparator COMPThreeThe comparison output of AND gate 10 and NOR
It becomes one input of each of the gate 11, and the comparator COMPFourcomparison
The output becomes the other inputs of the AND gate 10 and the NOR gate 11.
As a result, the output terminals of the AND gate 10 and NOR gate 11
Is the first and second pulses corresponding to the driving direction of the motor M.
Signal will be derived.   The drive signal described above is the resistance RFifteenThrough the comparator COM
PFiveIt is also the non-inverting input of. Comparator COMPFiveIs 1
By setting / 2Vref as the inverting input, the signal reference level of the drive signal
Consists of polarity determining means for determining the polarity of the bell
You. Comparator COMPFiveDiscrimination output is D-FF12 data
(D) It becomes an input. D-FF12 is in the triangular wave generation circuit 8
Trigger the RS-FF4 Q output as a triangular wave inversion signal
(T) Input, and its Q and output are AND gates 13 and 14, respectively.
Input. AND gates 13 and 14 are AND gate 10 and NOR gate.
11 output, that is, the first and second pulse signals, respectively.
It is used as the other input, and is based on the Q and output of D-FF12.
Outputs only one of the first and second pulse signals
It constitutes a gate means for applying force.   Each output pulse of AND gates 13 and 14 is
Diode D for absorbing back electromotive force in live circuit 181, DTwo
Compensation Circuit Compensating for Energy Loss Due to Counter Electromotive Force
Supplied to 15,16. In the compensation circuit 15, the AND gate 13
The output pulse of resistor R17Through the transistor Q7Bee
This transistor Q7Is the capacitor CTwoAverage
Column connected. Capacitor CTwoIs the transistor Q7No
Both ends are short-circuited at the
Transistor Q7Is turned off, that is, the AND gate 13
Charged by constant current source Ia from the time the output pulse disappears
Is started. Capacitor CTwoThe voltage across both ends of the comparator
COMP6Inverted input of. Comparator COMP6Is the reference voltage
EOIs a non-inverting input and capacitor CTwoIs the reference voltage
Pressure EOWhen it is lower, a high level pulse signal is generated. So
As a result, from the compensation circuit 15 to the output pulse of the AND gate 13.
In contrast, a pulse with a pulse of almost constant pulse width added
A signal will be output.   Compensation circuit 16 is the same as18, Tran
Jista Q8, Capacitor CThree, Constant current source Ib and comparator
COMP7Compensation circuit 15
Is exactly the same as   Each output pulse of the compensation circuits 15 and 16 is the pre-drive circuit 1
It is supplied to the motor drive circuit 18 via 7. motor
In the drive circuit 18, the motor M is a PNP type transistor.
Q9And NPN transistor QTenAnd PNP transistor Q11
And NPN transistor Q12Between the common connection points of
Has been continued. Transistor Q9, QTen, Q11, Q12Is powered
It is a randista. Transistor Q9, Q11Each emitter of
Direct power VCCAnd each base has its own resistance R19, R
20Power through VCCIt is connected to the. On the other hand, Transi
Star QTen, Q12Each emitter is grounded together and each base is
Resistance Rtwenty one, Rtwenty twoGrounded through and Zener
Diode ZD1, ZDTwoIs connected to each collector via
You. Both ends of the motor M are diodes D for absorbing back electromotive force.1, DTwo
Power through VCCIt is connected to the.   In the pre-drive circuit 17, supplied from the compensation circuit 15.
The pulse signal is a resistance Rtwenty three, Rtwenty fourAnd transistor Q13From
Power transistor Q through the pre-drive stage9Drive
The resistor Rtwenty five~ R
27And transistor Q14Via a pre-drive stage consisting of
Power transistor Q12Drive. This allows you to
A current in the direction of the arrow indicated by the solid line in the figure flows through the motor M,
The motor M is rotationally driven in the positive direction. Also compensation
The pulse signal from the circuit 15 is transferred through the inverter 20 to the transistor.
Jista QFifteenIs also supplied to the motor M to stop the forward drive.
Sometimes the transistor QFifteenTurn on. This
Power transistor QFifteenWill be shorted by
Power transistor Q12Turns off instantly. this
Transistor QFifteenI will explain in detail later why
explain. Transistor QFifteenThe base of the resistance R28Through
Power supply VCCIt is connected to the.   On the other hand, the pulse signal supplied from the compensation route 16 is the resistance R
29, R30And transistor Q16A pre-drive stage consisting of
Through power transistor Q11Drive the
Resistance R after being inverted by barter 2131~ R33And transistor
Q17Power transis via a pre-drive stage consisting of
QTenDrive. As a result, the motor M has a broken line
The current flows in the direction of the arrow indicated by, and the motor M rotates in the opposite direction.
Will be driven. In addition, from the compensation circuit 16 to the constant current source
Transistor Q via inverter 2218Also supplied
When the reverse drive of the motor M is stopped, the transistor
Q18Turn on. This allows the power transistor Q
TenBetween the base and emitter of the transistor Q18By short
Power transistor QTenIs instantly off
State. Transistor Q18The base of the resistance R34Through
Power supply VCCIt is connected to the.   Next, regarding the circuit operation of the PWM drive circuit according to the present invention
explain.   First, the circuit operation of the triangular wave generation circuit 8 is shown in the waveform diagram of FIG.
Will be described with reference to. In the triangular wave generation circuit 8,
2 constant current source 2 is in a deactivated state, that is,
Jista Q6Turning on the transistor QThree, QFourIs off
Sometimes, capacitor C1Is supplied from the first constant current source 1.
Due to the constant current generated, as shown in FIG.
It is charged with a tilt angle. Capacitor C1Voltage across
Upper limit reference level V of comparison circuit 3UWhen the comparator is reached
COMP1Generates a low level pulse (b),
In response to (b), RS-FF4 output (d) goes low
Transition. This allows the transistor Q6Is off
Therefore, the second constant current source 2 is in an activated state,
Star QThree, QFourTurns on and the constant current of the first constant current source 1
The current is drawn in twice as much as the current.   As a result, the capacitor C that was in the charged state until then1Is
At the time of charging, as shown in FIG.
The discharge is performed with the same inclination angle as. Then,
Densa C1Is the lower limit reference level V of the comparison circuit 3LTo
When it reaches Comparator COMPTwoIs a pair-level pulse (c)
Is generated and RS-FF4 is output in response to this pulse (c).
The force (d) transitions to a high level. This allows the transition
Star Q6Turns on and deactivates the second constant current source 2.
Then, again, the capacitor C1Is the first constant current source 1
Charged with a constant inclination angle by a constant current supplied from
Will be done.   In this way, the constant current generated by the first and second constant current sources 1 and 2
Current C1That the charging and discharging operations of
Than the capacitor C1The voltage across both ends is shown by the solid line in Fig. 2 (a).
It changes into a triangular wave as shown in, and the operational amplifier OPThreeThrough
Output as first phase triangular wave signal φa
By the phase inversion at 7, the broken line in FIG.
As shown, is the first phase triangular wave signal φa equal to the peak value?
Output as a triangular wave signal φb of the second phase of the opposite phase
become. These two sets of triangular wave signals φa and φb are output from the comparison circuit 9.
It becomes the reference input.   As a comparison input of the comparison circuit 9, a 1/2 Vref signal reference
A drive signal of a motor having a level is supplied. here
Then, the motor M rotationally drives, for example, a compact disc.
If the spindle motor is
The error obtained by comparing the raw sync signal with the reference sync signal.
Error signal becomes the above drive signal, and based on this error signal
Drive control of the spindle motor is performed.
You. This is the so-called spindle servo.   In FIG. 3, two sets of triangular wave signals φa and φb are crossed.
The point is at 1/2 Vref level, and at this 1/2 Vref level
In contrast, when the signal level of the drive signal is high or low
The PWM operation will be described below.   In the comparison circuit 9, first, the signal level of the drive signal is
As shown by the chain line in Fig. (A), it is higher by the 1/2 Vref level.
If not, the comparator COMPThreeOutput (b) is the drive signal
Signal level of the first phase triangular wave signal φa
When the bell goes low t1Transition from low level to high level
However, the signal level of the triangular wave signal φa is the signal level of the drive signal.
Point tFourMaintain a high level up to. In addition,
Parator COMPFourOutput (c) is the second phase triangular wave signal φ
Time t when the signal level of b exceeds the signal level of the drive signalTwo
Transitions from the high level to the low level with the signal level of the drive signal.
When it becomes lower thanThreeThen transition to high level again.   On the other hand, the signal level of the drive signal is indicated by the double-dashed line in Fig. (A).
In case of lower than 1/2 Vref level as shown and above
If it has the same absolute value level as
COMPThree(D) is the signal level of the first phase triangular wave signal φa.
Time t when the bell exceeds the signal level of the drive signalTwoAt low level
To a high level, the signal level of the triangular wave signal φa changes
Time t when the signal level of the drive signal is exceededThreeUp to high level
Carry. Also, the comparator COMPFourOutput (e) is
The signal level of the two-phase triangular wave signal φb is the signal level of the drive signal.
Time t when the bell is crossed1Transition from high level to low level,
Time t when it becomes lower than the signal level of the drive signalFourHigh again
Transition to bell.   Comparator COMPThree, COMPFourEach output of AND gate 10 and
NOR gate 11 has 2 inputs, AND gate 10 has 2 inputs
When both forces are high level, that is, the signal level of the drive signal is
High level pulse (f) when higher than 1/2 Vref level
NOR gate 11 outputs both when both inputs are low level,
That is, if the signal level of the drive signal is lower than 1/2 Vref level
Outputs high level lus (g). Therefore, AND game
The gate 10 and the NOR gate 11 correspond to the driving direction of the motor M.
The pulse signals (f) and (g) will be output. What
Note that here, only when the signal level of the drive signal is constant,
Pulse width of pulse signals (f) and (g)
Is constant, but this pulse width is the signal of the drive signal.
It is easy to understand that it changes depending on the level.   In this way, the peak values are equal and opposite phases of 2
Generate the two-phase triangular wave signals φa and φb.
To perform PWM operation using the straight line parts of signals φa and φb
Ringing on the tip of the triangular wave
Therefore, even if so-called rounding occurs, the signal level of the drive signal
There is no deterioration in linearity when the bell becomes small, so
is there.   If the reference power supply voltage Vref fluctuates, the PWM
The pulse width of the pulse signal generated by
The drive power due to the loose signal changes according to the fluctuation of the power supply voltage
Will be done. That is, as shown in FIG.
Pulse signal when the drive signal is at a certain signal level
Pulse width of TOThen, the drive voltage by this pulse signal
Force is its pulse width TOAnd drive voltage VD(Reference power supply voltage
Vref) is defined as the product of
Live voltage VDIf, for example, becomes 1/2, the driving power will also be
As shown by the line, it will be halved.   However, in the triangular wave generation circuit 8, the first and the first
Current value setting circuit to set the constant current value of 2 constant current sources 1 and 2
The reference level of 6 is resistance R11, R12Reference power supply voltage V
It is set by the partial pressure of ref.
Since it fluctuates according to the fluctuation of the power supply voltage, the current
The value setting circuit adjusts the first and second constants according to the fluctuation of the power supply voltage.
The constant current value of the current sources 1 and 2 can be controlled. The result
As a result, the inclination angle of the triangular wave changes, as shown in Fig. 4 (B).
Will be done. On the other hand, the ratio of the upper limit and the lower limit of the comparison circuit 3
Comparative reference level VU, VLAlso resistance RFive~ R8Reference power supply voltage Vre
Since it is set by dividing the voltage of f, the reference power supply voltage Vre
If f becomes 1/2, the upper and lower comparison reference levels VU, VL
Also becomes 1/2, and as a result, the peak value V of the triangular wavePIs Fig. 4
As shown in (B), it is half that before the power supply fluctuation. Therefore, three
The repetition cycle of the angular wave is the same before and after the power fluctuation.
By setting the inclination angle of the triangle wave,
Double (2TO), A pulse signal having a pulse width of
Drive voltage VDEven if it becomes 1/2
The driving power due to the output signal becomes the same as before the power supply change.   That is, in the triangular wave generation circuit 8, the triangular wave
The peak value and tilt angle can be controlled according to the fluctuation of the power supply voltage.
The drive power by the pulse signal is
It can be kept constant regardless of changes in ef. Three
The angle of inclination of the angular wave is the constant current value of the first and second constant current sources 1 and 2.
And capacitor C1Determined by the capacity of.   Again in FIG. 1, the signal level of the drive signal is now
If it changes as shown by the chain line in Fig. 5 (a),
2 of pulse width according to the polarity and signal level of the drive signal of
Two pulse signals (b) and (c) are connected to the AND gate 10 and NOR gate.
Output from the gate 11 and each of the AND gates 13 and 14
Help. Drive signal is COMP of comparatorFiveComparison input
Therefore, the polarity with respect to the signal reference level 1/2 Vref is known.
Separated. This comparator COMPFiveComparison output (d)
D-FF12, which is used as data input, is stored in the triangular wave generation circuit 8.
RS-FF4 Q output (e)
Is input and the timing of the fall of the Q output (e)
Q, outputs (f) and (g) are generated. This Q, out
Forces (f) and (g) are AND gates 13 as gate control signals.
Supplied to 14.   In the above embodiment, the Q output (e) of RS-FF4 is directly changed.
Trigger input of line D-FF12, but rising of Q output (e)
Pulse generation that generates pulses at the rising and falling timings
It is also possible to use it as a trigger input for the D-FF12 via a living instrument.
is there. According to this, the cycle of polarity determination is halved,
You will be able to double the resolution.   Q of D-FF12, output (f), (g) drive motor M
It becomes the control signal that determines the direction, for example, the signal of the drive signal.
Timin whose level is small and whose polarity changes from positive to negative
The NOR gate 11 instantly fires as shown in Fig. 5 (c).
In the generated reverse drive pulse signal (first pulse)
On the other hand, at the time of occurrence, the output (g) goes low.
Therefore, the AND gate 14 does not operate to prohibit its output.
You. The reason for prohibiting this will be described below.   Now, the signal level of the drive signal is low and its polarity is positive.
From the NOR gate at the timing of changing from negative to negative
Instantaneous reverse drive pulse signal is generated as shown in (c).
In the case of doing so, in the motor drive circuit 18, the fifth
Transistor Q in response to the pulse signal shown in FIG.9, Q
12Is turned on and the motor M is being driven in the forward direction.
However, the reverse drive pulse signal shown in Fig. 5 (c) is used.
Signal is generated, the transistor Q9, Q12Is off
Becomes, transistor Q11, QTenTurns on and the motor
Attempts to drive M in the opposite direction.   Here, the transistor is generally as shown in FIG.
Capacitance C between base and emitterOBy the existence of
Transistor in the on state in response to the dynamic pulse (a)
From the time of disappearance of pulse (a) to the off state
To tOFFIt has the characteristic that it requires a delay time. Obedience
Therefore, as described above, the reverse drive shown in FIG.
When a pulse signal is generated, the transistor Q9, Q12But
Turned off and transistor Q11, QTenTurns on
It should be, but the above delay time tOFFBy tiger
Transistor Q12Cannot be turned off instantly, and temporarily
Transistor Q11At the same time, there is a period in which it is in the ON state
So transistor Q11, Q12Large current flows
The transistor may be destroyed.
You.   However, in this PWM drive circuit, AND gates 13 and 14 are installed.
The gates 13 and 14 to the signal reference level of the drive signal.
It was controlled based on the result of polarity discrimination
In the case of the above example, the reverse drive shown in FIG.
Responding the output of the motion pulse signal to the output (g) of D-FF12
Since it can be prohibited by AND gate 14, transistor Q12Is
Transistor Q11At the same time, it will not be turned on.
is there.   Also, power transistor Q12, QTenDelay time t
OFFIn order to reduce the
Transistor QFifteenAnd Q18Is provided. These transitions
Star QFifteen, Q18Is the power transistor Q12, QTenDrive pulse of
In response to the disappearance of the
Jista Q12, QTenTo short the base and emitter of
From the above delay time tOFFCan be shortened. Tiger
Delay time of register tOFFIs generally about 1-2 μsec
There is a transistor QFifteenAnd Q18By providing
It can be shortened to about 1/10, that is, about 100 nsec.   Others for preventing the power transistor synchronization ON
An example of is shown in FIG. In this figure, as described above
First and second pulse signals corresponding to the driving direction of the motor M
No. (a) is output from AND gate 10 and NOR gate 11,
These pulse signals are delayed by the delay circuits 23 and 24 for a predetermined time.
τOOnly delayed. These delayed outputs (b) are
It is supplied to the 3-state buffers 25 and 26. Also, the first and
And the second pulse signal (a) is a one-shot multi-vibe
It is also supplied to the vibrators 27 and 28, respectively. One shot
The multivibrator 27, 28 is used for the first and second pulse signals.
From the time of occurrence to a certain time after its disappearance, preferably a delay circuit
23,24 delay time τOTwice the time (2τO) Just passed
Generate low level output (c) until
The second and the second output supplied from the delay circuits 24 and 23 to the 26 and 25
The supply of the first pulse signal to the next stage is prohibited.   FIG. 8 is an operation waveform diagram of the circuit shown in FIG.
(A) to (c) are the signals (a) to (c) of FIG.
The waveforms are shown correspondingly. See this waveform diagram
Then, the circuit operation of FIG.
To explain, the pulse signal (a) is delayed by the delay circuit 23.
τOIs delayed only to become the drive pulse (b) for the motor M.
But at this time, one-shot multi-vibrator
In response to the low level inhibit signal (c) output from 27
Buffer 26 shuts off the output line of the other drive pulse
And As a result, before and after the drive pulse (b) is generated.
A certain period after birth (time τO) Between local drive pulses
Since the force will be banned, time τOOf the above
Work transistor Q12, QTenDelay time tOFFLonger than
Power transistor Q9And Q
Ten(Or Q11And Q12) Are never turned on at the same time
It is.   As mentioned above, the delay time of the transistor
tOFFIs generally about 1 to 2 μsec, so time τO5
It is desirable to set it to about μsec.   In FIG. 1, the mode output from AND gates 13 and 14 is
The first and second pulse signals corresponding to the driving direction of
It is supplied to the compensation circuits 15 and 16, respectively. These compensation circuits 1
5, 16 are counter electromotive force supply inductors in the motor drive circuit 18.
Iod D1, DTwoTo compensate for the energy loss in
Things. Counter electromotive force absorption diode D1, DTwoEnergy in
The rugie loss is almost constant, and the pulse width of the pulse signal is
Pulses that are negligible when large
When the width is small, the loss ratio becomes large. Follow
Then, as shown by the broken line in FIG. 9, the pulse width of the pulse signal
Since the gain will decrease in the area where
Diode D for supplying back electromotive force when width is small1, DTwoso
You just have to compensate for the energy loss.   Here, regarding the circuit operation of the compensation circuit 15, the waveform of FIG.
If you explain with reference to the figure, the capacitor CTwoIs a constant current
Charged at constant current by source Ia, input pulse
Transistor Q in response to (a)7Is turned on
By capacitor CTwoCharge is instantly discharged and
When the force pulse (a) disappears, the capacitor C is restarted.TwoIs
It is charged with a constant current. Therefore, the capacitor CTwoOf both ends
The pressure changes as shown in FIG. 10 (b). This voltage across
(B) Comparator COMP7With reference voltage EOCompared to
As a result comparator COMP7Input pulse at the output of
After the occurrence of (a), a certain time Ta elapses after the disappearance.
A pulse signal (c) having a pulse width of up to
Will be. That is, for the input pulse (a)
This means that a constant pulse width Ta has been added.
The counter electromotive force is generated by the energy corresponding to the pulse width Ta
Force absorption diode D1, DTwoCompensation for energy loss in
You can.   FIG. 11 shows the input / output characteristics of the compensation circuits 15 and 16, that is, the input parameters.
The relationship between the pulse width of the pulse and the added pulse width is shown.
The capacitor CTwoThe voltage across both ends of the comparator COMP7
Reference voltage EOPulse of the input pulse
In the pulse width region, the pulse width is not added and the reference voltage EOLess than
In the area until reaching the zero level, the additional pulse width is relatively
Changes to and is added in the area after reaching the zero level.
The pulse width is fixed. That is, the input pulse
In the region where the pulse width is extremely small, additional pulse width
This is because there is nothing or the additional pulse width changes relatively.
This is because the rising and falling edges of the input pulse are not sharp
Is due to the fact that the
In the result area, the gain is adjusted as shown by the solid line in FIG.
You can do it.   As the compensating circuits 15 and 16, those having the configuration of the above embodiment
Without limitation, for example, as shown in FIG.
Has a constant pulse width Tb in response to the rising edge of the pulse.
Pulse generator circuit 29 that generates a pulse signal for
The logical sum of the output pulse and the input pulse of the pulse generator 29
It may be configured with the OR gate 30.
In such a configuration, the pulse width of the input pulse is
If it is smaller than the pulse width Tb, the pulse width Tb is always
By outputting the pulse signal from the OR gate 30,
Diode for absorbing back electromotive force when input pulse width is small
D1, DTwoThe energy loss in the
Input when the pulse width of the pulse exceeds the above pulse width Tb.
No change in pulse width is made for the pulse.   In the above example, the compact disc was rotated.
When applied to the drive circuit of a moving spindle motor
However, the present invention is not limited to this.
For carriage motors and pickups that drive backup
Control of focus and tracking of information reading light in
Eggplant focus actuator and tracking actuator
It can also be applied to the drive circuit of the data,
Various loads not only on the sprayer but also on various devices
It is widely applicable to the drive circuit of. The invention's effect   As described above, the PWM drive circuit according to the present invention
The triangular wave signal to generate the pulse signal that drives the load.
Since it is configured to use only the straight line part, the triangular wave
There is ringing or bluntness on the tip of the
However, it is not affected by any of these, especially the drive signal.
Of the input / output characteristics when the signal level of the signal decreases
It will be possible to improve.   In addition, the polarity of the drive signal with respect to the signal reference level is determined
The drive pattern corresponding to the drive direction based on this determination result.
I decided to supply only Ruth to the power drive stage
And the transistor tOFFDue to the delay time
Surely prevent the transistors in the word drive stage from turning on simultaneously.
Can be

【図面の簡単な説明】 第1図は本発明の一実施例を示す回路図、第2図は第1
図における三角波生成回路の回路動作を説明するための
各部波形図、第3図はPWM動作による負荷の駆動方向に
対応した2つのパルス信号の生成動作を説明するための
各部波形図、第4図(A),(B)は電源電圧の変動に
対応して三角波の傾斜角及びピーク値を変化せしめる動
作を説明するための波形図、第5図はトランジスタのt
OFFディレー時間に起因するドライブ段のパワートラン
ジスタの同時ON防止回路の回路動作を説明するための各
部波形図、第6図はトランジスタのtOFFディレー時間に
ついて説明するための図、第7図は同時ON防止回路の他
の実施例を示すブロック図、第8図は第7図の回路動作
を説明するための各部波形図、第9図は逆起電力吸収用
ダイオードでの逆起電力によるエネルギー損失に起因す
るゲインの変化を示す図、第10図は逆起電力吸収用ダイ
オードでの逆起電力によるエネルギー損失分を補償する
補償回路の回路動作を説明するための波形図、第11図は
かかる補償回路の入出力特性を示す図、第12図はかかる
補償回路の他の実施例を示すブロック図、第13図は従来
例及びその動作を説明するための図である。 主要部分の符号の説明 1……第1の定電流源 2……第2の定電流源 3,9……比較回路 8……三角波生成回路 15,16……補償回路 17……プリドライブ回路 18……モータドライブ回路
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
FIG. 4 is a waveform chart of each part for explaining the circuit operation of the triangular wave generation circuit in the figure, and FIG. 3 is a waveform diagram of each part for explaining the operation of generating two pulse signals corresponding to the drive direction of the load by the PWM operation, FIG. (A) and (B) are waveform charts for explaining the operation of changing the inclination angle and the peak value of the triangular wave in response to the fluctuation of the power supply voltage, and FIG.
Waveform diagram of each part for explaining the circuit operation of the simultaneous ON prevention circuit of the power transistors in the drive stage due to the OFF delay time, FIG. 6 is a diagram for explaining the t OFF delay time of the transistor, and FIG. FIG. 8 is a block diagram showing another embodiment of the ON prevention circuit, FIG. 8 is a waveform chart of each part for explaining the circuit operation of FIG. 7, and FIG. 9 is energy loss due to counter electromotive force in the counter electromotive force absorption diode. Fig. 10 shows the change in gain caused by the above, Fig. 10 is a waveform diagram for explaining the circuit operation of the compensation circuit that compensates the energy loss due to back electromotive force in the back electromotive force absorption diode, and Fig. 11 is such FIG. 12 is a diagram showing input / output characteristics of the compensation circuit, FIG. 12 is a block diagram showing another embodiment of the compensation circuit, and FIG. 13 is a diagram for explaining a conventional example and its operation. Explanation of symbols of main parts 1 ... First constant current source 2 ... Second constant current source 3,9 ... Comparison circuit 8 ... Triangular wave generation circuit 15,16 ... Compensation circuit 17 ... Pre-drive circuit 18: Motor drive circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 公人 川越市大字山田字西町25番地1 パイオ ニア株式会社川越工場内 (72)発明者 並木 章男 川越市大字山田字西町25番地1 パイオ ニア株式会社川越工場内 審査官 有泉 良三 (56)参考文献 特開 昭60−153219(JP,A) 特開 昭54−80657(JP,A) 特開 昭54−100653(JP,A)   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Kobayashi               Kawagoe City, Yamada, Nishimachi 25-1, Pio               Near Kawagoe Factory (72) Inventor Akio Namiki               Kawagoe City, Yamada, Nishimachi 25-1, Pio               Near Kawagoe Factory                    Examiner Ryozo Arizumi                (56) References JP-A-60-153219 (JP, A)                 JP 54-80657 (JP, A)                 JP-A-54-100653 (JP, A)

Claims (1)

(57)【特許請求の範囲】 1.駆動信号の信号レベルに応じたパルス幅のパルス信
号を生成し、このパルス信号に基づいて負荷をスイッチ
ング駆動するPWM(パルス幅変調)駆動回路であって、
ピーク値がほぼ等しく互いに逆相の2相の三角波信号を
発生する三角波生成手段と、前記2相の三角波信号をそ
れぞれ上限及び下限の基準入力としかつ前記駆動信号を
比較入力とする比較回路と、前記比較回路の出力に基づ
いて前記負荷に前記駆動方向に対応した第1及び第2の
パルス信号を出力する第1のゲート手段と、前記駆動信
号の信号基準レベルに対する極性をデータ入力とし、前
記三角波生成手段から出力される三角波反転信号をトリ
ガ入力とする入力信号極性判別手段と、前記入力信号極
性判別手段の判別結果に基づいて前記第1及び第2のパ
ルス信号のうちいずれか一方のみを出力する第2のゲー
ト手段とを含み、前記第2のゲート手段の出力に基づい
て前記負荷を駆動することを特徴とするPWM駆動回路。
(57) [Claims] A PWM (pulse width modulation) drive circuit for generating a pulse signal having a pulse width according to the signal level of a drive signal and switching-driving a load based on the pulse signal,
Triangular wave generating means for generating two-phase triangular wave signals having substantially equal peak values and opposite phases to each other; and a comparison circuit using the two-phase triangular wave signals as upper and lower reference inputs and the drive signal as a comparison input, respectively. First gate means for outputting first and second pulse signals corresponding to the drive direction to the load based on an output of the comparison circuit; and a polarity of the drive signal with respect to a signal reference level as a data input, Only one of the first and second pulse signals is input based on the determination result of the input signal polarity determination means that uses the triangular wave inversion signal output from the triangular wave generation means as a trigger input. A PWM drive circuit comprising: second gate means for outputting, and driving the load based on an output of the second gate means.
JP60145075A 1985-07-02 1985-07-02 PWM drive circuit Expired - Lifetime JP2688746B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60145075A JP2688746B2 (en) 1985-07-02 1985-07-02 PWM drive circuit
US06/881,540 US4823056A (en) 1985-07-02 1986-07-02 Pulse-width modulation drive circuit
EP86305141A EP0208508B1 (en) 1985-07-02 1986-07-02 Pulse-width modulation drive circuit
EP91200592A EP0437300A1 (en) 1985-07-02 1986-07-02 Pulse-width modulation drive circuit
DE86305141T DE3689210T2 (en) 1985-07-02 1986-07-02 Pulse width modulation drive circuit.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60145075A JP2688746B2 (en) 1985-07-02 1985-07-02 PWM drive circuit

Publications (2)

Publication Number Publication Date
JPS626525A JPS626525A (en) 1987-01-13
JP2688746B2 true JP2688746B2 (en) 1997-12-10

Family

ID=15376801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60145075A Expired - Lifetime JP2688746B2 (en) 1985-07-02 1985-07-02 PWM drive circuit

Country Status (1)

Country Link
JP (1) JP2688746B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002230905A (en) 2001-01-29 2002-08-16 Niigata Seimitsu Kk Device and method for reproducing voice
WO2021065965A1 (en) * 2019-09-30 2021-04-08 ヤマハ株式会社 Class-d amplifier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153219A (en) * 1984-01-23 1985-08-12 Tamagawa Seiki Kk Generating circuit of pulse width modulating signal

Also Published As

Publication number Publication date
JPS626525A (en) 1987-01-13

Similar Documents

Publication Publication Date Title
US4651269A (en) Current flow reversing circuit
US4823056A (en) Pulse-width modulation drive circuit
JPS58172992A (en) Drive circuit for motor
JP2688746B2 (en) PWM drive circuit
US6177814B1 (en) Semiconductor integrated circuit device
JP3311314B2 (en) Head return circuit with hold function
US7630616B2 (en) Coil load driving circuit and optical disc device
JPS6149694A (en) Drive device for dc motor
JP2717498B2 (en) Bidirectional chopper transconductance amplifier
US5850129A (en) Drive circuit for a three-phase brushless motor
JPH0710043B2 (en) PWM drive circuit
JPS626522A (en) Triangle wave generating circuit
JPH0469449B2 (en)
JPH0476534B2 (en)
US6731449B2 (en) Magnetic recording writing circuit
JPS626524A (en) Pwm drive circuit
JP3185229B2 (en) Pulse signal processing circuit
JPH067648B2 (en) Switching drive circuit
JP3443591B2 (en) Coil load drive circuit
JPH0452714B2 (en)
JP2771605B2 (en) Charge / discharge control circuit
EP0437300A1 (en) Pulse-width modulation drive circuit
KR900003382Y1 (en) Motor synchronizing circuit for double deck
JPS626529A (en) Switching drive circuit
JPS61278979A (en) Pulse peak holding circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term