JP2685962B2 - Encoder error detection device - Google Patents
Encoder error detection deviceInfo
- Publication number
- JP2685962B2 JP2685962B2 JP13021690A JP13021690A JP2685962B2 JP 2685962 B2 JP2685962 B2 JP 2685962B2 JP 13021690 A JP13021690 A JP 13021690A JP 13021690 A JP13021690 A JP 13021690A JP 2685962 B2 JP2685962 B2 JP 2685962B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- phase
- phase pulse
- signal
- encoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力軸の回転に応じて、A相とB相、それ
にZ相の3種パルス信号を発生するパルス発生器をセン
サ本体とした、いわゆるパルスカウント型ロータリーエ
ンコーダの異常検出装置に係り、特に産業用ロボットの
制御用に好適なロータリーエンコーダの異常検出装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention provides a pulse generator for generating three kinds of pulse signals of A phase, B phase, and Z phase according to the rotation of an input shaft as a sensor body. The present invention relates to a so-called pulse count type rotary encoder abnormality detecting device, and more particularly to a rotary encoder abnormality detecting device suitable for controlling an industrial robot.
例えば、産業用ロボットなどにおいては、その制御に
幾つかのロータリーエンコーダを必要とするが、このと
き、これらのロータリーエンコーダとしては、コストや
信号処理速度の点から、主として上記としたパルスカウ
ント型ロータリーエンコーダが主として用いられてい
る。For example, an industrial robot or the like needs some rotary encoders for its control. At this time, these rotary encoders mainly use the pulse counting type rotary encoders described above in terms of cost and signal processing speed. Encoders are mainly used.
ところで、このような産業用ロボットなどでは、ロー
タリーエンコーダによる位置検出が正確に得られなくな
ると、ロボットの動きが異常になり、危険な事態発生の
虞れを生じる。By the way, in such an industrial robot, if the position detection by the rotary encoder cannot be accurately obtained, the movement of the robot becomes abnormal, which may cause a dangerous situation.
そこで、エンコーダを常時監視し、異常発生に備える
必要があるが、このようなエンコーダの異常検出装置の
従来技術としては、例えば、特開平1−197813号公報に
記載のように、上記のようなパルスカウント型ロータリ
ーエンコーダに対して、検出位置を絶対位置データとし
て出力する、いわゆるアブソリュート型のロータリーエ
ンコーダを組み合わせ、これら複数のエンコーダの検出
結果を常時比較して異常を検出する装置が知られてい
る。Therefore, it is necessary to constantly monitor the encoder to prepare for the occurrence of an abnormality. As a conventional technique of such an encoder abnormality detection device, for example, as described in JP-A-1-197813, There is known a device that combines a pulse count type rotary encoder with a so-called absolute type rotary encoder that outputs the detected position as absolute position data, and constantly compares the detection results of these plural encoders to detect an abnormality. .
上記従来技術は、本来のエンコーダに加えて、かなり
高価なアブソリュート型のロータリーエンコーダが必要
になる点について配慮がされておらず、著しいコストア
ップを伴うという問題があった。The above-mentioned conventional technique does not take into consideration the fact that a considerably expensive absolute type rotary encoder is required in addition to the original encoder, and there is a problem that the cost is significantly increased.
本発明の目的は、本来のパルスカウント型エンコーダ
だけで確実に異常が検出でき、充分な信頼姓を持ったエ
ンコーダ異常検出装置をローコストで提供するにある。An object of the present invention is to provide an encoder abnormality detection device that can detect an abnormality reliably only with an original pulse count type encoder and has sufficient reliability, at low cost.
上記目的を達成するため、本発明は、パルスカウント
型エンコーダのパルス発生器から出力されるA相パルス
信号とB相パルス信号によってインクリメントされるア
ップダウンカウンタのカウントデータを所定の定数デー
タと比較し、このカウントデータの数値が、上記パルス
発生器の入力軸が1回転したときに発生する上記A相パ
ルス信号とB相パルス信号の個数から定まる第1の所定
値を越えたときと、上記Z相パルス信号が発生した時点
での上記カウントデータ値が、上記パルス発生器の入力
軸が1回転したときに発生する上記A相パルス信号とB
相パルス信号の個数から定まる第2の所定値及び数値0
のいずれとも一致しなかったとき、異常検出出力が発生
されるようにしたものである。To achieve the above object, the present invention compares the count data of an up-down counter incremented by the A-phase pulse signal and the B-phase pulse signal output from the pulse generator of the pulse count type encoder with predetermined constant data. , When the numerical value of the count data exceeds a first predetermined value determined by the number of the A-phase pulse signal and the B-phase pulse signal generated when the input shaft of the pulse generator makes one rotation, The count data value at the time when the phase pulse signal is generated is the A phase pulse signal and the B phase signal generated when the input shaft of the pulse generator makes one rotation.
Second predetermined value and numerical value 0 determined from the number of phase pulse signals
When any of the above does not match, an abnormality detection output is generated.
エンコーダを構成するパルス発生器から出力されるA
相、B相、それにZ相の各パルス信号についてみると、
パルス発生器が1回転したとき発生されるA相とB相の
パルス信号の個数をNとすれば、2個のZ相パルス信号
間でのA相とB相のパルス信号によるカウント値は、必
ず−N、O、Nのいずれかになる筈ではある。A output from the pulse generator that constitutes the encoder
Looking at each phase, B phase, and Z phase pulse signal,
If the number of A-phase and B-phase pulse signals generated when the pulse generator makes one rotation is N, the count value of the A-phase and B-phase pulse signals between the two Z-phase pulse signals is It must be -N, O, or N.
従って、このカウント値が−Nよりも小さくなった
り、Nよりも大きくなったとすれば、パルス発生器が1
回転以上したにも係らずZ相パルス信号が発生されなか
ったことを意味し、他方、それが、−N、O、Nのいず
れとも一致しなかったときは、パルス発生器の回転にも
係らずA相とB相の少なくとも一方のパルス信号が正し
く発生されなかったことを意味するので、これらの判定
により異常を検出できる。Therefore, if the count value becomes smaller than -N or becomes larger than N, the pulse generator is set to 1
This means that the Z-phase pulse signal was not generated despite the rotation or more. On the other hand, when it did not match with any of -N, O, and N, it was related to the rotation of the pulse generator. Since it means that the pulse signal of at least one of the A phase and the B phase was not correctly generated, the abnormality can be detected by these determinations.
そして、このとき、本発明では、エンコーダのパルス
発生器から出力されるA相パルス信号とB相パルス信
号、それに上記Z相パルス信号の3種の信号のうち、2
種の信号に同時に異常が発生する確率が極めて低いこと
から、充分な異常検出精度を容易に得ることができる。At this time, according to the present invention, 2 out of 3 kinds of signals of the A phase pulse signal and the B phase pulse signal and the Z phase pulse signal output from the pulse generator of the encoder are used.
Since the probability of abnormalities occurring simultaneously in the seed signals is extremely low, sufficient abnormality detection accuracy can be easily obtained.
以下、本発明によるエンコーダ異常検出装置につい
て、図示の実施例により詳細に説明する。Hereinafter, an encoder abnormality detection device according to the present invention will be described in detail with reference to the illustrated embodiments.
第1図は本発明の一実施例で、産業用ロボットのマニ
プレータ駆動用モータの制御に本発明を適用したもの
で、ロボット制御装置から与えられる位置指令は加算器
10に入力され、位置フィードバック値との偏差に変換さ
れ、この偏差に応じてモータ制御回路11がモータ電流を
出力し、モータ12を駆動する。そして、このモータ12の
回転をパルス発生器13でA相パルス信号とB相パルス信
号として検出し、エンコーダ信号処理回路14でUPパルス
信号とDWUNパルス信号に変換した後、アップダウンカウ
ンタ15に入力して位置フィードバック値を得るようにな
っており、これにより位置指令に対応したモータ12の制
御が得られるようになっている。FIG. 1 is an embodiment of the present invention, in which the present invention is applied to control of a manipulator driving motor of an industrial robot, and a position command given from a robot controller is an adder.
The value is input to 10 and converted into a deviation from the position feedback value, and the motor control circuit 11 outputs a motor current according to the deviation and drives the motor 12. Then, the rotation of the motor 12 is detected by the pulse generator 13 as the A-phase pulse signal and the B-phase pulse signal, converted into the UP pulse signal and the DWUN pulse signal by the encoder signal processing circuit 14, and then input to the up-down counter 15. Then, the position feedback value is obtained, whereby the control of the motor 12 corresponding to the position command can be obtained.
次に、16はエンコーダ信号異常検出回路で、エンコー
ダ信号処理回路14から出力されているUPパルス信号とDW
UNパルス信号及びパルス発生器13から直接発生されてい
るZ相パルス信号とを入力し、後述する演算処理により
異常検出を行い、異常発生時にエンコーダ異常信号を出
力する働きをする。Next, 16 is an encoder signal abnormality detection circuit, which detects the UP pulse signal and DW output from the encoder signal processing circuit 14.
The UN pulse signal and the Z-phase pulse signal generated directly from the pulse generator 13 are input, abnormality is detected by the arithmetic processing described later, and an encoder abnormality signal is output when the abnormality occurs.
また、17は異常処理回路で、エンコーダ信号異常検出
回路16からエンコーダ異常信号が入力されたとき、これ
に応じてモータ12の制御系に所定の信号を送り、モータ
12の駆動を禁止するなどの所定の異常処理を行う。Further, 17 is an abnormality processing circuit, which sends a predetermined signal to the control system of the motor 12 when the encoder abnormality signal is input from the encoder signal abnormality detection circuit 16 and
Perform predetermined error processing such as prohibiting driving of 12.
次に、この実施例の動作について、さらに詳しく説明
する。Next, the operation of this embodiment will be described in more detail.
パルス発生器13からは、モータ12が回転するにつれて
A相、B相、Z相の3種のパルス信号が発生するが、こ
れらの信号は、第2図に示すような関係になっている。
すなわち、A相とB相のパルス信号は互いに90度の位相
差をもち、且つ、これらの信号の位相関係は、パルス発
生器13が一方向(正方向)に回転したときには、A相の
パルス信号が進み位相をとり、反対方向(負方向)のと
きにはB相のパルス信号が進み位相となる。そして、こ
れらのA相とB相のパルス信号は、上記したように、パ
ルス発生器13が1回転する間に、それぞれN個発生す
る。The pulse generator 13 generates three types of pulse signals of A phase, B phase, and Z phase as the motor 12 rotates, and these signals have a relationship as shown in FIG.
That is, the A-phase and B-phase pulse signals have a phase difference of 90 degrees with each other, and the phase relationship between these signals is such that when the pulse generator 13 rotates in one direction (forward direction), the A-phase pulse signal The signal has a lead phase, and when in the opposite direction (negative direction), the B-phase pulse signal has a lead phase. Then, as described above, N number of these A-phase and B-phase pulse signals are generated during one rotation of the pulse generator 13.
他方、Z相パルス信号は、パルス発生器13が1回転す
る毎に1個発生するが、この実施例では、このときのZ
相パルス信号は、図示のように、A相パルス信号に同期
して発生するようになっている。On the other hand, one Z-phase pulse signal is generated each time the pulse generator 13 makes one revolution, but in this embodiment, Z pulse at this time is generated.
As shown in the figure, the phase pulse signal is generated in synchronization with the A phase pulse signal.
次に、第3図はエンコーダ信号処理回路14の一実施例
で、この回路は、図示のように、2個のDフリップ・フ
ロップ14a、14bと1個のクロック信号発生器14c、3個
のインバータ14e、14f、14gと5個のアンド回路14h、14
i、14j、14k、14l、14m、それに2個のオア回路14n、14
pとで構成されている。そして、このとき、クロック信
号発生器14cによるクロック信号の周波数は、A相とB
相のパルス信号の起こり得る最大の周波数に比して充分
に高い周波数になるように選ばれている。Next, FIG. 3 shows an embodiment of the encoder signal processing circuit 14, which comprises two D flip-flops 14a and 14b, one clock signal generator 14c and three D flip-flops 14a and 14b as shown. Inverters 14e, 14f, 14g and five AND circuits 14h, 14
i, 14j, 14k, 14l, 14m, and two OR circuits 14n, 14
It consists of p and. At this time, the frequencies of the clock signals generated by the clock signal generator 14c are A phase and B phase.
The frequency is chosen to be sufficiently high compared to the maximum possible frequency of the phase pulse signal.
まず、B相パルス信号をDフリップ・フロップ14aに
入力し、さらにその出力を次のDフリップ・フロップ14
bに入力することにより、このB相パルス信号のクロッ
ク信号に同期した信号を作り出す。そして、これらDフ
リップ・フロップ14a、14bの出力をインバータ14f、14g
とアンド回路14h、14iからなる回路で処理することによ
り、それぞれB相パルス信号の立上りと立ち下がり時
に、クロック信号に同期して現われる立ち上がりパルス
と立ち下がりパルスがアンド回路14h、14iから出力され
る。First, the B-phase pulse signal is input to the D flip-flop 14a, and the output is further input to the next D flip-flop 14a.
By inputting to b, a signal synchronized with the clock signal of this B-phase pulse signal is produced. Then, the outputs of these D flip-flops 14a and 14b are converted into inverters 14f and 14g.
The AND circuit 14h, 14i outputs a rising pulse and a falling pulse which appear in synchronism with the clock signal at the rising and falling edges of the B-phase pulse signal, respectively. .
次に、これらの立ち上がりパルスと立ち下がりパルス
を、インバータ14eの出力を含むA相パルス信号と共
に、アンド回路14j〜14mと、オア回路14n、14pとからな
る回路で処理し、これらのオア回路14n、14pの出力から
UPパルス信号とDOWNパルス信号をそれぞれ得るのであ
る。Next, the rising pulse and the falling pulse are processed together with the A-phase pulse signal including the output of the inverter 14e by a circuit composed of AND circuits 14j to 14m and OR circuits 14n and 14p, and these OR circuits 14n are processed. From the 14p output
The UP pulse signal and the DOWN pulse signal are obtained respectively.
従って、このエンコーダ信号処理回路14は、A相パル
ス信号がレベル“1"のとき、B相パルス信号が立ち上が
った場合にはエンコーダが正方向に回転したものとして
UPパルス信号を1パルス出力し、反対にA相パルス信号
がレベル“0"のとき、B相パルス信号が立ち上がった場
合にはエンコーダが負方向に回転したものとしてDOWNパ
ルス信号を1パルス出力するように動作することにな
る。そして、この結果、エンコーダが1回転したときに
は、それぞれUPパルス信号とDONWパルス信号のパルス個
数は2N個となる。Therefore, this encoder signal processing circuit 14 assumes that the encoder has rotated in the positive direction when the B-phase pulse signal rises when the A-phase pulse signal is at level "1".
One pulse of UP pulse signal is output, and conversely, when the phase A pulse signal is at level "0" and the phase B pulse signal rises, it is assumed that the encoder has rotated in the negative direction and one pulse of DOWN pulse signal is output. Will work like. As a result, when the encoder makes one rotation, the number of pulses of each of the UP pulse signal and the DONW pulse signal becomes 2N.
次に、第4図は、エンコーダ信号異常検出回路16の一
実施例で、図示のように、アップダウンカウンタ41とS
−Rフリップ・フロップ42、データラッチ43、それに4
個の比較器44、45、46、47、定数設定器48、49、50、5
1、さらにオア回路48、50とノア回路49とで構成されて
いる。Next, FIG. 4 shows an embodiment of the encoder signal abnormality detection circuit 16, and as shown in the figure, the up / down counter 41 and S
-R flip-flop 42, data latch 43, and 4
Number of comparators 44, 45, 46, 47, constant setters 48, 49, 50, 5
1. Further, it is composed of OR circuits 48 and 50 and NOR circuit 49.
アップダウンカウンタ41はリセット信号によりカウン
ト値0にクリアされ、カウント値容量が2N以上から−2N
以下まで有するカウンタで、UPパルス信号によりアップ
カウントを行い、DOWNパルス信号によりダウンカウント
を行う働きをする。The up / down counter 41 is cleared to the count value 0 by the reset signal, and the count value capacity is from 2N or more to −2N.
The counter having the following functions to count up by UP pulse signal and count down by DOWN pulse signal.
また、アップダウンカウンタ41のリセット信号は、Z
相パルス信号と、システム・リセット信号によりリセッ
トされ、Z相パルス信号によりリセットされるS−Rフ
リップ・フロップ42の出力信号の双方の信号が入力され
ているオア回路52の出力から供給されるようになってお
り、従って、このアップダウンカウンタ41は、Z相パル
ス信号が発生される毎にリセットされると共に、システ
ム・リセット信号が入力されてから最初にZ相パルス信
号が発生されるまでの期間もリセット状態を保つように
される。なお、これは、システム・リセット時から最初
にZ相パルス信号が発生されるまでの期間は、アップダ
ウンカウンタ41の状態が不確定なので、誤検出の虞れが
あるからである。The reset signal of the up / down counter 41 is Z
Both the phase pulse signal and the output signal of the SR flip-flop 42 which is reset by the system reset signal and reset by the Z phase pulse signal are supplied from the output of the OR circuit 52 to which the signals are input. Therefore, the up / down counter 41 is reset every time a Z-phase pulse signal is generated, and from the input of the system reset signal to the first generation of the Z-phase pulse signal. The reset state is also maintained for the period. This is because the state of the up-down counter 41 is indefinite during the period from the system reset to the time when the Z-phase pulse signal is first generated, and therefore erroneous detection may occur.
アップダウンカウンタ41の出力であるカウント値D
は、4個の比較器41〜47に供給されることになるが、こ
のとき、比較器44には、カウント値Dがそのまま直接供
給されるが、他方、残りの比較器45〜47には、一旦、デ
ータラッチ43にラッチされ、ラッチデータD′となって
から入力されるようになっている。Count value D that is the output of the up / down counter 41
Is supplied to the four comparators 41 to 47. At this time, the count value D is directly supplied to the comparator 44 as it is, while the remaining comparators 45 to 47 are supplied. The data is latched in the data latch 43 once and becomes latched data D ', and is then input.
そこで、まず、比較器44についてみると、これにはカ
ウント値Dがそのまま入力されているので、これが定数
設定器48から与えられている定数2Nと常時、比較されて
いることになる。Therefore, first, regarding the comparator 44, since the count value D is directly input to the comparator 44, it is constantly compared with the constant 2N given from the constant setter 48.
なお、上記したように、数値Nは、パルス発生器13が
1回転する間、つまり、或るZ相パルス信号が発生して
から次のZ相パルス信号が発生してくるまでの間に発生
するA相パルス信号とB相パルス信号のパルス数であ
る。As described above, the numerical value N is generated during one rotation of the pulse generator 13, that is, between the generation of a certain Z-phase pulse signal and the generation of the next Z-phase pulse signal. Is the number of pulses of the A-phase pulse signal and the B-phase pulse signal.
そこで、いま、何らかの理由により、カウント値Dが
定数2Nを越えたとすると、この比較器44から出力が発生
する。Therefore, if the count value D exceeds the constant 2N for some reason, the comparator 44 produces an output.
ここで、このカウント値Dが定数2Nを越えたことが意
味する点についてみると、これはパルス発生器13(エン
コーダ)が少なくとも1回転したにもかかわらず、アッ
プダウンカウンタ41にリセットが掛らなかった、つまり
オア回路52からリセット信号が出力されなかったことを
意味し、その原因がZ相パルス信号の異常にあることか
ら、結局、 D>2N を条件として動作する比較器44の出力により、Z相パル
ス信号の異常が検出できることになる。Here, regarding the point that this count value D exceeds the constant 2N, this means that the up / down counter 41 is reset even though the pulse generator 13 (encoder) has performed at least one revolution. It means that the reset signal was not output from the OR circuit 52, and the reason is that the Z-phase pulse signal is abnormal. Therefore, after all, the output of the comparator 44 operating under the condition of D> 2N , Z-phase pulse signal abnormality can be detected.
次に、データラッチ43についてみると、このデータラ
ッチ43はZ相パルス信号をクロック信号としているの
で、Z相パルス信号の発生タイミングごとにアップダウ
ンカウンタ41のカウント値Dを取り込み、それをラッチ
データD′として順次、保持し、このラッチデータD′
を比較器45、46、47にそれぞれ入力する働きをしてい
る。Next, regarding the data latch 43, since the data latch 43 uses the Z-phase pulse signal as a clock signal, the count value D of the up / down counter 41 is fetched at each generation timing of the Z-phase pulse signal, and the data is latched. The latched data D'is sequentially held as D '.
Is input to the comparators 45, 46 and 47, respectively.
そこで、まず、比較器45についてみると、この比較器
45には定数設定器49から定数が与えられているから、結
局、この比較器45からは、ラッチデータD′が定数(−
2N+1)に等しくなったときだけ、出力が発生する。Therefore, first of all, regarding the comparator 45,
Since 45 is given a constant from the constant setter 49, the comparator 45 eventually outputs the latch data D'as a constant (-
An output is generated only when it equals 2N + 1).
以下、同様にして、比較器46からは、ラッチデータ
D′が定数(0)に等しくなったときだけ、出力が発生
し、比較器47からは、ラッチデータD′が定数(2N−
1)に等しくなったときだけ、出力が発生する。Similarly, the comparator 46 produces an output only when the latch data D'is equal to the constant (0), and the comparator 47 outputs the latch data D'to the constant (2N-
An output occurs only when it is equal to 1).
そして、これらの3個の比較器45〜47の出力はノア回
路53に入力されているのであるから、結局、このノア回
路53は、ラッチデータD′について、以下の、、
の条件が全て成立していないときだけ出力を発生するこ
とになる。Then, since the outputs of these three comparators 45 to 47 are input to the NOR circuit 53, the NOR circuit 53, after all, with respect to the latch data D ′,
Output will be generated only when all the conditions of are not satisfied.
D′=(−2N+1) D′=(0) D′=(2N−1) ここで、まず、これらの条件が成立する場合について
考えてみると、ラッチデータD′は、Z相パルス信号が
発生する毎に取り込まれ、更新されているのでから、こ
のデータは、或るZ相パルス信号が発生してから次のZ
相パルス信号が発生されるまでの間に現われるA相パル
ス信号とB相パルス信号のパルス数、つまりUPパルス信
号とDOWNパルス信号のパルス数である。D ′ = (− 2N + 1) D ′ = (0) D ′ = (2N−1) First, considering the case where these conditions are satisfied, the latch data D ′ is the Z-phase pulse signal Since this data is fetched and updated each time it is generated, this data is stored in the next Z phase after a certain Z-phase pulse signal is generated.
It is the number of pulses of the A-phase pulse signal and the B-phase pulse signal that appear before the generation of the phase pulse signal, that is, the number of pulses of the UP pulse signal and the DOWN pulse signal.
一方、或るZ相パルス信号が発生してから次のZ相パ
ルス信号が発生されるまでの間でのパルス発生器13の挙
動についてみると、それは、次の3種の場合に限られ
る。On the other hand, regarding the behavior of the pulse generator 13 between the generation of a certain Z-phase pulse signal and the generation of the next Z-phase pulse signal, it is limited to the following three cases.
(1) 正方向に回動を開始したあと、元の回動開始位
置に戻ること無く、次のZ相パルス信号が発生される位
置に到達したとき。(1) When the position where the next Z-phase pulse signal is generated does not return to the original rotation start position after starting the rotation in the positive direction.
(2) 正方向又は負方向に回動を開始したあと、次の
Z相パルス信号が発生される位置に到達しないままで、
元の回動開始位置に戻ったとき。(2) After starting the rotation in the positive or negative direction, without reaching the position where the next Z-phase pulse signal is generated,
When returning to the original rotation start position.
(3) 負方向に回動を開始したあと、元の回動開始位
置に戻ること無く、次のZ相パルス信号が発生される位
置に到達したとき。(3) When the position where the next Z-phase pulse signal is generated does not return to the original rotation start position after starting the rotation in the negative direction.
そうすると、パルス発生器13に異常がなく、A相パル
ス信号とB相パルス信号、それにZ相パルス信号が正し
く発生されているときだけ、上記、、のいずれか
の条件が満足されることになり、結局、ノア回路53が出
力を発生するのは、A相パルス信号とB相パルス信号に
異常を生じたときとなり、従って、このノア回路53の出
力によりA相パルス信号とB相パルス信号の異常が検出
できることになる。Then, when the pulse generator 13 has no abnormality and only the A-phase pulse signal, the B-phase pulse signal, and the Z-phase pulse signal are correctly generated, either of the above conditions is satisfied. Eventually, the NOR circuit 53 produces an output when an abnormality occurs in the A-phase pulse signal and the B-phase pulse signal. Therefore, the output of the NOR circuit 53 causes the A-phase pulse signal and the B-phase pulse signal to be output. An abnormality can be detected.
比較器44とノア回路53の出力はそれぞれオア回路54に
入力されるので、結局、このオア回路54の出力をエンコ
ーダ異常信号とすることにより、A相パルス信号とB相
パルス信号、それにZ相パルス信号のいずれに異常が発
生しても、直ちに異常を検出することができることにな
る。Since the outputs of the comparator 44 and the NOR circuit 53 are respectively input to the OR circuit 54, by finally setting the output of the OR circuit 54 as an encoder abnormality signal, the A phase pulse signal, the B phase pulse signal, and the Z phase Even if an abnormality occurs in any of the pulse signals, the abnormality can be immediately detected.
第1図に戻り、エンコーダ信号異常検出回路16から出
力されたエンコーダ異常信号は異常処理回路17に入力さ
れ、既に説明したように、モータ12の駆動を禁止するな
どの処理を行い、エンコーダ信号の異常に起因するロボ
ットの異常動作を抑え、危険な状態の発生を未然に防止
する。Returning to FIG. 1, the encoder abnormality signal output from the encoder signal abnormality detection circuit 16 is input to the abnormality processing circuit 17, and as described above, the drive of the motor 12 is prohibited and the encoder signal The abnormal operation of the robot caused by the abnormality is suppressed and the dangerous state is prevented from occurring.
従って、この実施例によれば、アブソリュート型ロー
タリーエンコーダを併用することなく、確実にエンコー
ダ信号の異常を検出でき、ローコストで容易にロボット
などの安全性確保に万全を期すことができる。Therefore, according to this embodiment, the abnormality of the encoder signal can be surely detected without using the absolute type rotary encoder together, and the safety of the robot and the like can be easily ensured at low cost.
なお、上記実施例では、エンコーダ信号異常検出回路
16も含めて、全ての機能をハードウエア構成により得る
ようにしたが、これはあくまでも一実施例であり、本発
明は、必要に応じて任意のグレードでソフトウエア化も
可能ことは、言うまでもない。In the above embodiment, the encoder signal abnormality detection circuit
Although all functions including 16 are obtained by hardware configuration, this is only an example, and it goes without saying that the present invention can be implemented as software in any grade as required. .
本発明によれば、余分なエンコーダの併設を要せず
に、簡単な信号処理機能の付加だけで、常に確実にエン
コーダ信号の異常を検出することができるから、信頼性
の高いエンコーダ異常検出装置をローコストで容易に提
供することができる。ADVANTAGE OF THE INVENTION According to this invention, since the abnormality of an encoder signal can always be detected reliably only by adding a simple signal processing function, without adding an extra encoder, a highly reliable encoder abnormality detection apparatus. Can be easily provided at low cost.
また、本発明によれば、エンコーダ信号に異常が発生
した場合には、このエンコーダの入力軸が、多くても1
回転するまでの時間で、その異常を確実に検出すること
ができるから、モータ駆動機構のサーボ制御系におい
て、異常処理を応答性良く実行できるので、ロボットの
暴走事故を抑え、充分に安全性を高めることができると
いう効果がある。Further, according to the present invention, when an abnormality occurs in the encoder signal, the input shaft of this encoder has at most 1
Since the abnormality can be detected with certainty until the rotation of the robot, abnormality processing can be executed with high response in the servo control system of the motor drive mechanism, thus suppressing runaway accidents of the robot and ensuring sufficient safety. The effect is that it can be increased.
第1図は本発明によるエンコーダ異常検出装置の一実施
例を示すブロック図、第2図はエンコーダ信号を説明す
るための波形図、第3図はエンコーダ信号処理回路の一
実施例を示すブロック図、第4図はエンコーダ信号異常
検出回路の一実施例を示すブロック図である。 10……加算器、11……モータ制御回路、12……モータ、
13……パルス発生器、14……エンコーダ信号処理回路、
15……アップダウンカウンタ、16……エンコーダ信号異
常検出回路アンローダ、17……異常処理回路。FIG. 1 is a block diagram showing an embodiment of an encoder abnormality detecting device according to the present invention, FIG. 2 is a waveform diagram for explaining an encoder signal, and FIG. 3 is a block diagram showing an embodiment of an encoder signal processing circuit. FIG. 4 is a block diagram showing an embodiment of an encoder signal abnormality detection circuit. 10 …… Adder, 11 …… Motor control circuit, 12 …… Motor,
13 …… Pulse generator, 14 …… Encoder signal processing circuit,
15 …… Up / down counter, 16 …… Encoder signal error detection circuit unloader, 17 …… Abnormality processing circuit.
Claims (1)
のパルスをA相パルス信号とB相パルス信号として発生
すると共に、入力軸1回転中の所定回動角位置で1個の
パルスをZ相パルス信号として発生するパルス発生器
と、上記A相パルス信号とB相パルス信号から上記入力
軸の一方向回転時にUPパルス信号を、そして他方向回転
時にDWUNパルス信号をそれぞれ発生する信号処理回路と
を備えたロータリーエンコーダにおいて、上記UPパルス
信号によりカウントアップされ上記DOWNパルス信号によ
りカウントダウンされると共に上記Z相パルス信号によ
りリセットされるアップダウンカウンタと、このアップ
ダウンカウンタのカウントデータを所定の定数データと
比較する演算手段とを設け、上記カウントデータ値が、
上記パルス発生器の入力軸が1回転したときに発生する
上記A相パルス信号とB相パルス信号の個数から定まる
第1の所定値を越えたときと、上記Z相パルス信号が発
生した時点での上記カウントデータ値が、上記パルス発
生器の入力軸が1回転したときに発生する上記A相パル
ス信号とB相パルス信号の個数から定まる第2の所定値
及び数値0のいずれとも一致しなかったとき、上記演算
手段から異常検出出力が発生されるように構成したこと
を特徴とするエンコーダ異常検出装置。Claims: 1. Two pulses whose phases are shifted for each predetermined rotation angle of the input shaft are generated as an A-phase pulse signal and a B-phase pulse signal, and the pulse is rotated at a predetermined rotation angle position during one rotation of the input shaft. A pulse generator that generates a single pulse as a Z-phase pulse signal, an UP pulse signal when the input shaft rotates in one direction and a DWUN pulse signal when the input shaft rotates in the other direction from the A-phase pulse signal and the B-phase pulse signal. In a rotary encoder having a signal processing circuit for generating, an up-down counter that counts up by the UP pulse signal, counts down by the DOWN pulse signal, and is reset by the Z-phase pulse signal, and a count of the up-down counter. An arithmetic means for comparing the data with a predetermined constant data is provided, and the count data value is
When the first predetermined value determined by the number of the A-phase pulse signal and the B-phase pulse signal generated when the input shaft of the pulse generator makes one revolution is exceeded, and when the Z-phase pulse signal is generated. The count data value does not match either the second predetermined value determined by the number of the A-phase pulse signal or the B-phase pulse signal generated when the input shaft of the pulse generator makes one revolution, or the numerical value 0. An encoder abnormality detection device characterized in that an abnormality detection output is generated from the arithmetic means when the above-mentioned operation is performed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13021690A JP2685962B2 (en) | 1990-05-22 | 1990-05-22 | Encoder error detection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13021690A JP2685962B2 (en) | 1990-05-22 | 1990-05-22 | Encoder error detection device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0425716A JPH0425716A (en) | 1992-01-29 |
JP2685962B2 true JP2685962B2 (en) | 1997-12-08 |
Family
ID=15028867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13021690A Expired - Lifetime JP2685962B2 (en) | 1990-05-22 | 1990-05-22 | Encoder error detection device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2685962B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3772662B2 (en) * | 2000-11-06 | 2006-05-10 | 松下電器産業株式会社 | Encoder abnormality detection device |
JP3851214B2 (en) * | 2002-04-24 | 2006-11-29 | オークマ株式会社 | Rotation position detector |
JP3849931B2 (en) * | 2002-07-16 | 2006-11-22 | 株式会社デンソー | Motor control device |
US7312595B2 (en) * | 2002-07-09 | 2007-12-25 | Denso Corporation | Motor control apparatus |
JP4150623B2 (en) * | 2003-04-04 | 2008-09-17 | 株式会社デンソー | Rotating body control device |
JP2006226712A (en) * | 2005-02-15 | 2006-08-31 | Hino Motors Ltd | Rotary encoder |
JP6434445B2 (en) | 2016-04-28 | 2018-12-05 | ファナック株式会社 | Machine tool control device having failure diagnosis function of sensor for detecting one rotation signal |
JP7182993B2 (en) | 2018-10-23 | 2022-12-05 | 株式会社東芝 | Encoder system |
CN110487316B (en) * | 2019-09-09 | 2021-06-25 | 配天机器人技术有限公司 | Fault detection method of incremental encoder and robot |
-
1990
- 1990-05-22 JP JP13021690A patent/JP2685962B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0425716A (en) | 1992-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2685962B2 (en) | Encoder error detection device | |
JP2794798B2 (en) | Encoder | |
CN110806224B (en) | Incremental encoder position correction system and method | |
US5077507A (en) | Servo control apparatus | |
JP3370845B2 (en) | Absolute encoder | |
KR0185465B1 (en) | Absolute encoder and method of generating its current position | |
JP3047809B2 (en) | Rotary encoder | |
JP3989767B2 (en) | Multi-turn encoder | |
JP5299844B2 (en) | Speed monitoring device | |
JP3042385B2 (en) | Failure detection method and detection device for AC servomotor position detection circuit | |
JPS63243703A (en) | Count-check type detector for angle of rotation | |
KR0129983B1 (en) | Motor control apparatus | |
RU2032265C1 (en) | Stepping motor failure detector | |
JP2004139299A (en) | Control program and method for returning to home position in positioning system | |
JPS59174763A (en) | Detecting device of revolution speed and position of rotating body | |
JPS63243702A (en) | Count-check type detector for angle of rotation | |
US20230327522A1 (en) | Method for fault processing of hall position sensor in brushless direct current motor | |
KR890003637B1 (en) | Errormovement-prevention of nc | |
JP2666798B2 (en) | Servo motor runaway detection / prevention method | |
JPS63190582A (en) | Open-phase detector for encoder | |
JPH01268498A (en) | Controller for stepping motor | |
JPH0250695B2 (en) | ||
KR0117930Y1 (en) | Alarm signal generting apparatus of encoder | |
JPH02124422A (en) | Absolute position operating circuit of incremental encoder | |
JPS63168707A (en) | Closed loop system position controller |