JP2682107B2 - Trapezoidal wave output circuit - Google Patents

Trapezoidal wave output circuit

Info

Publication number
JP2682107B2
JP2682107B2 JP1029115A JP2911589A JP2682107B2 JP 2682107 B2 JP2682107 B2 JP 2682107B2 JP 1029115 A JP1029115 A JP 1029115A JP 2911589 A JP2911589 A JP 2911589A JP 2682107 B2 JP2682107 B2 JP 2682107B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
signal
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1029115A
Other languages
Japanese (ja)
Other versions
JPH02211090A (en
Inventor
啓之 奥
正浩 八十原
博充 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1029115A priority Critical patent/JP2682107B2/en
Publication of JPH02211090A publication Critical patent/JPH02211090A/en
Application granted granted Critical
Publication of JP2682107B2 publication Critical patent/JP2682107B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はたとえば音響機器や映像機器などに使用され
るブラシレスモータの駆動・制御回路で用いる台形波出
力回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trapezoidal wave output circuit used in a drive / control circuit of a brushless motor used in, for example, audio equipment and video equipment.

従来の技術 近年、音響機器や映像機器などに使用されるモータは
その高信頼化、長寿命化のために従来の刷子,整流子を
有する直流モータに代わって、ロータの回転位置を位置
検出器で検出して複数相のコイルの直列に接続された複
数個の駆動トランジスタを順次導通させて、前記ロータ
の回転を接続させるように構成されたいわゆるブラシレ
スモータの実用化が盛んとなってきた。
2. Description of the Related Art In recent years, motors used in audio equipment, video equipment, etc. have replaced the conventional DC motor having a brush and a commutator with a position detector to detect the rotational position of the rotor for high reliability and long life. The practical use of a so-called brushless motor configured to connect the rotation of the rotor by sequentially conducting the plurality of drive transistors connected in series of the coils of the plurality of phases detected by the above has become popular.

以下、図面を参照しながら従来のブラシレスモータの
駆動・制御回路における台形波出力回路について説明す
る。
Hereinafter, a trapezoidal wave output circuit in a conventional brushless motor drive / control circuit will be described with reference to the drawings.

第5図は従来の台形波出力回路の回路結線図であり、
(1)は矩形波信号出力信号であり、トランジスタ(2
a),トランジスタ(2b),トランジスタ(2c)のベー
スは前記矩形波信号出力回路の出力電極に接続されてい
る。前記トランジスタ(2a)のエミッタは電源負側給電
端子(39)に接続され、同コレクタは抵抗(37)を介し
てトランジスタ(31)のベースに接続されると共に抵抗
(36)を介して電源正側給電端子(38)に接続されてい
る。前記トランジスタ(2b)のエミッタは前記電源負側
給電端子(39)に接続され、同コレクタは抵抗(35)を
介してトランジスタ(28)のベースに接続されると共に
抵抗(34)を介して前記電源正側給電端子(38)に接続
されている。前記トランジスタ(2c)のエミッタは前記
電源負側給電端子(39)に接続され、同コレクタは抵抗
33を介してトランジスタ(25)のベースに接続されると
共に抵抗(32)を介して前記電源正側給電端子(38)に
接続されている。トランジスタ(4)〜(10)のベース
は共通接続されている。前記トランジスタ(4)〜(1
0)のエミッタは共通接続され前記電源負側給電端子(3
9)に接続されている。前記トランジスタ(4)のコレ
クタは同ベースに接続されると共に、定電流源(3)を
介して前記電源正側給電端子(38)に接続されている。
前記トランジスタ(4)〜(10)はカレントミラー回路
を構成している。トランジスタ(23)のベースは同コレ
クタに接続されると共にトランジスタ(24)のベースお
よび前記トランジスタ(25)のコレクタおよび前記トラ
ンジスタ(5)のコレクタに接続されている。トランジ
スタ(26)のベースは同コレクタに接続されると共にト
ランジスタ(27)のベースおよび前記トランジスタ(2
8)のコレクタおよび前記トランジスタ(7)のコレク
タに接続されている。トランジスタ(29)のベースは同
コレクタに接続されると共にトランジタ(30)のベース
および前記トランジスタ(31)のコレクタおよび前記ト
ランジスタ(9)のコレクタに接続されている。前記ト
ランジスタ(23)〜(31)のエミッタは共通接続され前
記電源正側給電端子(38)に接続されている。トランジ
スタ(17)のベースは同コレクタに接続されると共にト
ランジスタ(18)のコレクタおよび前記トランジスタ
(6)のコレクタに接続されている。トランジスタ(1
9)のベースは同コレクタに接続されると共にトランジ
スタ(20)のベースおよび前記トランジスタ(8)のコ
レクタに接続されている。トランジスタ(21)のベース
は同コレクタに接続されると共にトランジスタ(22)の
ベースおよび前記トランジスタ(10)のコレクタに接続
されている。前記トランジスタ(17)〜(22)の共通エ
ミッタは前記電源正側給電端子(38)に接続されてい
る。トランジスタ(11)のベースは同コレクタに接続さ
れると共にトランジスタ(12)のベースおよび前記トラ
ンジスタ(18)のコレクタに接続されている。前記トラ
ンジスタ(12)のコレクタはコンデンサ(40c)を介し
て前記電源負側給電端子(39)に接続されると共に、前
記トランジスタ(24)のコレクタに接続されている。ト
ランジスタ(13)のベースは同コレクタに接続されると
共にトランジスタ(14)のベースおよび前記トランジス
タ(20)のコレクタに接続されている。前記トランジス
タ(14)のコレクタはコンデンサ(40b)を介して前記
電源負側給電端子(39)に接続されると共に、前記トラ
ンジスタ(27)のコレクタに接続されている。トランジ
スタ(15)のベースは同コレクタに接続されると共に、
トランジスタ(16)のベースおよび前記トランジスタ
(22)のコレクタに接続されている。前記トランジスタ
(16)のコレクタはコンデンサ(40a)を介して前記電
源負側給電端子(39)に接続されると共に前記トランジ
スタ(30)のコレクタに接続されている。前記トランジ
スタ(11)〜(16)の共通エミッタは前記電源負側給電
端子(39)に接続されている。
FIG. 5 is a circuit connection diagram of a conventional trapezoidal wave output circuit,
(1) is a rectangular wave signal output signal,
The bases of a), the transistor (2b) and the transistor (2c) are connected to the output electrode of the rectangular wave signal output circuit. The emitter of the transistor (2a) is connected to the power supply negative side power supply terminal (39), the collector of the transistor (2a) is connected to the base of the transistor (31) via the resistor (37), and the power source positive side is connected via the resistor (36). It is connected to the side power supply terminal (38). The emitter of the transistor (2b) is connected to the negative power supply terminal (39) of the power source, and the collector of the transistor (2b) is connected to the base of the transistor (28) via the resistor (35) and the resistor (34). Connected to the positive power supply terminal (38). The emitter of the transistor (2c) is connected to the power supply negative side power supply terminal (39), and the collector is a resistor.
It is connected to the base of the transistor (25) via 33 and is connected to the power source positive side power supply terminal (38) via the resistor (32). The bases of the transistors (4) to (10) are commonly connected. The transistors (4) to (1
The emitters of (0) are commonly connected, and the power supply negative side power supply terminal (3
9) Connected to. The collector of the transistor (4) is connected to the same base, and is also connected to the positive power supply terminal (38) of the power source via the constant current source (3).
The transistors (4) to (10) form a current mirror circuit. The base of the transistor (23) is connected to the same collector, and is also connected to the base of the transistor (24), the collector of the transistor (25) and the collector of the transistor (5). The base of the transistor (26) is connected to the collector, and the base of the transistor (27) and the transistor (2
It is connected to the collector of 8) and the collector of the transistor (7). The base of the transistor (29) is connected to the same collector, and is also connected to the base of the transistor (30), the collector of the transistor (31) and the collector of the transistor (9). The emitters of the transistors (23) to (31) are commonly connected and connected to the positive power supply terminal (38). The base of the transistor (17) is connected to the same collector, and is also connected to the collector of the transistor (18) and the collector of the transistor (6). Transistor (1
The base of 9) is connected to the same collector and to the base of the transistor (20) and the collector of the transistor (8). The base of the transistor (21) is connected to the same collector, and is also connected to the base of the transistor (22) and the collector of the transistor (10). The common emitters of the transistors (17) to (22) are connected to the power source positive side power supply terminal (38). The base of the transistor (11) is connected to the same collector, and is also connected to the base of the transistor (12) and the collector of the transistor (18). The collector of the transistor (12) is connected to the power supply negative side power supply terminal (39) via a capacitor (40c) and is also connected to the collector of the transistor (24). The base of the transistor (13) is connected to the same collector, and is also connected to the base of the transistor (14) and the collector of the transistor (20). The collector of the transistor (14) is connected to the power supply negative side power supply terminal (39) via a capacitor (40b) and is also connected to the collector of the transistor (27). The base of the transistor (15) is connected to the collector and
It is connected to the base of the transistor (16) and the collector of the transistor (22). The collector of the transistor (16) is connected to the negative power supply terminal (39) of the power source via the capacitor (40a) and is also connected to the collector of the transistor (30). The common emitters of the transistors (11) to (16) are connected to the power supply negative side power supply terminal (39).

以上のように構成された従来のブラシレスモータの駆
動・制御回路における台形波出力回路について、その動
作を以下に説明する。
The operation of the trapezoidal wave output circuit in the conventional brushless motor drive / control circuit configured as described above will be described below.

たとえば、トランジスタ(2a)の入力電極には第6図
のV2aに示すような矩形波信号が入力される。V2aがハイ
になるとトランジスタ(2a)はONして抵抗(36)の両端
に電圧降下を生じるためトランジスタ(31)がONする。
このとき、トランジスタ(29)とトランジスタ(30)よ
り構成されるカレントミラー回路は飽和しI30が流れな
くなるので、コンデンサ(40a),I16により放電され
る。ここでトランジスタ(4)はトランジスタ(10)
と、トランジスタ(21)はトランジスタ(22)と、トラ
ンジスタ(15)はトランジスタ(16)と、トランジスタ
(29)はトランジスタ(30)とでそれぞれカレントミラ
ー回路を構成し、トランジスタ(30)のエミッタ面積は
他のトランジスタのエミッタ面積の2倍となっているの
で、I3=I16およびI30=2I16の関係式が成立する。今、
V2aがローになると、トランジスタ(31)がOFFしてI30
が流れるので、コンデンサ(40a)はI30−I16=2I3−I3
=I3で充電される。したがって、コンデンサ(40a)はV
2aがローのとき充電され、V2aがハイのとき放電され
る。それに対応する信号波形は第6図のV40aである。
For example, a rectangular wave signal as indicated by V 2a in FIG. 6 is input to the input electrode of the transistor (2a). When V 2a becomes high, the transistor (2a) turns on, causing a voltage drop across the resistor (36), so that the transistor (31) turns on.
At this time, since the current mirror circuit composed of transistors (30) and the transistor (29) is no longer saturated I 30 flows, capacitor (40a), is discharged by I 16. Here, transistor (4) is transistor (10)
, The transistor (21) forms the current mirror circuit with the transistor (22), the transistor (15) with the transistor (16), and the transistor (29) with the transistor (30). Is twice as large as the emitter area of other transistors, the relational expressions of I 3 = I 16 and I 30 = 2I 16 are established. now,
When V 2a goes low, the transistor (31) turns off and I 30
Current flows through the capacitor (40a), I 30 −I 16 = 2I 3 −I 3
= Charged with I 3 . Therefore, the capacitor (40a) is V
Charged when 2a is low and discharged when V 2a is high. The corresponding signal waveform is V 40a in FIG.

他の相についても同様の回路動作によって矩形波信号
が台形波に変換される。すなわち、V2aが、V40aにV2b
V40bに、V2cがV40cにそれぞれ変換される。
With respect to the other phases, the rectangular wave signal is converted into the trapezoidal wave by the similar circuit operation. That is, V 2a becomes V 40a becomes V 2b
V 2c is converted to V 40b and V 2c is converted to V 40c .

発明が解決しようとする課題 しかしながら、上記に示したような構成を有する従来
の台形波出力回路において、n相の矩形波信号をn相の
台形波に変換するのにコンデンサがn個必要となる。そ
の結果、コンデンサの個数だけコストも上り、回路の実
装面積も増えるという問題点を有していた。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention However, in the conventional trapezoidal wave output circuit having the configuration as described above, n capacitors are required to convert an n-phase rectangular wave signal into an n-phase trapezoidal wave. . As a result, there is a problem that the cost increases by the number of capacitors and the circuit mounting area increases.

本発明の目的は従来の台形波出力回路における上記の
ような問題点に鑑みてなされたものであり、コンデンサ
の個数を1個とすることにより、低コストで回路実装面
積の少ない台形波出力回路を提供するものである。
The object of the present invention has been made in view of the above problems in the conventional trapezoidal wave output circuit, and by reducing the number of capacitors to one, the trapezoidal wave output circuit is low in cost and has a small circuit mounting area. Is provided.

課題を解決するための手段 この目的を達成するために本発明の台形波出力回路
は、それぞれの位相の異なる複数相の矩形波信号を入力
信号としその立ち上りまたは立ち下がりのどちらか一方
のエッヂを検出する複数個のエッジトリガ検出回路と、
その出力信号を合成するエッヂトリガ合成回路と、エッ
ジトリガ合成回路の出力信号に応動してひとつのコンデ
ンサに充放電をくり返す充放電回路と、充放電回路の動
作信号を反転する反転回路と、充放電回路の動作信号と
複数個の矩形波信号の合成信号からひとつの相を抽出す
る相抽出回路Aと、反転回路の動作信号と複数個の矩形
波信号の合成信号からひとつの相を抽出する相抽出回路
Bと、相抽出回路Aの出力信号と相抽出回路Bの出力信
号を合成する信号合成回路とを備え、信号合成回路の出
力信号に応じて台形波を出力するという構成を備えたも
のである。
Means for Solving the Problems In order to achieve this object, a trapezoidal wave output circuit of the present invention uses a rectangular wave signal of a plurality of phases having different phases as an input signal and outputs either the rising edge or the falling edge thereof. A plurality of edge trigger detection circuits for detecting,
An edge trigger synthesizing circuit that synthesizes the output signal, a charge and discharge circuit that repeats charging and discharging in one capacitor in response to the output signal of the edge trigger synthesizing circuit, an inverting circuit that inverts the operation signal of the charge and discharge circuit, and a charging and discharging circuit. A phase extraction circuit A for extracting one phase from the combined signal of the operation signal of the discharge circuit and the plurality of rectangular wave signals, and one phase from the combined signal of the operation signal of the inverting circuit and the plurality of rectangular wave signals. A phase extracting circuit B, a signal synthesizing circuit for synthesizing an output signal of the phase extracting circuit A and an output signal of the phase extracting circuit B are provided, and a trapezoidal wave is output according to the output signal of the signal synthesizing circuit. It is a thing.

作用 本発明は上記した構成により、充放電回路によってひ
とつのコンデンサに充放電をくり返し、その動作信号を
反転し、それらの信号波形を合成することにより矩形波
信号を台形波に変換し、コンデンサの個数の増加にとも
なうコストの上昇をおさえ、回路の実相面積を小さくす
るというものである。
Action The present invention has the above-described configuration, in which one capacitor is repeatedly charged and discharged by the charge / discharge circuit, its operation signal is inverted, and a rectangular wave signal is converted into a trapezoidal wave by synthesizing the signal waveforms of the capacitor. It is intended to suppress the increase in cost due to the increase in the number and reduce the actual phase area of the circuit.

実施例 以下、本発明の一実施例について図面を参照しながら
説明する。
Embodiment Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例における台形波出力回路の
全体ブロック図で、(71)は矩形波出力回路であり、
(72a),(72b),(72c)はエッヂトリガ検出回路で
ある。(73)はエッヂトリガ合成回路であり、(74)は
充放電回路である。(75)はボルテージフォロワ回路で
あり、前記充放電(74)の動作信号の出力能力を補うも
のである。(76)は反転回路であり、(77)は相抽出回
路Aである。(78)は相抽出回路Bであり、(79)は信
号合成回路である。
FIG. 1 is an overall block diagram of a trapezoidal wave output circuit according to an embodiment of the present invention, in which (71) is a rectangular wave output circuit,
(72a), (72b) and (72c) are edge trigger detection circuits. (73) is an edge trigger synthesis circuit, and (74) is a charge / discharge circuit. (75) is a voltage follower circuit, which complements the output capability of the operation signal of the charge / discharge (74). (76) is an inverting circuit, and (77) is a phase extraction circuit A. (78) is a phase extraction circuit B, and (79) is a signal synthesis circuit.

以上のように構成された本発明の一実施例における台
形波出力回路についてその動作を説明する。
The operation of the trapezoidal wave output circuit according to the embodiment of the present invention configured as above will be described.

矩形波出力回路の出力信号は第2図のV71a,V71b,V71c
である。これらの動作信号の立上がりをエッヂトリガ検
出回路(72a),(72b),(72c)でそれぞれ検出し、
その動作信号をエッヂトリガ合成回路(73)により合成
すると、その動作信号波形は第2図のV73となる。次に
このトリガ信号をもとに充放電回路(74)によりコンデ
ンサ(100)に充放電をくり返す。すなわち、V73がハイ
になったときに放電し、ローのときに充電すると、充放
電回路(74)の動作信号波形はV74となる。ただし、コ
ンデンサ(100)の放電電流は充電電流よりも充分大き
く、しかもV73がハイの時間にコンデンサ(100)のチャ
ージを完全に抜き切る能力をもつものとする。充放電回
路(74)の動作信号波形V74を反転回路(76)により反
転すると、V76が得られる。次にV74やV76からあるひと
つの相を抽出する。たとえば、V71aをU相と考え、V74
からU相を抽出する場合について説明する。V71aとV74
を相抽出回路A(77)に入力すると相抽出回路は最低電
位検出回路として動作するので、V71aがハイのときだけ
V74の信号波形が出力されるため、その出力信号波形はV
78aとなる、V71bをV相とV71cをW相とすれば、同様の
動作によりV相としてV74からV78bがW相としてV74から
V78cが抽出される。相抽出回路B(78)も相抽出回路A
(77)と同様、最低電位検出回路として動作し、V76とV
71aからV77aを出力し、V76V71bからV77bを出力し、V
76とV71cからV77cを出力する。V78a,V78b,V78cおよびV
77a,V77b,V77cは信号合成回路(79)により台形波に合
成される。第3図は信号合成回路(79)により台形波の
合成タイムチャートを示したものである。たとえば、U
相V79aを合成する場合について考える。信号合成路(7
9)は最高電位検出回路として動作し、V78aとV77bを入
力するとU相の台形波であるV79aが出力される。同様の
動作により、V78bとV77cからV相台形波V79bが出力さ
れ、V78cとV77aからW相台形波V79cが出力される。以上
のようにコンデンサひとつの充放電により複数相の台形
波をつくることができるので、コンデンサのコストが下
がり、回路の実装面積を小さくすることができる。
The output signal of the rectangular wave output circuit is V 71a , V 71b , V 71c in FIG.
It is. The rising edges of these operation signals are respectively detected by the edge trigger detection circuits (72a), (72b), (72c),
When the operation signal is combined by the edge trigger combining circuit (73), the operation signal waveform becomes V 73 in FIG. Next, based on this trigger signal, the charge / discharge circuit (74) repeatedly charges and discharges the capacitor (100). That is, when V 73 is discharged when it is high and charged when it is low, the operation signal waveform of the charge / discharge circuit (74) becomes V 74 . However, the discharge current of the capacitor (100) is sufficiently larger than the charging current, and it has the ability to completely remove the charge of the capacitor (100) when V 73 is high. When the operation signal waveform V 74 of the charge / discharge circuit (74) is inverted by the inversion circuit (76), V 76 is obtained. Next, one phase is extracted from V 74 and V 76 . For example, the V 71a thought the U-phase, V 74
A case where the U phase is extracted from will be described. V 71a and V 74
Is input to the phase extraction circuit A (77), the phase extraction circuit operates as the minimum potential detection circuit, so only when V 71a is high.
Since the signal waveform of V 74 is output, the output signal waveform is V
The 78a, if the V 71b and V-phase and V 71c and W-phase, the V 74 as V 78b is W-phase from V 74 as the V-phase by the same operation
V 78c is extracted. Phase extraction circuit B (78) is also the phase extraction circuit A
Similar to (77), it operates as the lowest potential detection circuit, and V 76 and V
71a outputs V 77a , V 76 and V 71b outputs V 77b , V
Outputs V 77c from 76 and V 71c . V 78a , V 78b , V 78c and V
77a , V 77b , and V 77c are combined into a trapezoidal wave by a signal combining circuit (79). FIG. 3 shows a trapezoidal wave synthesis time chart by the signal synthesis circuit (79). For example, U
Consider the case of synthesizing phase V 79a . Signal synthesis path (7
9) operates as a maximum potential detection circuit, and when V 78a and V 77b are input, V 79a which is a U-phase trapezoidal wave is output. By the same operation, V-phase trapezoidal wave V 79b is output from V 78b and V 77c , and W-phase trapezoidal wave V 79c is output from V 78c and V 77a . As described above, it is possible to generate trapezoidal waves of a plurality of phases by charging and discharging one capacitor, so that the cost of the capacitor can be reduced and the circuit mounting area can be reduced.

次に前記充放電回路および前記ボルテージフォロワ回
路および前記反転回路の具体的回路構成およびそれらの
回路動作について説明する。
Next, specific circuit configurations of the charge / discharge circuit, the voltage follower circuit, and the inverting circuit and their circuit operations will be described.

第7図は本発明の一実施例における台形波出力回路の
充放電回路およびボルテージフォロワ回路および反転回
路の具体的回路結線図である。
FIG. 7 is a specific circuit connection diagram of the charge / discharge circuit, the voltage follower circuit, and the inverting circuit of the trapezoidal wave output circuit according to the embodiment of the present invention.

さて、トランジスタ(101)のベースはエッヂトリガ
合成回路の出力電極に接続され、同コレクタは定電流源
(102)を介して電源正側給電端子(150)に接続される
と共にトランジスタ(104)のベースおよびコンデンサ
(100)の一端に接続され、同エミッタは電源負側給電
端子(151)に接続されている。前記コンデンサ(100)
の他端は前記電源負側給電端子(151)に接続されてい
る。前記コンデンサ(100)〜前記定電流源(102)は充
放電回路を構成している。
Now, the base of the transistor (101) is connected to the output electrode of the edge trigger synthesizing circuit, the collector is connected to the positive power supply terminal (150) of the power source through the constant current source (102) and the base of the transistor (104). Also, the emitter is connected to one end of the capacitor (100), and the emitter is connected to the power supply negative side power supply terminal (151). The capacitor (100)
The other end of is connected to the power supply negative side power supply terminal (151). The capacitor (100) to the constant current source (102) form a charge / discharge circuit.

定電流源(103)〜抵抗(116)は差動増幅回路を構成
している。トランジスタ(105)のベースはトランジス
タ(112)のエミッタに接続されている。コンデンサ(1
11)の一端はトランジスタ(110)のコレクタおよびト
ランジスタ(112)のベースおよびトランジスタ(114)
のコレクタに接続され、その他端は前記トランジスタ
(110)のコレクタおよび前記トランジスタ(112)のベ
ースおよび定電流源(115)の一端に接続され、前記差
動増幅回路の発振防止の役割を果たしている。前記定電
流源(103)〜前記抵抗(116)の一連回路はボルテージ
フォロワ回路として働く。
The constant current source (103) to the resistor (116) form a differential amplifier circuit. The base of the transistor (105) is connected to the emitter of the transistor (112). Capacitor (1
One end of 11) has a collector of a transistor (110), a base of a transistor (112) and a transistor (114).
Is connected to the collector of the transistor (110), the other end is connected to the base of the transistor (112) and one end of the constant current source (115), and plays a role of preventing oscillation of the differential amplifier circuit. . A series circuit of the constant current source (103) to the resistor (116) functions as a voltage follower circuit.

トランジスタ(120)〜抵抗(133)は差動増幅回路を
構成している。コンデンサ(130)の一端はトランジス
タ(126)のコレクタおよびトランジスタ(129)のベー
スおよびトランジスタ(128)のコレクタに接続され、
その他端は前記トランジスタ(129)のコレクタおよび
トランジスタ(131)のベースおよび定電流源(132)の
一端に接続され、前記トランジスタ(120)〜前記抵抗
(133)の一連の差動増幅回路の発振防止の役割を果た
している。トランジスタ(120)のベースは抵抗(137)
を介して前記トランジスタ(105)のベースに接続され
ると共に抵抗(136)を介してトランジスタ(131)のエ
ミッタおよび前記抵抗(133)の一端に接続されてい
る。トランジスタ(122)のベースは定電流源(135)を
介して前記電源正側給電端子(150)に接続されると共
に抵抗(134)を介して前記電源負側給電端子(151)に
接続されている。前記トランジスタ(120),前記抵抗
(137)の一連の回路は反転回路を構成している。
The transistor (120) to the resistor (133) form a differential amplifier circuit. One end of the capacitor (130) is connected to the collector of the transistor (126), the base of the transistor (129) and the collector of the transistor (128),
The other end is connected to the collector of the transistor (129), the base of the transistor (131), and one end of the constant current source (132), and the oscillation of a series of differential amplifier circuits of the transistor (120) to the resistor (133). Plays a preventive role. The base of the transistor (120) is a resistor (137)
Is connected to the base of the transistor (105) through a resistor (136), and is also connected to the emitter of the transistor (131) and one end of the resistor (133) through a resistor (136). The base of the transistor (122) is connected to the power source positive side power feeding terminal (150) via a constant current source (135) and is also connected to the power source negative side power feeding terminal (151) via a resistor (134). There is. The series circuit of the transistor (120) and the resistor (137) constitutes an inverting circuit.

以上のように構成された本発明の一実施例における台
形波出力回路について、その具体的回路動作を以下に説
明する。
A specific circuit operation of the trapezoidal wave output circuit according to the embodiment of the present invention configured as described above will be described below.

エッヂトリガ合成回路(73)の出力信号波形は第2図
V73である。V73がローのときトランジスタ(101)がOFF
するのでI101は流れず、I102のみが流れてコンデンサ
(100)を充電する。V73がハイのときトランジスタ(10
1)がONしてI101が流れる。このときI101≫I102である
のでコンデンサ(100)はI101で放電される。したがっ
てコンデンサ(100)の端子電圧信号は第2図V74とな
る。
The output signal waveform of the edge trigger synthesis circuit (73) is shown in Fig. 2.
V 73 . Transistor (101) is off when V 73 is low
Therefore, I 101 does not flow, and only I 102 flows and charges the capacitor (100). When V 73 is high, the transistor (10
1) turns on and I 101 flows. At this time, since I 101 >> I 102 , the capacitor (100) is discharged by I 101 . Therefore, the terminal voltage signal of the capacitor (100) becomes V 74 in Fig. 2.

さて、定電流源(103)〜抵抗(116)は差動増幅器を
構成している。イマジナリショートが成立してV74=V
105となり、定電流源(103)〜抵抗(116)はボルテー
ジフォロワ回路として働く。
The constant current source (103) to the resistor (116) form a differential amplifier. Imaginary short is established and V 74 = V
105 , and the constant current source (103) to the resistor (116) work as a voltage follower circuit.

トランジスタ(120)〜定電流源(132)は差動増幅器
を構成している。イマジナリショートによりV120=V122
である。V122=R134・I135=V74max./2となるようにI
135の電流値およびR134の抵抗値を設定する。ここでV
74maxは第2図V74の電位レベルの最大値を意味する。V
105≧V76のとき、トランジスタ(112)のエミッタからR
137とR136を通って抵抗(133)に電流が流れこむので、
R137=R136=RAとすると、(V105−V120)/RA=(V120
−V76)/RAとなる。V105=V74およびV120=V122=V
74max./2により、V74−V74max./2=V74max./2−V76
… となる。次に、V10576のとき、上記と逆の向きに電流
が流れて、(V76−V120)/RA=(V120−V105)/RAとな
り、V74max./2−V74=V76−V74max./2…… となる。
The transistor (120) to constant current source (132) form a differential amplifier. V 120 = V 122 due to imaginary short circuit
It is. V 122 = R 134・ I 135 = V 74max./2 I
Set the current value of 135 and the resistance value of R 134 . Where V
74max means the maximum value of the potential level of the second FIG V 74. V
When 105 ≥ V 76 , R from the emitter of the transistor (112)
Since current flows into the resistor (133) through 137 and R 136 ,
If R 137 = R 136 = RA , then (V 105 −V 120 ) / RA = (V 120
-V 76 ) / RA . V 105 = V 74 and V 120 = V 122 = V
74max by. / 2, V 74 -V 74max . / 2 = V 74max. / 2-V 76 ...
... Next, when V 10576 , a current flows in the opposite direction to the above, (V 76 −V 120 ) / RA = (V 120 −V 105 ) / RA , and V 74max./2− V 74 = V 76 -V 74max. / 2 becomes ....

・両式により、反転回路の出力信号波形は第2図
V74の波形をVの最大値の1/2をセンターにして折り返し
たV76のような信号波形となる。V76およびV71a、V71b,V
71cは相抽出回路A(77)に入力され、その出力信号と
してV77a,V77b,V77cを得る。V74およびV71a、V71b,V71c
は相抽出回路B(78)に入力され、その出力信号として
V78a,V78b,V78cを得る。V77a,V77b,V77cおよびV78a,V
78b,V78cは信号合成回路(79)に入力され、その出力信
号として、第3図のV79a,V79b,V79cを得る。
・ According to both equations, the output signal waveform of the inverting circuit is shown in Fig. 2.
A signal waveform like V 76 is obtained by folding back the waveform of V 74 with 1/2 of the maximum value of V being the center. V 76 and V 71a , V 71b , V
71c is input to the phase extraction circuit A (77), and V 77a , V 77b , and V 77c are obtained as its output signals. V 74 and V 71a , V 71b , V 71c
Is input to the phase extraction circuit B (78) and as its output signal
Get V 78a , V 78b , V 78c . V 77a , V 77b , V 77c and V 78a , V
78b and V78c are input to a signal synthesizing circuit (79), and V 79a , V 79b and V 79c of FIG. 3 are obtained as output signals thereof.

以上のようにして、コンデンサひとつの充放電により
複数相の台形波をつくることができるので、コンデンサ
のコストが下がり、回路の実装面積を小さくすることが
できる。
As described above, a trapezoidal wave of a plurality of phases can be created by charging and discharging one capacitor, so that the cost of the capacitor can be reduced and the circuit mounting area can be reduced.

発明の効果 以上の説明から明らかなように本発明は、充放電回路
によりひとつのコンデンサを充放電し、その動作信号を
反転回路により反転し、コンデンサの端子電圧信号と矩
形波出力回路の動作信号との合成信号から相抽出回路B
によりひとつの相を抽出し、反転回路の動作信号と矩形
出力回路の動作信号との合成信号から相抽出回路Aによ
りひとつの相を抽出し、相抽出回路Aの動作信号と相抽
出回路Bの動作信号との合成信号から信号合成回路によ
り複数相の台形波を出力することができるので、コンデ
ンサの個数の増加によるコストの上昇をおさえ、回路の
実装面積が小さくなるという優れた効果が得られる。
As is apparent from the above description, according to the present invention, one capacitor is charged / discharged by the charging / discharging circuit, the operation signal thereof is inverted by the inverting circuit, the terminal voltage signal of the capacitor and the operation signal of the rectangular wave output circuit. Phase extraction circuit B from the combined signal of
One phase is extracted by the phase extraction circuit A from the composite signal of the operation signal of the inverting circuit and the operation signal of the rectangular output circuit, and the operation signal of the phase extraction circuit A and the phase extraction circuit B are extracted. Since a multi-phase trapezoidal wave can be output from the combined signal with the operation signal by the signal combining circuit, the cost increase due to the increase in the number of capacitors can be suppressed, and the excellent effect of reducing the circuit mounting area can be obtained. .

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例における台形波出力回路の全
体ブロック図、第2図は本発明の一実施例における台形
波出力回路の矩形波出力回路およびエッヂトリガ合成回
路および充放電回路および反転回路および相抽出回路A
および相抽出回路Bの出力信号波形図、第3図は本発明
の一実施例における台形波出力回路の相抽出回路Aおよ
び相抽出回路Bおよび信号合成回路の出力信号波形図、
第4図は本発明の一実施例における台形波出力回路の充
放電回路およびボルテージフォロワ回路および反転回路
の具体的回路結線図、第5図は従来の台形波出力回路の
回路結線図、第6図は台形波出力回路の矩形波信号出力
回路および充放電回路の信号波形図である。 (1)……矩形波信号出力回路、(40a),(40b),
(40c)……コンデンサ、(71)……矩形波出力回路、
(72a),(72b),(72c)……エッヂトリガ検出回
路、(73)……エッヂトリガ合成回路、(74)……充放
電回路、(75)……ボルテージフォロワ回路、(76)…
…反転回路、(77)……相抽出回路A、(78)……相抽
出回路B、(79)……信号合成回路。
FIG. 1 is an overall block diagram of a trapezoidal wave output circuit according to an embodiment of the present invention, and FIG. 2 is a rectangular wave output circuit of a trapezoidal wave output circuit according to an embodiment of the present invention, an edge trigger synthesis circuit, a charge / discharge circuit, and an inversion circuit. Circuit and phase extraction circuit A
And an output signal waveform diagram of the phase extraction circuit B. FIG. 3 is an output signal waveform diagram of the phase extraction circuit A and the phase extraction circuit B and the signal synthesis circuit of the trapezoidal wave output circuit in one embodiment of the present invention.
FIG. 4 is a specific circuit connection diagram of a charge / discharge circuit, a voltage follower circuit and an inverting circuit of a trapezoidal wave output circuit according to an embodiment of the present invention. FIG. 5 is a circuit connection diagram of a conventional trapezoidal wave output circuit. The figure is a signal waveform diagram of the rectangular wave signal output circuit and the charge / discharge circuit of the trapezoidal wave output circuit. (1) …… Square wave signal output circuit, (40a), (40b),
(40c) …… Capacitor, (71) …… Square wave output circuit,
(72a), (72b), (72c) ... edge trigger detection circuit, (73) ... edge trigger synthesis circuit, (74) ... charge / discharge circuit, (75) ... voltage follower circuit, (76) ...
... Inversion circuit, (77) ... Phase extraction circuit A, (78) ... Phase extraction circuit B, (79) ... Signal synthesis circuit.

フロントページの続き (56)参考文献 特開 昭62−293986(JP,A) 特開 平2−97294(JP,A) 特開 昭64−39284(JP,A) 特開 平1−206893(JP,A) 特開 昭63−213492(JP,A)Continuation of front page (56) Reference JP 62-293986 (JP, A) JP 2-97294 (JP, A) JP 64-39284 (JP, A) JP 1-206893 (JP , A) JP-A-63-213492 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】それぞれの位相の異なる複数相の矩形波信
号を入力信号としその立ち上りまたは立ち下がりのどち
らか一方のエッヂを検出する複数個のエッヂトリガ検出
回路と、前記エッヂトリガ検出回路の出力信号を合成す
るエッヂトリガ合成回路と、前記エッヂトリガ合成回路
の出力信号に応動してひとつのコンデンサに充放電する
充放電回路と、前記充放電回路の出力信号を反転する反
転回路と、前記充放電回路の出力信号と前記複数個の矩
形波信号からそれぞれの相を一相ずつ抽出する相抽出回
路Bと、前記反転回路の出力信号と前記複数個の矩形波
信号からそれぞれの相を一相ずつ抽出する相抽出回路A
と、前記相抽出回路Aの出力信号と前記相抽出回路Bの
出力信号を合成する信号合成回路と、前記信号合成回路
の出力信号に応じて台形波を出力するように構成された
台形波出力回路。
1. A plurality of edge trigger detecting circuits for detecting a rising edge or a falling edge of a plurality of rectangular wave signals having different phases as input signals, and an output signal of the edge trigger detecting circuit. An edge trigger synthesizing circuit for synthesizing, a charging / discharging circuit for charging / discharging one capacitor in response to an output signal of the edge trigger synthesizing circuit, an inverting circuit for inverting an output signal of the charging / discharging circuit, and an output of the charging / discharging circuit. A phase extracting circuit B for extracting each phase from the signal and the plurality of rectangular wave signals, and a phase extracting circuit for extracting each phase from the output signal of the inverting circuit and the plurality of rectangular wave signals. Extraction circuit A
A signal combining circuit for combining the output signal of the phase extracting circuit A and the output signal of the phase extracting circuit B, and a trapezoidal wave output configured to output a trapezoidal wave according to the output signal of the signal combining circuit. circuit.
JP1029115A 1989-02-08 1989-02-08 Trapezoidal wave output circuit Expired - Fee Related JP2682107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1029115A JP2682107B2 (en) 1989-02-08 1989-02-08 Trapezoidal wave output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1029115A JP2682107B2 (en) 1989-02-08 1989-02-08 Trapezoidal wave output circuit

Publications (2)

Publication Number Publication Date
JPH02211090A JPH02211090A (en) 1990-08-22
JP2682107B2 true JP2682107B2 (en) 1997-11-26

Family

ID=12267316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1029115A Expired - Fee Related JP2682107B2 (en) 1989-02-08 1989-02-08 Trapezoidal wave output circuit

Country Status (1)

Country Link
JP (1) JP2682107B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2731647B2 (en) * 1991-11-29 1998-03-25 三洋電機株式会社 Drive circuit for brushless motor
JP3015588B2 (en) * 1992-05-18 2000-03-06 株式会社東芝 Current generation circuit for commutatorless motor

Also Published As

Publication number Publication date
JPH02211090A (en) 1990-08-22

Similar Documents

Publication Publication Date Title
US5122715A (en) Drive device for a brushless motor
US6111372A (en) Sensorless motor driver
JP3698583B2 (en) Sensorless motor driver
JP2682107B2 (en) Trapezoidal wave output circuit
US5850129A (en) Drive circuit for a three-phase brushless motor
JP2692103B2 (en) Drive device for brushless motor
JPS5911792A (en) Drive control circuit for motor
JP3355793B2 (en) Drive device for brushless motor
JP3578698B2 (en) Brushless DC motor drive
JPS6127978B2 (en)
JP3086700B2 (en) Rotor position detection circuit of brushless motor
JPS61112416A (en) Waveform delay circuit
JP3355792B2 (en) Drive device for brushless motor
JP2808834B2 (en) Rotary pulse generation circuit for brushless motor
JP3047417B2 (en) Tri-level signal generation circuit
JPH09285178A (en) Trapezoidal wave outputting circuit
JP3141526B2 (en) Drive device for brushless motor
JP3369970B2 (en) Motor drive circuit
JPH01149507A (en) Switching power amplifier circuit
JPS58225718A (en) Vertical sawtooth wave generator
JPH0552149B2 (en)
JPH08111994A (en) Motor driving device
JPH02123990A (en) Brushless motor
JPS6090410A (en) Waveform slicing circuit
JPS59204486A (en) Drive device of brushless motor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees