JP2678479B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2678479B2
JP2678479B2 JP25679288A JP25679288A JP2678479B2 JP 2678479 B2 JP2678479 B2 JP 2678479B2 JP 25679288 A JP25679288 A JP 25679288A JP 25679288 A JP25679288 A JP 25679288A JP 2678479 B2 JP2678479 B2 JP 2678479B2
Authority
JP
Japan
Prior art keywords
wafer
back metal
back surface
scribe line
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25679288A
Other languages
Japanese (ja)
Other versions
JPH02102560A (en
Inventor
和樹 客野
裕 門西
康夫 安芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP25679288A priority Critical patent/JP2678479B2/en
Publication of JPH02102560A publication Critical patent/JPH02102560A/en
Application granted granted Critical
Publication of JP2678479B2 publication Critical patent/JP2678479B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Description

【発明の詳細な説明】 <産業上の利用分野> 本発明は半導体装置の製造方法、特に完成した半導体
ウエハのスクライブ工程の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention relates to a method of manufacturing a semiconductor device, and more particularly to improvement of a scribing process of a completed semiconductor wafer.

<従来の技術> 従来の半導体ウエハの組立工程にあっては、該ウエハ
の裏面にダイボンディング材として金を厚く蒸着してい
る。その結果、該ウエハをスクライブラインに沿って、
ハーフカットしたのでは後のクラッキング工程にあって
カット後のチップ同士が金によってつながり、うまく分
割することができない。
<Prior Art> In a conventional semiconductor wafer assembling process, gold is thickly deposited as a die bonding material on the back surface of the wafer. As a result, the wafer along the scribe line,
If it is half-cut, the chips after cutting are connected by gold in the later cracking process and cannot be divided well.

そこで、該ウエハ裏面の金をスクライブラインに沿っ
てパターニングしている。すなわち、裏メタルをウエハ
裏面に蒸着後、その裏メタル上にレジストパターンを被
着して、該裏メタルをエッチングしている。そして、レ
ジストを剥離して、裏メタルを露出させた後、所定の熱
処理を行っている。
Therefore, the gold on the back surface of the wafer is patterned along the scribe line. That is, after depositing the back metal on the back surface of the wafer, a resist pattern is deposited on the back metal and the back metal is etched. Then, after removing the resist to expose the back metal, a predetermined heat treatment is performed.

すなわち、スクライブラインに沿ってウエハ裏面を露
出させた後、ハーフカットし、さらにクラッキングする
ものである。
That is, after exposing the back surface of the wafer along the scribe line, half-cutting and further cracking are performed.

なお、ウエハを表面からフルカットして、チップを分
離する方法は、ダイヤモンドカッタに金の目詰まりが生
じ易くコスト高になっている。
The method of full-cutting the wafer from the surface and separating the chips is apt to cause the diamond cutter to be clogged with gold, resulting in a high cost.

なお、このようにして分離したICチップはこの後パッ
ケージの台に取り付けられる。そして、加熱によってシ
リコンの一部分と金とが溶け合ってAu/Si共晶合金を生
成するものである。
The IC chip thus separated is then mounted on the base of the package. Then, by heating, a part of silicon and gold are melted to form an Au / Si eutectic alloy.

<発明が解決しようとする課題> しかしながら、このような従来の半導体装置の製造方
法にあっては、裏メタルを蒸着した後でその熱処理前に
エッチングのためにレジスト塗布からその剥離までの各
工程があって、そのレジスト剥離工程において裏メタル
まで同時に剥がれてしまうという問題点があった。
<Problems to be Solved by the Invention> However, in such a conventional semiconductor device manufacturing method, each step from resist application to peeling for etching after vapor deposition of the back metal and before heat treatment thereof is performed. However, in the resist stripping process, the back metal is also stripped off at the same time.

逆に、この金のウエハ裏面への蒸着後、シリコンとオ
ーミック接合させるための熱処理をエッチングよりも先
に行えば、金とシリコン基板とが反応し、エッチングが
困難でそのパターニングがうまく行えないものである。
On the contrary, if the heat treatment for making ohmic contact with silicon is performed before etching after vapor deposition of this gold on the back surface of the wafer, the gold and silicon substrate react and etching is difficult and patterning cannot be performed well. Is.

そこで、本発明は、コスト高とならずに、かつ裏メタ
ルの剥がれが発生しない半導体装置の製造方法を提供す
ることをその目的としている。
Therefore, it is an object of the present invention to provide a method for manufacturing a semiconductor device which does not cause peeling of a back metal without increasing cost.

<課題を解決するための手段> 本発明は、複数のチップ部分がパターン形成された半
導体ウエハの裏面においてスクライブラインに沿って溝
を形成する工程と、この溝を半導体ウエハ及び裏メタル
と反応しない材質の膜によって埋める工程と、この半導
体ウエハの裏面に上記裏メタルを被着する工程と、この
裏メタルを加熱して上記半導体ウエハと反応させて合金
化する工程と、上記溝に埋めた半導体ウエハ及び裏メタ
ルと反応しない材質の膜を除去してウエハ裏面を上記ス
クライブラインに沿って露出させる工程と、上記スクラ
イブラインに沿って該半導体ウエハを切削する工程と、
を備えた半導体装置の製造方法である。
<Means for Solving the Problems> According to the present invention, a step of forming a groove along a scribe line on a back surface of a semiconductor wafer in which a plurality of chip portions are patterned, and the groove does not react with the semiconductor wafer and the back metal. A step of filling with a film of a material, a step of depositing the back metal on the back surface of the semiconductor wafer, a step of heating the back metal to react with the semiconductor wafer to alloy it, and a semiconductor filled in the groove A step of removing a film of a material that does not react with the wafer and the back metal to expose the back surface of the wafer along the scribe line; and a step of cutting the semiconductor wafer along the scribe line.
And a method for manufacturing a semiconductor device including the above.

<作用> 本発明に係る半導体装置の製造方法では、まず複数の
チップ部分がパターン形成された半導体ウエハの裏面に
おいてスクライブラインに沿って溝を形成する。この溝
の深さ、溝形成法は、それぞれ適宜なものとする。
<Operation> In the method of manufacturing a semiconductor device according to the present invention, first, a groove is formed along a scribe line on the back surface of a semiconductor wafer on which a plurality of chip portions are patterned. The depth of the groove and the method of forming the groove are appropriate.

次に、この溝を半導体ウエハ及び裏メタルと反応しな
い材質の膜、例えばSOG膜によって埋める(以下、この
項においては、この材質の膜を単にSOG膜という)。こ
のSOG膜(スピンオンガラス膜)は、例えばシラノール
を有機溶剤に溶解した溶液をウエハ裏面上に回転塗布
後、加熱処理を施し形成した無機質のSiO2膜である。こ
のSOG膜は熱処理時、例えば400℃で変質しないもの、す
なわちシリコンウエハおよび裏メタルと未反応で、しか
もエッチングが容易なものである。また、SOG膜は塗布
が容易である。なおこの場合、該ウエハの裏面にあって
SOG膜(スクライブライン)以外の他の部分は露出させ
られている。
Next, this groove is filled with a film of a material that does not react with the semiconductor wafer and the back metal, for example, an SOG film (hereinafter, in this section, the film of this material is simply referred to as an SOG film). The SOG film (spin-on glass film) is an inorganic SiO 2 film formed by, for example, spin coating a solution in which silanol is dissolved in an organic solvent on the back surface of the wafer and then performing heat treatment. This SOG film does not deteriorate at a temperature of, for example, 400 ° C. during heat treatment, that is, it does not react with the silicon wafer and the back metal and is easily etched. Further, the SOG film is easy to apply. In this case, on the back side of the wafer
Other parts than the SOG film (scribe line) are exposed.

次に、この半導体ウエハの裏面全体に裏メタル(ダイ
ボンディング材)を被着する。裏メタルとしては例えば
金である。したがって、上記SOG膜の上にも裏メタルが
所定の厚さに被着されることになる。
Next, a back metal (die bonding material) is deposited on the entire back surface of this semiconductor wafer. The back metal is gold, for example. Therefore, the back metal is also deposited on the SOG film to a predetermined thickness.

次に、この裏メタルを加熱して上記半導体ウエハと反
応させて合金化する。すなわち、裏メタルがウエハ裏面
に直接被着した部分では、裏メタルはウエハと反応して
合金化(Au/Si共晶合金)する。したがって、この部分
の裏メタルは通常のプロセスでは容易に剥がれないこと
となる。しかし、SOG膜(SiO2)上に被着した裏メタル
はこのSOG膜とは反応することはなく、合金化しないま
まである。また、このSOG膜は加熱時に大きな体積収縮
が起こり合金化していない裏メタルは上記溝内に陥没す
る。
Next, the back metal is heated to react with the semiconductor wafer to alloy it. That is, in the portion where the back metal directly adheres to the back surface of the wafer, the back metal reacts with the wafer and alloys (Au / Si eutectic alloy). Therefore, the back metal of this portion cannot be easily peeled off by a normal process. However, the back metal deposited on the SOG film (SiO 2 ) does not react with this SOG film and remains unalloyed. Further, the SOG film undergoes a large volume contraction upon heating, and the back metal not alloyed is depressed in the groove.

更に、上記SOG膜を除去してウエハ裏面を上記スクラ
イブラインに沿って露出させる。すなわち、SOG膜とと
もに裏メタルの未反応部分(金の状態である)をも除去
されてウエハ裏面の溝がスクライブラインに沿って露出
させられる。このSOG膜および裏メタルの除去は、合金
と異なって通常のエッチングプロセスによって簡単に除
去することができる。例えばフッ酸により簡単に除去で
きるものである。
Further, the SOG film is removed to expose the back surface of the wafer along the scribe line. That is, not only the SOG film but also the unreacted portion of the back metal (in the gold state) is removed, and the groove on the back surface of the wafer is exposed along the scribe line. Unlike the alloy, the SOG film and the back metal can be easily removed by a normal etching process. For example, it can be easily removed with hydrofluoric acid.

次に、該スクライブラインに沿って該半導体ウエハを
切削する。例えば、ダイヤモンドソーによってウエハ表
面から切削または切断するものである。この場合、該ス
クライブラインの表裏面部分には柔らかな裏メタルが被
着されていないため、簡単に切削または切断することが
できる。
Next, the semiconductor wafer is cut along the scribe line. For example, cutting or cutting from the wafer surface with a diamond saw. In this case, since the soft back metal is not attached to the front and back surfaces of the scribe line, it is possible to easily cut or cut.

<実施例> 以下、本発明の実施例を図面にもとづいて説明する。<Example> Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図(A)〜(F)は本発明の半導体装置の製造方
法を説明するための各工程における半導体装置の縦断面
図である。なお、これらの図において上方をウエハの裏
面として表している。
1A to 1F are vertical cross-sectional views of the semiconductor device in each step for explaining the method of manufacturing the semiconductor device of the present invention. In these figures, the upper side is shown as the back surface of the wafer.

まず、第1図(A)に示すように、複数のチップ部分
100がパターン形成された半導体ウエハ101を準備し、該
ウエハ101の裏面103のスクライブライン105上に所定
幅、所定深さの溝107を形成する。
First, as shown in FIG. 1 (A), a plurality of chip parts
A semiconductor wafer 101 having a patterned 100 is prepared, and a groove 107 having a predetermined width and a predetermined depth is formed on a scribe line 105 on a back surface 103 of the wafer 101.

例えば、このウエハ裏面103の全面に所定厚さのホト
レジストを被着した後、所定のエッチングプロセスを用
いて溝107をスクライブライン105に沿って形成する。な
お、スクライブライン105に沿ってウエハ裏面103に溝10
7を形成するには、ウエハ101の上下のアライメント装置
を使用してもよい。
For example, after a photoresist having a predetermined thickness is deposited on the entire back surface 103 of the wafer, a groove 107 is formed along the scribe line 105 by using a predetermined etching process. The groove 10 is formed on the back surface 103 of the wafer along the scribe line 105.
In order to form 7, the alignment device above and below the wafer 101 may be used.

次に、第1図(B)に示すように、該半導体ウエハ10
1の裏面103にSOG膜111を回転塗布して所定の厚さに被着
する。このSOG膜111は溝107を埋め、ウエハ裏面103の全
面に被着される。
Next, as shown in FIG. 1 (B), the semiconductor wafer 10
The SOG film 111 is spin-coated on the back surface 103 of 1 and deposited to a predetermined thickness. The SOG film 111 fills the groove 107 and is deposited on the entire back surface 103 of the wafer.

次に、第1図(C)に示すように、ウエハ裏面103を
ポリッシング等して、上記SOG膜111は所定の厚さ分だけ
除去される。その結果、各チップであるIC形成領域100
の裏面103は露出させられる。また、溝107にはSOG膜111
が残っている。
Next, as shown in FIG. 1C, the back surface 103 of the wafer is polished or the like to remove the SOG film 111 by a predetermined thickness. As a result, each chip IC formation area 100
The back surface 103 of is exposed. Further, the SOG film 111 is formed in the groove 107.
Remains.

このSOG膜111は、裏メタル(ダイボンディング材)と
未反応の物質によって形成されている。例えば2酸化シ
リコン(SiO2)膜111は、例えば400℃の加熱によっても
裏メタルである金とは共晶を作らない。
The SOG film 111 is formed of a substance that has not reacted with the back metal (die bonding material). For example, the silicon dioxide (SiO 2 ) film 111 does not form a eutectic with gold which is the back metal even when heated at 400 ° C., for example.

次に、第1図(D)に示すように、該半導体ウエハ10
1の裏面103に裏メタル113を被着する。この裏メタル113
としては例えば金である。この裏メタル113はウエハ裏
面103の全面に被着される。したがって、上記SOG膜111
の上にも裏メタル113が所定の厚さに被着されることに
なる。
Next, as shown in FIG. 1 (D), the semiconductor wafer 10
A back metal 113 is attached to the back surface 103 of 1. This back metal 113
For example, it is gold. The back metal 113 is deposited on the entire back surface 103 of the wafer. Therefore, the SOG film 111
The back metal 113 is also deposited on the top of the base metal to a predetermined thickness.

次に、第1図(E)に示すように、該裏メタル113を
加熱して合金化する。この結果、裏メタル113がウエハ
裏面103に直接被着した部分113Aでは、裏メタル113Aは
シリコンウエハ101と反応して合金化(Au/Si共晶)す
る。しかし、SOG膜111上に被着した裏メタル113Bはこの
SOG膜111とは反応することはなく、合金化せず金(Au)
のままである。
Next, as shown in FIG. 1 (E), the back metal 113 is heated and alloyed. As a result, in the portion 113A where the back metal 113 is directly adhered to the wafer back surface 103, the back metal 113A reacts with the silicon wafer 101 and alloys (Au / Si eutectic). However, the back metal 113B deposited on the SOG film 111 is
Gold (Au) that does not react with the SOG film 111 and does not alloy
Remains.

また、このSOG膜111は体積収縮によって溝107内に裏
メタル113Bを陥没させる。
Further, the SOG film 111 causes the back metal 113B to be depressed in the groove 107 due to the volume contraction.

更に、第1図(F)に示すように、例えばフッ酸を用
いて溝107内のSOG膜111を除去する。このとき、裏メタ
ル113の未反応部分113Bをも同時に除去される。すなわ
ち、溝107底面が露出され、したがってウエハ裏面103は
上記スクライブライン105に沿って露出させられること
となる。
Further, as shown in FIG. 1 (F), the SOG film 111 in the trench 107 is removed using, for example, hydrofluoric acid. At this time, the unreacted portion 113B of the back metal 113 is also removed at the same time. That is, the bottom surface of the groove 107 is exposed, and thus the wafer back surface 103 is exposed along the scribe line 105.

次に、該スクライブライン105に沿って該半導体ウエ
ハ101を切削して表面から所定の深さに溝を形成する。
例えば、ダイヤモンドソーによって切削するものであ
る。この場合、ウエハ裏面103の該スクライブライン部
分105には柔らかな裏メタル113が被着されていないた
め、簡単に切削することができる。
Next, the semiconductor wafer 101 is cut along the scribe line 105 to form a groove at a predetermined depth from the surface.
For example, cutting with a diamond saw. In this case, since the soft back metal 113 is not applied to the scribe line portion 105 on the wafer back surface 103, the cutting can be easily performed.

なお、ハーフカットではこの後テープに張り付けたま
までローラで圧力を掛けることにより各チップ100の分
離がなされる。
In the half cut, after that, each chip 100 is separated by applying pressure with a roller while being stuck to the tape.

<効果> 以上説明してきたように、本発明によれば、きわめて
簡単にチップの分離を行うことができる。すなわち、コ
スト高とならずに、かつ裏メタルの剥がれが発生しない
スクライブ工程を得ることができる。
<Effect> As described above, according to the present invention, chips can be separated very easily. That is, it is possible to obtain a scribe process in which the back metal does not peel off without increasing the cost.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(F)は本発明の半導体装置の製造方法
の一実施例に係る各工程を示すための半導体装置の縦断
面図である。 100……チップ、 101……ウエハ、 103……ウエハの裏面、 105……スクライブライン、 107……溝、 111……SOG膜(半導体ウエハ及び裏メタルと反応しない
材質の膜)、 113……裏メタル、 113B……合金化した裏メタル。
1 (A) to 1 (F) are vertical cross-sectional views of a semiconductor device showing respective steps according to an embodiment of a method for manufacturing a semiconductor device of the present invention. 100 …… chip, 101 …… wafer, 103 …… wafer backside, 105 …… scribe line, 107 …… groove, 111 …… SOG film (film of material that does not react with semiconductor wafer and back metal), 113 …… Back metal, 113B …… Alloyed back metal.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のチップ部分がパターン形成された半
導体ウエハの裏面においてスクライブラインに沿って溝
を形成する工程と、この溝を半導体ウエハ及び裏メタル
と反応しない材質の膜によって埋める工程と、この半導
体ウエハの裏面に上記裏メタルを被着する工程と、この
裏メタルを加熱して上記半導体ウエハと反応させて合金
化する工程と、上記溝に埋めた半導体ウエハ及び裏メタ
ルと反応しない材質の膜を除去して膜を除去してウエハ
裏面を上記スクライブラインに沿って露出させる工程
と、上記スクライブラインに沿って該半導体ウエハを切
削する工程と、を備えたことを特徴とする半導体装置の
製造方法。
1. A step of forming a groove along a scribe line on the back surface of a semiconductor wafer having a plurality of chip portions patterned, and a step of filling the groove with a film of a material that does not react with the semiconductor wafer and the back metal. A step of depositing the back metal on the back surface of the semiconductor wafer, a step of heating the back metal to react with the semiconductor wafer to alloy it, and a material which does not react with the semiconductor wafer buried in the groove and the back metal. And a step of removing the film to expose the back surface of the wafer along the scribe line, and a step of cutting the semiconductor wafer along the scribe line. Manufacturing method.
JP25679288A 1988-10-11 1988-10-11 Method for manufacturing semiconductor device Expired - Fee Related JP2678479B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25679288A JP2678479B2 (en) 1988-10-11 1988-10-11 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25679288A JP2678479B2 (en) 1988-10-11 1988-10-11 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH02102560A JPH02102560A (en) 1990-04-16
JP2678479B2 true JP2678479B2 (en) 1997-11-17

Family

ID=17297506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25679288A Expired - Fee Related JP2678479B2 (en) 1988-10-11 1988-10-11 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2678479B2 (en)

Also Published As

Publication number Publication date
JPH02102560A (en) 1990-04-16

Similar Documents

Publication Publication Date Title
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
JP3455762B2 (en) Semiconductor device and manufacturing method thereof
US4722130A (en) Method of manufacturing a semiconductor device
US5919713A (en) Semiconductor device and method of making
US7923349B2 (en) Wafer level surface passivation of stackable integrated circuit chips
US7144745B2 (en) Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced
US5731243A (en) Method of cleaning residue on a semiconductor wafer bonding pad
JP4057399B2 (en) Method for filling metal into fine holes
JPH11297980A (en) Semiconductor chip of mesa structure to be cut off by sawing
JP2003249465A (en) Semiconductor device and its manufacturing method
US7655539B2 (en) Dice by grind for back surface metallized dies
CN101752274A (en) Method of manufacturing semiconductor device
JPS63261851A (en) Manufacture of semiconductor element
JPH063837B2 (en) Method for manufacturing three-dimensional semiconductor integrated circuit
JP2678479B2 (en) Method for manufacturing semiconductor device
JP2891264B2 (en) Method for manufacturing semiconductor device
US6291316B1 (en) Method for fabricating passivated semiconductor devices
US6878642B1 (en) Method to improve passivation openings by reflow of photoresist to eliminate tape residue
JP2678474B2 (en) Method for manufacturing semiconductor device
JPS5910059B2 (en) Manufacturing method for semiconductor devices
JP2004079690A (en) Method of manufacturing semiconductor device and semiconductor device
JPH03293747A (en) Manufacture of semiconductor device
JPH10247661A (en) Method for forming structure for bonding
JPH07120642B2 (en) Semiconductor device and manufacturing method thereof
JP3708342B2 (en) Method for manufacturing light-emitting diode element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees