JP2677730B2 - Current output circuit - Google Patents
Current output circuitInfo
- Publication number
- JP2677730B2 JP2677730B2 JP3326288A JP32628891A JP2677730B2 JP 2677730 B2 JP2677730 B2 JP 2677730B2 JP 3326288 A JP3326288 A JP 3326288A JP 32628891 A JP32628891 A JP 32628891A JP 2677730 B2 JP2677730 B2 JP 2677730B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- current
- control
- fet
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】この発明は電流出力回路に係り、
たとえば調節計等において、ＳＳＲなどの半導体リレー
からなる負荷を駆動したり、調節計の出力情報を他の調
節計に伝送する回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current output circuit ,
For example, in controllers etc., semiconductor relays such as SSR
Drive a load consisting of
It relates to a circuit for transmitting to a node .
【０００２】[0002]
【従来の技術】従来、例えば、装置内に出力電流制御用
回路と時間比例制御用回路がある場合、それぞれに制御
回路が必要であった。このため、回路が複雑となり、装
置が大型化し、また、重量も大となるなどの欠点があっ
た。また、調節計等における電流出力回路は、出力電流
制御用回路と時間比例制御用回路が一つの調節計の内部
にそれぞれ独立した状態で存在する場合、これら２つの
機能を同一の計器にて切り替えて使用するためには、負
荷４を接続するための出力端子を機能ごとに個々 に持つ
必要があった。また、出力端子を共有して出力するため
には、端子部にて電流出力用の回路と時間比例出力用の
回路の接続切換えを必要としていたため、装置が複雑と
なり、かつ装置の軽量化も困難であった。 2. Description of the Related Art Conventionally, for example, when an output current control circuit and a time proportional control circuit are provided in a device, a control circuit is required for each. As a result, the circuit becomes complicated, the device becomes large, and the weight becomes large. In addition, the current output circuit in the controller, etc.
Inside the controller with one control circuit and one time proportional control circuit
If these two exist independently of each other,
Negative in order to switch and use the functions with the same instrument.
Having an output terminal for connecting a load 4 individually for each function
Needed. Also, because the output terminals are shared and output
Includes a circuit for current output at the terminal and a circuit for time proportional output.
Since the circuit connection switching was required, the device was complicated.
It was also difficult to reduce the weight of the device.
【０００３】このように従来の電流出力回路は装置内に
出力電流制御用回路と時間比例制御用回路がある場合、
それぞれに制御回路が必要で、回路も複雑となり、いき
おい装置が大型化する欠点があった。また出力電流制御
用回路と時間比例制御用回路が一つの調節計の内部にそ
れぞれ独立した状態で存在する場合には、出力端子を機
能ごとに個々に持つ必要があった。 As described above, the conventional current output circuit is installed in the device.
If there is an output current control circuit and a time proportional control circuit,
Each requires a control circuit, and the circuit becomes complicated.
There is a drawback that the squid device becomes large. Output current control
Control circuit and time proportional control circuit inside the controller.
If each of them exists independently, the output terminal
It was necessary to have each for each Noh.
【０００４】[0004]
【発明が解決しようとする課題】従来の電流出力回路は
上述のように、装置内に出力電流制御用回路と時間比例
制御用回路がある場合、それぞれに制御回路が必要で、
回路も複雑となり、いきおい装置が大型化することであ
る。また出力電流用と時間比例制御用出力の２つの機能
を同一の計器にて切り替えて使用するためには、負荷を
接続するための端子を機能ごとに個々に持つ必要があ
り、また出力端子を共有して出力するためには、端子部
にて電流出力用の回路と時間比例出力用の回路の接続切
換えが必要となり、これがため装置が複雑となり装置の
軽量化も困難となることである。 The conventional current output circuit is
As mentioned above, the output current control circuit and the time proportional
If there is a control circuit, each needs a control circuit,
The circuit becomes complicated and the size of the device becomes large.
You. There are also two functions, one for output current and one for time proportional control output.
To switch and use the same instrument, set the load
It is necessary to have a terminal for each connection for each function.
In addition, in order to share the output terminals and output,
Disconnects the current output circuit from the time proportional output circuit.
It is necessary to replace it, which makes the device complicated and
It is also difficult to reduce the weight.
【０００５】この発明は、負荷を接続するための端子を
共有して出力することにより装置の小形化と軽量化を図
ることを目的とするものである。 The present invention provides a terminal for connecting a load.
By sharing and outputting, the device can be made smaller and lighter.
It is intended to be.
【０００６】この発明の電流出力回路は、制御装置の第
１の制御出力端子に接続され、制御装置からの出力電流
制御信号を非反転入力端に入力させるオペアンプと、こ
のオペアンプの出力端に一端を接続した第１の抵抗と、
この第１の抵抗の他端にゲート端子を接続した第１のＦ
ＥＴと、この第１のＦＥＴのドレインと電源の一方の端
子間に接続した負荷と、一端を第１のＦＥＴのソースと
オペアンプの反転入力端に、かつ他端を電源の他方の端
子間にそれぞれ接続した第２の抵抗と、制御装置の第２
の制御信号出力端子にゲートを接続するとともに、ドレ
インを前記第１のＦＥＴのゲートに、かつソースを電源
のグランドに接続し、第２の制御出力からの時間比例出
力制御信号を受ける第２のＦＥＴを備え、第ｌの制御出
力端子からの制御信号により負荷を流れる出力電流を制
御し、かつ、第２の制御出力端子からの制御信号により
負荷を流れる電流のＯＮ／ＯＦＦを制御するように構成
したものである。The current output circuit of the present invention is connected to the first control output terminal of the control device, and has an operational amplifier for inputting the output current control signal from the control device to the non-inverting input terminal and one end at the output terminal of this operational amplifier. A first resistor connected to
The first F having the gate terminal connected to the other end of the first resistor
ET, a load connected between the drain of the first FET and one terminal of the power supply, one end between the source of the first FET and the inverting input terminal of the operational amplifier, and the other end between the other terminal of the power supply. The second resistor connected to each and the second resistor of the control device
As well as a gate connected to the control signal output terminal of the gate of the drain first FET, and a source connected to the power source of the ground, leaving time proportioning from the second control output
A second FET receiving a force control signal, the control output of the l
Controlling the output current flowing through the load by control signals from the force terminal, and, which is constituted so as to control the ON / OFF of the current flowing through the load by the control signal from the second control output terminal.
【０００７】[0007]
【作用】この発明はオペアンプに入力される出力電流制
御信号により第１のＦＥＴが制御され、さらにこの第１
のＦＥＴにより負荷を流れる出力電流が制御され、また
第２の制御信号により第２のＦＥＴが制御され、この第
２のＦＥＴにより負荷を流れる電流のＯＮ／ＯＦＦが制
御される。 The present invention controls the output current input to the operational amplifier.
The first FET is controlled by the control signal.
The output current flowing through the load is controlled by the FET of
The second control signal controls the second FET,
ON / OFF of the current flowing through the load is controlled by the 2 FET
Is controlled.
【０００８】[0008]
【実施例】図１はこの発明の一実施例を示す回路図、図
２は時間比例制御信号ＴＰを第１の値に設定したときの
出力電流制御信号、時間比例制御信号および出力電流と
の関係を示す波形図、図３は時間比例制御信号ＴＰを第
２の値に設定したときの出力電流制御信号、時間比例制
御信号および出力電流との関係を示す波形図である。図
４は時間比例制御用回路として機能させたときの出力電
流制御信号、時間比例制御信号および出力電流との関係
を示す波形図である。以下図によってこの発明の実施例
を説明する。すなわち符号ａは制御装置（図に示してな
い）の第１の制御出力端子で、出力電流制御信号ＰＷＭ
を出力する。１はオペアンプで、この非反転入力端は制
御装置の第１の制御出力端子ａに接続され、この第１の
制御出力端子ａからの出力電流制御信号ＰＷＭを入力さ
せる。符号５は保護用の第１の抵抗で、その一端はオペ
アンプ１の出力端に接続されている。符号３は第１のＦ
ＥＴで、ＮチャンネルＭＯＳＦＥＴにより構成されてい
る。その第１のＦＥＴ３のゲートは第１の抵抗５の他端
に接続されている。４は負荷で、たとえば調節計におい
て、ＳＳＲからなる半導体リレーや他の調節計などから
構成される。この負荷４は電源の供給端子Ｖｃｃと第１
のＦＥＴのドレイン間に接続されている。６は第２の抵
抗で、その一端は第１のＦＥＴのソースに、またその他
端は電源のグランドＧＮＤに接続されている。また第２
の抵抗６と 第１のＦＥＴのソースとの接続点がオペアン
プ１の反転入力端に接続されている。ｂは制御装置の第
２の制御出力端子で、時間比例制御信号ＴＰを出力す
る。７は第２のＦＥＴで、この第２のＦＥＴのゲートは
制御装置の第２の制御出力端子ｂに接続され、そのドレ
インは第１の抵抗５と第１のＦＥＴのゲート間に接続さ
れ、さらにそのソースはグランドＧＮＤに接続される。
９はローパスフィルタで、第１の制御出力端子とオペア
ンプ１の非反転入力端間に接続されている。このローパ
スフィルタはＰＷＭ信号からの電流出力値を平滑し、か
つその出力電流制御信号ＰＷＭ信号をそのＯＮ時間に比
例した電圧値に変換する。 FIG . 1 is a circuit diagram showing an embodiment of the present invention.
2 is when the time proportional control signal TP is set to the first value
Output current control signal, time proportional control signal and output current
FIG. 3 is a waveform diagram showing the relationship of FIG.
Output current control signal when set to the value of 2, time proportional control
It is a wave form diagram which shows the relationship between a control signal and an output current. Figure
4 is the output power when functioning as a circuit for time proportional control
Flow control signal, time proportional control signal and output current
It is a waveform diagram showing. Embodiments of the present invention will be described below with reference to the drawings.
Will be described. That is, the reference character a is a control device (
Output current control signal PWM at the first control output terminal
Is output. 1 is an operational amplifier, and this non-inverting input terminal is controlled
Connected to the first control output terminal a of the control device,
Input the output current control signal PWM from the control output terminal a.
Let Reference numeral 5 is a first resistance for protection, one end of which is an operation pin.
It is connected to the output terminal of the amplifier 1. Reference numeral 3 is the first F
ET, composed of N-channel MOSFET
You. The gate of the first FET 3 is the other end of the first resistor 5.
It is connected to the. 4 is a load, for example, in the controller
From SSR semiconductor relays and other controllers
Be composed. This load 4 is connected to the power supply terminal Vcc and the first
Is connected between the drains of the FETs. 6 is the second resistance
One end is the source of the first FET and the other is
The end is connected to the ground GND of the power supply. Also the second
The connection point between the resistor 6 and the source of the first FET
It is connected to the inverting input terminal of pull-up 1. b is the number of the control device
2 control output terminal outputs time proportional control signal TP
You. 7 is a second FET, and the gate of this second FET is
It is connected to the second control output terminal b of the controller and its drain
IN is connected between the first resistor 5 and the gate of the first FET.
Further, its source is connected to the ground GND.
9 is a low-pass filter, which is connected to the first control output terminal
It is connected between the non-inverting input terminals of the amplifier 1. This roper
The filter smooths the current output value from the PWM signal,
The output current control signal PWM signal to its ON time
Convert to the example voltage value.
【０００９】このように構成した電流出力回路におい
て、時間比例制御信号ＴＰ信号がグランドレベルである
Ｖ１の間は、従来の電流出力回路として動作する。すな
わち図２において、出力電流制御用信号ＰＷＭにより指
定される電流出力値は、ローパスフィルタ９を通過する
ことで平滑化され、出力電流制御用信号ＰＷＭのＯＮ時
間に比例した電圧値に変換され、この電圧信号が線路２
を介してオペアンプ１の非反転入力端子に入力される。
また、出力電流出力用である第２の抵抗６を流れる電流
により発生する電圧、すなわち第１のＦＥＴのソースと
第２の抵抗６の間の電圧Ｊがオペアンプ１の反転入力端
子に入力されることにより、非反転入力端子の電圧と反
転入力端子の電圧が等しくなるようオペアンプ１の出力
端子の電圧が制御される。オペアンプ１の出力端子から
の出力は第１の抵抗５を介して、第１のＦＥＴ３のゲー
トに入る。また、第２のＦＥＴ７のドレインがグランド
ＧＮＤに接続され、第２のＦＥＴ７のゲートは線路８を
介して時間比例制御用信号端子である第２の出力端子ｂ
に接続されているので、時間比例制御用信号ＴＰがＶ１
である間は第２のＦＥＴのソース、ドレイン間はＯＦＦ
状態として機能する。前記の結果、第１のＦＥＴ３のゲ
ートにかかる電圧Ｋは、オペアンプ１の出力端子から出
力される電圧が第１の抵抗５を介して加えられること
で、第１のＦＥＴ３のドレイン、ソース間を流れる電
流、すなわち負荷４を流れる電流を制御する。よって、
出力電流制御用信号ＰＷＭにより指定した電流出力値に
合致した電流が負荷４を流れる。 In the current output circuit configured as described above
And the time proportional control signal TP signal is at the ground level.
During V1, it operates as a conventional current output circuit. sand
That is, in FIG. 2, a finger is output by the output current control signal PWM.
The determined current output value passes through the low-pass filter 9.
When the output current control signal PWM is ON
Converted to a voltage value proportional to this voltage signal, this voltage signal
Is input to the non-inverting input terminal of the operational amplifier 1.
In addition, the current flowing through the second resistor 6 for outputting the output current
Generated by the source, that is, the source of the first FET
The voltage J across the second resistor 6 is the inverting input terminal of the operational amplifier 1.
By inputting to the child,
The output of operational amplifier 1 so that the voltage of the input terminal becomes equal
The voltage at the terminals is controlled. From the output terminal of operational amplifier 1
Of the output of the first FET3 via the first resistor 5.
Enter In addition, the drain of the second FET 7 is the ground
Connected to GND, the gate of the second FET 7 is line 8
Via the second output terminal b which is a signal terminal for time proportional control
, The time proportional control signal TP is V1
Is OFF between the source and drain of the second FET
Act as a state. As a result of the above, the gate of the first FET 3 is
The voltage K applied to the gate is output from the output terminal of operational amplifier 1.
The applied voltage is applied via the first resistor 5
Then, the electric current flowing between the drain and source of the first FET3
The current, that is, the current flowing through the load 4 is controlled. Therefore,
The current output value specified by the output current control signal PWM
The matched current flows through the load 4.
【００１０】次に、図３において時間比例制御信号ＴＰ
が第２のＦＥＴ７がＯＮする電圧Ｖ２である間は、下記
に示す動作をする。すでに説明したように、第２のＦＥ
Ｔ７のゲートに入力される時間比例制御信号ＴＰがＶ２
である間は、第２のＦＥＴ７のソース、ドレイン間はＯ
Ｎ状態として機能するため、第１のＦＥＴ３のゲートの
電位Ｋがグランドレベルとなる。よって、第１のＦＥＴ
３のドレイン、ソース間はＯＦＦ状態となり電流が流れ
なくなるため、負荷４を流れる電流は零となる。 Next, referring to FIG . 3, the time proportional control signal TP
Is the voltage V2 at which the second FET 7 is turned on,
Performs the operation shown in. As already explained, the second FE
The time proportional control signal TP input to the gate of T7 is V2
Is between the source and drain of the second FET 7,
Since it functions as an N state, the gate of the first FET3
The potential K becomes the ground level. Therefore, the first FET
Between the drain and the source of 3 becomes OFF state and current flows
Since it disappears, the current flowing through the load 4 becomes zero.
【００１１】よって、図１に示す回路を出力電流制御用
回路として機能させる場合は、時間比例制御信号ＴＰを
Ｖ１とし、かつ出力させたい電流値を出力電流制御用信
号ＰＷＭで与えることによって機能し、回路が動作中で
も、この回路動作を中断させることなしに負荷４に対し
て流す電流の変更が可能となる。また、時間比例制御用
回路として機能させる場合は、図４に示すように負荷４
に流したい電流を出力電流制御用信号ＰＷＭで設定した
うえで、時間比例制御信号ＴＰを任意にＶ１とＶ２に変
更すれば、負荷４に対して時間比例出力として機能し、
回路動作中でも回路動作を止めることなしに負荷４を流
れる電流値および負荷４を流れる電流のＯＮ／ＯＦＦ時
間の変更が可能となる。 Therefore, the circuit shown in FIG. 1 is used for controlling the output current.
When functioning as a circuit, the time proportional control signal TP
Set V1 and set the current value to be output to the output current control signal.
No. PWM works and the circuit is operating
For load 4 without interrupting this circuit operation
It is possible to change the current to be supplied. Also for time proportional control
When functioning as a circuit, load 4 as shown in FIG.
The current to be flown to is set by the output current control signal PWM
Then, the time proportional control signal TP is arbitrarily changed to V1 and V2.
If it changes, it will function as a time proportional output to the load 4,
Flow the load 4 without stopping the circuit operation even during circuit operation.
ON / OFF of the current value and the current flowing through the load 4
It is possible to change the interval.
【００１２】図１に示す回路を時間比例出力回路として
機能させる場合、時間比例制御信号ＴＰをＶ２とする
と、第１のＦＥＴ３のゲートの電位がグランドレベルと
なる。よって、オペアンプ１の出力に出力電流制限機能
が無い場合、オペアンプ１の出力回路が破損する場合が
あるが、これは第１の抵抗５によって防止される。な
お、オペアンプ１の出力に出力電流制限機能が有る場合
は５の抵抗を削除してもよい。 The circuit shown in FIG . 1 is used as a time proportional output circuit.
When functioning, the time proportional control signal TP is set to V2
And the potential of the gate of the first FET 3 becomes the ground level
Become. Therefore, the output current limiting function is applied to the output of the operational amplifier 1.
Without it, the output circuit of operational amplifier 1 may be damaged.
However, this is prevented by the first resistor 5. What
If the output of operational amplifier 1 has an output current limiting function
May remove the 5 resistor.
【００１３】なお、第１のＦＥＴ３および第２のＦＥＴ
７をＮチャンネルＭＯＳＦＥＴにより構成したものにつ
いて説明したが、これら第１のＦＥＴ３および第２のＦ
ＥＴ７をＰチャンネルＦＥＴで構成することも可能であ
る。 Incidentally, the first FET 3 and the second FET
7 is composed of N-channel MOSFET
The first FET 3 and the second F
It is also possible to configure the ET7 with a P-channel FET.
You.
【００１４】[0014]
【発明の効果】この発明の電流出力回路によれば電流出
力用端子と時間比例出力用端子を兼用するので、負荷に
接続する端子数を削減でき、従来のように電流出力用端
子と時間比例出力用端子別々に設ける必要がないという
利点がある。また電流出力と時間比例出力の制御回路を
兼用化できるので、装置の小型化ならびに軽量化が可能
となる。また第１の制御信号により前記負荷を流れる出
力電流を制御し、かつ、時間比例制御信号により前記負
荷を流れる電流のＯＮ／ＯＦＦを制御するようにしてい
るので、端子の接続変更をすることなしに電流出力と時
間比例出力の変更が可能で、さらに負荷に応じた出力電
流の設定が、コンソール等により任意に可能となり、定
電圧駆動で発生し易い負荷の破損を防止することができ
る。しかも、時間比例出力を定電流駆動することで、対
象機種たとえば調節計などを複数台接続しても電流不足
による動作不良が起きず、信頼性が向上するなどの効果
がある。 According to the current output circuit of the present invention, the current output is
Since both the force terminal and the time proportional output terminal are used,
The number of terminals to be connected can be reduced and the current output end can be
It is not necessary to separately provide a child and a terminal for time proportional output
There are advantages. In addition, a control circuit for current output and time proportional output
Since it can be used for both purposes, it is possible to reduce the size and weight of the device.
Becomes Also, the output flowing through the load is generated by the first control signal.
Force current and controls the negative current with a time proportional control signal.
The ON / OFF of the current flowing through the load is controlled
Therefore, without changing the connection of the terminals,
The proportional output can be changed and the output power according to the load can be changed.
The flow can be set freely using a console, etc.
It is possible to prevent damage to the load that is likely to occur due to voltage drive.
You. Moreover, by driving the time-proportional output with a constant current,
Insufficient current even if multiple models such as controllers are connected
The effect of improving reliability without causing malfunctions due to
There is.
【図１】この発明の電流出力回路の実施例を示す回路図
である。FIG. 1 is a circuit diagram showing an embodiment of a current output circuit of the present invention.
【図２】時間比例制御信号ＴＰを第１の値に設定したと
きの出力電流制御信号と出力電流との関係を示す波形図
である。 FIG. 2 shows that the time proportional control signal TP is set to a first value.
Waveform diagram showing the relationship between the output current control signal and output current
It is.
【図３】時間比例制御信号ＴＰを第２の値に設定したと
きの出力電流制御信号と出力電流との関係を示す波形図
である。 FIG. 3 shows that the time proportional control signal TP is set to a second value.
Waveform diagram showing the relationship between the output current control signal and output current
It is.
【図４】負荷に対して時間比例制御信号を出力する場合
の出力電流制御信号と出力電流との関係を示す波形図で
ある。 [Fig. 4] When outputting a time proportional control signal to a load
In the waveform diagram showing the relationship between the output current control signal and the output current of
is there.
１ オペアンプ ３ 第１のＦＥＴ ４ 負荷 ５ 第１の抵抗 ６ 第２の抵抗 ７ 第２のＦＥＴ ａ 第１の制御出力端子 ｂ 第２の制御出力端子 DESCRIPTION OF SYMBOLS 1 operational amplifier 3 1st FET 4 load 5 1st resistance 6 2nd resistance 7 2nd FET a 1st control output terminal b 2nd control output terminal
Claims (1)
接続され、前記制御装置からの出力電流制御信号を非反
転入力端に入力させるオペアンプ（１）と、このオペア
ンプ（１）の出力端に一端を接続した第１の抵抗（５）
と、この第１の抵抗（５）の他端にゲート端子を接続し
た第１のＦＥＴ（３）と、この第１のＦＥＴのドレイン
と電源の一方の端子間に接続した負荷（４）と、一端を
前記第１のＦＥＴ（３）のソースと前記オペアンプの反
転入力端に、かつ他端を前記電源の他方の端子間にそれ
ぞれ接続した第２の抵抗（６）と、制御装置の第２の制
御出力端子（ｂ）にゲートを接続するとともに、ドレイ
ンを前記第１のＦＥＴのゲートに、かつソースを前記電
源のグランドに接続し、前記第２の制御出力からの時間
比例出力制御信号を受ける第２のＦＥＴ（７）を備え、
前記第ｌの制御出力端子（ａ）からの制御信号により前
記負荷を流れる出力電流を制御し、かつ、前記第２の制
御出力端子（ｂ）からの制御信号により前記負荷を流れ
る電流のＯＮ／ＯＦＦを制御するように構成した電流出
力回路。1. An operational amplifier (1) connected to a first control output terminal (a) of a control device for inputting an output current control signal from the control device to a non-inverting input terminal, and an operational amplifier (1) of the operational amplifier (1). First resistor (5) with one end connected to the output end
A first FET (3) having a gate terminal connected to the other end of the first resistor (5), and a load (4) connected between the drain of the first FET and one terminal of a power supply. , A second resistor (6) having one end connected to the source of the first FET (3) and the inverting input end of the operational amplifier and the other end connected to the other terminal of the power source, and a second resistor (6) of the control device. with its gate to the second control output terminal (b), the gate of the drain first FET, and a source connected to the ground of the power supply, the time from the second control output
A second FET (7) for receiving a proportional output control signal ,
Controlling the output current flowing through the load by the control signal from the control output terminal (a) of the first l, and said second control
Configured current output circuit so as to control the ON / OFF of the current flowing through the load by the control signal from the control output terminal (b).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3326288A JP2677730B2 (en) | 1991-10-09 | 1991-10-09 | Current output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3326288A JP2677730B2 (en) | 1991-10-09 | 1991-10-09 | Current output circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102821A JPH05102821A (en) | 1993-04-23 |
| JP2677730B2 true JP2677730B2 (en) | 1997-11-17 |
Family
ID=18186099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3326288A Expired - Lifetime JP2677730B2 (en) | 1991-10-09 | 1991-10-09 | Current output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677730B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69304189T2 (en) * | 1993-01-29 | 1997-01-23 | Sgs Thomson Microelectronics | Driver circuit for a field effect transistor in a half-bridge output stage |
| JP4429213B2 (en) | 2005-06-03 | 2010-03-10 | ローム株式会社 | Driving circuit and portable information terminal having the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0355232Y2 (en) * | 1984-12-19 | 1991-12-09 |
-
1991
- 1991-10-09 JP JP3326288A patent/JP2677730B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102821A (en) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879641A (en) | Analog multiplex for sensing the magnitude and sense of the current through a h-bridge stage utilizing a single sensing resistance | |
| JPS6095620A (en) | Electronic circuit for current switch | |
| JPS6349271B2 (en) | ||
| EP0315597A2 (en) | Analog multiplex for sensing the magnitude and sense of the current through a H-bridge stage utilizing a single sensing resistance | |
| JP2677730B2 (en) | Current output circuit | |
| KR950023885A (en) | A voltage selector that receives a plurality of inputs and selectively outputs one of them | |
| JP2679495B2 (en) | Semiconductor circuit | |
| JP2920043B2 (en) | Driver device using complementary FET | |
| US5952850A (en) | Input/output circuit and a method for controlling an input/output signal | |
| JP3298804B2 (en) | Current output circuit | |
| JPH02179121A (en) | Inverter circuit | |
| JP2564544Y2 (en) | Motor drive circuit | |
| JPH11311651A (en) | Failure determining device for electromagnetic coil actuating device | |
| JPH05259880A (en) | Input output buffer circuit | |
| JPH04175675A (en) | Signal processing unit | |
| JP2944337B2 (en) | Level conversion circuit | |
| JPH0690523A (en) | Bilateral constant-current circuit | |
| JPH02155428A (en) | Feedthrough current preventing circuit | |
| KR100442857B1 (en) | Square wave dc conversion circuit, especial measuring square wave within short time | |
| JPH01194713A (en) | Semiconductor integrated circuit device | |
| JPH025613A (en) | Three-state output circuit | |
| JPH02312317A (en) | Input circuit | |
| JPH0795799A (en) | Driving equipment for current driven stepping motor | |
| JPH05343977A (en) | Level conversion circuit | |
| JPS62138902A (en) | Microcomputer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 15 |